JPS60239110A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS60239110A JPS60239110A JP60093993A JP9399385A JPS60239110A JP S60239110 A JPS60239110 A JP S60239110A JP 60093993 A JP60093993 A JP 60093993A JP 9399385 A JP9399385 A JP 9399385A JP S60239110 A JPS60239110 A JP S60239110A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- capacitor
- compensation
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明に、入力電圧のドリフトを補償するための手段を
有するＭＯ８構造の増幅器に関する。
有するＭＯ８構造の増幅器に関する。
従来の技術
標準ＭＯ８技術に関する限界を克服する手段、特に増幅
回路の入力ドリフト電圧の比較的高いレベルを補償する
ための手段は既に周知である。
回路の入力ドリフト電圧の比較的高いレベルを補償する
ための手段は既に周知である。
この手段においては基本的に、入力ドリフト電圧を蓄積
するためにＭＯＳコンデンサを使用し、かつ増幅器を介
して供給される情報を補正するために蓄積されているパ
ラメータを利用する。
するためにＭＯＳコンデンサを使用し、かつ増幅器を介
して供給される情報を補正するために蓄積されているパ
ラメータを利用する。
この原理の使用の第１例は、工Ｅｌ！１ｌｌｉジャーナ
ル・オデ・ソリッド−ステイト会す−キツツ（工］１Ｋ
ＩＩｉＪｏｕｒｎａｌ ｏｆ ８ｏ１：ｌ−８ｔａｔｅ
Ｃ１ｒｃｕｉｔｓ）、 Ｔａ２０５−１６、ｔ６．１
９７８年６月、第２９４ないし第２９７頁、イエン、ニ
ス、イー（Ｙｅｎ ８ Ｙｅｓ）著の論文’ １ｍＶ
ＭＯＳ ：ｌ ンパレータ７（Ａ１ｍ７ＭＯ８Ｏｏｍｐ
ａｒａｔｏｒ）に記載されている。この論文に記載の回
路の基本回路図を第１図に示しである。増幅器１０入力
側は切換スイッチ３およびコンデンサ４を介して入力端
子２に接続されており、かつオン・オフスイッチを介し
て出力端子５に接続されている。この回路は２つの相に
おいて動作する。記憶または蓄積相の期間中、増幅器に
スイッチ６の閉成によってユニットデインルーゾモード
に接続されかつ切換スイッチ３がコンデンサ４の端子を
アースに接続する。
ル・オデ・ソリッド−ステイト会す−キツツ（工］１Ｋ
ＩＩｉＪｏｕｒｎａｌ ｏｆ ８ｏ１：ｌ−８ｔａｔｅ
Ｃ１ｒｃｕｉｔｓ）、 Ｔａ２０５−１６、ｔ６．１
９７８年６月、第２９４ないし第２９７頁、イエン、ニ
ス、イー（Ｙｅｎ ８ Ｙｅｓ）著の論文’ １ｍＶ
ＭＯＳ ：ｌ ンパレータ７（Ａ１ｍ７ＭＯ８Ｏｏｍｐ
ａｒａｔｏｒ）に記載されている。この論文に記載の回
路の基本回路図を第１図に示しである。増幅器１０入力
側は切換スイッチ３およびコンデンサ４を介して入力端
子２に接続されており、かつオン・オフスイッチを介し
て出力端子５に接続されている。この回路は２つの相に
おいて動作する。記憶または蓄積相の期間中、増幅器に
スイッチ６の閉成によってユニットデインルーゾモード
に接続されかつ切換スイッチ３がコンデンサ４の端子を
アースに接続する。
それから平衡状態において、増幅器の入力点７に現われ
る入力ドリフト電圧がコンデンサ４に蓄積される。増幅
器の期間中、スイッチ６は開放されかつ入力端子２はス
イッチ３を介してコンデンサ４に接続されており、この
コンデンサ４に蓄積された電圧が増幅器１０入力Ｐリフ
ト電圧の作用を補償するのに役立つ。
る入力ドリフト電圧がコンデンサ４に蓄積される。増幅
器の期間中、スイッチ６は開放されかつ入力端子２はス
イッチ３を介してコンデンサ４に接続されており、この
コンデンサ４に蓄積された電圧が増幅器１０入力Ｐリフ
ト電圧の作用を補償するのに役立つ。
発明が解決しようとする問題点
このような補償方法の欠点は、オン・オフスイッチがＭ
ＯＳ ）ランジスタによって形成されているという事実
にちる。つまりスイッチ６を形成するトランジスタが非
導通状態にあるとき、チャネル電荷の一部が入力点７に
おいて再注入され、これによりコンデンサ４に蓄積され
ている電圧が変化する。その際この変化は、補償される
べき入力ドリフト電圧の大きさと同じオーダのものであ
る可能性が生じる。
ＯＳ ）ランジスタによって形成されているという事実
にちる。つまりスイッチ６を形成するトランジスタが非
導通状態にあるとき、チャネル電荷の一部が入力点７に
おいて再注入され、これによりコンデンサ４に蓄積され
ている電圧が変化する。その際この変化は、補償される
べき入力ドリフト電圧の大きさと同じオーダのものであ
る可能性が生じる。
既述の原理を使用した別の例は、上述の雑誌、ｖｏｌｓ
ｏ −１３、Ｎａ４．１９７８年８月、第４９９頁ない
し第５０６員にアール・ゾジョー（ＲｌＰｏｕｊｏｉｓ
）が発表した論文 ア・ロウ・ドリフト・フリイ・イン
テグレイテド・ＭＯＳ−ＩＰＩ！！Ｔ 、オペレイシ目
ナル・アンシリファイア′（ムｌ０Ｗａｒｉｆｔ ｆｕ
ｌｌｙ ｉｎｔｅｇｒａｔｅｄ ＭＯＳ−ＦＩＨｌ黒、
Ｏｐｅｒａｔｉｏｎａｌａｍｐｌｉｆｉｅｒ）に記載さ
れている。この論文において、コンデンサによって結合
されている複数の増幅段のカスケード接続が設けられて
いることが記載されており、これらコンデンサは、・′
先行の段の入力ドリフト電圧の値を蓄積し、それはその
段の利得によって乗算される。この方法は、段の数の増
加に比例して一層作用が大きくなり、そのこと自体不都
合である。しかも複数の段から成る増幅器の安定性を、
負帰還を用いて、その帯域幅を実質的に低減することな
しに、保証することは禰しい。逆にこの棟の方法をコン
パレータ−の設計に応用しようとする場合、この方法を
演算増幅器の構成に応用することは難しい。
ｏ −１３、Ｎａ４．１９７８年８月、第４９９頁ない
し第５０６員にアール・ゾジョー（ＲｌＰｏｕｊｏｉｓ
）が発表した論文 ア・ロウ・ドリフト・フリイ・イン
テグレイテド・ＭＯＳ−ＩＰＩ！！Ｔ 、オペレイシ目
ナル・アンシリファイア′（ムｌ０Ｗａｒｉｆｔ ｆｕ
ｌｌｙ ｉｎｔｅｇｒａｔｅｄ ＭＯＳ−ＦＩＨｌ黒、
Ｏｐｅｒａｔｉｏｎａｌａｍｐｌｉｆｉｅｒ）に記載さ
れている。この論文において、コンデンサによって結合
されている複数の増幅段のカスケード接続が設けられて
いることが記載されており、これらコンデンサは、・′
先行の段の入力ドリフト電圧の値を蓄積し、それはその
段の利得によって乗算される。この方法は、段の数の増
加に比例して一層作用が大きくなり、そのこと自体不都
合である。しかも複数の段から成る増幅器の安定性を、
負帰還を用いて、その帯域幅を実質的に低減することな
しに、保証することは禰しい。逆にこの棟の方法をコン
パレータ−の設計に応用しようとする場合、この方法を
演算増幅器の構成に応用することは難しい。
発明が解決しようとする問題点
したがって本発明の課題に、上記欠点が取除かれた増幅
器を提供することである。
器を提供することである。
さらに不発８Ａニ入カドリフト電圧（オフセット電圧）
補償手段を含む増幅器を対象としている・ 本発明のさらに別の課題は、オン・オフスイッチが開放
されるとき生じる電荷注入効果が低減されるようにした
増幅器を提供することである。
補償手段を含む増幅器を対象としている・ 本発明のさらに別の課題は、オン・オフスイッチが開放
されるとき生じる電荷注入効果が低減されるようにした
増幅器を提供することである。
問題点を解決するための手段
この課題は本発明によれば特許請求の範囲第１項に記載
の構成を有する増幅器および特許請求の範囲第５項に記
載の構成を有する増幅器によって解決される。
の構成を有する増幅器および特許請求の範囲第５項に記
載の構成を有する増幅器によって解決される。
実施例
次に本発明の実施例を図面を用いて詳しく説明する。
第２図は、本発明に基づく増幅器回路の基本回路図であ
る。図には、直接入力側１２および第１の反転入力側も
しくは主入力側１３および出力側１５および第２の反転
入力側または２次入力側１４を有す、増幅器１０が示さ
れている。
る。図には、直接入力側１２および第１の反転入力側も
しくは主入力側１３および出力側１５および第２の反転
入力側または２次入力側１４を有す、増幅器１０が示さ
れている。
直接入力側１２は、アースに接続されている。
主入力側１３社、入力端子２０に接続されているか、ま
たは、切換スイッチ３０によって、アース接続されてい
る。２次入力側１４の一方は、コンデンサ４０を介して
アースに接続されており、他方は、オン・オフスイッチ
６０を介して、増幅器の出力側１５に接続されている。
たは、切換スイッチ３０によって、アース接続されてい
る。２次入力側１４の一方は、コンデンサ４０を介して
アースに接続されており、他方は、オン・オフスイッチ
６０を介して、増幅器の出力側１５に接続されている。
素子１１は、増幅器１０の主入力側１３のドリフト電圧
を表わす、電圧値ΔＶを有する電圧源を表す。
を表わす、電圧値ΔＶを有する電圧源を表す。
本発明によれば、増幅器１０．２次入力側１４０入力に
対する利得よりも、主入力側１３０入力に対する利得が
大キくシである。
対する利得よりも、主入力側１３０入力に対する利得が
大キくシである。
第２図の回路は、２つの連続する時相で作動する。つま
り補偵相と、増幅器で作動する。
り補偵相と、増幅器で作動する。
補償相中２つの入力側１２と１３ｒｌ：、スイッチ３０
を介して、アース接続されており、２次入力側１４はス
イッチ６０を介して出力側１５に接続されている。入力
ドリフト電圧ΔＶの作用を補償するために必要な電圧が
コンデンサ４０に蓄積されている。補償相の終わりに、
スイッチ６０がオフとなり、そしてスイッチ３０が主入
力側１３を、入力端子２０に接続するように切換えられ
る。
を介して、アース接続されており、２次入力側１４はス
イッチ６０を介して出力側１５に接続されている。入力
ドリフト電圧ΔＶの作用を補償するために必要な電圧が
コンデンサ４０に蓄積されている。補償相の終わりに、
スイッチ６０がオフとなり、そしてスイッチ３０が主入
力側１３を、入力端子２０に接続するように切換えられ
る。
スイッチ６０がＭＯＳ ）ランジスタとする場合このト
ランジスタが非導通状態になると、（スイッチ６０の開
放）、コンデンサ４８に電荷が注入され、それにより先
にコンデンサ中に蓄積された値を修正する。一方入力ド
リフト電圧の補償に対する、そのような電荷の注入作用
は、主入力側に対する増幅器の利得に比して、２次入力
側圧対する増幅器の低減された利得に直接比例して低下
される。
ランジスタが非導通状態になると、（スイッチ６０の開
放）、コンデンサ４８に電荷が注入され、それにより先
にコンデンサ中に蓄積された値を修正する。一方入力ド
リフト電圧の補償に対する、そのような電荷の注入作用
は、主入力側に対する増幅器の利得に比して、２次入力
側圧対する増幅器の低減された利得に直接比例して低下
される。
ＯＭＯ日トランジス夛を使用した本発明の実施例が第６
図に具体的に図示されている。
図に具体的に図示されている。
第６図では、ソースが、電流源１００を介して、回路の
給電端子−Ｖｃｃに接続されており、一方Ｐレインが、
６個のカレントミラーな介して結合されている、ｎ形チ
ャンネルトランジスタＴ１とＴ２によって、形成された
、１対の差動入力側Ｔ１とＴ２が示されている。６個の
カレントミラーの１つは、ソースが回路の給電端子十Ｖ
ａａに接続されているＰチャンネルトランジスタテ６と
Ｔ５によって形成されており、もう１つは、ノースが、
給電端子−Ｖｃｃに、接続されているｎチャンネルトラ
ンジスタエフとＴ８によって形成されており、残りの１
つは、ソースが給電端子＋Ｖｃｏに接続されている、Ｐ
チャンネルトランジスタテ６と′１′４によって形成さ
れている。トランジスタＴ６とＴ８のドレインに共通な
点は、増幅器の出力側を形成している端子１１０に接続
されており、一方、トランジスタＴ１とＴ２のデートに
、増幅器の反転主入力側と直接入力側をそれぞれに形成
している端子１１１と１１２に接続されている。差動入
力側を有する、このような増幅器の回路は、公知でちり
、たとえば、エフ・クルメンアツハ−（ｘｒｕｍｍｅｎ
ａｃｈｅｒ）により、１９８１年２月１９日出版エレク
トロニクスレターズ第１７巻述４に掲載された、「ハイ
ポルテイジグ４フＣＭＯ８ＯＴＡフォーマイクロパワー
ＳＣフィルター」（Ｈｌｇｈ ｖｏ’ｌｔａｇｅ ｇａ
ｉｎ ０ＭＯ８ＯＴＡ ｆｏｒ Ｍｉｃｒｏｐｏｗｅｒ
Ｓｏ ｆｉｓｔθｒ）という題の論文の中に記載されて
いる。
給電端子−Ｖｃｃに接続されており、一方Ｐレインが、
６個のカレントミラーな介して結合されている、ｎ形チ
ャンネルトランジスタＴ１とＴ２によって、形成された
、１対の差動入力側Ｔ１とＴ２が示されている。６個の
カレントミラーの１つは、ソースが回路の給電端子十Ｖ
ａａに接続されているＰチャンネルトランジスタテ６と
Ｔ５によって形成されており、もう１つは、ノースが、
給電端子−Ｖｃｃに、接続されているｎチャンネルトラ
ンジスタエフとＴ８によって形成されており、残りの１
つは、ソースが給電端子＋Ｖｃｏに接続されている、Ｐ
チャンネルトランジスタテ６と′１′４によって形成さ
れている。トランジスタＴ６とＴ８のドレインに共通な
点は、増幅器の出力側を形成している端子１１０に接続
されており、一方、トランジスタＴ１とＴ２のデートに
、増幅器の反転主入力側と直接入力側をそれぞれに形成
している端子１１１と１１２に接続されている。差動入
力側を有する、このような増幅器の回路は、公知でちり
、たとえば、エフ・クルメンアツハ−（ｘｒｕｍｍｅｎ
ａｃｈｅｒ）により、１９８１年２月１９日出版エレク
トロニクスレターズ第１７巻述４に掲載された、「ハイ
ポルテイジグ４フＣＭＯ８ＯＴＡフォーマイクロパワー
ＳＣフィルター」（Ｈｌｇｈ ｖｏ’ｌｔａｇｅ ｇａ
ｉｎ ０ＭＯ８ＯＴＡ ｆｏｒ Ｍｉｃｒｏｐｏｗｅｒ
Ｓｏ ｆｉｓｔθｒ）という題の論文の中に記載されて
いる。
本発明によればオン、オフスイッチ１１３゜１１４．１
１５，１１６の一方は、補償相中、入力側１１１と、１
１２’にアースに接続するために設けられており、もう
一方は増幅相中、入力信号が加えられる入力端子１１７
と１１８とに、ＴＩとＴ２のチートンそれぞれ接続する
ために、設けられている。出力側１１０は、また、回路
の給電端子間にある、電流源１２０と直列に接続されて
おり、かつ、電圧ホロワ段を構成するＰチャンネルトラ
ンジスタＴ１２のゲートに接続されている。電圧ホロワ
段の出力側は、オン、オフスイッチ１２１を介して、コ
ンデンサ１２２およびｎチャンネルトランジスタＴ１０
のゲートに接続されている。トランジスタ１１と共に、
トランジスタ１０は、トランジスタＴ１とＴ２によって
形成された差動トランジスタに類似した差動トランジス
タ乞構成する。
１５，１１６の一方は、補償相中、入力側１１１と、１
１２’にアースに接続するために設けられており、もう
一方は増幅相中、入力信号が加えられる入力端子１１７
と１１８とに、ＴＩとＴ２のチートンそれぞれ接続する
ために、設けられている。出力側１１０は、また、回路
の給電端子間にある、電流源１２０と直列に接続されて
おり、かつ、電圧ホロワ段を構成するＰチャンネルトラ
ンジスタＴ１２のゲートに接続されている。電圧ホロワ
段の出力側は、オン、オフスイッチ１２１を介して、コ
ンデンサ１２２およびｎチャンネルトランジスタＴ１０
のゲートに接続されている。トランジスタ１１と共に、
トランジスタ１０は、トランジスタＴ１とＴ２によって
形成された差動トランジスタに類似した差動トランジス
タ乞構成する。
Ｔ１０とＴ１１のソースは、電流源１４０ン介して、−
ｖｏｏに接続されており、一方’Ｉ’１０とＴ１１のド
レインは、Ｔ１とＴ２のドレインにそれぞれ接続されて
いる。トランジスタＴ１３および電流源１３０ならびに
スイッチ１３１さらにコンデンサ１３２によって形成さ
れる素子は、トランジスタＴ１２、電流源１２０、スイ
ッチ１２１、さらにコンデンサ１２２によって形成され
る、対応素子に関して、対称的に接続されている。その
目的は、オン、オフスイッチがオフの時、全回路を対称
に構成することにより、電荷注入の作用χ低減すること
である。トランジスタ１３のデートは、アースに接続さ
れているが、差動入力側及び出力側を有する増幅器の場
合には、トランジスタ１３のチートン、増幅器の一方の
出力側に接続してもよい。
ｖｏｏに接続されており、一方’Ｉ’１０とＴ１１のド
レインは、Ｔ１とＴ２のドレインにそれぞれ接続されて
いる。トランジスタＴ１３および電流源１３０ならびに
スイッチ１３１さらにコンデンサ１３２によって形成さ
れる素子は、トランジスタＴ１２、電流源１２０、スイ
ッチ１２１、さらにコンデンサ１２２によって形成され
る、対応素子に関して、対称的に接続されている。その
目的は、オン、オフスイッチがオフの時、全回路を対称
に構成することにより、電荷注入の作用χ低減すること
である。トランジスタ１３のデートは、アースに接続さ
れているが、差動入力側及び出力側を有する増幅器の場
合には、トランジスタ１３のチートン、増幅器の一方の
出力側に接続してもよい。
さらに、図示の回路は、入力端子１１１と１１２が、補
償相中、アースに接続されるようになっているが、補償
相中筒単にこの２つの端子を相互に接続すると有利であ
り、回路は、入力信号ン無効にする。コンデンサ１２２
と１３２に関しては、コンデンサの端子の１つは、アー
スに接続されず、固定電位点に接続される。
償相中、アースに接続されるようになっているが、補償
相中筒単にこの２つの端子を相互に接続すると有利であ
り、回路は、入力信号ン無効にする。コンデンサ１２２
と１３２に関しては、コンデンサの端子の１つは、アー
スに接続されず、固定電位点に接続される。
増幅器の％ Ａ １で示される、主入力側に対する増幅
器の利得は、Ａ２で示される第２の入力に対する利得よ
りも高（なければならないということ監第２図と関連し
て説明した。２つの利ｇｍ １とｇｍ ２は、それぞれ
トランジスタＴＩＯとＴ１の相互コンダクタンスである
。その比はとも表わされる。式中の工１と工２は、電流
源１００と１４０によって、それぞれ供給される電流で
あり、ｖｏｓは、トランジスタＴ１とトランジスタＴ１
０それぞれのデートソース間の電圧であり、ｖＴは、ト
ランジスタＴ１とトランジスタＴ１０それぞれの閾値電
圧である。
器の利得は、Ａ２で示される第２の入力に対する利得よ
りも高（なければならないということ監第２図と関連し
て説明した。２つの利ｇｍ １とｇｍ ２は、それぞれ
トランジスタＴＩＯとＴ１の相互コンダクタンスである
。その比はとも表わされる。式中の工１と工２は、電流
源１００と１４０によって、それぞれ供給される電流で
あり、ｖｏｓは、トランジスタＴ１とトランジスタＴ１
０それぞれのデートソース間の電圧であり、ｖＴは、ト
ランジスタＴ１とトランジスタＴ１０それぞれの閾値電
圧である。
利得比Ａ２ ／ Ａ １が低くなるために、電流化工２
／ 工１ ハ、低くナケレばならず、（ｖＧ８−ｖＴ
）ＴＩは、（ｖ、Ｓ−ｖ、）’１’１０に比べて低くな
ければならない。実際化工２／工１は、電流の最大誤差
まで補正されるように制限されており、トランジスタＴ
１とＴ１０は、２トランジスタＴ１が、低反転モードの
限界（高いｇｍ値）で作動し、トランジスタ１０の差Ｖ
。５−ｖＴが、給電電圧にできるだけ近（なるように選
ばれる。回路のオン、オフスイッチすべては、ＭＯ！３
）ランジスタによって形成される。第６図に示す増幅
器は次のように作動する。補償相中入力側１１１と１１
２は、オン、オフスイッチ１１３と１１４に・より、ア
ースに接続されるかまたは簡単に相互に接続される。ト
ランジスタ’Ｉ’１０とＴ１１のゲートは、オン、オフ
スイッチ１２１と１３１によってそれぞれトランジスタ
Ｔ１−２とＴ１３のソースに接続されている。コンデン
サ１２２は、ホロワ段１２０−Ｔ１２＆Ｃよって変換さ
れ、かつ主入力のドリフト電圧を補償するのに必要な電
圧を表わす出力１１１１１０の電圧に充電される。
／ 工１ ハ、低くナケレばならず、（ｖＧ８−ｖＴ
）ＴＩは、（ｖ、Ｓ−ｖ、）’１’１０に比べて低くな
ければならない。実際化工２／工１は、電流の最大誤差
まで補正されるように制限されており、トランジスタＴ
１とＴ１０は、２トランジスタＴ１が、低反転モードの
限界（高いｇｍ値）で作動し、トランジスタ１０の差Ｖ
。５−ｖＴが、給電電圧にできるだけ近（なるように選
ばれる。回路のオン、オフスイッチすべては、ＭＯ！３
）ランジスタによって形成される。第６図に示す増幅
器は次のように作動する。補償相中入力側１１１と１１
２は、オン、オフスイッチ１１３と１１４に・より、ア
ースに接続されるかまたは簡単に相互に接続される。ト
ランジスタ’Ｉ’１０とＴ１１のゲートは、オン、オフ
スイッチ１２１と１３１によってそれぞれトランジスタ
Ｔ１−２とＴ１３のソースに接続されている。コンデン
サ１２２は、ホロワ段１２０−Ｔ１２＆Ｃよって変換さ
れ、かつ主入力のドリフト電圧を補償するのに必要な電
圧を表わす出力１１１１１０の電圧に充電される。
増幅相中、スイッチ１１３，１１４．１２１および１３
１は、オフにされ、入力１ｔｌ１１１１と１１２は、そ
れぞれスイッチ１１５と１１６を介して入力端子１１７
と１１８に接続されている。コンデンサ、１２２と、１
３２のそれぞれに蓄積された電圧は、トランジスタＴ１
０と’Ｉ’１１のそれぞれをその填圧に応じて導通させ
、その結果１ トランジスタＴ１とＴ２それぞれχ流れ
る電流−を多かれ少なかれ低減させる。
１は、オフにされ、入力１ｔｌ１１１１と１１２は、そ
れぞれスイッチ１１５と１１６を介して入力端子１１７
と１１８に接続されている。コンデンサ、１２２と、１
３２のそれぞれに蓄積された電圧は、トランジスタＴ１
０と’Ｉ’１１のそれぞれをその填圧に応じて導通させ
、その結果１ トランジスタＴ１とＴ２それぞれχ流れ
る電流−を多かれ少なかれ低減させる。
第３図に示した、回路は、入力ドリフト電圧の補償を行
う本発明の１つの実施例を示すもので、本発明の原理に
従う他の多くの変形が可能である。第６図で示す回路は
線形の補償に使用される。実際、２次入力と、増幅器の
出力との間に直線的な関係を与えることは不必要である
。
う本発明の１つの実施例を示すもので、本発明の原理に
従う他の多くの変形が可能である。第６図で示す回路は
線形の補償に使用される。実際、２次入力と、増幅器の
出力との間に直線的な関係を与えることは不必要である
。
特に有益な解決法は、自乗補償特性の使用を含むもので
ある。第４図は、そのような解決法に相当する回路を示
す。
ある。第４図は、そのような解決法に相当する回路を示
す。
第４図に示す回路は、第６図に示すのと同じタイプの差
動入力４ｆＩＡｔ有する増幅器を基本にしており、２つ
の回路図に共通である構成部分は同一参照符号によって
示されている。第４図に示す回路において、トランジス
タＴ６と、Ｔ８によって形成される出力段は、Ｐチャン
ネルトランジスタＴ１５と、ｎチャンネルトランジスタ
Ｔ１５によって形成される、カスコードタイプの回路に
構成されている。トランジスタＴ１５とＴＩ６は、Ｔ６
とＴ８の間で直列に接続されており、かつ適当な、電圧
ｖ１７２ ｗそれぞれ、デー）１４１と１４２に加える
ことにより、バイアスされている。トランジスタＴ１５
とＴ１（Ｉｓのドレインに共通な点は、増幅器の出力端
子１１０に接続されている。前記のような回路構成は、
公知であり、たとえば、前述のエフ、クラメンアツハー
氏の論文に記載されている。
動入力４ｆＩＡｔ有する増幅器を基本にしており、２つ
の回路図に共通である構成部分は同一参照符号によって
示されている。第４図に示す回路において、トランジス
タＴ６と、Ｔ８によって形成される出力段は、Ｐチャン
ネルトランジスタＴ１５と、ｎチャンネルトランジスタ
Ｔ１５によって形成される、カスコードタイプの回路に
構成されている。トランジスタＴ１５とＴＩ６は、Ｔ６
とＴ８の間で直列に接続されており、かつ適当な、電圧
ｖ１７２ ｗそれぞれ、デー）１４１と１４２に加える
ことにより、バイアスされている。トランジスタＴ１５
とＴ１（Ｉｓのドレインに共通な点は、増幅器の出力端
子１１０に接続されている。前記のような回路構成は、
公知であり、たとえば、前述のエフ、クラメンアツハー
氏の論文に記載されている。
補償回路は、２つのトランジスタＴ１７とＴ１８．２つ
のコンデンサ１５１と１６１および２つのオン、オフス
イッチ１５０と１６０を有している。Ｐチャンネルトラ
ンジスタＴ１８は、トランジスタＴ８とＴＩ６に共通な
点とアースとの間に接続されており、一方、トランジス
タＴ１８のゲートは、一方でコンデンｆ１６１１６０′
！￥：介して増幅器の出力側に接続されている。ｎチャ
ンネルトランジスタＴ１７は、トランジスタＴ′６とＴ
１５に共通な点とアースとの間に接続されており、一方
、トランジスタＴ１７のゲートは、一方でコンデンサ１
５１に接続されており、他方で、オン、オフスイッチ１
５０を介して、増幅器の出力側に接続されている。
のコンデンサ１５１と１６１および２つのオン、オフス
イッチ１５０と１６０を有している。Ｐチャンネルトラ
ンジスタＴ１８は、トランジスタＴ８とＴＩ６に共通な
点とアースとの間に接続されており、一方、トランジス
タＴ１８のゲートは、一方でコンデンｆ１６１１６０′
！￥：介して増幅器の出力側に接続されている。ｎチャ
ンネルトランジスタＴ１７は、トランジスタＴ′６とＴ
１５に共通な点とアースとの間に接続されており、一方
、トランジスタＴ１７のゲートは、一方でコンデンサ１
５１に接続されており、他方で、オン、オフスイッチ１
５０を介して、増幅器の出力側に接続されている。
補償相中、増幅器の主入力１１１′と、１１２は、上述
のようにアースに接続されているか、または単に相互に
接続されている。コンデンサ１５１と１６１はスイッチ
１５０と１６０がオンにされると、増幅器の出力側に接
続される。
のようにアースに接続されているか、または単に相互に
接続されている。コンデンサ１５１と１６１はスイッチ
１５０と１６０がオンにされると、増幅器の出力側に接
続される。
出力側１１０にあられれる入力ドリフト補償電圧は、コ
ンデンサ１５１と１６１に蓄積される。
ンデンサ１５１と１６１に蓄積される。
増幅相中、入力□側１１１と１１２が、入力端子１１７
と１１８にそれぞれ接続され、スイッチ１５０と１６０
は、オフにされる。出力側１１０における）？ リフト
補償電圧が、正であれば、補償はコンデンサ１５１の端
子の電圧によって制逆に、前述のドリフト補償電圧が負
であれば、補償は、コンデンサ１６１の端子の電圧によ
って制御されるトランジスタＴ１８によりなされる。
と１１８にそれぞれ接続され、スイッチ１５０と１６０
は、オフにされる。出力側１１０における）？ リフト
補償電圧が、正であれば、補償はコンデンサ１５１の端
子の電圧によって制逆に、前述のドリフト補償電圧が負
であれば、補償は、コンデンサ１６１の端子の電圧によ
って制御されるトランジスタＴ１８によりなされる。
第６図に示した回路のように、オン・オフスイッチは、
ＭｏＳトランジスタにより形成されている。スイッチ１
５０は、Ｐチャンネルトランジスタにより形成され、ス
イッチ１６０は、ｎチャンネルトランジスタにより形成
される。必要であれば、ホロワモードに構成されている
増幅器を補償段階を加速するために、スイッチ１５０と
１６０に直列に配置してもよい。
ＭｏＳトランジスタにより形成されている。スイッチ１
５０は、Ｐチャンネルトランジスタにより形成され、ス
イッチ１６０は、ｎチャンネルトランジスタにより形成
される。必要であれば、ホロワモードに構成されている
増幅器を補償段階を加速するために、スイッチ１５０と
１６０に直列に配置してもよい。
ドリフト補償電圧が、正であるような状態に関して、次
の用語を表丁のに次の記号ン使う。
の用語を表丁のに次の記号ン使う。
ｖＳ：増幅器の出力電圧
Ａ１；主入力に対応する増幅器の利得
ｖＩＩ！：増幅器の入力電圧
ΔＶ：入カドリフト電圧
ｌ ；トランジスタＴ１７の利得
ｖｏ：コンデンサ１５１の端子の電圧
■、：トランジスタＴ１７の閾値電圧
ｇｍ ： ）ランジスタＴ１または、トランジスタＴ２
の相互コンダクタンス 出力電圧Ｖｓが、次式で表されるの７示すことができる 上式は、明らかに、第４図に示す回路によってなされる
、補償に関して、自乗特性を示している。自乗特性を有
する補償回路の別の実施例は、第５図で示されており、
第５図では、増幅器の出力素子以外のすべての素子が、
第４図で示す、増幅器の出力素子以外のすべての素子に
一致しているので、増幅器の出力素子のみが図示されて
いる。ｎチャンネルトランジスタ’Ｉ’２０は、トラン
ジスタＴ６とＴ１５に共通である点と、アースとに接続
されている。ＰチャンネルトランジスタＴ２１は、トラ
ンジスタＴ８とＴＩ６に共通である点とアースとの間に
接続されている。トランジスタＴ２０と’Ｔ２’ｌのｒ
−トハ、相互に接続されており、かつコンデンサ１７１
に接続されており、同様にオン・オフスイッチ１７０を
介して増幅器の出力側にも接続されている。スイッチ１
７０は、相補形の２つのＭｏ８ ）ランジスタによって
形成されており、２つのＭｏ８ ）ランジスタは、並列
に接続されている。
の相互コンダクタンス 出力電圧Ｖｓが、次式で表されるの７示すことができる 上式は、明らかに、第４図に示す回路によってなされる
、補償に関して、自乗特性を示している。自乗特性を有
する補償回路の別の実施例は、第５図で示されており、
第５図では、増幅器の出力素子以外のすべての素子が、
第４図で示す、増幅器の出力素子以外のすべての素子に
一致しているので、増幅器の出力素子のみが図示されて
いる。ｎチャンネルトランジスタ’Ｉ’２０は、トラン
ジスタＴ６とＴ１５に共通である点と、アースとに接続
されている。ＰチャンネルトランジスタＴ２１は、トラ
ンジスタＴ８とＴＩ６に共通である点とアースとの間に
接続されている。トランジスタＴ２０と’Ｔ２’ｌのｒ
−トハ、相互に接続されており、かつコンデンサ１７１
に接続されており、同様にオン・オフスイッチ１７０を
介して増幅器の出力側にも接続されている。スイッチ１
７０は、相補形の２つのＭｏ８ ）ランジスタによって
形成されており、２つのＭｏ８ ）ランジスタは、並列
に接続されている。
第５図に示された回路の作動は、第４図に示された回路
の作動に似ており、補償作用は、・コンデンサ１７１に
蓄積された電圧の極性に依存してトランジスタＴ２０ま
たは、トランジスタＴ２１によって行われる。
の作動に似ており、補償作用は、・コンデンサ１７１に
蓄積された電圧の極性に依存してトランジスタＴ２０ま
たは、トランジスタＴ２１によって行われる。
増幅器の補償すべき入力ドリフト電圧が、高い値（数百
ミリボルト）であれば、第１図と関連して述べた公知技
術の補償方法ビ、本発明による補償方法と組み合わせる
と有益である。
ミリボルト）であれば、第１図と関連して述べた公知技
術の補償方法ビ、本発明による補償方法と組み合わせる
と有益である。
第６図には、２つの補償方法７組み合わせた、増幅器が
示されている。第６図の増幅器は、ダイナミックタイプ
であり、本出願人のスイス特の増幅器は、ダイオード接
続され、かつドレイン電流工５によって制御されている
トランジスタＴ２４によって形成されるバイアス電圧源
を有し、相補足形のトランジスタＴ２２と７２３によっ
て形成される増幅器段を有し、そして、トランジスタＴ
２２とＴ２３は、トランジスタＴ２５．７２６によって
形成されるカスコード形に接続されている。増幅器の入
力点音形成する回路点１８９は、トランジスタＴ２１の
デートに接続され、かつ、コンデンサ１８４を介して、
トランジスタＴ２２のｒ−トに接続されると共に、コン
デンサ１８５および切換スイッチ１８６を介して、入力
端子１８７に接続されている。入力回路点１８９は、オ
ン・オフスイッチ１８０によって出力回路点１８８に接
続される。この増幅器の作動モーＶは、簡単に述べる。
示されている。第６図の増幅器は、ダイナミックタイプ
であり、本出願人のスイス特の増幅器は、ダイオード接
続され、かつドレイン電流工５によって制御されている
トランジスタＴ２４によって形成されるバイアス電圧源
を有し、相補足形のトランジスタＴ２２と７２３によっ
て形成される増幅器段を有し、そして、トランジスタＴ
２２とＴ２３は、トランジスタＴ２５．７２６によって
形成されるカスコード形に接続されている。増幅器の入
力点音形成する回路点１８９は、トランジスタＴ２１の
デートに接続され、かつ、コンデンサ１８４を介して、
トランジスタＴ２２のｒ−トに接続されると共に、コン
デンサ１８５および切換スイッチ１８６を介して、入力
端子１８７に接続されている。入力回路点１８９は、オ
ン・オフスイッチ１８０によって出力回路点１８８に接
続される。この増幅器の作動モーＶは、簡単に述べる。
準備相中、スイッチ１８６は、アースに接続され、スイ
ッチ１８０と１８３は、閉じられる。
ッチ１８０と１８３は、閉じられる。
その際コンデンサは、トランジス）Ｔ２２と〒９罵Ｖバ
イアスーｔＸ値に充電、される。トランジスタＴ２５と
Ｔ２６は、デートに加わる電圧により公知のようにバイ
アスされる。増幅相中、スイッチ１８０と１８３は、開
かれ、スイッチ１８６は、信号入力端子１８７に接続さ
れる。
イアスーｔＸ値に充電、される。トランジスタＴ２５と
Ｔ２６は、デートに加わる電圧により公知のようにバイ
アスされる。増幅相中、スイッチ１８０と１８３は、開
かれ、スイッチ１８６は、信号入力端子１８７に接続さ
れる。
スイッチ１８０と１８３が開かれると、コンデソｔ１８
４と１８５に寄生電荷が注入される。
４と１８５に寄生電荷が注入される。
本発明によれば、この寄生作用は、第５図に関して述べ
た補償回路と一致する補償回路により補償される。この
補償回路は、スイッチ１８１及びコンデンサ１８２、な
らびに相補形のトランジスタＴ２７と’Ｉ’２８’Ｙ有
する。
た補償回路と一致する補償回路により補償される。この
補償回路は、スイッチ１８１及びコンデンサ１８２、な
らびに相補形のトランジスタＴ２７と’Ｉ’２８’Ｙ有
する。
ダイナミック増幅器、の動作モードは、発明による補償
回路と共働させると、次のようになる。
回路と共働させると、次のようになる。
準備相中、スイッチ１８１が開かれスイッチ１８０と１
８３が閉じられ、スイッチ１８６は、コンデンサ１８５
ｔアースに接続する。最終的に、スイッチ１８６は、増
幅器に対して、コンデンサ１８５を入力端子１８７に接
続する。
８３が閉じられ、スイッチ１８６は、コンデンサ１８５
ｔアースに接続する。最終的に、スイッチ１８６は、増
幅器に対して、コンデンサ１８５を入力端子１８７に接
続する。
以上本発明を特定の実施例につき説明してきたが、本発
明の思想ン逸脱することなく、種々
明の思想ン逸脱することなく、種々
第１図は従来より公知の増幅器の基本回路略図であり、
第２図は本発明の増幅器の基本回路略図であり、第６図
は入力ドリフト電圧に対し【直線補償が行なわれる差動
増幅器の実施例の回路図であり、第４図は入力ドリフト
電圧に対して自乗補償が行なわれる差動増幅器の実施例
の回路図であり、第５図は第４図の実施例に対して選択
的に使用される別の実施例の回路図であり、第６図は入
力ドリフト電圧に対して自乗補償が行なわれるダイナミ
ック増幅器の回路図である。 １０・・・増幅器、１２・・・増幅器直接入力側、１３
・・・増幅器主入力側、１４・・・増幅器付加入力側、
１５・・・増幅器出力側、３０・・・無効化手段、４０
・・・コンデンサ、６０・・・スイッチ手段ＦＩＧ、１ ４１す Ｆｌｏ、２
第２図は本発明の増幅器の基本回路略図であり、第６図
は入力ドリフト電圧に対し【直線補償が行なわれる差動
増幅器の実施例の回路図であり、第４図は入力ドリフト
電圧に対して自乗補償が行なわれる差動増幅器の実施例
の回路図であり、第５図は第４図の実施例に対して選択
的に使用される別の実施例の回路図であり、第６図は入
力ドリフト電圧に対して自乗補償が行なわれるダイナミ
ック増幅器の回路図である。 １０・・・増幅器、１２・・・増幅器直接入力側、１３
・・・増幅器主入力側、１４・・・増幅器付加入力側、
１５・・・増幅器出力側、３０・・・無効化手段、４０
・・・コンデンサ、６０・・・スイッチ手段ＦＩＧ、１ ４１す Ｆｌｏ、２
Claims (1)
- 【特許請求の範囲】 １、 少なくとも１つの主入力）側と、出力側と、無効
化手段とを有し會補償相の期間中信号が前起主入力側に
供給される増幅器において、主入力側の利得に比べて実
質的に低い利得を有する少なくとも１つの付加入力側と
、該付加入力側と固定電位に娶る回路点との間に接続さ
れているコンデンサと、 増幅器の出力側と、前記コンデンサおよび前記付加入力
側に共通である回路点との間に設けられておりかつ増幅
器の出力の電圧レベルを前記補償相期間中前記コンデン
サに薯瑣されるようにするスイッチ手段と、 前記主入力側のドリフト電圧の作用を補償するために前
記蓄積された電圧レベルによって制御される補償手段と
を備えていることを特徴とする増幅器。 ２、増幅器の出力側と付加入力側との間にあるスイッチ
手段・に直列にインピーダンス整合回路が設けられてい
る特許請求の範囲第１項記載の増幅器。 ＆ 補償手段が直線伝達特性を有する特許請求の範囲第
１項または第２項記載の増幅器。 ４、補償手段が自棄伝達特性を有する特許請求の範囲第
１項また扛第２項記載の増幅器。 ５、少なくとも１つの主入力側と、出力側と、前記主入
力側に直列接続されている第１コンデンサと、補償相の
期間中前記第１コンデンサを基準電圧に接続するための
手段と、前記補償相の期間中前記主入力側を前記出力側
に接続するためのスイッチ装置とを有する増幅器におい
て、 主入力側の利得に比べて実質的に低め利得を有する少な
′□くとも１つの付加入力側と、該付加入力側と固定電
位にある回路点との間に接続されている第２コンデンサ
と、 増幅器の出力側と、前記第２コンデンサおよび前記付加
入力側と共通である回路点との間に設けられておりかつ
増幅器の出力の電圧ノベルを前記補償相期間中前記コン
デンサに蓄積されるようにするスイッチ手段と、前記主
入力側の残留ドリフト屯圧の作用および前記スイッチ装
置の開放による影響を補償するために前記蓄積された電
圧レベルによって制御される補償手段とを備えているこ
とを特徴とする増幅器。 氏 増幅器の出力側と付加入力側との間にあるスイッチ
手段に直列にインピーダンス整合回路が設けられている
特許請求の範囲第５項記載の増幅器。 Ｚ 補償手段が直線伝達特性を有する特許請求の範囲第
５項または第６項記載の増幅器。 ａ 補償手段が自棄伝達特性を有するｔｆｆ許請求の範
囲第５項またに第６項記載の増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH2179/84A CH658349A5 (fr) | 1984-05-04 | 1984-05-04 | Amplificateur a compensation de la tension de decalage d'entree. |
| CH2179/84-9 | 1984-05-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239110A true JPS60239110A (ja) | 1985-11-28 |
| JPH0691380B2 JPH0691380B2 (ja) | 1994-11-14 |
Family
ID=4227735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093993A Expired - Lifetime JPH0691380B2 (ja) | 1984-05-04 | 1985-05-02 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4628274A (ja) |
| EP (1) | EP0161215B1 (ja) |
| JP (1) | JPH0691380B2 (ja) |
| CH (1) | CH658349A5 (ja) |
| DE (1) | DE3583883D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589587B2 (en) | 2006-09-07 | 2009-09-15 | Semiconductor Technology Academic Research Center | Feedback amplifier circuit operable at low voltage by utilizing switched operational amplifier and chopper modulator |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2640443B1 (fr) * | 1988-12-09 | 1991-01-25 | Thomson Hybrides Microondes | Circuit d'asservissement de la tension de repos d'une charge, et comparateur differentiel comportant ce circuit d'asservissement |
| EP0418753B1 (de) * | 1989-09-20 | 1994-12-07 | Deutsche ITT Industries GmbH | Offsetspannungsabgleichender Operationsverstärker |
| US5124663A (en) * | 1991-03-04 | 1992-06-23 | Motorola, Inc. | Offset compensation CMOS operational amplifier |
| WO1992016999A1 (en) * | 1991-03-13 | 1992-10-01 | Vlsi Vision Limited | Apparatus for compensating manufacturing process variation |
| US5953060A (en) * | 1995-10-31 | 1999-09-14 | Imec Vzw | Method for reducing fixed pattern noise in solid state imaging devices |
| US6300824B1 (en) | 1999-03-09 | 2001-10-09 | Conexant Systems, Inc. | Analog offset cancellation method and circuit and amplifier using such circuit |
| JP2003283271A (ja) * | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
| US6750704B1 (en) | 2003-01-09 | 2004-06-15 | Motorola, Inc. | Offset compensated differential amplifier |
| US7808022B1 (en) | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
| FR2895599B1 (fr) * | 2005-12-27 | 2008-06-06 | Univ Joseph Fourier Grenoble I | Procede et dispositif de reglage ou de calage d'un dispositif electronique |
| US7804328B2 (en) * | 2008-06-23 | 2010-09-28 | Texas Instruments Incorporated | Source/emitter follower buffer driving a switching load and having improved linearity |
| US8195119B2 (en) * | 2009-05-13 | 2012-06-05 | Qualcomm, Incorporated | Switchable input pair operational amplifiers |
| US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
| US10536118B2 (en) * | 2018-03-28 | 2020-01-14 | Intel IP Corporation | Circuit and a method for operating a circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527657A (en) * | 1975-07-09 | 1977-01-20 | Hitachi Ltd | Differential amplifier |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3443235A (en) * | 1965-02-19 | 1969-05-06 | Honeywell Inc | Electrical apparatus |
| FR2082601A5 (ja) * | 1970-03-20 | 1971-12-10 | Schlumberger Cie N | |
| US4068182A (en) * | 1977-01-21 | 1978-01-10 | Rca Corporation | Direct-coupled cascade amplifier with automatically adjusted quiescent output signal level |
| US4297642A (en) * | 1979-10-31 | 1981-10-27 | Bell Telephone Laboratories, Incorporated | Offset correction in operational amplifiers |
| US4306196A (en) * | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
| CH639804A5 (fr) * | 1981-03-26 | 1983-11-30 | Centre Electron Horloger | Amplificateur dynamique en technologie cmos. |
-
1984
- 1984-05-04 CH CH2179/84A patent/CH658349A5/fr not_active IP Right Cessation
-
1985
- 1985-04-30 US US06/728,883 patent/US4628274A/en not_active Expired - Lifetime
- 1985-04-30 EP EP85810194A patent/EP0161215B1/fr not_active Expired - Lifetime
- 1985-04-30 DE DE8585810194T patent/DE3583883D1/de not_active Expired - Lifetime
- 1985-05-02 JP JP60093993A patent/JPH0691380B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527657A (en) * | 1975-07-09 | 1977-01-20 | Hitachi Ltd | Differential amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589587B2 (en) | 2006-09-07 | 2009-09-15 | Semiconductor Technology Academic Research Center | Feedback amplifier circuit operable at low voltage by utilizing switched operational amplifier and chopper modulator |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0161215B1 (fr) | 1991-08-28 |
| CH658349A5 (fr) | 1986-10-31 |
| JPH0691380B2 (ja) | 1994-11-14 |
| DE3583883D1 (de) | 1991-10-02 |
| EP0161215A2 (fr) | 1985-11-13 |
| EP0161215A3 (en) | 1987-11-11 |
| US4628274A (en) | 1986-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480178B1 (en) | Amplifier circuit and liquid-crystal display unit using the same | |
| US6140872A (en) | Offset-compensated amplifier input stage and method | |
| JPS60239110A (ja) | 増幅器 | |
| US4320347A (en) | Switched capacitor comparator | |
| JPH03117908A (ja) | オフセット電圧平衡演算増幅器 | |
| US5565813A (en) | Apparatus for a low voltage differential amplifier incorporating switched capacitors | |
| JP3824989B2 (ja) | 集積アナログマルチプレクサ | |
| JPH0870224A (ja) | 出力緩衝増幅器 | |
| US4611130A (en) | Floating input comparator with precharging of input parasitic capacitors | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| JPS58119221A (ja) | ダイナミツク増幅回路 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| US5349305A (en) | Fully differential current sample/hold circuit | |
| US6326846B1 (en) | Low voltage fet differential amplifier and method | |
| JPS60229513A (ja) | 同相モード二重帰還形の広帯城増幅器 | |
| US6259316B1 (en) | Low voltage buffer amplifier for high speed sample and hold applications | |
| US4529948A (en) | Class AB amplifier | |
| US6411166B2 (en) | Fully differential, switched capacitor, operational amplifier circuit with common-mode controlled output | |
| US4707667A (en) | Offset corrected amplifier | |
| US7724081B2 (en) | Amplifier front-end with low-noise level shift | |
| JPH0269007A (ja) | 差動増幅器 | |
| US4333025A (en) | N-Channel MOS comparator | |
| JPS6065613A (ja) | チヨツパタイプコンパレ−タ | |
| CN111740707B (zh) | 一种积分放大器电路 | |
| KR100513908B1 (ko) | 스위치된 전류 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |