JPS58119221A - ダイナミツク増幅回路 - Google Patents
ダイナミツク増幅回路Info
- Publication number
- JPS58119221A JPS58119221A JP57235154A JP23515482A JPS58119221A JP S58119221 A JPS58119221 A JP S58119221A JP 57235154 A JP57235154 A JP 57235154A JP 23515482 A JP23515482 A JP 23515482A JP S58119221 A JPS58119221 A JP S58119221A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- dynamic
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45461—Indexing scheme relating to differential amplifiers the CSC comprising one or more switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、クロック信号の制御の下に第１時間間隔に信
号を増幅するため、第１時間間隔においてダイナミック
増幅回路に初期値から減少するバイアス電流を得るため
のバイアス回路を備えるダイナミック増幅回路に関する
ものである。かかるダイナミック増幅回路はフィルタ動
作を得るためスイッチト・キャパシタ・フィルタ回路に
おいて使用され、かつかかる回路における演算増幅器と
置換することが下記の文献に提案されている。
号を増幅するため、第１時間間隔においてダイナミック
増幅回路に初期値から減少するバイアス電流を得るため
のバイアス回路を備えるダイナミック増幅回路に関する
ものである。かかるダイナミック増幅回路はフィルタ動
作を得るためスイッチト・キャパシタ・フィルタ回路に
おいて使用され、かつかかる回路における演算増幅器と
置換することが下記の文献に提案されている。
Ｍ、Ａ、 ０ｏｐｅｌａｎｄおよびＪ、Ｍ、 Ｒａｂａ
ｅｙ着” Ｄｙｎａｍｉｃａｍｐｌｉｆｉｅｒ ｆｏｒ
Ｍ、Ｏ，Ｓ、 Ｔｅｃｈｎｏｌｏｇｙ”、 ＩＣ１ｅ
ＯｔｒＯｎｉＣ８Ｌｅｔｔｅｒｓ、 １９７９年、 ｖ
ｏｚ、 １５．、Ａ ｔｏｗ第３０１〜８０２頁 Ｂ、Ｊ、ＨＯ８ｔｉｃｋａ 著 ” Ｄｙｎａｍｉｏ
ａｍｐｌｉｆｉｅｒｓ 土ｎＣ，Ｍ、Ｏ，Ｓ、 ｔ
ｅｃｈｎｏｌｎｇｙ”、 Ｋ１１３０ｔｒＯｎｉ０８
Ｌａｔｔｅｒｓ 。
ｅｙ着” Ｄｙｎａｍｉｃａｍｐｌｉｆｉｅｒ ｆｏｒ
Ｍ、Ｏ，Ｓ、 Ｔｅｃｈｎｏｌｏｇｙ”、 ＩＣ１ｅ
ＯｔｒＯｎｉＣ８Ｌｅｔｔｅｒｓ、 １９７９年、 ｖ
ｏｚ、 １５．、Ａ ｔｏｗ第３０１〜８０２頁 Ｂ、Ｊ、ＨＯ８ｔｉｃｋａ 著 ” Ｄｙｎａｍｉｏ
ａｍｐｌｉｆｉｅｒｓ 土ｎＣ，Ｍ、Ｏ，Ｓ、 ｔ
ｅｃｈｎｏｌｎｇｙ”、 Ｋ１１３０ｔｒＯｎｉ０８
Ｌａｔｔｅｒｓ 。
１９７９年、 ＶＯｊ、 １５． Ａ ２５．第８１９
〜８２０頁Ｂ、Ｊ、 Ｈｏ５ｔｉｃｋａ ＠ ” Ｄｙ
ｎａｍｉｏ Ｏ，Ｍ、Ｏ，Ｓ、 ａｍｐｌｉ−ｆｉｅｒ
ｓ″、１．Ｅ、Ｅ、Ｅ、Ｊｏｕｒｎａｌ ｏｆ ５ｏｌ
ｉｄ−８ｔａｔｅＣｉｒｃｕｉｔｓ 、 Ｖｏｊ、 Ｓ
ｏ −１５ｅ’ Ａ ５ 、第８８７〜８９４頁。
〜８２０頁Ｂ、Ｊ、 Ｈｏ５ｔｉｃｋａ ＠ ” Ｄｙ
ｎａｍｉｏ Ｏ，Ｍ、Ｏ，Ｓ、 ａｍｐｌｉ−ｆｉｅｒ
ｓ″、１．Ｅ、Ｅ、Ｅ、Ｊｏｕｒｎａｌ ｏｆ ５ｏｌ
ｉｄ−８ｔａｔｅＣｉｒｃｕｉｔｓ 、 Ｖｏｊ、 Ｓ
ｏ −１５ｅ’ Ａ ５ 、第８８７〜８９４頁。
かかるダイナミック増幅回路の利点は、増幅期間の開始
時即ち前記第１時間間隔においては増幅回路のバイアス
電流が大きいことであり、これは増幅期間の開始端にお
いては増幅回路が高速で作動することを意味し、かつ増
幅期間の終端においてはバイアス電流が小さくなること
であり、これは増幅期間の終端において高利得となり従
って高精度となることを意味する。
時即ち前記第１時間間隔においては増幅回路のバイアス
電流が大きいことであり、これは増幅期間の開始端にお
いては増幅回路が高速で作動することを意味し、かつ増
幅期間の終端においてはバイアス電流が小さくなること
であり、これは増幅期間の終端において高利得となり従
って高精度となることを意味する。
かかるダイナミック増幅回路を備えるスイッチ） （５
ｗ１ｔｃｈｅｌａ）・キャパシタンス回路は、バイアス
電流が極めて小さくなり得る場合第１時間間隔の終端、
および増幅回路がターンオフされる後続の・時間間隔に
際し着しく妨害（または干渉）を受は易いことが見出さ
れた。更に、かかる増幅回路はキャパシタンス例えば後
続段の入力キャパシタンスを２個のかかるダイナミック
増幅回路の出力端子間に配置した場合問題の起ることが
見出された６本発明の目的は、上記欠点を有しないダイ
ナミック増幅回路を提供するにある。本発明は、上記問
題が起るのは、バイアス電流の最終値が不定であり、従
って増幅回路の特性が不定であるか、またはバイアス電
流がほぼ零に減少して増幅回路が最早や作動しなくなる
からであることを認識し、かかる事態は、減少するバイ
アス電流の初期値を、種々のパラメータのばらつきおよ
びバイアス電流の初期値および最終値の間の一般に望ま
しくない関係のため極めて大きくしないと起ることを認
識し、これを基礎として為したものである。そこで本発
明は、バイアス回路がダイナミック増幅回路における電
流を得るための付加電流源を備え、該電流はバイアス電
流に対しほぼ一定とし、かつ第１時間間隔の終端にダイ
ナミック増幅回路における最小バイアス電流を規定する
ため前記初期値に対し比較的小さい値を有する如く構成
したことを特徴とする。
ｗ１ｔｃｈｅｌａ）・キャパシタンス回路は、バイアス
電流が極めて小さくなり得る場合第１時間間隔の終端、
および増幅回路がターンオフされる後続の・時間間隔に
際し着しく妨害（または干渉）を受は易いことが見出さ
れた。更に、かかる増幅回路はキャパシタンス例えば後
続段の入力キャパシタンスを２個のかかるダイナミック
増幅回路の出力端子間に配置した場合問題の起ることが
見出された６本発明の目的は、上記欠点を有しないダイ
ナミック増幅回路を提供するにある。本発明は、上記問
題が起るのは、バイアス電流の最終値が不定であり、従
って増幅回路の特性が不定であるか、またはバイアス電
流がほぼ零に減少して増幅回路が最早や作動しなくなる
からであることを認識し、かかる事態は、減少するバイ
アス電流の初期値を、種々のパラメータのばらつきおよ
びバイアス電流の初期値および最終値の間の一般に望ま
しくない関係のため極めて大きくしないと起ることを認
識し、これを基礎として為したものである。そこで本発
明は、バイアス回路がダイナミック増幅回路における電
流を得るための付加電流源を備え、該電流はバイアス電
流に対しほぼ一定とし、かつ第１時間間隔の終端にダイ
ナミック増幅回路における最小バイアス電流を規定する
ため前記初期値に対し比較的小さい値を有する如く構成
したことを特徴とする。
また本発明は、バイアス回路が、第１時間間隔に先行す
る時間間隔に際し充電されかつ第１時間間隔に際し放電
するよう切換えられるスイッチ上・・キャパシタンスを
備えるダイナミック増幅回路において、スイッチト・キ
ャパシタンスを備える回路と並列に電流源を配置する如
く構成したことを特徴とする。
る時間間隔に際し充電されかつ第１時間間隔に際し放電
するよう切換えられるスイッチ上・・キャパシタンスを
備えるダイナミック増幅回路において、スイッチト・キ
ャパシタンスを備える回路と並列に電流源を配置する如
く構成したことを特徴とする。
図面につき本発明を説明する。
第１ａ図に示した本発明の第１実施例は前記Ｂ、Ｊ、
）ｔ０８ｔｉｏｋａ ｌＦ″’ｇｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ″。
）ｔ０８ｔｉｏｋａ ｌＦ″’ｇｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ″。
１９７９年、 ＶＯｌ、 １６．第８１９〜８２０頁掲
載の文献に記載されたダイナミック増幅回路を基礎とし
て゛□構成されており、この第１実施例は差動トランジ
スタ対を構成するよう接続した入力トランジスタＴ お
よびＴ、を有する増幅回路を備え、入力トランジスタＴ
およびＴ、のゲート電極は入力端子１および２にそれ
ぞれ接続する。出力信号電流はト“ランジスタＴ およ
びＴ、を含む電流鏡像回路を介して出力端子８に結合す
る。トランジスタＴ６と共に電流鏡像回路を構成するト
ランジスタＴ、を介してトランジスタＴ１およびＴ、の
ソース電極にテイル（ｔａｉｌ ）電流を供給し、トラ
ンジスタＴ６のドレイン電極はそのゲート電極に接続す
る。増幅回路をバイアスするためトランジスタＴ６のド
レイン電極をコンデンサＣ０を介して正給電ライン４に
接続する。このコンデンサＣ□に並列にスイッチ５を設
け、スイッチ５を信号互によって切換えるようにし、コ
ンデンサＣ□およびトランジスタＴ６のドレイン間にス
イッチ６を設け、スイッチ６を信号Ｑによって切換える
ようにする。
載の文献に記載されたダイナミック増幅回路を基礎とし
て゛□構成されており、この第１実施例は差動トランジ
スタ対を構成するよう接続した入力トランジスタＴ お
よびＴ、を有する増幅回路を備え、入力トランジスタＴ
およびＴ、のゲート電極は入力端子１および２にそれ
ぞれ接続する。出力信号電流はト“ランジスタＴ およ
びＴ、を含む電流鏡像回路を介して出力端子８に結合す
る。トランジスタＴ６と共に電流鏡像回路を構成するト
ランジスタＴ、を介してトランジスタＴ１およびＴ、の
ソース電極にテイル（ｔａｉｌ ）電流を供給し、トラ
ンジスタＴ６のドレイン電極はそのゲート電極に接続す
る。増幅回路をバイアスするためトランジスタＴ６のド
レイン電極をコンデンサＣ０を介して正給電ライン４に
接続する。このコンデンサＣ□に並列にスイッチ５を設
け、スイッチ５を信号互によって切換えるようにし、コ
ンデンサＣ□およびトランジスタＴ６のドレイン間にス
イッチ６を設け、スイッチ６を信号Ｑによって切換える
ようにする。
第１ｂ図に信号Ｑおよび可を示す。瞬時ｔ□以前にはス
イッチ６は開放され、がっスイッチ５は閉成されている
。その場合コンデンサ０□は放電する。瞬時ｔ０にスイ
ッチ６が閉成され、スイッチ５が開放される。その場合
コンデンサｃ０はトランジスタＴ６を介して充電され、
指数関数的に減少する充電電流が生じ、これにより差動
トランジスタＴ１ ｅ Ｔｍのティルミ流工が生じ、こ
の電流を第１ｂｖＡにおいて電流工。とじて示す。ある
時間の経過後電流工。は、差動トランジスタ対Ｔ１゜Ｔ
、が最早や増幅器として作動できなくなる程度にまで減
少する。この瞬時から、ががるダイナミツク増幅器を含
む回路はクロック・クロストークおよび容量性信号転送
の如き妨害（または干渉）を極めて受は易くなる。出力
回路例えば後続段の入力キャパシタンスを第１ａ図に示
すように２個のダイナミック増幅器の２個の出力端子８
の１ｓｆＪＧｃ７０−テイング状態となるよう配置した
場合、これら２個のダイナミック増幅器が同時にターン
オフされないから問題が起る。これは初期電流工。
イッチ６は開放され、がっスイッチ５は閉成されている
。その場合コンデンサ０□は放電する。瞬時ｔ０にスイ
ッチ６が閉成され、スイッチ５が開放される。その場合
コンデンサｃ０はトランジスタＴ６を介して充電され、
指数関数的に減少する充電電流が生じ、これにより差動
トランジスタＴ１ ｅ Ｔｍのティルミ流工が生じ、こ
の電流を第１ｂｖＡにおいて電流工。とじて示す。ある
時間の経過後電流工。は、差動トランジスタ対Ｔ１゜Ｔ
、が最早や増幅器として作動できなくなる程度にまで減
少する。この瞬時から、ががるダイナミツク増幅器を含
む回路はクロック・クロストークおよび容量性信号転送
の如き妨害（または干渉）を極めて受は易くなる。出力
回路例えば後続段の入力キャパシタンスを第１ａ図に示
すように２個のダイナミック増幅器の２個の出力端子８
の１ｓｆＪＧｃ７０−テイング状態となるよう配置した
場合、これら２個のダイナミック増幅器が同時にターン
オフされないから問題が起る。これは初期電流工。
（Ｉｌ１時ｔ０における）を増大することによっては解
決されず、その理由は、この電流の初期値および最終値
の間の指数関数関係、並にコンデンサＣ□の容量および
トランジスタＴ６のインピーダンス値の如と種々のパラ
メータのばらつきを考慮し、かつ最小クワツク周波数即
ち時間ｔ０〜ｔ３の最大持続時間を考慮して、前記初期
電流の値を極めて大きくする必要があり、このようにす
るとこの電流の最終値は不定となり、多くの場合所望値
より大きくなるからである。
決されず、その理由は、この電流の初期値および最終値
の間の指数関数関係、並にコンデンサＣ□の容量および
トランジスタＴ６のインピーダンス値の如と種々のパラ
メータのばらつきを考慮し、かつ最小クワツク周波数即
ち時間ｔ０〜ｔ３の最大持続時間を考慮して、前記初期
電流の値を極めて大きくする必要があり、このようにす
るとこの電流の最終値は不定となり、多くの場合所望値
より大きくなるからである。
本発明によれば、第１ａ図に示したようにそのゲートお
よびドレイン電極を互に接続したトランジスタＴ７で構
成した電流源をコンデンサＣ□に並列に接続することに
よってこの問題を解決することができる。このようにし
た場合に生ずるティルミ流Ｉを第１ｂ図のよりで示し、
トランジスタＴ７は一時ｔ、における電流よりの最小値
を規定する。
よびドレイン電極を互に接続したトランジスタＴ７で構
成した電流源をコンデンサＣ□に並列に接続することに
よってこの問題を解決することができる。このようにし
た場合に生ずるティルミ流Ｉを第１ｂ図のよりで示し、
トランジスタＴ７は一時ｔ、における電流よりの最小値
を規定する。
この一時ｔ、にスイッチ６が開放され、電流工は流れな
くなる。種々の用達に対して（第１０図に示した第１ａ
図の要部変形例における如き）、または当該回路が瞬時
ｔ、以後に妨害を受は易い状態に留る場合には、最小バ
イアス電流を発生させることにより増幅器を一時ｔ、以
後（および一時ｔ０以前）も増幅器を作動状態に維持す
ることが所望される。これはトランジスタＴ、のソース
ｔａをスイッチ６のコンデンサ０１側とは反対側に接続
することによって達成することができ、この接続を第１
ａ図において破線で示しである。この場合トランジスタ
Ｔ、によって供給される電流工。は、第１ｂ図の工。で
示したように、一時ｔ、以後も維持されるようになる。
くなる。種々の用達に対して（第１０図に示した第１ａ
図の要部変形例における如き）、または当該回路が瞬時
ｔ、以後に妨害を受は易い状態に留る場合には、最小バ
イアス電流を発生させることにより増幅器を一時ｔ、以
後（および一時ｔ０以前）も増幅器を作動状態に維持す
ることが所望される。これはトランジスタＴ、のソース
ｔａをスイッチ６のコンデンサ０１側とは反対側に接続
することによって達成することができ、この接続を第１
ａ図において破線で示しである。この場合トランジスタ
Ｔ、によって供給される電流工。は、第１ｂ図の工。で
示したように、一時ｔ、以後も維持されるようになる。
電流源（Ｔ、）を電流鏡像回路Ｔ、 、 Ｔ、の入力回
路に設ける代りに、この電流源は第一１ａ図の電流源７
で示したように、差動トランジスタ対Ｔ１． Ｔ。
路に設ける代りに、この電流源は第一１ａ図の電流源７
で示したように、差動トランジスタ対Ｔ１． Ｔ。
のソース電極および負給電ライン１０の間の如き、他の
場所に設けることもできる。
場所に設けることもできる。
第１ａ図に示した回路においては増幅器は、例えばスイ
ッチト・キャパシタンス・フィルタに存在する容量性信
号源の続出を行うことにより位相Ｑの間（第１ｂ図の瞬
時ｔ０およびｔ、の間）付勢される。位相互の開場幅器
は作動せず、最小バイアス電流工。に設定される。特別
な場合には、例えば、異なる入力信号源に交互に接続す
ることにより、増幅器を両位相Ｑおよび互において作動
させる必要がある。その場合、指数関数的に減少するバ
イアス電流を両位相において利用できるようにする必要
がある。これは電流鏡像回路Ｔ、 、 ’Ｉ’。
ッチト・キャパシタンス・フィルタに存在する容量性信
号源の続出を行うことにより位相Ｑの間（第１ｂ図の瞬
時ｔ０およびｔ、の間）付勢される。位相互の開場幅器
は作動せず、最小バイアス電流工。に設定される。特別
な場合には、例えば、異なる入力信号源に交互に接続す
ることにより、増幅器を両位相Ｑおよび互において作動
させる必要がある。その場合、指数関数的に減少するバ
イアス電流を両位相において利用できるようにする必要
がある。これは電流鏡像回路Ｔ、 、 ’Ｉ’。
の入力回路を第１０図に示したように変形することによ
って達成することができる。この変形回路では、トラン
ジスタＴ６のドレイン電極および正給電ライン４の間に
信号可によって切換えるスイッチ８および第２コンデン
サ０．を直列に接続し、コンデンサａ、と並列に信号Ｑ
によって切換えるスイッチ９を接続する。コンデンサＣ
０が差動トランジスタ対Ｔ１． Ｔ、に対するバイアス
電流を発生する位相Ｑに際しコンデンサＣｓはスイッチ
９によって短絡される。瞬時ｔ８にはスイッチ９が開放
されかつスイッチ８が閉成される一方、スイッチ６が開
放される。従って位相互に際してはコンデンサＣが差動
トランジスタ対Ｔ１． Ｔ、に対するバイアス電流を発
生するので、位相可に際しても指数関数的に減少するバ
イアス電流が得られ、このバイアス電流を第１ｋ）図の
工ｄによって示す。
って達成することができる。この変形回路では、トラン
ジスタＴ６のドレイン電極および正給電ライン４の間に
信号可によって切換えるスイッチ８および第２コンデン
サ０．を直列に接続し、コンデンサａ、と並列に信号Ｑ
によって切換えるスイッチ９を接続する。コンデンサＣ
０が差動トランジスタ対Ｔ１． Ｔ、に対するバイアス
電流を発生する位相Ｑに際しコンデンサＣｓはスイッチ
９によって短絡される。瞬時ｔ８にはスイッチ９が開放
されかつスイッチ８が閉成される一方、スイッチ６が開
放される。従って位相互に際してはコンデンサＣが差動
トランジスタ対Ｔ１． Ｔ、に対するバイアス電流を発
生するので、位相可に際しても指数関数的に減少するバ
イアス電流が得られ、このバイアス電流を第１ｋ）図の
工ｄによって示す。
一定バイアス電流工。は、トランジスタＴ、がトランジ
スタＴ６のドレイン電極に接続されているので両位相Ｑ
および可に際しトランジスタＴ、によって供給される。
スタＴ６のドレイン電極に接続されているので両位相Ｑ
および可に際しトランジスタＴ、によって供給される。
第ｇａ図は本発明の第２実施例を示し、本例は前出（１
） Ｍ、Ａ、 ＣｏｐｅｌａｎｄおよびＪ、Ｍ、 Ｒａ
ｂａｅｙ着″’ Ｅｌｅｃｔｒｏｎｉｏｓ Ｌｅｔｔｅ
ｒｓ″、１９’７５年、 ＶＯｌ、 １５ 。
） Ｍ、Ａ、 ＣｏｐｅｌａｎｄおよびＪ、Ｍ、 Ｒａ
ｂａｅｙ着″’ Ｅｌｅｃｔｒｏｎｉｏｓ Ｌｅｔｔｅ
ｒｓ″、１９’７５年、 ＶＯｌ、 １５ 。
Ａ１０．第８０１〜８０２頁掲載のダイナミック増幅回
路を基礎として構成されており、その作動説明波形図を
第２ｂ図に示す。
路を基礎として構成されており、その作動説明波形図を
第２ｂ図に示す。
第８ａ図の実施例は共通ソース接続トランジスタＴ を
備え、そのゲート電極が入力端子１１を構成する。トラ
ンジスタＴ、のドレイン電極ｉｔ信号Ｑｂによって切換
えるスイッチ１ｚを介して出力端子１８に接続し、出力
端子１８は信号層によって切換えるスイッチ１４を介し
て正給電ライン１５に接続し、かつコンデンサ０８を介
してトランジスタＴ８のゲート電極に接続する。入力回
路はコンデンサ０４を備え、その一端を接地し、その他
端を信号層によって切換えるスイッチ１６を介してトラ
ンジスタＴ８のゲート電極に接続し、かつ信号Ｑによっ
て切換えるスイッチ１７を介して信号入力端子１８に接
続する。
備え、そのゲート電極が入力端子１１を構成する。トラ
ンジスタＴ、のドレイン電極ｉｔ信号Ｑｂによって切換
えるスイッチ１ｚを介して出力端子１８に接続し、出力
端子１８は信号層によって切換えるスイッチ１４を介し
て正給電ライン１５に接続し、かつコンデンサ０８を介
してトランジスタＴ８のゲート電極に接続する。入力回
路はコンデンサ０４を備え、その一端を接地し、その他
端を信号層によって切換えるスイッチ１６を介してトラ
ンジスタＴ８のゲート電極に接続し、かつ信号Ｑによっ
て切換えるスイッチ１７を介して信号入力端子１８に接
続する。
瞬時ｔ （第ｇｂ図）以前においては信号互、互。
および煽によりスイッチ１６．１４および１２が開放さ
れ、信号Ｑによりスイッチ１７が閉成される。その場合
コンデンサ０４は入力端子１８における信号電圧に応じ
て充電される。瞬時ｔ０にはスイッチエフが開放され、
スイッチ１４および・１６が閉成される。従ってスイッ
チ１４を介して直列接続のコンデンサ０８およびＣ１が
給電電圧に充電され、コンデンサＣ３およびＣ４の間の
電荷分布は瞬時ｔ。以前にコンデンサＣ４に供給された
電荷の量によって決まる。一時ｔ０にスイッチ１４が開
放され、スイッチ１２が閉成される。従ってコンデンサ
ＣおよびＣはトランジスタＴ８のド８
４ レイン・ソース通路を介して放電し、その場合これらコ
ンデンサはこのトランジスタＴ８を流れる電流に対する
電荷源として作動する。この放電はトランジスタＴ８の
ゲート電圧がこのトランジスタの閾電圧に到達した一時
に停止する。コンデンサＣ８の両端子間の残留電荷は前
記初期電荷分布に依存し、従って入力端子１１における
信号に依存し、出力端子１３における出力電圧を決定す
る。
れ、信号Ｑによりスイッチ１７が閉成される。その場合
コンデンサ０４は入力端子１８における信号電圧に応じ
て充電される。瞬時ｔ０にはスイッチエフが開放され、
スイッチ１４および・１６が閉成される。従ってスイッ
チ１４を介して直列接続のコンデンサ０８およびＣ１が
給電電圧に充電され、コンデンサＣ３およびＣ４の間の
電荷分布は瞬時ｔ。以前にコンデンサＣ４に供給された
電荷の量によって決まる。一時ｔ０にスイッチ１４が開
放され、スイッチ１２が閉成される。従ってコンデンサ
ＣおよびＣはトランジスタＴ８のド８
４ レイン・ソース通路を介して放電し、その場合これらコ
ンデンサはこのトランジスタＴ８を流れる電流に対する
電荷源として作動する。この放電はトランジスタＴ８の
ゲート電圧がこのトランジスタの閾電圧に到達した一時
に停止する。コンデンサＣ８の両端子間の残留電荷は前
記初期電荷分布に依存し、従って入力端子１１における
信号に依存し、出力端子１３における出力電圧を決定す
る。
トランジスタＴ８がターンオンする瞬時は種女のパラメ
ータに依存するので、これらパラメータを適切に選定し
て放電が位相回内に行われるようにする必要がある。こ
のようにすることによりトランジスタＴ８を流れる電流
工は第２ｂ［にエユで示したようになり・この電流は位
相回内に指数関数的に零に減少する電流で、前述した種
々の問題を起す。本発明により、本例では互に接続した
ゲートおよびドレイン電極を有するトランジスタで。
ータに依存するので、これらパラメータを適切に選定し
て放電が位相回内に行われるようにする必要がある。こ
のようにすることによりトランジスタＴ８を流れる電流
工は第２ｂ［にエユで示したようになり・この電流は位
相回内に指数関数的に零に減少する電流で、前述した種
々の問題を起す。本発明により、本例では互に接続した
ゲートおよびドレイン電極を有するトランジスタで。
の形態の電流源を出力端子１８および正給電ライン１５
の間に配置する。この電流源により電流工。
の間に配置する。この電流源により電流工。
を供給するようにした場合、放電はトランジスタＴ８を
流れる電流工（第２ｂ図のより）の値が工。に等しくな
ったときに停止する。
流れる電流工（第２ｂ図のより）の値が工。に等しくな
ったときに停止する。
位相Ｑに際してもトランジスタＴ に電流工。が□流れ
るようにするため電流源Ｔ、は出力端子１８および正給
電ライン１５の間に代え、トランジスタＴ８のドレイン
電極および正給電ライン１５の間に配置することもでと
る。その場合にトランジスタＴ８を流れる電流工を第ｇ
ｂＩｊＩＡの工。で示す。
るようにするため電流源Ｔ、は出力端子１８および正給
電ライン１５の間に代え、トランジスタＴ８のドレイン
電極および正給電ライン１５の間に配置することもでと
る。その場合にトランジスタＴ８を流れる電流工を第ｇ
ｂＩｊＩＡの工。で示す。
＃！８図は本発明の第８実施例を示し、本例は第２ａ図
の変形回路である。第２ａ図に示した回路ではコンデン
サＣ６は位相Ｑに当り入力電圧ｖ１ｎに充電され、位相
互に当りトランジスタＴ８の閾電圧ｖＴまで放電するの
で、電荷転送は（ｖｌｎ−■、）Ｃに等しく、この電荷
転送は一電圧Ｖ、に依存す鳴 る結果放電動作に依存する。電流源トランジスタＴ、を
付加した結果、閾電圧につき先に説明した事柄が電流工
に対するトランジスタＴ８のソース・ゲート電圧につ
いても成立つ。
の変形回路である。第２ａ図に示した回路ではコンデン
サＣ６は位相Ｑに当り入力電圧ｖ１ｎに充電され、位相
互に当りトランジスタＴ８の閾電圧ｖＴまで放電するの
で、電荷転送は（ｖｌｎ−■、）Ｃに等しく、この電荷
転送は一電圧Ｖ、に依存す鳴 る結果放電動作に依存する。電流源トランジスタＴ、を
付加した結果、閾電圧につき先に説明した事柄が電流工
に対するトランジスタＴ８のソース・ゲート電圧につ
いても成立つ。
第２ａ図の実施例に比べ第８図の実施例ではコンデンサ
Ｃ５を入力端子１１およびトランジスタＴ８のゲート電
極の間に接続する。更に入力端子１１はスイッチ１９を
介して基準電圧源ｖｒｅｆに接続し、スイッチ１９は信
号Ｑによって切換える。
Ｃ５を入力端子１１およびトランジスタＴ８のゲート電
極の間に接続する。更に入力端子１１はスイッチ１９を
介して基準電圧源ｖｒｅｆに接続し、スイッチ１９は信
号Ｑによって切換える。
トランジスタＴ８のゲート電極は信号Ｑ０によって切換
えるスイッチ２０を介してトランジスタＴ８のドレイン
電極に接続し、かつ信号Ｑｄによって切換えるスイッチ
２１を介して正給電ライン１５に接続する。電流源トラ
ンジスタＴ９は正給電ライン１５およびトランジスタＴ
８のドレイン電極の間に接続する。
えるスイッチ２０を介してトランジスタＴ８のドレイン
電極に接続し、かつ信号Ｑｄによって切換えるスイッチ
２１を介して正給電ライン１５に接続する。電流源トラ
ンジスタＴ９は正給電ライン１５およびトランジスタＴ
８のドレイン電極の間に接続する。
コンデンサＣ１が入力電圧ｖｉｎに充電される位相Ｑに
際しコンデンサＯ６の一方の端子はスイッチ１９を介し
て基準電圧源ｖｒｅｆ’に接続される。
際しコンデンサＯ６の一方の端子はスイッチ１９を介し
て基準電圧源ｖｒｅｆ’に接続される。
、：：（７）位相Ｑに際しスイッチ２１が最初信号Ｑｄ
によって閉成されるので、トランジスタＴ８がターンオ
ンされ、従ってスイッチ２０が閉成され、スイッチ２１
が開放されるので、トランジスタＴ８を介するコンデン
サＯ！ｌの放電によりトランジスタＴ８に接続したコン
デンサＣ５の端子は電圧ｖ０となり、この電圧は電流工
。におけるトランジスタテ工のゲート・ソース電圧であ
る。位相互の開始時にはコンデンサＯ５の電圧はｖｒｅ
ｆ ”” ｖｏである。
によって閉成されるので、トランジスタＴ８がターンオ
ンされ、従ってスイッチ２０が閉成され、スイッチ２１
が開放されるので、トランジスタＴ８を介するコンデン
サＯ！ｌの放電によりトランジスタＴ８に接続したコン
デンサＣ５の端子は電圧ｖ０となり、この電圧は電流工
。におけるトランジスタテ工のゲート・ソース電圧であ
る。位相互の開始時にはコンデンサＯ５の電圧はｖｒｅ
ｆ ”” ｖｏである。
位相互に際し回路の状態は第２ａ図の回路においてコン
デンサＣおよびトランジスタＴ、のゲーを番 電極の間に電圧（ｖｒｅｆ−ｖＯ）に充電されるコンデ
ンサを設けた回路の状態と同じである。位相互に際しコ
ンデンサＣ６の放電はトランジスタＴ８のゲート電極が
電流工。に対応する電圧ｖ０になるまで持続し、この電
圧においてコンデンサＣ４の端子電圧は基準電圧ｖｒｅ
ｆに等しくなる。その結果、コンデンサＣ１を介する電
荷転送は動作依存電圧ｖ０に依存しなくなる。
デンサＣおよびトランジスタＴ、のゲーを番 電極の間に電圧（ｖｒｅｆ−ｖＯ）に充電されるコンデ
ンサを設けた回路の状態と同じである。位相互に際しコ
ンデンサＣ６の放電はトランジスタＴ８のゲート電極が
電流工。に対応する電圧ｖ０になるまで持続し、この電
圧においてコンデンサＣ４の端子電圧は基準電圧ｖｒｅ
ｆに等しくなる。その結果、コンデンサＣ１を介する電
荷転送は動作依存電圧ｖ０に依存しなくなる。
代案として基準電圧ｖｒｏｆは信号電圧とすることがで
きる。その場合回路は差動積分回路として構成すること
ができる。
きる。その場合回路は差動積分回路として構成すること
ができる。
第１ａ図は本発明の第１実施例を示す回路図、第１ｂ図
は第１ａ図の作動説明波形図、第１Ｃ図は第１ａ図の要
部の変形例を示す回路図、 第２ａ図は本発明の第２実施例を示す回路図、第２ｂ図
は第２ａ図の作動説明波形図、第８図は本発明の第８実
施例を示す回路図である。 １．２・・・入力端子 ８・・・出力端子１１・
・・入力端子 １８・・・出力端子１８・・・信
号入力端子 Ｔ、、Ｔ、・・・入力トランジスタ
は第１ａ図の作動説明波形図、第１Ｃ図は第１ａ図の要
部の変形例を示す回路図、 第２ａ図は本発明の第２実施例を示す回路図、第２ｂ図
は第２ａ図の作動説明波形図、第８図は本発明の第８実
施例を示す回路図である。 １．２・・・入力端子 ８・・・出力端子１１・
・・入力端子 １８・・・出力端子１８・・・信
号入力端子 Ｔ、、Ｔ、・・・入力トランジスタ
Claims (1)
- 【特許請求の範囲】 Ｌ クロック信号の制御の下に第１時間間隔に信号を増
幅するため、第１時間間隔においてダイナミック増幅回
路に初期値から減少するバイアス電流を得るためのバイ
アス回路を備えるダイナミック増幅回路において、バイ
アス回路がダイナミック増幅回路における電流を得るた
めの付加電流源を備え、該電流はバイアス電流に対しほ
ぼ一定とし、かつ第１時間間隔の終端にダイナミック増
幅回路における最小バイアス電流を規定するため前記初
期値に対し比較的小さい値を有する如く構成したことを
特徴とするダイナミック増幅回路。 １ バイアス回路が、第１時間間隔に先行する時間間隔
に際し充電されかつ第１時間間隔に際し放電するよう切
換えられるスイッチト・キャパシタンスを債えるダイナ
ミック増幅回路において、スイッチＦ・キャパシタンス
を備える回路と並列に電流源を配置する如く構成したこ
とを特徴とするダイナミック増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8105919A NL8105919A (nl) | 1981-12-31 | 1981-12-31 | Dynamische versterkerschakeling. |
| NL8105919 | 1981-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58119221A true JPS58119221A (ja) | 1983-07-15 |
| JPH0322728B2 JPH0322728B2 (ja) | 1991-03-27 |
Family
ID=19838642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57235154A Granted JPS58119221A (ja) | 1981-12-31 | 1982-12-28 | ダイナミツク増幅回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4502019A (ja) |
| JP (1) | JPS58119221A (ja) |
| CA (1) | CA1192277A (ja) |
| DE (1) | DE3245582A1 (ja) |
| FR (1) | FR2519487B1 (ja) |
| GB (1) | GB2113034B (ja) |
| IE (1) | IE54057B1 (ja) |
| IT (1) | IT1153931B (ja) |
| NL (1) | NL8105919A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153826A (ja) * | 1984-01-24 | 1985-08-13 | 松下電器産業株式会社 | ハンドミキサ− |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4568885A (en) * | 1985-04-29 | 1986-02-04 | Motorola, Inc. | Fully differential operational amplifier with D.C. common-mode feedback |
| US4577162A (en) * | 1985-04-29 | 1986-03-18 | Motorola, Inc. | Clocked gain stage having differential inputs and outputs |
| US5024221A (en) * | 1985-05-17 | 1991-06-18 | Siemens-Pacesetter, Inc. | Programmable band-pass amplifier for use with implantable medical device |
| US5166630A (en) * | 1989-05-24 | 1992-11-24 | Motorola, Inc. | Low current switched capacitor circuit |
| WO1991016764A1 (en) * | 1990-04-26 | 1991-10-31 | Motorola, Inc. | Low current switched capacitor circuit |
| JP3302030B2 (ja) * | 1990-10-09 | 2002-07-15 | 株式会社東芝 | バッファ回路 |
| DE69232168T2 (de) * | 1992-05-27 | 2002-07-18 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | CMOS-Logikschaltung |
| US5912589A (en) * | 1997-06-26 | 1999-06-15 | Lucent Technologies | Arrangement for stabilizing the gain bandwidth product |
| US6614285B2 (en) * | 1998-04-03 | 2003-09-02 | Cirrus Logic, Inc. | Switched capacitor integrator having very low power and low distortion and noise |
| US6316993B1 (en) * | 1999-02-22 | 2001-11-13 | Texas Instruments Incorporated | Analog circuitry for start-up glitch suppression |
| KR101109188B1 (ko) * | 2005-12-27 | 2012-01-30 | 삼성전자주식회사 | Ｃｍｏｓ 증폭기의 플릭커 노이즈를 줄이는 장치 및 방법 |
| US7482864B1 (en) | 2007-01-31 | 2009-01-27 | The Board Of Trustees Of The Leland Stanford Junior University | Method and system for FET-based amplifier circuits |
| DE102008043032A1 (de) | 2008-10-22 | 2010-04-29 | Evonik Goldschmidt Gmbh | Entschäumer zur Entschäumung von Lacken |
| US8390371B2 (en) * | 2010-07-30 | 2013-03-05 | Tialinx, Inc. | Tunable transconductance-capacitance filter with coefficients independent of variations in process corner, temperature, and input supply voltage |
| US10454435B2 (en) | 2016-12-27 | 2019-10-22 | Mediatek Inc. | Dynamic amplifier and chip using the same |
| US11177821B1 (en) | 2020-08-11 | 2021-11-16 | Analog Devices, Inc. | Analog-to-digital converter with auto-zeroing residue amplification circuit |
| US12073269B2 (en) | 2021-01-28 | 2024-08-27 | Analog Devices International Unlimited Company | Switched-capacitor integrators with improved flicker noise rejection |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126303A (en) * | 1980-03-10 | 1981-10-03 | Nippon Telegr & Teleph Corp <Ntt> | Dynamic analog amplifier |
-
1981
- 1981-12-31 NL NL8105919A patent/NL8105919A/nl not_active Application Discontinuation
-
1982
- 1982-12-09 DE DE19823245582 patent/DE3245582A1/de active Granted
- 1982-12-10 US US06/448,656 patent/US4502019A/en not_active Expired - Fee Related
- 1982-12-22 FR FR8221569A patent/FR2519487B1/fr not_active Expired
- 1982-12-23 GB GB08236674A patent/GB2113034B/en not_active Expired
- 1982-12-24 CA CA000418647A patent/CA1192277A/en not_active Expired
- 1982-12-28 IT IT25016/82A patent/IT1153931B/it active
- 1982-12-28 JP JP57235154A patent/JPS58119221A/ja active Granted
- 1982-12-30 IE IE3108/82A patent/IE54057B1/en unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153826A (ja) * | 1984-01-24 | 1985-08-13 | 松下電器産業株式会社 | ハンドミキサ− |
| JPS6363210B2 (ja) * | 1984-01-24 | 1988-12-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2113034A (en) | 1983-07-27 |
| FR2519487B1 (fr) | 1987-11-27 |
| NL8105919A (nl) | 1983-07-18 |
| IT8225016A1 (it) | 1984-06-28 |
| DE3245582A1 (de) | 1983-07-21 |
| IE54057B1 (en) | 1989-05-24 |
| JPH0322728B2 (ja) | 1991-03-27 |
| IE823108L (en) | 1983-06-30 |
| CA1192277A (en) | 1985-08-20 |
| IT1153931B (it) | 1987-01-21 |
| DE3245582C2 (ja) | 1990-03-22 |
| FR2519487A1 (fr) | 1983-07-08 |
| IT8225016A0 (it) | 1982-12-28 |
| US4502019A (en) | 1985-02-26 |
| GB2113034B (en) | 1985-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58119221A (ja) | ダイナミツク増幅回路 | |
| US4430622A (en) | Offset correction circuit | |
| JP3181507B2 (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
| US4484089A (en) | Switched-capacitor conductance-control of variable transconductance elements | |
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| JPH08195631A (ja) | センス増幅器 | |
| EP0478297B1 (en) | Wide-band differential amplifier using GM-cancellation | |
| US4599575A (en) | Broad-band differential amplifier with double reverse feed-back of common mode | |
| US4250452A (en) | Pressure sensitive transducer circuits | |
| US6208199B1 (en) | Pulse amplifier with low duty cycle errors | |
| JPS60239110A (ja) | 増幅器 | |
| US6259316B1 (en) | Low voltage buffer amplifier for high speed sample and hold applications | |
| US4464581A (en) | Trigger pulse generator | |
| US5136255A (en) | Amplifier circuit | |
| US5767708A (en) | Current integrator circuit with conversion of an input current into a capacitive charging current | |
| US4280175A (en) | Alternating to direct voltage converter | |
| JPH0269007A (ja) | 差動増幅器 | |
| US4431971A (en) | Dynamic operational amplifier | |
| US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
| US4333025A (en) | N-Channel MOS comparator | |
| US5982234A (en) | Low noise arrangement or an amplifier | |
| US4611134A (en) | Bootstrap driving circuit | |
| CN111740707B (zh) | 一种积分放大器电路 | |
| US6897727B2 (en) | Current mode switch capacitor circuit | |
| JPH0345577B2 (ja) |