IT8225016A1 - Circuito amplificatore dinamico - Google Patents

Circuito amplificatore dinamico Download PDF

Info

Publication number
IT8225016A1
IT8225016A1 IT1982A25016A IT2501682A IT8225016A1 IT 8225016 A1 IT8225016 A1 IT 8225016A1 IT 1982A25016 A IT1982A25016 A IT 1982A25016A IT 2501682 A IT2501682 A IT 2501682A IT 8225016 A1 IT8225016 A1 IT 8225016A1
Authority
IT
Italy
Prior art keywords
current
circuit
amplifier circuit
transistor
time interval
Prior art date
Application number
IT1982A25016A
Other languages
English (en)
Other versions
IT1153931B (it
IT8225016A0 (it
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Publication of IT8225016A0 publication Critical patent/IT8225016A0/it
Publication of IT8225016A1 publication Critical patent/IT8225016A1/it
Application granted granted Critical
Publication of IT1153931B publication Critical patent/IT1153931B/it

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45461Indexing scheme relating to differential amplifiers the CSC comprising one or more switched capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45508Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Electronic Switches (AREA)

Description

Descrizione dell 'invenzione avente per titolo
"" CIRCUITO AMPLIFICATORE DINAMICO ""
RIASSUNTO
La presente invenzione si riferisce ad un circuito amplificatore dinamico impiegato, in modo specifico, per filtri del tipo a commutazione di condensatori , comprendente una sorgente di corrente in grado di alimentare una corrente di polarizzazione che diminuisce in modo esponenziale. Inoltre, viene impiegata una sorgente di corrente per alimentare una corrente supplmentare di polarizzazione allo scopo di definire la corrente minima di polarizzazione nel circuito amplificatore.
DESCRIZIONE DELL'INVENZIONE
La presente invenzione si riferisce ad un circuito amplificatore dinamico utilizzato per am plificare un segnale in un primo intervallo di tempo, sotto il controllo di un segnale di tempifica^ zione, o di orologio, detto circuito comprendendo un circuito di polarizzazione per l'ottenimento di una corrente di polarizzazione nel circuito ampli_ ficatore, durante detto primo intervallo di tempo, detta corrente di polarizzazione diminuendo da un valore iniziale. Questi circuiti amplificatori dinamici vengono impiegati, fra l?altro, nei circuiti filtro del tipo a condensatori commutati, allo scopo di ottenere l?azione filtrante richiesta, tali circuiti essendo stati proposti per la sostituzione degli amplificatori operazionali in circuiti di questo tipo, fra l?altro nelle seguenti pubbli^ cazioni:
Copeland, H.A. e Babaey, J.ll.?: "Dynanic amplifier for U.O.S. technology", Electronics letters, 1979, Voi? 15, No.10, pagg?301-502,
Hosticka, B.J.: "Dynamic amplifiers in C.H.O.S. technology", Electronics Lettera, 1979, Vol.15, No.25, pagg? 819-620, e
Hosticka, B.J.: "Dynanic C.U.O.S. amplifiers" I.E.E.E. Journal of Solid-State Circuite,Yol?SC..l5, No.5, pagg.887-894, tali pubblicazioni essendo in_ tese incorporate nella presente trattazione a titolo di riferimento illustrativo*
Il vantaggio di un circuito amplificatore dinamico di questo tipo e* rappresentato dal fatto che all?inizio del periodo di amplificazione* vale a dire di detto primo intervalle di tempo, la corrente di polarizzazione del circuito amplificatore presenta un livello elevato, il che significa una elevata velocit? del circuito amplificatore all?inizio del periodo di amplificazione e dal fatto che al termine del periodo di amplificasione, la corrente di polarizzazione presenta un basso livello, il che significa la possibilit? di ottenimento di un guadagno elevato e, di conseguenza, di un elevato grado di accuratezza al termine del periodo di amplificazione.
E' stato riscontrato che un complesso a capacit? commutabili, comprendente tali circuiti anplifi? cator? dinamici, risulta notevolmente sensibile alle interferenze,in particolare, al termine del primo intervallo di tempo, quando la corrente di polarizza^ zione pu?' presentare un valore molto contenuto, e durante un successivo intervallo di tempo in cui l?amplificatore viene commutato allo stato di non conduzione? Inoltre, e* stato riscontrato che i cir_ cuiti amplificatori di questo tipo comportano l'insorgere di determinati problemi quando una capacit? rappresentata, ad esempio, dalla capacit? di ingres__ so di uno stadio successivo, risulta disposta fra le uscite di due circuiti amplificatori dinamici di questo tipo?
Uno scopo precipuo dell*inv?azione e* quello di fornire un circuito amplificatore dinamico, del tipo citato nel paragrafo di apertura della presente trattazione, che non presenti gli svantaggi precedentemente indicati. L?invenzione e* basata sul riconoscimento del fatto che questo problemi sorgono per il fatto che il valore finale della cor_ rente di polarizzazione risulta indefinito,per cui le caratteristiche di amplificazione/o la corrente di polarizzazione diminuiscono ad un livello sostanzialmente pari a zero, mentre l?amplificatore non pu?* pi? operare, tale condizione verificandosi entro il primo intervallo di tempo, a meno che il valore iniziale della corrente decrescente di polarizzazione non venga reso estremamente elevato a causa delle varie dispersioni dei parametri e della relazione fra il valore iniziale ed il valore finale, il che risulta in generale indesiderabile,mentre l'invenzione e* caratterizzata dal fatto che il cir culto di polarizzazione comprende una sorgente supplementare per ottenere una corrente nel circuito amplificatore , detta corrente presentando un valore sostanzialmente costante rispetto a detta corrente di polarizzazione? mentre presenta un valore comparativamente contenuto rispetto a detto valore iniziale, allo scopo di definire la corrente minima di polarizzazione nel circuito amplificatore, in corrispondenza del termine di detto intervallo di tempo?
Un circuito amplificatore dinamico,realizzato in conformit? ai principi della presente inven_ zione,nel quale il circuito di polarizzazione comprende una capacit? commutabile, la quale viene commutata in modo tale che detta capacit? possa venire caricata durante un intervallo di tempo che precede il primo intervallo di tempo e scaricata durante il primo intervallo di tempo, allo scopo di ottenere detta variazione, pu?? essere pure ulteriormente caratterizzato dal fatto di impiegare tuia sorgente di corrente disposta in un circuito disposto in parallelo al circuito comprendente la capacit? commutabile?
la presente invenzione risulter? pi?.evidente dall'analisi della seguente descrizione dettagliata, riportata a titolo di esempio illustrativo, tale trattazione essendo considerata in unione ai disegni allegati? nel quali :
la figura 1a rappresenta una prima forma pratica realizzativa di un circuito amplificatore dinamico utilizzante l?invenzione in oggetto;
la figura lb illustra alcuni diagrammi utili per descrivere il principio di funzionamento del circuito rappresentato nella figura la;
la figura le illustra una parte modificata del circuito rappresentato nella figura la;
la figura 2a illustra una seconda forma pratica realizzativa di un circuito amplificatore dinamico utilizzante l'invenzione in oggetto;
la figura 2b illustra alcuni diagrammi utili per descrivere il principio di funzionamento del circuito amplificatore illustrato nella figura 2a; e
la figura 3 illustra una terza forma pratica realizzativa di un circuito amplificatore dinamico utilizzante l?invenzione in oggetto.
La versione schematizzata nella figura la e* basata sui circuiti amplificatori dinamici del tipo descritto, fra l?altro, nella pubblicazione di B.J? Hosticka apparsa in Electronics Lettere 1979, Voi.15? pagg; 819-820 , tale versione comprendendo un circuito amplificatore presentante i transistori di ingresso e disposti secondo una coppia differenziale, gli elettrodi di porta di detti tran_ sistori essendo collegati ai terminali di ingresso
1 e 2, rispettivamente. Un segnale rappresentato da una corrente di uscita viene alimentato ad una uscita 3 per mezzo di uno specchio di corrente comprendente i transistori e T4? Una corrente di coda viene alimentata agli elettrodi di sorgente dei transistori e I2, per mezzo di un transistore T5 il quale, unitamente ad un transistore T6, il cui elettrodo di scarico e' collegato al corrispondente elettrodo di porta, e' disposto secondo uno schema a specchio di corrente. Per polarizzare l?amplificatore, l?elettrodo di scarico del transistore T6 e? collegato alla linea 4 che fornisce la tensione positiva di alimentazione, attraverso una capacit? C1? In parailelo a questa capacit? e? collegato un interrottore 5 il quale pu?* venire commutato per mezzo di un segnale Q, mentre fra la capacit? e l?elettro -do di scarico del transistore T6 , viene impiegato un interruttore 6 il quale pu?? venire commutato
per mezzo di un segnale Q.
Nella figura lb e' stato rappresentato, fra l?altro, l'andamento dei segnali Q e Q. Prima dell'istante t1? l'interruttore 6 risulta aperto, mentre l?Interruttore 5 risulta chiuso. le capacit? viene quindi scaricata in queste condizioni specie fiche. Nell?istante t1, l?interruttore 6 viene chiu_ so mentre si verifica l?apertura dell?interruttore 5. Conseguentemente, la capacit? viene caricata at? traverso il transistore T6, in modo tale da ottenere una corrente di carica decrescente in modo esponenziale, detta corrente determinando la formazione di una corrente di coda I della coppia differenziale, tale corrente essendo stata rappresentata sotto forma di una corrente Ia nella figura Ib. Dopo un certo periodo di tempo, la corrente e? diminuita in misura tale per cui la coppia differenziale formata dai transistori e non pu? pi? operare come un circuito amplificatore. Da questo istante, il circuito comprendente questo amplificatore dinamico diventa notevolmente suscettibile alle interferenze rappresentate, ad esempio, dalle diafonia generata dai segnali di orologio e dal processo di trasferimento capacitivo dei segnali. Se un circuito di uscita costituito, ad esempio, dalla capacit? di ingresso di uno stadio successivo e? disposto in modo tale da risultare libero, o "flottante? fra due uscite 3 di due amplificatori dinamici, secondo quan_ to rappresentato nella figura la, si verificher? l?in_ sorgere di determinati problemi per il fatto che i due amplificatori non vengono simultaneamente comunitati allo stato di non conduzione, l?incremento del__ la corrente iniziale Ia , in corrispondenza dell?istante t1, non rappresenta un rimedio per il fatto che, tenendo in considerazione la relazione esponenziale fra il valore iniziale ed il valore finale e tenendo pure in considerazione le varie dispersioni dei parametri rappresentati, ad esempio, dal valore della capacit? e dal valore dell?impedenza del transistore T6 e tenendo in considerazione la frequenza minima dei segnali di orologio, vale a dire la durata massima del periodo e questo valore iniziale della corrente dovrebbe presentare un livello estremamente elevato, mentre il valore finale della corrente risulterebbe indefinito e, in molti casi, superiore al livello desiderato.
In conformit? all'invenzione, questi inconvenienti possono venire eliminati disponendo una sorgente di corrente in parallelo alla capacit? C1, tale sorgente di corrente, nel circuito rappresentato nella figura la, essendo formata da un transistore ?7, il quale presenta i propri elettrodi di porta e di scarico interconnessi. La risultante corrente di coda I e' stata rappresentata dalla curva ri_ portata nella figura lb mentre deve essere rilevato che il transistore T7 definisce il valore minimo della corrente Ib in corrispondenza dell?istante t2? In questo istante t2, l?interruttore 6 viene aperto e? di conseguenza, cesser? la circolazione della cor-rente I. Per vari impieghi specifici rappresentati, ad esempio, dalla variante riportata nella figura Ics, oppure quando il circuito rimane sensibile alle inter ferenze, dopo l'istante t2, pu? essere desiderabile mantenere operativo l?amplificatore dopo l'istante t2 e prima dell?istante t1 , per mezzo dell?impiego di una corrente minima di polarizzazione. Questo pu? essere ottenuto, fra l?altro, collegando l'elet__ trodo di sorgente del transistore T7 a quel terminale dell'interruttore 6 che non corrisponde con quello al quale e' stato rappresentato collegato detto elettrodo di sorgente nella figura la, tale variante alter_ nativa essendo stata rappresentata con linee trat? teggiate? La corrente I alimentata dal transistore Ty, viene quindi sostenuta dopo l?istante t2, secondo quanto rappresentato dalla curva Ic riportata nella figura lb?
Anzich?* disporre la sorgente di corrente, rappresentata dal transistore T7, nel circuito di ingresso dello specchio di corrente comprendente i transistori e questa sorgente pu?* venire disposta in altre locazioni ossia, ad esempio, fra gli elettrodi di sorgente della coppia differenziale T1, e la linea 10 che alimenta la tensione nega__ tiva, secondo quanto rappresentato dalla sorgente 7 riportata schematicamente nella figura la?
Kel circuito illustrato nella figura la, l?amplificatore viene attivato durante la fase Q, ad esempio per mezzo della lettura di una sorgente di segnali, di tipo capacitivo presente, ad esempio, nei filtri a capacit? commutata.Durante la fase Q, l?an?)lificatore non risulta attivo e lo stesso pu?* venire impostato ad una corrente minima di polarizza^ zione I ? In determinati casi specifici pu?? verificarsi, ad esempio, che per effetto della connessione alternata a differenti sorgenti di segnali di ingres__ so, l'amplificatore debba risultare attivo in entrambe le fasi Q e Q? la corrente di polarizzazione, decrescente in modo esponenziale, dovrebbe essere quindi disponibile in entrambe le fasi. Questo pu?* essere ottenuto estendendo il circuito di ingresso dello specchio di corrente comprendente i transistori T5, in accordo con quanto indicato nella figu_ ra le? I questo circuito ampliato, una seconda capacit? C2, in serie ad un interruttore 8 che viene commutato dal segnale Q, e' disposta fra gli elet? trodi di scarico e di porta del transistore T6, colle_ gati fra di loro e la linea 4 che alimenta la tensione di polarit? positiva? In parallelo alla capacit? C2 e' disposto un interruttore 9 il quale viene commutato dal segnale Q. Durante la fase Q, fra l'istante t1 e l'istante t2 indicati nella figura lb, in cui il condensatore fornisce la corrente di polarizzazione per la coppia differenziale comprendente i transistori T2, capacit? C2 viene cortocircuitata dall'interruttore 9? In corrispondenza dell'i-stante t2, l'interruttore 9 viene aperto, viene chiuso l'interrutto re 8, mentre l'interruttore 6 viene aperto. Durante la fase Q, la capacit? C2 fornisce la corrente di polarizzazione per la coppia differenziale comprendente i transistori T1, e pertanto, durante questa fase Q, viene ottenuta una corrente di polarizzazione decrescente in modo esponenziale.
Questa corrente di polarizzazione e* stata rappresentata, nella figura lb, dalla curva caratteristica Id. L corrente costante di polarizzazione Io viene quin_ di alimentata dal transistore durante entrambe le fasi Q e Q per il fatto che il transistore ?7 e' collegato all'elettrodo di scarico del transistore T
La figura 2a Illustra una forma pratica realizzativa d? un circuito amplificatore dinamico realizzato in conformit? ai principi della presente invenzione? tale versione essendo basata sul circuito amplificatore dinamico descritto da ti. A. Copeland e J.M. Kabaey in Electronics Letters, 10-5-1979? Vol.15? Ko.10, pagg.301, 302 mentre nella figura 2b sono state rappresentate alcune forme d?onda dei segnali corrispondenti, utili per descrivere il principio di funzionamento di questo circuito amplificatore, ai tipo dinamico.
Il circuito amplificatore dinamico rappresentato nella figura 2a, comprende un transistore T8 collegato secondo una classica configurazione a sorgente comune ed il cui elettrodo di porta costi__ tuisce il teaiinale di ingresso 11. L?elettrodo di scarico e? collegato ad un terminale di uscita 13 attraverso un interruttore 12 il quale viene commuta_ to da un segnale Qb, detto terminale di uscita essendo collegato alla linea 15 che convoglia la tensione positiva di alimentazione, attraverso un interruttore 14 il quale viene commutato da un segnale Qa , mentre risulta pure collegato all?elettrodo di porta del transistore Tg , attraverso una capacit? C3.TJn circuito di ingresso comprende una capacit? C4, un terminale della quale e* collegato alla massa circuitale,mentre l'altro terminale e* collegato all'elet__ trodo di porta del transistore T8, attraverso un interruttore 16 il quale viene commutato da un segnale Q e ad un ingresso 18 per i segnali, attraverso un interruttore 17 commutato da un segnale Q?
Nel periodo che precede l'istante to rappresentato nella figura 2b, gli interruttori 12, 14 e 16 risultano aperti, mentre l'interruttore 17 risulta nella posizione di chiusura,in accordo con i segnali Q, Q, Qa e Q * rispettivamente. Il condensatore viene quindi caricato in accordo con la ten_ sione del segnale presente sul terminale di ingres_ so 18. In corrispondenza dell'istante to, l'interrato tore 17 viene commutato nella posizione di apertura, mentre vengono chiusi gli interruttori 14 e 16. At_ traverso l'interruttore 14? il complesso serie comprendente i condensatori e viene quindi caricato sino al raggiungimento di una tensione corrispondente a quella di alimentazione, la distribuzione della carica fra le capacit? e essendo deter? minata dall'entit? della carica alimentata al condensatore C4, prima dell'istante to- In corrispondenza dell'istante t1 si verifica l'apertura dell'interruttore 14 e la chiusura dell'interruttore 12? Le capacit? C3 e vengono quindi scaricate attraverso il percorso scarico-sorgente del transistore T8, tali capacit? venendo quindi utilizzate come una sorgente di carica per la corrente circolante attraverso questo transistore. Il processo di scarica si arre__ sta nell?istante in cui la tensione presente sull*elet_ trodo di porta del transistore T8 ha raggiunto il valore corrispondente alla tensione di soglia di questo transistore. La carica residua ai capi del condensatore dipende quindi da questa distribu_ zione iniziale della carica e? conseguentemente, di pende dal segnale presente sul terminale di ingresso 1;mentre la stessa determina il valore della tensione in uscita presente sul terminale di uscita 13. L?istante in corrispondenza del quale il transistore T8 viene commutato allo stato di non conduzione, dipende da vari parametri e, pertanto, questi parametri devono venire selezionati in modo tale che la scarica possa venire effettuata entro il periodo Q. Questo si traduce in una corrente I circolante attraverso il transistore T8, secondo quanto indicato dalla curva
I riportata nella figura 2b, tale corrente essendo costituita da una corrente decrescente esponenzialmente la quale assume un valore pari a zero entro la fase Q, in modo tale da determinare la formazione dei vari problemi precedentemente Indicati? In accordo con i principi caratteristici dell?invenzione, una sorgente di corrente, la quale, nella versione attualmente considerata , si presenta sotto forma di un transistore T9 presentante i propri elettrodi di porta e di scarico, interconnessi, risulta disposta fra l?uscita 13 e la linea 15 che alimenta la ten_ sione positiva di alimentazione. Se questa sorgente di corrente convoglia una corrente Io, la carica si arrester? quando la corrente I, rappresentata dalla corrente Ib indicata nella figura 2b, circolante attraverso il transistore ha raggiunto un valore uguale al o.
Per garantire che anche durante la fase Q possa venire ottenuta una corrente Io attraverso il transistore T8, la sorgente di corrente T9 pu?* venire disposta fra l?elettrodo di scarico del transistore T8 e la linea 15 che alimenta la tensione positiva di alimentazione, anzich?* disporre questa sorgente fra l?uscita 13 e la linea 15 che alimenta la tensione positiva di alimentazione, la corrente I che circola, in queste condizioni, attraverso il transistore T8, e' stata rappresentata dalla corrente Ic riportata nella figura 2b.
la figura 3 illustra una variante del circulto rappresentato nella figura 2a, pure utilizzante l?Invenzione in oggetto. Ilei circuito rappreselitato nella figura 2a, la capacit? viene caricata sino al raggiungimento della tensione di ingresso Vn durante la fase Q e viene scaricata sino al raggiun_ gimento della tensione di soglia del transistore Tg, durante la fase e, pertanto, il trasferimento di carica e* uguale a (V. ) C4, tale trasferi-mento di carica essendo dipendente dal processo, come risultato della dipendenza nei confronti della tensione di soglia VT. ?er effetto dell?aggiunta del transistore a sorgente di corrente T9, quanto precedentemente indicato con riferimento alla tensione di soglia VT risulta valido per la tensione sorgenteporta del transistore T8, nei confronti della corren- _ te Io.
Nella versione rappresentata nella figura 3, nei confronti di quella illustrata nella figu_ ra 2a, una capacit? e? disposta fra il terminale di ingresso 11 e l?elettrodo di porta del transisto-re T8* Inoltre il terminale H e? collegato ad una sorgente di tensione di riferimento Vref attraverso l?interruttore 19? detto interruttore venendo commuta^ to dal segnale Q. L?elettrodo di porta del transistore T e? collegato all?elettrodo di scarico dello stesso transistore T8 attraverso un interruttore 20 il quale viene commutato da un segnale Q c ed ? pure collegato alla linea 15 di alimentazione della tensione positiva attraverso un interruttore 21 controllato da un eegnale Qd? Il transistore a sorgente di cor_ rente e* disposto fra la linea 15 che alimenta la tensione positiva e l?elettrodo di scarico del transistore T8.
Durante la fase Q nella quale la capacit? viene caricata sino al raggiungimento della tensione di ingresso un terminale del condensatore e* collegato alla tensione di riferimento attraverso l?interruttore 19. Durante questa fase
Q, l?interruttore 21 risulta inizialmente chiuso at_ traverso l?azione esercitata dal segnale e, pertanto, il transistore T8 viene commutato allo stato di conduzione mentre, successivamente, viene chiuso l?interruttore 20 e viene aperto l' interruttore 21 e, pertanto, quel t erminale del condensatore che risulta collegato all?elettrodo di porta del transistore T8 o assumer? un livello di tensione V o per effet ? to della scarica di questa capacit? attraverso il transistore Tg, detta tensione essendo rappresentata dalla tensione porta-sorgente del transistore Tl in corrispondenza della corrente Io? All?inizio della

Claims (2)

  1. RIVENDICAZIONI
    1 Circuito amplificatore dinamico per l?amplificazione di un segnale,in un primo intervallo di tempo, sotto il controllo di un segnale di orologio,detto circuito comprendendo un circuito di polarizzazione per ottenere una corrente di base nel circuito amplificatore,durante detto primo intervallo di tempo,det__ ta corrente di polarizzazione diminuendo a partire da un valore iniziale,caratterizzato dal fatto che il circuito di polarizzazione comprende una sorgente supplementare per l?ottenimento di una corrente nel circuito amplificatore,detta corrente essendo sostanzialmente costante rispetto a detta corrente di polarizzazione ,mentre presenta un valore comparativamente contenuto rispetto a detto valore iniziale,allo scopo di definire la corrente minima di polarizzazione del circuito amplificatore al termine di detto intervallo di tempo?
  2. 2 Circuito amplificatore dinamico in cui il circui_ to di polarizzazione comprende una capacit? commutabile la quale viene commutata in modo tale che detta capacit? possa venire caricata durante un intervallo di tempo che precede il primo intervallo di tempo e possa venire scaricata durante il primo intervallo di tempo,allo scopo di ottenere detta variazione,caratterizzato dal fatto che una sorgente di corrente risulta disposta in un circuito,in parallelo al circuito comprendente la capacit? commutabile?
IT25016/82A 1981-12-31 1982-12-28 Circuito amplificatore dinamico IT1153931B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8105919A NL8105919A (nl) 1981-12-31 1981-12-31 Dynamische versterkerschakeling.

Publications (3)

Publication Number Publication Date
IT8225016A0 IT8225016A0 (it) 1982-12-28
IT8225016A1 true IT8225016A1 (it) 1984-06-28
IT1153931B IT1153931B (it) 1987-01-21

Family

ID=19838642

Family Applications (1)

Application Number Title Priority Date Filing Date
IT25016/82A IT1153931B (it) 1981-12-31 1982-12-28 Circuito amplificatore dinamico

Country Status (9)

Country Link
US (1) US4502019A (it)
JP (1) JPS58119221A (it)
CA (1) CA1192277A (it)
DE (1) DE3245582A1 (it)
FR (1) FR2519487B1 (it)
GB (1) GB2113034B (it)
IE (1) IE54057B1 (it)
IT (1) IT1153931B (it)
NL (1) NL8105919A (it)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153826A (ja) * 1984-01-24 1985-08-13 松下電器産業株式会社 ハンドミキサ−
US4568885A (en) * 1985-04-29 1986-02-04 Motorola, Inc. Fully differential operational amplifier with D.C. common-mode feedback
US4577162A (en) * 1985-04-29 1986-03-18 Motorola, Inc. Clocked gain stage having differential inputs and outputs
US5024221A (en) * 1985-05-17 1991-06-18 Siemens-Pacesetter, Inc. Programmable band-pass amplifier for use with implantable medical device
US5166630A (en) * 1989-05-24 1992-11-24 Motorola, Inc. Low current switched capacitor circuit
WO1991016764A1 (en) * 1990-04-26 1991-10-31 Motorola, Inc. Low current switched capacitor circuit
JP3302030B2 (ja) * 1990-10-09 2002-07-15 株式会社東芝 バッファ回路
DE69232168T2 (de) * 1992-05-27 2002-07-18 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania CMOS-Logikschaltung
US5912589A (en) * 1997-06-26 1999-06-15 Lucent Technologies Arrangement for stabilizing the gain bandwidth product
US6614285B2 (en) * 1998-04-03 2003-09-02 Cirrus Logic, Inc. Switched capacitor integrator having very low power and low distortion and noise
US6316993B1 (en) * 1999-02-22 2001-11-13 Texas Instruments Incorporated Analog circuitry for start-up glitch suppression
KR101109188B1 (ko) * 2005-12-27 2012-01-30 삼성전자주식회사 Cmos 증폭기의 플릭커 노이즈를 줄이는 장치 및 방법
US7482864B1 (en) 2007-01-31 2009-01-27 The Board Of Trustees Of The Leland Stanford Junior University Method and system for FET-based amplifier circuits
DE102008043032A1 (de) 2008-10-22 2010-04-29 Evonik Goldschmidt Gmbh Entschäumer zur Entschäumung von Lacken
US8390371B2 (en) * 2010-07-30 2013-03-05 Tialinx, Inc. Tunable transconductance-capacitance filter with coefficients independent of variations in process corner, temperature, and input supply voltage
US10454435B2 (en) 2016-12-27 2019-10-22 Mediatek Inc. Dynamic amplifier and chip using the same
US11177821B1 (en) 2020-08-11 2021-11-16 Analog Devices, Inc. Analog-to-digital converter with auto-zeroing residue amplification circuit
US12073269B2 (en) 2021-01-28 2024-08-27 Analog Devices International Unlimited Company Switched-capacitor integrators with improved flicker noise rejection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126303A (en) * 1980-03-10 1981-10-03 Nippon Telegr & Teleph Corp <Ntt> Dynamic analog amplifier

Also Published As

Publication number Publication date
GB2113034A (en) 1983-07-27
FR2519487B1 (fr) 1987-11-27
NL8105919A (nl) 1983-07-18
JPS58119221A (ja) 1983-07-15
DE3245582A1 (de) 1983-07-21
IE54057B1 (en) 1989-05-24
JPH0322728B2 (it) 1991-03-27
IE823108L (en) 1983-06-30
CA1192277A (en) 1985-08-20
IT1153931B (it) 1987-01-21
DE3245582C2 (it) 1990-03-22
FR2519487A1 (fr) 1983-07-08
IT8225016A0 (it) 1982-12-28
US4502019A (en) 1985-02-26
GB2113034B (en) 1985-03-27

Similar Documents

Publication Publication Date Title
IT8225016A1 (it) Circuito amplificatore dinamico
US4075509A (en) Cmos comparator circuit and method of manufacture
US3849673A (en) Compensated igfet flip-flop amplifiers
US4197472A (en) Voltage comparator having capacitively cascade-connected inverting amplifiers
GB2125995A (en) Improvements in or relating to circuits including a transconductance element
US7893767B2 (en) Operational amplifier and integrating circuit
US3851260A (en) Signal sampling circuits
US4250452A (en) Pressure sensitive transducer circuits
JPH031609A (ja) 電源電圧に無関係な周波数を有するリング発振器
JPS60239110A (ja) 増幅器
US4633101A (en) Semiconductor sample and hold switching circuit
EP0961401A1 (en) A low voltage buffer amplifier
US4707667A (en) Offset corrected amplifier
CN115529024A (zh) 一种片上时钟振荡器电路及振荡频率控制方法
JPH026453B2 (it)
US4477735A (en) Fast MOS driver stage for digital signals
US3831041A (en) Compensating circuit for semiconductive apparatus
JPH0722924A (ja) ピーク検出回路
KR940003836B1 (ko) 데이타 감지회로
JPH0269007A (ja) 差動増幅器
GB2157108A (en) Eliminating input offset
US4333025A (en) N-Channel MOS comparator
JPH03212898A (ja) 保持時間を増加させるためのフィードバック回路を持つ集積化サンプル・ホールド回路
JP2000132989A (ja) トラックホールド回路
JPS607854B2 (ja) 単安定マルチバイブレ−タ回路