JPH031609A - 電源電圧に無関係な周波数を有するリング発振器 - Google Patents
電源電圧に無関係な周波数を有するリング発振器Info
- Publication number
- JPH031609A JPH031609A JP2035082A JP3508290A JPH031609A JP H031609 A JPH031609 A JP H031609A JP 2035082 A JP2035082 A JP 2035082A JP 3508290 A JP3508290 A JP 3508290A JP H031609 A JPH031609 A JP H031609A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- ring oscillator
- pair
- gate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は、発振周波数が電源電圧に比較的無関係なリン
グ発振器に関する。
グ発振器に関する。
従来のリング発振器は、リング内で直列に接続されてい
る奇数段のインバータからなる。普通の０ＭＯ３）ラン
ジスタリング発振器においては、各段は典型的には正電
源電圧である第１の電圧電位と、典型的には接地である
第２の電圧電位との間に直列に接続されているｎチャネ
ルトランジスタ及びｎチャネルトランジスタ対からなる
。これらのトランジスタの共通端子が段の出力であり、
次段のトランジスタ対のゲートに接続されている。
る奇数段のインバータからなる。普通の０ＭＯ３）ラン
ジスタリング発振器においては、各段は典型的には正電
源電圧である第１の電圧電位と、典型的には接地である
第２の電圧電位との間に直列に接続されているｎチャネ
ルトランジスタ及びｎチャネルトランジスタ対からなる
。これらのトランジスタの共通端子が段の出力であり、
次段のトランジスタ対のゲートに接続されている。
容量性手段が出力端子を接地に分路している。
この回路形態は、発振器の周波数をリング内の段数のみ
ならず回路への電源電圧ＶＣＣにも依存せしめる。ＶＣ
Ｃが上昇すると発振器の周波数が高くなり、反対にＶＣ
Ｃが低下すると発振器の周波数が低（なる。
ならず回路への電源電圧ＶＣＣにも依存せしめる。ＶＣ
Ｃが上昇すると発振器の周波数が高くなり、反対にＶＣ
Ｃが低下すると発振器の周波数が低（なる。
第１図に示すリング発振器は複数の直列接続されたイン
バータ回路１０からなる。各インバータ１０はリング発
振器の１つの段をなしており、リング発振器は奇数段か
らなっている。回路の本質的な不安定性のために、段は
順次に状態を変化する。容量性手段１２は各段の出力に
組合され、順次段間の状態の変化に遅延を与えている。
バータ回路１０からなる。各インバータ１０はリング発
振器の１つの段をなしており、リング発振器は奇数段か
らなっている。回路の本質的な不安定性のために、段は
順次に状態を変化する。容量性手段１２は各段の出力に
組合され、順次段間の状態の変化に遅延を与えている。
第２図は第１図の形態の普通のリング発振器の回路図で
あり、各段はＣＭＯＳトランジスタ対からなる。図示の
如く、各段は電源電圧ＶＣＣと回路接地との間に直列に
接続されているｎチャネルトランジスタ１６とｎチャネ
ルトランジスタ１８とを含む。普通のＣＭＯＳリング発
振器においては、各段の２つのトランジスタのゲートは
、直列に接続されている２つのトランジスタの共通端子
から取出される前段の出力に接続されている。コンデン
サ２０が各段の出力を回路接地へ分路している。
あり、各段はＣＭＯＳトランジスタ対からなる。図示の
如く、各段は電源電圧ＶＣＣと回路接地との間に直列に
接続されているｎチャネルトランジスタ１６とｎチャネ
ルトランジスタ１８とを含む。普通のＣＭＯＳリング発
振器においては、各段の２つのトランジスタのゲートは
、直列に接続されている２つのトランジスタの共通端子
から取出される前段の出力に接続されている。コンデン
サ２０が各段の出力を回路接地へ分路している。
１つの段の入力へ“Ｏ（例えば接地）を印加すると、ｎ
チャネルトランジスタ１６が導通し、その出力のコンデ
ンサ２０を電源電圧ｖｅｃまで充電することは明白であ
る。
チャネルトランジスタ１６が導通し、その出力のコンデ
ンサ２０を電源電圧ｖｅｃまで充電することは明白であ
る。
コンデンサ２０の電荷は、ｎチャネルトランジスタにバ
イアス電圧を与えるのみならず、ｎチャネルトランジス
タにもバイアス電圧を与える。このような配列において
は、前段のｎチャネルトランジスタ１８を通しての各コ
ンデンサ２０の放電はゲートバイアス電圧ＶＣＣに依存
する。従って、回路の発振周波数はリング内の段数のみ
ならず、ＶＣＣの電圧にも依存する。即ち、ＶＣＣ電圧
が上昇すると発振周波数が高くなり、逆にＶＣＣ電圧が
低下すると各コンデンサの放電が低下するために発振周
波数も低下する。
イアス電圧を与えるのみならず、ｎチャネルトランジス
タにもバイアス電圧を与える。このような配列において
は、前段のｎチャネルトランジスタ１８を通しての各コ
ンデンサ２０の放電はゲートバイアス電圧ＶＣＣに依存
する。従って、回路の発振周波数はリング内の段数のみ
ならず、ＶＣＣの電圧にも依存する。即ち、ＶＣＣ電圧
が上昇すると発振周波数が高くなり、逆にＶＣＣ電圧が
低下すると各コンデンサの放電が低下するために発振周
波数も低下する。
〔発明の１既要〕
本発明の目的は、発振周波数が電源電圧には比較的無関
係なＣＭ ＯＳ ＩＪング発振器を提供することである
。
係なＣＭ ＯＳ ＩＪング発振器を提供することである
。
本発明の特色は、各ＣＭＯＳトランジスタ対内のｎチャ
ネルトランジスタのゲートバイアスに、ＶＣＣには無関
係の参照電圧を使用することである。
ネルトランジスタのゲートバイアスに、ＶＣＣには無関
係の参照電圧を使用することである。
要約すれば、本発明によれば、各段がＣＭＯＳトランジ
スタ対からなる複数の段がリング形態に接続され、各ト
ランジスタ対は第１の電圧電位ＶＣＣと第２の電圧電位
即ち接地との間に直列に接続されている。トランジスタ
対の共通端子は次段のトランジスタ対のｎチャネルトラ
ンジスタのゲート端子に接続されている。固定された参
照電圧が、各トランジスタ対のｎチャネルトランジスタ
のゲートに印加されている。容量性手段が、トランジス
タ対の各出力端子を接地している。前段の容量にまたが
る電圧が、ｎチャネルトランジスタのターンオン電圧■
、によってｎチャネルトランジスタを通して放電すると
、トランジスタ対のｎチャネルトランジスタが導通し始
める。重要なことは、ｎチャネルトランジスタのゲート
に印加されている固定された参照電圧がコンデンサのＶ
丁放電をＶＣＣに対して無関係ならしめることである。
スタ対からなる複数の段がリング形態に接続され、各ト
ランジスタ対は第１の電圧電位ＶＣＣと第２の電圧電位
即ち接地との間に直列に接続されている。トランジスタ
対の共通端子は次段のトランジスタ対のｎチャネルトラ
ンジスタのゲート端子に接続されている。固定された参
照電圧が、各トランジスタ対のｎチャネルトランジスタ
のゲートに印加されている。容量性手段が、トランジス
タ対の各出力端子を接地している。前段の容量にまたが
る電圧が、ｎチャネルトランジスタのターンオン電圧■
、によってｎチャネルトランジスタを通して放電すると
、トランジスタ対のｎチャネルトランジスタが導通し始
める。重要なことは、ｎチャネルトランジスタのゲート
に印加されている固定された参照電圧がコンデンサのＶ
丁放電をＶＣＣに対して無関係ならしめることである。
従って、本発明によるＣＭＯＳリング発振器回路の発振
周波数は、リング発振器内の段数に依存するが、電源電
圧■、。には比較的無関係である。
周波数は、リング発振器内の段数に依存するが、電源電
圧■、。には比較的無関係である。
本発明、及びその目的及び特色は以下の添付図面に基く
説明からより明白になるであろう。
説明からより明白になるであろう。
第３図は本発明の一実施例の回路図であり、第２図の回
路と同様に各段はＣＭＯ３）ランジスタ対２６．２８か
らなる。コンデンサ３０は、第２図のコンデンサ２０と
同様に、各段の出力を分路する。しかし、この実施例に
おいては、各ｐチャネルトランジスタのゲート端子は前
段の出力に接続されているが、ｎチャネルトランジスタ
のゲートは約２■、十Δ■に設定されている固定参照電
圧Ｖ０Ｆに接続されている。Ｖ ＩＥＦはｎチャネルト
ランジスタのしきい値電圧とＶＣＣの最低値との間の如
何なる値であってもよい。この配列によれば、各コンデ
ンサ３０は第２図の回路と同様に■ｏ、まで充電される
が、次段の導通はｎチャネルトランジスタ２８の導通に
依存する次段のｐチャネルトランジスタ２６の■７の量
によるコンデンサ３０の放電のみに依存する。ｎチャネ
ルトランジスタ２８のゲートバイアスは■。、に無関係
であるから、コンデンサ３０の放電もＶＣＣに無関係で
ある。従って、各コンデンサ３０の電荷は電源電圧ＶＣ
Ｃが変化するにつれて変化可能であるが、次段のｐチャ
ネルトランジスタの導通は、ＶＣＣには無関係の前段の
ｎチャネルトランジスタを通してのコンデンサの放電に
依存する。トランジスタのｖ丁に及ぼすｖｃ、の効果は
長いｐチャネル及びｎチャネルのトランジスタを使用す
ることによって排除される。以上説明したように、ｎチ
ャネルを通してのコンデンサ３０の放電、及び次段のｐ
チャネルトランジスタのターンオンは共にＶＣＣには無
関係である。
路と同様に各段はＣＭＯ３）ランジスタ対２６．２８か
らなる。コンデンサ３０は、第２図のコンデンサ２０と
同様に、各段の出力を分路する。しかし、この実施例に
おいては、各ｐチャネルトランジスタのゲート端子は前
段の出力に接続されているが、ｎチャネルトランジスタ
のゲートは約２■、十Δ■に設定されている固定参照電
圧Ｖ０Ｆに接続されている。Ｖ ＩＥＦはｎチャネルト
ランジスタのしきい値電圧とＶＣＣの最低値との間の如
何なる値であってもよい。この配列によれば、各コンデ
ンサ３０は第２図の回路と同様に■ｏ、まで充電される
が、次段の導通はｎチャネルトランジスタ２８の導通に
依存する次段のｐチャネルトランジスタ２６の■７の量
によるコンデンサ３０の放電のみに依存する。ｎチャネ
ルトランジスタ２８のゲートバイアスは■。、に無関係
であるから、コンデンサ３０の放電もＶＣＣに無関係で
ある。従って、各コンデンサ３０の電荷は電源電圧ＶＣ
Ｃが変化するにつれて変化可能であるが、次段のｐチャ
ネルトランジスタの導通は、ＶＣＣには無関係の前段の
ｎチャネルトランジスタを通してのコンデンサの放電に
依存する。トランジスタのｖ丁に及ぼすｖｃ、の効果は
長いｐチャネル及びｎチャネルのトランジスタを使用す
ることによって排除される。以上説明したように、ｎチ
ャネルを通してのコンデンサ３０の放電、及び次段のｐ
チャネルトランジスタのターンオンは共にＶＣＣには無
関係である。
本発明の一実施例においては、ｐチャネルトランジスタ
のチャネル寸法は巾が８０ミクロン、長さが５ミクロン
であり、ｎチャネルトランジスタのチャネル寸法は巾長
さ共に６ミクロンであった。
のチャネル寸法は巾が８０ミクロン、長さが５ミクロン
であり、ｎチャネルトランジスタのチャネル寸法は巾長
さ共に６ミクロンであった。
ゲート酸化物の厚さは約３５０オングストロームであり
、コンデンサの寸法は２０ミクロン×２ミクロンであっ
た。この形態を有する１１段リング発振器において、電
源電圧ＶＣＣを２．０ボルトから７．５ボルトまで変化
させたところ、２５℃における周期は０．６６マイクロ
秒から０．６９ボルトまで変化した。即ち、従来のＣＭ
ＯＳリング発振器がＶＣＣのこの変動に対して周波数比
が３．５まで変化するのに比して、本発明による回路を
使用すると発振周波数は実質的に一定に保たれる。
、コンデンサの寸法は２０ミクロン×２ミクロンであっ
た。この形態を有する１１段リング発振器において、電
源電圧ＶＣＣを２．０ボルトから７．５ボルトまで変化
させたところ、２５℃における周期は０．６６マイクロ
秒から０．６９ボルトまで変化した。即ち、従来のＣＭ
ＯＳリング発振器がＶＣＣのこの変動に対して周波数比
が３．５まで変化するのに比して、本発明による回路を
使用すると発振周波数は実質的に一定に保たれる。
以上に、発振周波数が電源電圧に比較的無関係である改
良されたＣＭＯＳトランジスタリング発振器回路を説明
した。本発明を特定実施例に関し。
良されたＣＭＯＳトランジスタリング発振器回路を説明
した。本発明を特定実施例に関し。
で説明したが、この説明は本発明を例示するためのもの
であり本発明を限定するものではない。例えば、好まし
い実、施例は分離したコンデンサ３０を含むが、次段の
ｐチャネルトランジスタのゲート構造の容量を単独で、
或は回路浮遊容量と共に用いて充分である。従って、当
業者ならば本発明の思想及び範囲から逸脱することなく
種々の変更及び応用が可能であろう。
であり本発明を限定するものではない。例えば、好まし
い実、施例は分離したコンデンサ３０を含むが、次段の
ｐチャネルトランジスタのゲート構造の容量を単独で、
或は回路浮遊容量と共に用いて充分である。従って、当
業者ならば本発明の思想及び範囲から逸脱することなく
種々の変更及び応用が可能であろう。
第１図は直列接続された奇数のインバータを有する普通
のリング発振器の回路図であり、第２図はＣＭＯ３）ラ
ンジスタ対を使用して製造された普通のリング発振器の
回路図であり、第３図は本発明によりＣＭＯ３）ランジ
スタ対を使用して製造されたリング発振器の回路図であ
る。 １０・・・・・・インバータ、１２，２０．３０・・・
・・・コンデンサ、１６．２６・・・・・・ｐチャネル
トランジスタ、１８．２８・・・・・・ｎチャネルトラ
ンジスタ。 手 続 補 正 書（方式） ■、事件の表示 平成２年特許願第３５０８２号 ３、補正をする者 ４１１件との戊１係 出 願人 ４、代 理 人 ５、補正命令の日付 平成２年５月２９日 （門谷１−文史はし）
のリング発振器の回路図であり、第２図はＣＭＯ３）ラ
ンジスタ対を使用して製造された普通のリング発振器の
回路図であり、第３図は本発明によりＣＭＯ３）ランジ
スタ対を使用して製造されたリング発振器の回路図であ
る。 １０・・・・・・インバータ、１２，２０．３０・・・
・・・コンデンサ、１６．２６・・・・・・ｐチャネル
トランジスタ、１８．２８・・・・・・ｎチャネルトラ
ンジスタ。 手 続 補 正 書（方式） ■、事件の表示 平成２年特許願第３５０８２号 ３、補正をする者 ４１１件との戊１係 出 願人 ４、代 理 人 ５、補正命令の日付 平成２年５月２９日 （門谷１−文史はし）
Claims (1)
- 【特許請求の範囲】 １、各段が第１の電圧電位（Ｖ＿ｃ＿ｃ）と第２の電圧
電位（接地）との間に直列に接続されているｐチャネル
トランジスタとｎチャネルトランジスタとを含み、これ
らの直列接続トランジスタの共通端子を出力として直列
に接続されている奇数のインバータ段と、１つの段の出
力を次段のｐチャネルトランジスタのゲート端子に接続
する手段と、各出力に接続されている容量性手段と、各
ｎチャネルトランジスタのゲートに接続され前段の容量
性手段の放電を第１の電圧電位（Ｖ＿ｃ＿ｃ）に対して
比較的無関係ならしめる参照電圧とからなるリング発振
器。 ２、容量性手段が各出力と第２の電圧電位との間に接続
されているコンデンサからなる請求項１記載のリング発
振器。 ３、容量性手段が次段のｐチャネルトランジスタのゲー
ト構造からなる請求項１記載のリング発振器。 ４、各ｐチャネルトランジスタの巾対長さ比が、各ｎチ
ャネルトランジスタの巾対長さ比よりも大きい請求項１
記載のリング発振器。 ５、各ｐチャネルトランジスタのチャネルの巾は８０ミ
クロン、長さは５ミクロンであり、また各ｎチャネルト
ランジスタのチャネルの巾は６ミクロン、長さは６ミク
ロンである請求項４記載のリング発振器。 ６、ｎチャネルトランジスタ及びｐチャネルトランジス
タのゲート酸化物が３５０オングストローム程度であり
、コンデンサ板の寸法が２０ミクロン×２０ミクロンで
ある請求項５記載のリング発振器。 ７、参照電圧が第１の電圧電位の最低値とｎチャネルト
ランジスタのしきい値電圧との間にある請求項１記載の
リング発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/311,936 US4910471A (en) | 1989-02-15 | 1989-02-15 | CMOS ring oscillator having frequency independent of supply voltage |
| US311936 | 1994-09-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031609A true JPH031609A (ja) | 1991-01-08 |
Family
ID=23209138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035082A Pending JPH031609A (ja) | 1989-02-15 | 1990-02-15 | 電源電圧に無関係な周波数を有するリング発振器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4910471A (ja) |
| EP (1) | EP0383549A3 (ja) |
| JP (1) | JPH031609A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0416145A1 (de) * | 1989-09-05 | 1991-03-13 | Siemens Aktiengesellschaft | Schaltungsanordnung für einen integrierbaren und steuerbaren Ringoszillator |
| US5175512A (en) * | 1992-02-28 | 1992-12-29 | Avasem Corporation | High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit |
| JPH06152334A (ja) * | 1992-11-06 | 1994-05-31 | Mitsubishi Electric Corp | リングオシレータおよび定電圧発生回路 |
| US5578954A (en) * | 1993-06-02 | 1996-11-26 | National Semiconductor Corporation | Self-timing four-phase clock generator |
| US5398001A (en) * | 1993-06-02 | 1995-03-14 | National Semiconductor Corporation | Self-timing four-phase clock generator |
| JPH07240670A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | リング発振回路 |
| US5796313A (en) * | 1996-04-25 | 1998-08-18 | Waferscale Integration Inc. | Low power programmable ring oscillator |
| US5764111A (en) * | 1997-02-18 | 1998-06-09 | Motorola Inc. | Voltage controlled ring oscillator frequency multiplier |
| US6496056B1 (en) * | 1999-03-08 | 2002-12-17 | Agere Systems Inc. | Process-tolerant integrated circuit design |
| US6686806B2 (en) | 2000-12-14 | 2004-02-03 | Tropian, Inc. | Ring VCO based on RC timing |
| US20040032300A1 (en) * | 2002-08-19 | 2004-02-19 | Koninklijke Philips Electronics N.V. | Multi-phase oscillator and method therefor |
| US6801096B1 (en) | 2003-01-22 | 2004-10-05 | Advanced Micro Devices, Inc. | Ring oscillator with embedded scatterometry grate array |
| WO2007075887A2 (en) * | 2005-12-21 | 2007-07-05 | Weiss Instruments, Inc. | Micropower voltage-independent capacitance measuring method and circuit |
| US9734265B2 (en) * | 2014-05-15 | 2017-08-15 | Texas Instruments Incorporated | Method and apparatus having enhanced oscillator phase noise using high Vt MOS devices |
| US9325323B2 (en) | 2014-08-30 | 2016-04-26 | Stmicroelectronics International N.V. | CMOS oscillator having stable frequency with process, temperature, and voltage variation |
| US9541605B1 (en) | 2015-12-15 | 2017-01-10 | International Business Machines Corporation | Magnetic tunnel junction loaded ring oscillators for MRAM characterization |
| JP6952444B2 (ja) * | 2016-02-10 | 2021-10-20 | ローム株式会社 | 発振回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4015219A (en) * | 1974-01-16 | 1977-03-29 | Hitachi, Ltd. | Electronic circuit using field effect transistor with compensation means |
| EP0059802B1 (de) * | 1981-03-06 | 1984-08-08 | Deutsche ITT Industries GmbH | Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsschaltung für Digitalsignale und deren Verwendung in Farbfernsehempfängern |
| JPH0659024B2 (ja) * | 1985-12-23 | 1994-08-03 | 日本電気株式会社 | 時定数回路 |
| US4791326A (en) * | 1987-01-22 | 1988-12-13 | Intel Corporation | Current controlled solid state switch |
-
1989
- 1989-02-15 US US07/311,936 patent/US4910471A/en not_active Expired - Fee Related
-
1990
- 1990-02-13 EP EP19900301526 patent/EP0383549A3/en not_active Withdrawn
- 1990-02-15 JP JP2035082A patent/JPH031609A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4910471A (en) | 1990-03-20 |
| EP0383549A3 (en) | 1991-11-13 |
| EP0383549A2 (en) | 1990-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746823A (en) | Voltage-insensitive and temperature-compensated delay circuit for a monolithic integrated circuit | |
| JPH031609A (ja) | 電源電圧に無関係な周波数を有するリング発振器 | |
| EP0836268A1 (en) | Improved positive charge pump | |
| JPH0347013B2 (ja) | ||
| US4983931A (en) | CR-type oscillator circuit | |
| US4045688A (en) | Power-on reset circuit | |
| JPH0159772B2 (ja) | ||
| JPH05175811A (ja) | パワーオンリセット回路 | |
| US4199693A (en) | Compensated MOS timing network | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| JPH06177719A (ja) | クロック発生回路 | |
| JPS59178014A (ja) | 発振回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPH04152711A (ja) | 電圧制御発振回路 | |
| JPS63260316A (ja) | 発振回路 | |
| US5589784A (en) | Method and apparatus for detecting changes in a clock signal to static states | |
| JPH118534A (ja) | 半導体集積回路 | |
| JP3094040B2 (ja) | Ｃｍｏｓ論理回路 | |
| JPH0159773B2 (ja) | ||
| KR960009963B1 (ko) | 타이머 발진기 | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| JPH08204517A (ja) | 発振回路 | |
| JPH0613866A (ja) | パワーオンリセット回路 | |
| JPS5812763B2 (ja) | ハツシンカイロ | |
| JPH09135157A (ja) | パワーオンリセット回路 |