JPS60251600A - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPS60251600A JPS60251600A JP59106841A JP10684184A JPS60251600A JP S60251600 A JPS60251600 A JP S60251600A JP 59106841 A JP59106841 A JP 59106841A JP 10684184 A JP10684184 A JP 10684184A JP S60251600 A JPS60251600 A JP S60251600A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- terminal
- transistor
- voltage follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電圧オフセットをなくすことができるサンプ
ルホールド回路に関するものである。
ルホールド回路に関するものである。
第１図は従来のサンプルホールド回路を示す回路図であ
る。同図において、１は電源電圧端子、２は一端がこの
電源電圧端子１に接続され、他端がノード３に接続され
た抵抗、４はアノードがノード３に接続されたダイオー
ド、５は一端がこのダイオード４のカソードに接続され
、他端が接地された抵抗、６は入力端子、７はアノード
が上記電源電圧端子１に接続され、他端がノード８に接
続されたダイオード、９はコレクタがノード１０に接続
され、ベースがノード８に接続され、エミッタが上記電
源電圧端子１に接続されたトランジスタ、１１はコレク
タがノード８に接続され、ベースが入力端子６に接続さ
れ、エミッタがノード１２に接続されたトランジスタ、
１３はコレクタがノード１０に接続され、ベースが端子
１４に接続され、エミッタがノード１２に接続されたト
ランジスタ、１５はコレクタがノード１２に接続され、
ベースがノード３に接続されたトランジスタ、１６は一
端がこのトランジスタ１５のエミッタに接続され、他端
が接地された抵抗、１７はコレクタが端子１４に接続さ
れ、ベースがノード３に接続されたトランジスタ、１８
は一端がこのトランジスタ１７のエミッタに接続され、
他端が接地された抵抗、１９はコレクタが電源電圧端子
１に接続纏れ、ベースがノード１０に接続され、エミッ
タが端子１４に接続されたトランジスタ、２０は出力端
子、２１はコレクタが出力端子２０に接続され、エミッ
タが端子１４に接続されたトランジスタ、２２は一端が
このトランジスタ２１のベースに接続され、他端がサン
プリングパルス入力端子２３に接続された抵抗、２４は
コレクタが端子１４に接続され、エミッタが出力端子２
０に接続されたトランジスタ、２５は一端がこのトラン
ジスタ２４０ベースに接続され、他端がサンプリングパ
ルス入力端子２３に接続された抵抗、２６は一方の電極
が出力端子２０に接続され、他端が接地されたホールド
コンデンサである。
る。同図において、１は電源電圧端子、２は一端がこの
電源電圧端子１に接続され、他端がノード３に接続され
た抵抗、４はアノードがノード３に接続されたダイオー
ド、５は一端がこのダイオード４のカソードに接続され
、他端が接地された抵抗、６は入力端子、７はアノード
が上記電源電圧端子１に接続され、他端がノード８に接
続されたダイオード、９はコレクタがノード１０に接続
され、ベースがノード８に接続され、エミッタが上記電
源電圧端子１に接続されたトランジスタ、１１はコレク
タがノード８に接続され、ベースが入力端子６に接続さ
れ、エミッタがノード１２に接続されたトランジスタ、
１３はコレクタがノード１０に接続され、ベースが端子
１４に接続され、エミッタがノード１２に接続されたト
ランジスタ、１５はコレクタがノード１２に接続され、
ベースがノード３に接続されたトランジスタ、１６は一
端がこのトランジスタ１５のエミッタに接続され、他端
が接地された抵抗、１７はコレクタが端子１４に接続さ
れ、ベースがノード３に接続されたトランジスタ、１８
は一端がこのトランジスタ１７のエミッタに接続され、
他端が接地された抵抗、１９はコレクタが電源電圧端子
１に接続纏れ、ベースがノード１０に接続され、エミッ
タが端子１４に接続されたトランジスタ、２０は出力端
子、２１はコレクタが出力端子２０に接続され、エミッ
タが端子１４に接続されたトランジスタ、２２は一端が
このトランジスタ２１のベースに接続され、他端がサン
プリングパルス入力端子２３に接続された抵抗、２４は
コレクタが端子１４に接続され、エミッタが出力端子２
０に接続されたトランジスタ、２５は一端がこのトラン
ジスタ２４０ベースに接続され、他端がサンプリングパ
ルス入力端子２３に接続された抵抗、２６は一方の電極
が出力端子２０に接続され、他端が接地されたホールド
コンデンサである。
＼
なお、２７は上記抵抗２および５．ダイオード４から構
成され、ボルテージフォロワーのためのバイアス回路、
２８は上記カソード７、トランジスタ９，１１，１３，
１５．１７および１９．抵抗ＩＢおよび１Ｂから構成さ
れ、端子１４からボルテージフォロワー出力電圧を出力
するボルテージフォロワー回路、２１１ｐ上與トランジ
スタ２１、詔よび２４．抵抗２２および２５から構成さ
れ、サンプリングホールドのためのサンプリングホール
ドスイッチ回路（以下Ｓ／Ｈスイッチ回路と言う）であ
る。
成され、ボルテージフォロワーのためのバイアス回路、
２８は上記カソード７、トランジスタ９，１１，１３，
１５．１７および１９．抵抗ＩＢおよび１Ｂから構成さ
れ、端子１４からボルテージフォロワー出力電圧を出力
するボルテージフォロワー回路、２１１ｐ上與トランジ
スタ２１、詔よび２４．抵抗２２および２５から構成さ
れ、サンプリングホールドのためのサンプリングホール
ドスイッチ回路（以下Ｓ／Ｈスイッチ回路と言う）であ
る。
次に、上記構成によるサンプリングホールド回路の動作
について説明する。まず、ボルテージフォロワー回路２
８は高入力インピーダンス、低出力インピーダンスを持
つ、いわゆるインピーダンス変換器として動作するので
、入力端子６に入力する入力信号はこのボルテージフォ
ロワー回路２８によシ忠実Ｋ 、（入力原波形のまま）
その端子１４に伝えられる。このとき、入出力間の電圧
誤差（オフセット）が小さいことが非常に重要である。
について説明する。まず、ボルテージフォロワー回路２
８は高入力インピーダンス、低出力インピーダンスを持
つ、いわゆるインピーダンス変換器として動作するので
、入力端子６に入力する入力信号はこのボルテージフォ
ロワー回路２８によシ忠実Ｋ 、（入力原波形のまま）
その端子１４に伝えられる。このとき、入出力間の電圧
誤差（オフセット）が小さいことが非常に重要である。
したがって、サンプリングパルス入力端子２３にサンプ
リングパルスが入力する、いわゆるサンプル期間では８
７’Ｈスイッチ回路２９のトランジスタ２１および２４
のゲートにはこのサンプリングパルスが入力するので、
このトランジスタ２１および２４は導通状態になる。こ
のため、このボルテージフォロワー回路２８の端子１４
に出力されているボルテージフォロワー出力電圧が、こ
の導通状態のトランジスタ２１および２４を介してホー
ルドコンデンサ２６に充電される。次に、サンプリング
入力端子２３にサンプリングパルスが入力しない、いわ
ゆるホールド期間ではＳ／Ｈスイッチ回路２９のトラン
ジスタ２１および２４は遮断状態になる。このため、出
力端子２０にはサンプリングホールドされた出力波形が
得られる。なお、この出力はさらにボルテージフォロワ
ー回路などを通して取シ出すことができる。
リングパルスが入力する、いわゆるサンプル期間では８
７’Ｈスイッチ回路２９のトランジスタ２１および２４
のゲートにはこのサンプリングパルスが入力するので、
このトランジスタ２１および２４は導通状態になる。こ
のため、このボルテージフォロワー回路２８の端子１４
に出力されているボルテージフォロワー出力電圧が、こ
の導通状態のトランジスタ２１および２４を介してホー
ルドコンデンサ２６に充電される。次に、サンプリング
入力端子２３にサンプリングパルスが入力しない、いわ
ゆるホールド期間ではＳ／Ｈスイッチ回路２９のトラン
ジスタ２１および２４は遮断状態になる。このため、出
力端子２０にはサンプリングホールドされた出力波形が
得られる。なお、この出力はさらにボルテージフォロワ
ー回路などを通して取シ出すことができる。
しかしながら、従来のサンプルホールド回路はＳ／Ｈス
イッチ回路をトランジスタ２１および２４で構成してい
るため、トランジスタの導通時飽和抵抗によって端子１
４から出力されるボルテージフォロワー出力電圧と出力
端子２０から出力されるホールドコンデンサ出力電圧と
の間に電圧オフセットが生じる。また、入力端子６にコ
ンデンサの充電電荷が入力するような場合には、ホール
ド期間が非常に長いと、トランジスタ１１の入力電流に
よって電荷が放電される。また、ホールド期間でもボル
テージフォロワー回路２８が動作しているので、入力端
子６の入力抵抗を高くすることができないなどの欠点が
あった。なお、入力電流を小さくするために、入力トラ
ンジスタをダーリントン接続することも考えられるが、
ボルテージフォロワーの周波数特性等回路的な制約があ
って限度がある。
イッチ回路をトランジスタ２１および２４で構成してい
るため、トランジスタの導通時飽和抵抗によって端子１
４から出力されるボルテージフォロワー出力電圧と出力
端子２０から出力されるホールドコンデンサ出力電圧と
の間に電圧オフセットが生じる。また、入力端子６にコ
ンデンサの充電電荷が入力するような場合には、ホール
ド期間が非常に長いと、トランジスタ１１の入力電流に
よって電荷が放電される。また、ホールド期間でもボル
テージフォロワー回路２８が動作しているので、入力端
子６の入力抵抗を高くすることができないなどの欠点が
あった。なお、入力電流を小さくするために、入力トラ
ンジスタをダーリントン接続することも考えられるが、
ボルテージフォロワーの周波数特性等回路的な制約があ
って限度がある。
したがってこの発明の目的は、ホールド期間中ボルテー
ジフォロワー回路の入力電流を零にすることができ、電
圧オフセットをなくすことができ、しかも出力ダイナミ
ックレンジを損うことなく、低電源電圧で動作すること
ができるサンプルホールド回路を提供するものでおる。
ジフォロワー回路の入力電流を零にすることができ、電
圧オフセットをなくすことができ、しかも出力ダイナミ
ックレンジを損うことなく、低電源電圧で動作すること
ができるサンプルホールド回路を提供するものでおる。
このような目的を達成するため、この発明は、ボルテー
ジフォロワー回路の出力をサンプリングパルスによシホ
ールドするサンプルホールド回路において、ボルテージ
フォロワー回路のバイアス定電流源を差動構成ＫＬ、サ
ンプリングパルスによって、この差動構成のバイアス定
電流源をスイッチし、ボルテージフォロワー回路を動作
拳不動作に切換えるものであシ、以下実施例を用いて詳
細に説明する。
ジフォロワー回路の出力をサンプリングパルスによシホ
ールドするサンプルホールド回路において、ボルテージ
フォロワー回路のバイアス定電流源を差動構成ＫＬ、サ
ンプリングパルスによって、この差動構成のバイアス定
電流源をスイッチし、ボルテージフォロワー回路を動作
拳不動作に切換えるものであシ、以下実施例を用いて詳
細に説明する。
第２図はこの発明に係るサンプルホールド回路の一実施
例を示す回路図である。同図において、３０は抵抗３１
ａおよび３１ｂ、ダイオード３２から構成され、サンプ
ル期間すなわち入力端子３０ａにサンプリングパルスが
入力する間、出力端子３０ｂからバイアス電圧を出力す
るスイッチ用バイアス回路、３３はコレクタがノード１
０に接続され、ベースがスイッチ用バイアス回路３０の
出力端子３０ｂに接続され、エミッタが抵抗１６の一端
に接続されたトランジスタ、３４はコレクタが電源電圧
端子１に接続され、ベースがスイッチ用バイアス回路３
０の出力端子３０ｂに接続され、エミッタが抵抗１Ｂの
一端に接続されたトランジスタ、３５はアノードがノー
ド１０に接続され、カソードがトランジスタ１３のコレ
クタに接続されたダイオードであシ、ホールド期間にホ
ールドコンデンサ２６の電荷がトランジスタ１３のベー
ス・コレクタ間を通して放電するのを阻止する役割をす
る。
例を示す回路図である。同図において、３０は抵抗３１
ａおよび３１ｂ、ダイオード３２から構成され、サンプ
ル期間すなわち入力端子３０ａにサンプリングパルスが
入力する間、出力端子３０ｂからバイアス電圧を出力す
るスイッチ用バイアス回路、３３はコレクタがノード１
０に接続され、ベースがスイッチ用バイアス回路３０の
出力端子３０ｂに接続され、エミッタが抵抗１６の一端
に接続されたトランジスタ、３４はコレクタが電源電圧
端子１に接続され、ベースがスイッチ用バイアス回路３
０の出力端子３０ｂに接続され、エミッタが抵抗１Ｂの
一端に接続されたトランジスタ、３５はアノードがノー
ド１０に接続され、カソードがトランジスタ１３のコレ
クタに接続されたダイオードであシ、ホールド期間にホ
ールドコンデンサ２６の電荷がトランジスタ１３のベー
ス・コレクタ間を通して放電するのを阻止する役割をす
る。
なお、３６は上記ダイオード７および３５．） ’ラン
ジスタ９，１１，１３，１５．１？、１９．３３および
３４．抵抗１６および１８から構成され、端子１４から
ボルテージフォロワー出力電圧を出力するボルテージフ
ォロワー回路である。また、トランジスタ１５および３
３．トランジスタ１７および３４が差動構成となシ、バ
イアス定電流源と８／Ｈスイッチ回路をかねることがで
きる。また、上記スイッチ用バイアス回路３Ｇの出力端
子３０ｂから出力するバイアス電圧はトランジスタ１５
および１７のベース電圧よｊｌ） ０．３ Ｖ程度高く
すれば上記ボルテージフォロワー回路３６は差動スイッ
チとして動作する。また、トランジスタ３３のコレクタ
がトランジスタ１９のベースに接続されているのはサン
プル期間から、ホールド期間に移るときに、トランジス
タ１９のベースｅエミッタ間容量によって出力にスパイ
クが発生するのを防ぐためである。すなわち、トランジ
スタ１９０ベース電位を強制的に下げて、スイッチング
速度を向上させている。この場合、トランジスタ３３の
コレクタをトランジスタ１９のベースに接続したが、ト
ランジスタ３４のコレクタをトランジスタ１９のベース
に接続してもよいことはもちろんである。
ジスタ９，１１，１３，１５．１？、１９．３３および
３４．抵抗１６および１８から構成され、端子１４から
ボルテージフォロワー出力電圧を出力するボルテージフ
ォロワー回路である。また、トランジスタ１５および３
３．トランジスタ１７および３４が差動構成となシ、バ
イアス定電流源と８／Ｈスイッチ回路をかねることがで
きる。また、上記スイッチ用バイアス回路３Ｇの出力端
子３０ｂから出力するバイアス電圧はトランジスタ１５
および１７のベース電圧よｊｌ） ０．３ Ｖ程度高く
すれば上記ボルテージフォロワー回路３６は差動スイッ
チとして動作する。また、トランジスタ３３のコレクタ
がトランジスタ１９のベースに接続されているのはサン
プル期間から、ホールド期間に移るときに、トランジス
タ１９のベースｅエミッタ間容量によって出力にスパイ
クが発生するのを防ぐためである。すなわち、トランジ
スタ１９０ベース電位を強制的に下げて、スイッチング
速度を向上させている。この場合、トランジスタ３３の
コレクタをトランジスタ１９のベースに接続したが、ト
ランジスタ３４のコレクタをトランジスタ１９のベース
に接続してもよいことはもちろんである。
次に、上記構成によるサンプルホールド回路の動作につ
いて説明する。まず、サンプリングパルス入力端子２３
にサンプリングパルスが入力するいわゆるサンプル期間
では、スイッチ用バイアス回路３０の出力端子３０ｂか
ら低レベルの電圧が出力される。このため、ボルテージ
フォロワー回路３Ｂのトランジスタ３３および３４のゲ
ートに低レベルの電圧が印加するため、このトランジス
タ３３および３４が遮断状態になる。このため、ボルテ
ージフォロワー回路３６は第１図に示すボルテージフォ
ロワー回路２８と全く同じ動作する。
いて説明する。まず、サンプリングパルス入力端子２３
にサンプリングパルスが入力するいわゆるサンプル期間
では、スイッチ用バイアス回路３０の出力端子３０ｂか
ら低レベルの電圧が出力される。このため、ボルテージ
フォロワー回路３Ｂのトランジスタ３３および３４のゲ
ートに低レベルの電圧が印加するため、このトランジス
タ３３および３４が遮断状態になる。このため、ボルテ
ージフォロワー回路３６は第１図に示すボルテージフォ
ロワー回路２８と全く同じ動作する。
したがって、このボルテージフォロワー回路３６の端子
１４には入力端子６に入力する入力信号が忠実に再生さ
れたボルテージフォロワー出力電圧が出力される。した
がって、ホールドコンデンサ２６にもこのボルテージフ
ォロワー出力電圧が充電される。次に、サンプリングパ
ルス入力端子２３にサンプリングパルスが入力しない期
間、いわゆるホールド期間（サンプリングパルス入力端
子２３には高レベルの電圧が入力する期間）ではスイッ
チ用バイアス回路３０の出力端子３０ｂから高レベルの
電圧を出力する。このため、ボルテージフォロワー回路
３６のトランジスタ３３および３４のゲートには高レベ
ルの電圧が印加するため、このトランジスタ３３および
３４が導通状態になる。
１４には入力端子６に入力する入力信号が忠実に再生さ
れたボルテージフォロワー出力電圧が出力される。した
がって、ホールドコンデンサ２６にもこのボルテージフ
ォロワー出力電圧が充電される。次に、サンプリングパ
ルス入力端子２３にサンプリングパルスが入力しない期
間、いわゆるホールド期間（サンプリングパルス入力端
子２３には高レベルの電圧が入力する期間）ではスイッ
チ用バイアス回路３０の出力端子３０ｂから高レベルの
電圧を出力する。このため、ボルテージフォロワー回路
３６のトランジスタ３３および３４のゲートには高レベ
ルの電圧が印加するため、このトランジスタ３３および
３４が導通状態になる。
このため、差動対を構成するトランジスタ１５および１
７はそれぞれ遮断状態になる。同様に、上記トランジス
タ３３が導通状態になると、トランジスタ１９のベース
電位も下がシ、このトランジスタ１９も遮断状態になる
。したがって、ホールドコンデンサ２６は充電および放
電のパルスがガくなシ、サンプル期間の電荷を保持する
ことができる。そして、上記したように、トランジスタ
１５が遮断状態になると、トランジスタ１１も遮断状態
になる。このため、入力端子６からの入力電流を完全に
零にすることができる。このことは、入力端子６０入力
信号がコンデンサ充電電圧であシ、ホールド期間に放電
されては困るような高入力インピーダンスを要求される
回路に最適である。このように、入出力間の電圧オフセ
ットはボルテージフォロワー回路のみによって決まるた
め、非常に小さくできる。
７はそれぞれ遮断状態になる。同様に、上記トランジス
タ３３が導通状態になると、トランジスタ１９のベース
電位も下がシ、このトランジスタ１９も遮断状態になる
。したがって、ホールドコンデンサ２６は充電および放
電のパルスがガくなシ、サンプル期間の電荷を保持する
ことができる。そして、上記したように、トランジスタ
１５が遮断状態になると、トランジスタ１１も遮断状態
になる。このため、入力端子６からの入力電流を完全に
零にすることができる。このことは、入力端子６０入力
信号がコンデンサ充電電圧であシ、ホールド期間に放電
されては困るような高入力インピーダンスを要求される
回路に最適である。このように、入出力間の電圧オフセ
ットはボルテージフォロワー回路のみによって決まるた
め、非常に小さくできる。
なお、以上の実施例回路によって、ホールド期間の回路
電流も規定でき、さらにバイアス回路と同じ構成である
ため、差動スイッチとしての温度補償も同時に行なうこ
とができる。ただし、トランジスタ３３および３４のベ
ース電圧が十分高く設定できるような（トランジスタ１
５および１７に対し、温度補償を含めて）使用条件の場
合は省略しても同等の効果が得られる。また、トランジ
スタ３３のコレクタ電位が下がシ過ぎないようにクラン
プ回路を挿入してもよいことはもちろんである。また、
上記スイッチ用バイアス回路３０を固定のバイアス源と
し、バイアス回路２７に上記サンプリングパルスに逆相
のサンプリングパルスを加えるように構成してもよいこ
とはもちろんでおる。また、上記バイアス回路２７およ
びスイッチ用バイアス回路３０にそれぞれ逆相のサンプ
リングパルスを加えてもよいことはもちろんである。
電流も規定でき、さらにバイアス回路と同じ構成である
ため、差動スイッチとしての温度補償も同時に行なうこ
とができる。ただし、トランジスタ３３および３４のベ
ース電圧が十分高く設定できるような（トランジスタ１
５および１７に対し、温度補償を含めて）使用条件の場
合は省略しても同等の効果が得られる。また、トランジ
スタ３３のコレクタ電位が下がシ過ぎないようにクラン
プ回路を挿入してもよいことはもちろんである。また、
上記スイッチ用バイアス回路３０を固定のバイアス源と
し、バイアス回路２７に上記サンプリングパルスに逆相
のサンプリングパルスを加えるように構成してもよいこ
とはもちろんでおる。また、上記バイアス回路２７およ
びスイッチ用バイアス回路３０にそれぞれ逆相のサンプ
リングパルスを加えてもよいことはもちろんである。
出力段はトランジスタ１９と定電流源を構成するトラン
ジスタ１７間に差動スイッチを設ける構成でも実現でき
るが、出力ダイナミックレンジを損なうことになシ、回
路の動作電圧も低くできない。本実施例ではバイアス源
をスイッチとして使用することで、このような問題は解
決できる。
ジスタ１７間に差動スイッチを設ける構成でも実現でき
るが、出力ダイナミックレンジを損なうことになシ、回
路の動作電圧も低くできない。本実施例ではバイアス源
をスイッチとして使用することで、このような問題は解
決できる。
以上詳細に説明したように、この発明に係るサンプルホ
ールド回路によればボルテージフォロワー回路そのもの
をスイッチする回路としたので、ホールド期間中、ボル
テージフォロワーの入力電流を零にでき、電圧オフセッ
トを零にすることができる。しかもボルテージフォロワ
ーのバイアス定電流源を差動構成のスイッチにしたため
、出力ダイナミックレンジを損うことなく、低電源電圧
でも作動させることができるなどの効果がある。
ールド回路によればボルテージフォロワー回路そのもの
をスイッチする回路としたので、ホールド期間中、ボル
テージフォロワーの入力電流を零にでき、電圧オフセッ
トを零にすることができる。しかもボルテージフォロワ
ーのバイアス定電流源を差動構成のスイッチにしたため
、出力ダイナミックレンジを損うことなく、低電源電圧
でも作動させることができるなどの効果がある。
第１図は従来のサンプルホールド回路を示す回路図、第
２図はこの発明に係るサンプルホールド回路の一実施例
を示す回路図である。 １・・−・電源電圧端子、２・拳・・抵抗、３・・・・
ノード、４・・・・ダイオード、５・・・・抵抗、６・
・―・入力端子、１・・拳・ダイオード、８・・・・ノ
ード、９・・・・トランジスタ、１０・・−・ノード、
１１・・・・トランジスタ、１２・ｅ・・ノード、１３
・・・・トランジスタ、１４・０・・端子、１５・・・
・トランジスタ、１６・−・・抵抗、１７拳・・・トラ
ンジスタ、１８・・・・抵抗、１９・・・・トランジス
タ、２０・・−・出力端子、２１＠・・・トランジスタ
、２２・・・・抵抗、２３・争・・入力端子、２４−−
・・トランジスタ、２５・・・・抵抗、２６・・・・ホ
ールドコンデンサ、２７・＠０・バイアス回路、２８−
−・番ボルテージフォロワー回路、２９・−・・サンプ
ルホールドスイッチ回路、３０・・・・スイッチ用バイ
アス回路、３１ａおよび３１ｂ−−−−抵抗、３２−−
・・ダイオード、３３ｏ・拳・トランジスタ、３４拳ｅ
＊・トランジスタ、３５・−・・ダイオード、３６・・
・・ボルテージフォロワー回路。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大岩増雄 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５９−１０６８４１号２、発明
の名称 サンプルホールド回路３、補正をする者 代表者片山仁へ部 オードＴ」と補正する。 （２） 同書第４頁第１８行の「ゲート」をＥペース」
と補正する。 （３）同書第７頁第９行の「サンプル期間」を「ホール
ド期間」と補正する。 （４）同書同頁第１０行の「入力する間」を「入力しな
い間」と補正する。 （５）同書第９頁第１４行の「ゲート」を「ペース」と
補正する。 （６）同書第１０頁第１１行の「ゲート」を「ペース」
と補正する。 （７）同書同頁第１８行の「パルス」を「バス」と補正
する。 （８）同書第１１頁第１６行の「場合は」の後に「スイ
ッチ用バイアス回路３０を」を加入する。 （９）同書第１２頁第２行の「パルスに逆相」を「パル
スとして逆相」と補正する。 以上
２図はこの発明に係るサンプルホールド回路の一実施例
を示す回路図である。 １・・−・電源電圧端子、２・拳・・抵抗、３・・・・
ノード、４・・・・ダイオード、５・・・・抵抗、６・
・―・入力端子、１・・拳・ダイオード、８・・・・ノ
ード、９・・・・トランジスタ、１０・・−・ノード、
１１・・・・トランジスタ、１２・ｅ・・ノード、１３
・・・・トランジスタ、１４・０・・端子、１５・・・
・トランジスタ、１６・−・・抵抗、１７拳・・・トラ
ンジスタ、１８・・・・抵抗、１９・・・・トランジス
タ、２０・・−・出力端子、２１＠・・・トランジスタ
、２２・・・・抵抗、２３・争・・入力端子、２４−−
・・トランジスタ、２５・・・・抵抗、２６・・・・ホ
ールドコンデンサ、２７・＠０・バイアス回路、２８−
−・番ボルテージフォロワー回路、２９・−・・サンプ
ルホールドスイッチ回路、３０・・・・スイッチ用バイ
アス回路、３１ａおよび３１ｂ−−−−抵抗、３２−−
・・ダイオード、３３ｏ・拳・トランジスタ、３４拳ｅ
＊・トランジスタ、３５・−・・ダイオード、３６・・
・・ボルテージフォロワー回路。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大岩増雄 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５９−１０６８４１号２、発明
の名称 サンプルホールド回路３、補正をする者 代表者片山仁へ部 オードＴ」と補正する。 （２） 同書第４頁第１８行の「ゲート」をＥペース」
と補正する。 （３）同書第７頁第９行の「サンプル期間」を「ホール
ド期間」と補正する。 （４）同書同頁第１０行の「入力する間」を「入力しな
い間」と補正する。 （５）同書第９頁第１４行の「ゲート」を「ペース」と
補正する。 （６）同書第１０頁第１１行の「ゲート」を「ペース」
と補正する。 （７）同書同頁第１８行の「パルス」を「バス」と補正
する。 （８）同書第１１頁第１６行の「場合は」の後に「スイ
ッチ用バイアス回路３０を」を加入する。 （９）同書第１２頁第２行の「パルスに逆相」を「パル
スとして逆相」と補正する。 以上
Claims (1)
- ボルテージフォロワー回路の出力をサンプリングパルス
によシホールドするサンプルホールド回路において、ボ
ルテージフォロワー回路のバイアス定電流源を差動構成
にし、サンプリングパルスによってこの差動構成のバイ
アス定電流源をスイッチし、ボルテージフォロワー回路
を動作、不動作に切換えることを特徴とするサンプルホ
ールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106841A JPS60251600A (ja) | 1984-05-25 | 1984-05-25 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106841A JPS60251600A (ja) | 1984-05-25 | 1984-05-25 | サンプルホ−ルド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60251600A true JPS60251600A (ja) | 1985-12-12 |
Family
ID=14443902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106841A Pending JPS60251600A (ja) | 1984-05-25 | 1984-05-25 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251600A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0319677A2 (de) * | 1987-12-11 | 1989-06-14 | Siemens Aktiengesellschaft | Abtast- und Halteschaltung für Fernmeldeanlagen |
| FR2642213A1 (fr) * | 1989-01-24 | 1990-07-27 | Thomson Composants Militaires | Echantillon-bloqueur precis et rapide |
| FR2672748A1 (fr) * | 1991-12-10 | 1992-08-14 | Burr Brown Corp | Amplificateur operationnel de suivi et de maintien. |
-
1984
- 1984-05-25 JP JP59106841A patent/JPS60251600A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0319677A2 (de) * | 1987-12-11 | 1989-06-14 | Siemens Aktiengesellschaft | Abtast- und Halteschaltung für Fernmeldeanlagen |
| FR2642213A1 (fr) * | 1989-01-24 | 1990-07-27 | Thomson Composants Militaires | Echantillon-bloqueur precis et rapide |
| WO1990009023A1 (fr) * | 1989-01-24 | 1990-08-09 | Thomson Composants Militaires Et Spatiaux | Echantillonneur-bloqueur precis et rapide |
| FR2672748A1 (fr) * | 1991-12-10 | 1992-08-14 | Burr Brown Corp | Amplificateur operationnel de suivi et de maintien. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| JP2685050B2 (ja) | コンパレータ回路 | |
| JPS6276099A (ja) | サンプル・アンド・ホ−ルド回路 | |
| JPH05196659A (ja) | チョッパ型比較器 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JPH0381323B2 (ja) | ||
| EP0144759B1 (en) | Sample and hold circuit | |
| US4559457A (en) | Sampling circuit | |
| JP3396580B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP3005730B2 (ja) | 論理和回路 | |
| JPH0419880Y2 (ja) | ||
| JP2797382B2 (ja) | 多チャンネルサンプルホールド回路 | |
| JP3922737B2 (ja) | サンプルアンドホールド回路 | |
| JP2557860B2 (ja) | サンプルホ−ルド回路 | |
| JP3073619B2 (ja) | サンプルホールド回路 | |
| JPS6327114A (ja) | スイツチ制御回路 | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JPH039200Y2 (ja) | ||
| JPH02128523A (ja) | オフセット補正回路 | |
| JPH08139574A (ja) | 鋸歯状波信号発生回路 | |
| JPS5835200U (ja) | サンプリング・ホ−ルド回路 | |
| JPH07297658A (ja) | レベル検出回路 | |
| JPH0554688A (ja) | サンプルホールド回路 |