JPS5835200U - サンプリング・ホ−ルド回路 - Google Patents
サンプリング・ホ−ルド回路Info
- Publication number
- JPS5835200U JPS5835200U JP12863481U JP12863481U JPS5835200U JP S5835200 U JPS5835200 U JP S5835200U JP 12863481 U JP12863481 U JP 12863481U JP 12863481 U JP12863481 U JP 12863481U JP S5835200 U JPS5835200 U JP S5835200U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- field effect
- output electrode
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案に係るサンプリング・ホールド回路の一
例の構成及び使用例を示す回路接続図、第２図は本考案
に係るサンプリング・ホールド回路の動作説明に用いら
れる波形図である。 図中、２は信号入力端、３〜７はＭＯＳ −ＦＥＴ。 ８は信号出力端、９はサンプリング・パルス入力端、１
０はホールド・コンデンサ、１２はＣＯＤ遅延素子であ
る。
例の構成及び使用例を示す回路接続図、第２図は本考案
に係るサンプリング・ホールド回路の動作説明に用いら
れる波形図である。 図中、２は信号入力端、３〜７はＭＯＳ −ＦＥＴ。 ８は信号出力端、９はサンプリング・パルス入力端、１
０はホールド・コンデンサ、１２はＣＯＤ遅延素子であ
る。
Claims (1)
- バッファ部を構成する第一の絶縁ゲート形電界効果トラ
ンジスタのゲートに信号入力端が接続されるとともに、
その出力電極がスイッチング部を構成する第二の絶縁ゲ
ート形電界効果トランジスタの入力電極−出力電極通路
を介して、出力部を構成する第三の絶縁ゲート形電界効
果トランジスタのゲートに接続され、上記第二のトラン
ジスタのゲートにサンプリング・パルス入力端が接続さ
れるとともにその出力電極には実質的にホールド・コン
デンサが接続され、上記第三のトランジスタの出力電極
に信号出力端が接続され、上記第−及び第三のトランジ
スタの出力電極に、バイアス電圧供給用の第四及び第五
の絶縁ゲート形電界効果トランジスタが、各々のゲート
を共通接続して、夫々、接続され、上記第一、第三、第
四及び第五のトランジスタがエンハンスメント形とされ
、゛かつ、上記第二のトランジスタがディプリーション
形とされて成るサンプリング・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12863481U JPS5835200U (ja) | 1981-08-29 | 1981-08-29 | サンプリング・ホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12863481U JPS5835200U (ja) | 1981-08-29 | 1981-08-29 | サンプリング・ホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835200U true JPS5835200U (ja) | 1983-03-07 |
| JPS6125120Y2 JPS6125120Y2 (ja) | 1986-07-28 |
Family
ID=29922322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12863481U Granted JPS5835200U (ja) | 1981-08-29 | 1981-08-29 | サンプリング・ホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835200U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63186393U (ja) * | 1987-05-25 | 1988-11-30 | ||
| JPS63186392U (ja) * | 1987-05-25 | 1988-11-30 |
-
1981
- 1981-08-29 JP JP12863481U patent/JPS5835200U/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63186393U (ja) * | 1987-05-25 | 1988-11-30 | ||
| JPS63186392U (ja) * | 1987-05-25 | 1988-11-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6125120Y2 (ja) | 1986-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5948142U (ja) | ヒステリシス特性を有するモス入力バツフア回路 | |
| JPS5996937U (ja) | シユミツト・トリガ回路 | |
| JPS5835200U (ja) | サンプリング・ホ−ルド回路 | |
| JPS60174333U (ja) | アナログスイツチ | |
| JPS6055129U (ja) | 出力回路 | |
| JPS5893014U (ja) | コンプリメンタリ出力回路 | |
| JPS5942051U (ja) | 集積回路 | |
| JPS58109336U (ja) | パルス発振装置 | |
| JPS59161714U (ja) | 電子式時計用回路 | |
| JPS59129210U (ja) | トランジスタ回路 | |
| JPS6135436U (ja) | 集積回路 | |
| JPS5826224U (ja) | 可変インピ−ダンス回路 | |
| JPS59143129U (ja) | 論理回路 | |
| JPS61168764U (ja) | ||
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS6258178B2 (ja) | ||
| JPS58127756U (ja) | 映像信号階調補正回路 | |
| JPS5914419U (ja) | 選局回路 | |
| JPS59144914U (ja) | インピ−ダンス変換回路 | |
| JPS58132410U (ja) | リアイコライザ回路 | |
| JPS6050520U (ja) | 高電圧出力増幅器 | |
| JPS5837239U (ja) | 負極性デイジタル信号から正極性デイジタル信号への変換回路 | |
| JPS5897800U (ja) | メモリ装置 | |
| JPS5899910U (ja) | ミユ−テイング回路 | |
| JPS5996905U (ja) | Ｃ−ｍｏｓ回路 |