JPS5948142U - ヒステリシス特性を有するモス入力バツフア回路 - Google Patents

ヒステリシス特性を有するモス入力バツフア回路

Info

Publication number
JPS5948142U
JPS5948142U JP1983121780U JP12178083U JPS5948142U JP S5948142 U JPS5948142 U JP S5948142U JP 1983121780 U JP1983121780 U JP 1983121780U JP 12178083 U JP12178083 U JP 12178083U JP S5948142 U JPS5948142 U JP S5948142U
Authority
JP
Japan
Prior art keywords
electrode coupled
mode field
field effect
effect transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1983121780U
Other languages
English (en)
Other versions
JPH0224282Y2 (ja
Inventor
ヘインズ・バ−ナ−ド・メダ−
ジ−ン・ア−ノルド・シリバ−
Original Assignee
モトロ−ラ・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトロ−ラ・インコ−ポレ−テツド filed Critical モトロ−ラ・インコ−ポレ−テツド
Publication of JPS5948142U publication Critical patent/JPS5948142U/ja
Application granted granted Critical
Publication of JPH0224282Y2 publication Critical patent/JPH0224282Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は、本考案の好ましい実施例の概略図を示す。第
２図は、第１図の回路の切換特性を図示した曲線を示す
。第３図は、ＭＯ３ＬＳＩ半導体ダイにおける第１図の
入力バッファ回路の応用を図示するダイヤグラムである
。

Claims (1)

    【実用新案登録請求の範囲】
  1. ゲート電極を入力に結合させ、ドレイン電極を出力に結
    合させ、ソース電極を第１ノードに結−合させた第１エ
    ンハンスメントモード電界トランジスタ、ドレイン電極
    を第１ノードに結合させ、ソース電極を第１電圧導体に
    結合させ、ゲート電極を第２電圧導体に結合させ、電圧
    が第２電圧導体に接続された時に電圧による変化に追随
    する負荷として機能する第１デプレツシヨンモード電界
    効果トランジスタ、ソース電極を第１ノードに結合させ
    、ドレイン電極を第２電圧導体に結合させ、ゲート電極
    を出力に結合させ、出力と第１７−ドとの間に電圧オフ
    セットを有しない抵抗特性を与える第２デプレツシヨン
    モード電界効果トランジスタ、ソース電極及びゲート電
    極の両者を出力とドレイン電極に結合させた第３デプレ
    ツシヨンモード電界効果トランジスタ、ドレイン電極及
    びゲ　　−−ト電極の両者を第２電圧導体に結合させ、
    ツース電極を第３デプレツシヨンモード電界効果トラン
    ジスタのドレイン電極に結合させ、第１エンハンスメン
    トモードトランジスタに関連した温度変化を補償する第
    ２エンハンスメントモード電界効果トランジスタ、を具
    備する１人力、１出力を有する入力バッファ回路。
JP1983121780U 1976-11-12 1983-08-04 ヒステリシス特性を有するモス入力バツフア回路 Granted JPS5948142U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US741446 1976-11-12
US05/741,446 US4071784A (en) 1976-11-12 1976-11-12 MOS input buffer with hysteresis

Publications (2)

Publication Number Publication Date
JPS5948142U true JPS5948142U (ja) 1984-03-30
JPH0224282Y2 JPH0224282Y2 (ja) 1990-07-03

Family

ID=24980746

Family Applications (2)

Application Number Title Priority Date Filing Date
JP12917577A Pending JPS5361958A (en) 1976-11-12 1977-10-27 Mos input buffer circuit having hysteresis characteristics
JP1983121780U Granted JPS5948142U (ja) 1976-11-12 1983-08-04 ヒステリシス特性を有するモス入力バツフア回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP12917577A Pending JPS5361958A (en) 1976-11-12 1977-10-27 Mos input buffer circuit having hysteresis characteristics

Country Status (3)

Country Link
US (1) US4071784A (ja)
JP (2) JPS5361958A (ja)
DE (1) DE2749051A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297596A (en) * 1979-05-01 1981-10-27 Motorola, Inc. Schmitt trigger
JPS5783930A (en) * 1980-11-12 1982-05-26 Fujitsu Ltd Buffer circuit
JPS57183119A (en) * 1981-05-02 1982-11-11 Sanyo Electric Co Ltd Schmitt circuit
US4439691A (en) * 1981-12-23 1984-03-27 Bell Telephone Laboratories, Incorporated Non-inverting shift register stage in MOS technology
US4456841A (en) * 1982-02-05 1984-06-26 International Business Machines Corporation Field effect level sensitive circuit
JPS58137331A (ja) * 1982-02-10 1983-08-15 Nec Corp インバ−タ回路
JPS5936405A (ja) * 1982-08-23 1984-02-28 Mitsubishi Electric Corp 入力増幅回路
DE3318564A1 (de) * 1983-05-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale mos-halbleiterschaltung
DE3323446A1 (de) * 1983-06-29 1985-01-10 Siemens AG, 1000 Berlin und 8000 München Eingangssignalpegelwandler fuer eine mos-digitalschaltung
JPS60224329A (ja) * 1984-04-20 1985-11-08 Sharp Corp Ｍｏｓ集積回路素子の入力回路
JP2751422B2 (ja) * 1988-06-27 1998-05-18 日本電気株式会社 半導体装置
US7512019B2 (en) * 2005-11-02 2009-03-31 Micron Technology, Inc. High speed digital signal input buffer and method using pulsed positive feedback
US7420394B2 (en) 2006-11-17 2008-09-02 Freescale Semiconductor, Inc. Latching input buffer circuit with variable hysteresis
CN106505990B (zh) 2015-09-08 2021-12-03 恩智浦美国有限公司 具有可选滞后和速度的输入缓冲器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775693A (en) * 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
DE2252130C2 (de) * 1972-10-24 1978-06-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schmitt-Trigger-Schaltung aus Isolierschicht-Feldeffekttransistoren
JPS551576B2 (ja) * 1973-07-09 1980-01-16
US4023122A (en) * 1975-01-28 1977-05-10 Nippon Electric Company, Ltd. Signal generating circuit
JPS5626180B2 (ja) * 1975-01-28 1981-06-17
JPS5187951A (ja) * 1975-01-31 1976-07-31 Nippon Telegraph & Telephone Denkaikokatoranjisutaomochiita kokandosuitsuchingukairo

Also Published As

Publication number Publication date
JPS5361958A (en) 1978-06-02
US4071784A (en) 1978-01-31
JPH0224282Y2 (ja) 1990-07-03
DE2749051A1 (de) 1978-05-24

Similar Documents

Publication Publication Date Title
JPS5948142U (ja) ヒステリシス特性を有するモス入力バツフア回路
JPS58103153U (ja) ２進論理信号を反転するための集積回路
JPS5996937U (ja) シユミツト・トリガ回路
JPS6019237U (ja) 電圧クランプ回路
JPS5811258U (ja) 集積回路
JPS5992910U (ja) 定電流回路
JPS5893014U (ja) コンプリメンタリ出力回路
JPS5835200U (ja) サンプリング・ホ−ルド回路
JPS5984933U (ja) レベル・シフト回路
JPS59144914U (ja) インピ−ダンス変換回路
JPS6072037U (ja) シユミツト回路
JPS5942646U (ja) 入力回路
JPS5980950U (ja) リレ−接点保護回路
JPS59129210U (ja) トランジスタ回路
JPS61335U (ja) Ｍｏｓインバ−タ回路
JPS6126329U (ja) Ｃｍｏｓドライバの貫通電流低減回路
JPS618316U (ja) 定電流出力回路
JPS5850528U (ja) 差動型コンパレ−タ
JPS5844613U (ja) 基準電流源回路
JPS5929817U (ja) Ａｇｃ回路
JPS6178437U (ja)
JPH0165530U (ja)
JPS59111334U (ja) インバ−タ回路
JPS58165800U (ja) Ｅｐｒｏｍ書込み回路
JPS5826224U (ja) 可変インピ−ダンス回路