JPS5850528U - 差動型コンパレ−タ - Google Patents

差動型コンパレ−タ

Info

Publication number
JPS5850528U
JPS5850528U JP14517381U JP14517381U JPS5850528U JP S5850528 U JPS5850528 U JP S5850528U JP 14517381 U JP14517381 U JP 14517381U JP 14517381 U JP14517381 U JP 14517381U JP S5850528 U JPS5850528 U JP S5850528U
Authority
JP
Japan
Prior art keywords
channel
transistor
fet
differential comparator
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14517381U
Other languages
English (en)
Inventor
真崎　幹夫
利根川　昇
Original Assignee
リコーエレメックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リコーエレメックス株式会社 filed Critical リコーエレメックス株式会社
Priority to JP14517381U priority Critical patent/JPS5850528U/ja
Publication of JPS5850528U publication Critical patent/JPS5850528U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来の差動型コンパレータの一実施例回路構成
、第２図は本考案に係る差動型コンパレータの一実施例
回路構成、第３図は電源電圧と閾　　′値との実験結果
にもとすく特性曲線を示している。 ９・・・・・・第１のＰチャネルＭＯ３−ＦＥＴ　トラ
ンジスタ、１０・・・・・・第２のＰチャネルＭＯ３−
ＦＥＴ　トランジスタ、１１・・・・・・第１のＮチャ
ネルＭＯ３−ＦＥＴ）ランジスタ、１２・・・・・・第
２のＮチャネルＭＯ３−ＦＥ↑トランジスタ、１３・・
・・・・電源。

Claims (1)

    【実用新案登録請求の範囲】
  1. その特性を同一に選定した第１及び第２のＰチャンネル
    ＭＯ３−ＦＥＴ）ランジスタの各ソースを電源側に接続
    し、そのゲートと電源側とを各入力端子としている該第
    １及び第２のＰチャンネルＭＯ３−ＦＥＴ　トランジス
    タと接地側との間に、その特性を同一に選定した第１及
    び第２のＮチャネルＭＯ３−ＦＥＴ）ランジスタをそれ
    ぞれドレインを共通にした上で接続し、かつ第１のＮチ
    ャネルＭＯ３−ＦＥＴ）ランジスタのゲートを自己のド
    レインに接続すると共に第２のＮチャネルＭＯ３−ＦＥ
    Ｔ）ランジスタのゲートに接続してなる差動型コンパレ
    ータ。
JP14517381U 1981-09-30 1981-09-30 差動型コンパレ−タ Pending JPS5850528U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14517381U JPS5850528U (ja) 1981-09-30 1981-09-30 差動型コンパレ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14517381U JPS5850528U (ja) 1981-09-30 1981-09-30 差動型コンパレ−タ

Publications (1)

Publication Number Publication Date
JPS5850528U true JPS5850528U (ja) 1983-04-05

Family

ID=29938115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14517381U Pending JPS5850528U (ja) 1981-09-30 1981-09-30 差動型コンパレ−タ

Country Status (1)

Country Link
JP (1) JPS5850528U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53149747A (en) * 1977-06-01 1978-12-27 Seiko Instr & Electronics Ltd Voltage comparator circuit
JPS5641587A (en) * 1979-09-13 1981-04-18 Toshiba Corp Cmos sense amplifying circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53149747A (en) * 1977-06-01 1978-12-27 Seiko Instr & Electronics Ltd Voltage comparator circuit
JPS5641587A (en) * 1979-09-13 1981-04-18 Toshiba Corp Cmos sense amplifying circuit

Similar Documents

Publication Publication Date Title
JPS59189345U (ja) 相補型ｍｏｓインバ−タ装置
JPS58103153U (ja) ２進論理信号を反転するための集積回路
JPS5948142U (ja) ヒステリシス特性を有するモス入力バツフア回路
JPS5996937U (ja) シユミツト・トリガ回路
JPS6181229U (ja)
JPS5850528U (ja) 差動型コンパレ−タ
JPS6019237U (ja) 電圧クランプ回路
JPS5992910U (ja) 定電流回路
JPS5984933U (ja) レベル・シフト回路
JPS6126329U (ja) Ｃｍｏｓドライバの貫通電流低減回路
JPS5844613U (ja) 基準電流源回路
JPS5826224U (ja) 可変インピ−ダンス回路
JPS55101190A (en) Semiconductor memory device
JPH0165530U (ja)
JPS6178437U (ja)
JPS5835200U (ja) サンプリング・ホ−ルド回路
JPS58194541U (ja) 信号入力回路
JPS5810114U (ja) 集積回路
JPS5942646U (ja) 入力回路
JPH0255739U (ja)
JPS604041U (ja) 出力回路
JPS5984912U (ja) 電圧検出回路
JPS618316U (ja) 定電流出力回路
JPS5848138U (ja) シユミツトトリガ−回路
JPS62194737A (ja) 半導体集積回路