JP2797382B2 - 多チャンネルサンプルホールド回路 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、アナログ信号を複数のチャンネルのうち
１つのチャンネルへ選択的に供給し、所定のタイミング
で前記アナログ信号の電圧を保持するのに用いて好適な
多チャンネルサンプルホールド回路に関する。

「従来の技術」 サンプルホールド海路は、アナログ信号をデジタル信
号に変換する際のA/D変換器の前段などに用いられ、変
動するアナログ信号を定期的にサンプリングして、この
アナログ信号の電圧を所定の時間、保持するように動作
する。また、このサンプルホールド回路には、１つのア
ナログ信号を複数の出力端に出力する多チャンネルサン
プルホールド回路がある。

第３図は、上述した従来の多チャンネルサンプルホー
ルド回路の構成を示す回路図である。この図において、
多チャンネルサンプルホールド回路は、バッファアン
プ，アナログスイッチおよびコンデンサなどから構成さ
れており、これらはコンデンサを除き、集積回路上に形
成されている。また、図示の回路は、供給されたアナロ
グ信号を２つの出力端7a,7bに選択的に供給するよう２
つのチャンネルを有している。

この図において、まず、入力端子１に供給されたアナ
ログ信号は、バッファアンプ２を介して、アナログスイ
ッチ3a,3bのドレインＤに供給される。アナログスイッ
チ3a,3bは、各々のゲートに供給されるサンプル信号S2,
S2がハイレベルになると、ドレインD,ソースＳ間が導通
してオン状態になる。例えば、ここでサンプル信号S1が
ハイレベルになると、アハログスイッチ3aがオン状態に
なる。アナログスイッチ3aがオン状態になると、ドレイ
ンＤに供給されていたアナログ信号がアナログスイッチ
3aのソースＳに接続されているコンデンサC1に供給され
る。このコンデンサC1は、上記アナログ信号の電圧値に
応じて充電される。コンデンサC1の充電電圧は、バッフ
ァアンプ5aを介して出力端子7aに出力される。バッファ
アンプ5aの出力電圧は、サンプル信号S1がハイレベルの
間は、アナログ信号の電圧変化に追従する。

次に、サンプル信号S1がローレベルになると、アナロ
グスイッチ3aがオフ状態になる。したがって、コンデン
サC1は、アナログスイッチ3aがオフ状態になった時点で
のアナログ信号の電圧を保持する。そして、このコンデ
ンサC1の充電電圧は、ホールド期間中、すなわちサンプ
ル信号S1がオフ状態を取り続けている間、ほぼ一定の値
に保たれ、バッファアンプ5aを介して出力端子7aに出力
される。

また、上述同様に他方のチャンネルもアナログスイッ
チ3bに供給されるサンプル信号S2が所定のタイミングで
ハイレベルになると、アナログ信号がコンデンサC2に供
給される。そして、サンプル信号S2が再びローレベルに
なると、その時点でのアナログ信号の電圧がコンデンサ
C2によって保持され、バッファアンプ5bを介して出力端
子7bに出力される。

「発明が解決しようとする課題」 ところで、上述した従来の多チャンネルサンプルホー
ルド回路では、一方のチャンネルのホールド期間中、入
力アナログ信号が他方のチャンネルのアナログスイッチ
に供給されている。このため、当該アナログスイッチの
接合容量を介して容量性のリークが生じ、−60〜−80dB
程度のチャンネル間のクロストークが生じるいう問題が
ある。このような多チャンネルサンプルホールド回路に
おいて、クロストークを減少させるには、アナログスイ
ッチをシリーズに接続する方法が考えられる。しかし、
この方法ではシリーズにしたアナログスイッチの数だけ
当該アナログスイッチのオン抵抗が大きくなる。この場
合、ホールド用のコンデンサの充放電時間は、上記オン
抵抗と当該コンデンサによる時定数によって決まる。こ
のため、オン抵抗が大きくなると、コンデンサの充電電
圧の応答性が悪くなる。したがって、上記オン抵抗を小
さくする必要が生じるため、アナログスイッチの面積を
大きくし、オン抵抗を小さくしなければならない。しか
し、アナログスイッチの面積を大きくすると、半導体上
の集積密度を低下させるという新たな問題を生じる。

この発明は、上述の問題に鑑みてなされたもので、半
導体上の集積密度を低下させることなく、チャンネル間
のクロストークを減少させることができる多チャンネル
サンプルホールド回路を提供することを目的としてい
る。

「課題を解決するための手段」 このような問題点を解決するために、この発明では所
定のサンプル信号が供給されると導通状態になる複数の
第１のアナログスイッチと、前記複数の第１のアナログ
スイッチの一端の各々に入力端が接続された複数の第１
のバッファアンプと、前記複数の第１のバッファアンプ
の出力端の各々に一端が接続され、前記サンプル信号が
供給されると導通状態になる複数の第２のアナログスイ
ッチと、前記複数の第２のアナログスイッチの他端の各
々に一端が接続され、他端が接地される複数のコンデン
サと、前記複数の第２のアナログスイッチと前記複数の
コンデンサとの接続点の各々に入力端が接続された第２
のバッファアンプとを具備し、前記第１のアナログスイ
ッチの各他端を共通接続してアナログ信号を供給し、前
記第２のバッファアンプの出力端から各コンデンサの充
電電圧を出力することを特徴とする。

「作用」 サンプル信号を複数の第１のアナログスイッチおよび
複数の第２のアナログスイッチのいずれかに供給するこ
とによって、所定の両アナログスイッチを導通状態に
し、当該第１のアナログスイッチの一端に供給されたア
ナログ信号の第１のバッファアンプを介してコンデンサ
に供給する。そして、前記コンデンサによって、前記ア
ナログ信号の電圧が充電され、所定のタイミングで保持
される。このコンデンサによって保持された充電電圧
は、第２のバッファアンプを介して出力端に出力され
る。

「実施例」 次に図面を参照してこの発明の実施例について説明す
る。

第１図は本発明の一実施例の構成を示すブロック図で
ある。この図において、多チャネンルサンプルホールド
回路は、従来例と同様に２つのチャネンルを有してい
る。

まず、一方のチャンネルの構成について説明する。第
１図において、アナログ信号が供給される入力端１は、
アナログスイッチ10aのドレインに接続されている。ま
た、アナログスイッチ10aは、ゲートＧにサンプリング
信号S1が供給されると、オン状態になり、ドレインD,ソ
ースＳ間が導通するようになっている。また、アナログ
スイッチ10aは、当該スイッチの面積が小さくなるよう
集積回路上に形成されている。アナログスイッチ10aの
ソースＳは、バッファアンプ2aの入力端に接続されてい
る。また、バッファアンプ2aの入力端には、後述するバ
ッファアンプ5aの出力端、すなわち当該チャンネルの最
終出力端がアナログスイッチ11aのドレインD,ソースＳ
を介して接続されている。これは、バッファアンプ2aが
バイポーラトランジスタによって構成されているため、
アナログスイッチ10aがオフ状態になると、入力バイア
ス電流が供給されなくなり、同バッファアンプ2aの出力
電圧が電源電圧までシフトし、この出力電圧が最終出力
電圧に悪影響を与えるのを防ぐためである。アナログス
イッチ11aのゲートＧには、インバータ12aを介してサン
プル信号S1が供給されるようになっている、バッファア
ンプ2aの出力端はアナログスイッチ3aのドレインＤに接
続されている。このアナログスイッチ3aのゲートＧに
は、サンプル信号S1が供給されるようになっている。ア
ナログスイッチ3aのソースＳはコンデンサC1の一端に接
続されており、このコンデンサC1の他端に接続されてい
る。また、アナログスイッチ3aのソースＳ、すなわちコ
ンデンサC1の一端は、バッファアンプ5aの入力端に接続
されている。このバッファアンプ5aの出力端は、出力端
子7aに接続されている。

また、他方のチャンネルも上述したチャンネル同様に
構成されている。

次に、上記構成によるこの実施例の動作について説明
する。

まず、アナログ信号は入力端１に供給される。入力端
１に供給されたアナログ信号は、アナログスイッチ10a,
10bのドレインＤに供給される。ここで、第２図（ｂ）
に示す時刻t₁において、サンプル信号S1がハイレベルに
なると、アナログスイッチ10aはオン状態になり、ドレ
インD,ソースＳ間が導通する。アナログスイッチ10aが
オン状態になると、当該アナログスイッチ10aに供給さ
れたアナログ信号は、バッファアンプ2aの入力端に供給
される。

この場合、ローレベルのサンプル信号S2が供給されて
いるアナログスイッチ10bは、オフ状態であるため、ア
ナログ信号はバッファアンプ2bへ出力されない。

次に、バッファアンプ2aに供給されたアナログ信号
は、アナログスイッチ3aのドレインＤに供給される。こ
のアナログスイッチ3aのゲートＧには、時刻t₁において
アナログスイッチ10a同様にサンプル信号S1が供給され
ているので、オン状態になっている。したがって、ドレ
インＤに供給されたアナログ信号は、オンデンサC1に供
給されて充電される。コンデンサC1の充電電圧は、サン
プル信号S1が時刻t₁〜時刻t₂に示すハイレベルの間は、
アナログ信号の電圧変化に追従する。そして、この充電
電圧は、バッファアンプ5aに供給される。したがって、
バッファアンプ5aからは、アナログ信号の電圧変化に追
従した電圧が出力される。また、このバッファアンプ5a
の出力は、アナログスイッチ11aに供給される。しか
し、このアナログスイッチ11aのゲートＧには、サンプ
ル信号S1がインバータ12aを介して供給されているた
め、アナログスイッチ11aはオフ状態である。したがっ
て、バッファアンプ5aの出力電圧は、バッファアンプ2a
の入力端には供給されない。

次に、第２図に示す時刻t₂において、サンプル信号S1
がローレベルになると、アナログスイッチ10a,3aはオフ
状態になる。アナログスイッチ10aがオフ状態になる
と、コンデンサC1に供給されていたアナログ信号が遮断
される。したがって、コンデンサC1の充電電圧は、時刻
t₂でのアナログ信号の電圧にホールドされる。この充電
電圧は、ほぼ一定であり、この一定電圧がバッファアン
プ5aを介して、出力端7aに出力される（第２図（ａ）参
照）。また、バッファアンプ5aの出力は、アナログスイ
ッチ11aに供給される。この場合、アナログスイッツ11a
はオン状態であるので、バッファアンプ5aの出力電圧
は、バッファアンプ2aの入力端に供給される。この結
果、バッファアンプ2aに入力バイアス電圧が供給され、
同バッファアンプ2aの出力が安定する。

以上、この実施例では、入力インピーダンスの高いバ
ッファアンプ2a,2bの前段にアナログスイッチ10a,10bを
設けたので、このアナログスイッチ10a,10bのオン抵抗
は、コンデンサC1,C2の充電時間に関係しない。したが
って、これらアナログスイッチ10a,10bのオン抵抗は大
きくてもよい。このため、アナログスイッチ10a,10bの
面積は小さくでき、集積化に都合がよい。また、容量性
のクロストークは、面積が小さいほど小さくなるため、
バッファアンプ10a,10bの前では非常に小さい。この結
果、アナログスイッチ3a,3bの後でのクロストークは−8
0〜−100dB以下に減少する。

なお、バッファアンプ2a,2bにFETまたはMOSタイプの
ものを用いる場合は、入力端が開放されても出力電圧が
電源電圧までシフトすることがないので、第１図に示す
インバータ12a,12bおよびアナログスイッチ11a,11bを設
ける必要はない。

「発明の効果」 以上説明したように、この発明によればアナログスイ
ッチをバッファアンプの前段に設けることによって、同
アナログスイッチのオン抵抗を大きくできる。このた
め、上記アナログスイッチの面積を小さくでき、半導体
上の集積密度を劣化させることなく、チャンネル間のク
ロストークを減少させることができる利点が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、 第２図は本発明の動作を説明するための波形図、 第３図は従来のサンプルホールド回路の構成を示す回路
図である。 １……入力端、2a,2b……バッファアンプ（第１のバッ
ファアンプ）、3a,3b……アナログスイッチ（第２のア
ナログスイッチ）、5a,5b……バッファアンプ（第２の
バッファアンプ）、10a,10b……アナログスイッチ（第
１のアナログスイッチ）、C1,C2……コンデンサ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】所定のサンプル信号が供給されると導通状
   態になる複数の第１のアナログスイッチと、前記複数の
   第１のアナログスイッチの一端の各々に入力端が接続さ
   れた複数の第１のバッファアンプと、前記複数の第１の
   バッファアンプの出力端の各々に一端が接続され、前記
   サンプル信号が供給されると導通状態になる複数の第２
   のアナログスイッチと、前記複数の第２のアナログスイ
   ッチの他端の各々に一端が接続され、他端が接地される
   複数のコンデンサと、前記複数の第２のアナログスイッ
   チと前記複数のコンデンサとの接続点の各々に入力端が
   接続された第２のバッファアンプとを具備し、前記第１
   のアナログスイッチの各他端を共通接続してアナログ信
   号を供給し、前記第２のバッファアンプの出力端から各
   コンデンサの充電電圧を出力することを特徴とする多チ
   ャンネルサンプルホールド回路。