FR2590050A1 - Circuit integrateur de donnees d'echantillonnage, a commutation de capacite - Google Patents

Circuit integrateur de donnees d'echantillonnage, a commutation de capacite Download PDF

Info

Publication number
FR2590050A1
FR2590050A1 FR8615612A FR8615612A FR2590050A1 FR 2590050 A1 FR2590050 A1 FR 2590050A1 FR 8615612 A FR8615612 A FR 8615612A FR 8615612 A FR8615612 A FR 8615612A FR 2590050 A1 FR2590050 A1 FR 2590050A1
Authority
FR
France
Prior art keywords
switches
amplifier
switch
series
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8615612A
Other languages
English (en)
Other versions
FR2590050B1 (fr
Inventor
Alejandro De La Plaza
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of FR2590050A1 publication Critical patent/FR2590050A1/fr
Application granted granted Critical
Publication of FR2590050B1 publication Critical patent/FR2590050B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

L'INVENTION CONCERNE UN CIRCUIT INTEGRATEUR. ELLE SE RAPPORTE A UN CIRCUIT INTEGRATEUR COMPRENANT UN CONDENSATEUR 12 D'ECHANTILLON ET UN CONDENSATEUR 15 D'INTEGRATION, AINSI QU'UN AMPLIFICATEUR 1 A GAIN UNITAIRE ET QUATRE INTERRUPTEURS 4, 5 6, 7. SELON L'INVENTION, UN CIRCUIT SERIE COMPRENANT DEUX INTERRUPTEURS 4, 5 EST MONTE ENTRE UNE SOURCE DE SIGNAUX D'ENTREE 10 ET LA MASSE, ET UN SECOND CIRCUIT SERIE COMPRENANT DEUX INTERRUPTEURS 5, 7 EST PLACE ENTRE LA SORTIE DE L'AMPLIFICATEUR 1 ET SON ENTREE. DE CETTE MANIERE, LA CHARGE D'UNE CAPACITE PARASITE 16 N'A PAS D'EFFET SUR LA TENSION DU SIGNAL DE SORTIE 2. APPLICATION AUX CIRCUITS INTEGRATEURS.

Description

La présente invention concerne de façon générale
un circuit intégrateur de données d'échantillonnage à capa-
cité commutée, et plus précisément un intégrateur à capaci-
té commutée qui met en oeuvre un amplificateur à gain uni-
taire.
Les circuits intégrateurs de données d'échantil-
lonnage à capacité commutée comportent en général un conden-
sateur d'échantillonnage, un condensateur d'intégration, un amplificateur ("circuit tampon") ayant un gain égal à 1, et
quatre interrupteurs sous forme de transistors MOS. Un pre-
mier et un second interrupteur sont commandés par un pre-
mier générateur de signaux de temporisation ou d'horloge, et un troisième et un quatrième interrupteur sont commandés
par un second générateur de signaux de temporisation ou d'hor-
loge, synchronisés sur le premier de manière que leurs si-
gnaux ne se superposent pas. Le premier et le troisième in-
terrupteurs sont montés en série entre une source de signaux d'entrée et la sortie de l'amplificateur, et le second et le quatrième interrupteurs sont montés en série entre la masse et l'entrée positive de l'amplificateur, l'entrée négative
de celui-ci étant reliée à la sortie par un circuit de réac-
tion. Le condensateur d'échantillonnage est monté entre des noeuds du circuit qui sont compris respectivement entre le premier et le troisième interrupteur d'une part et entre le
second et le quatrième interrupteur d'autre part. Le conden-
sateur d'intégration est finalement relié entre l'entrée po-
sitive de l'amplificateur et la masse.
Dans ces intégrateurs, dans une première phase du
fonctionnement dans laquelle le premier générateur de si-
gnaux de temporisation ou d'horloge commande la mise du pre-
mier et du second interrupteur à un état de faible résis-
tance et le second générateur commande la mise du troisième et du quatrième interrupteur à un état de résistance élevée, le condensateur d'échantillonnage se charge à la tension des signaux d'entrée, tandis que le condensateur d'intégration reste chargé constamment à la tension stabilisée de sortie de l'amplificateur obtenue pendant l'activité précédente de
l'intégrateur. Dans la seconde phase suivante de fonctionne-
ment dans laquelle le premier générateur commande la mise
du premier et du second interrupteur à un état de résistan-
ce élevée (isolant ainsi la source des signaux d'entrée du reste du circuit) et le second générateur commande la mise du troisième et du quatrième interrupteur à un état de
faible résistance, toute la charge emmagasinée dans le con-
densateur d'échantillonnage se répartit entre lui-même et le condensateur d'intégration dont la tension de charge, étant donné le gain unitaire de l'amplificateur, se retrouve
à la même valeur à la sortie de l'amplificateur.
Etant donné les caractéristiques de mémorisation du circuit, lors de l'interruption des signaux d'entrée, la
tension à la sortie de l'amplificateur devrait rester cons-
tante. Au contraire, entre chaque noeud du circuit et la mas-
se, il existe, dans toute réalisation physique, une capacité parasite qui, à chaque séquence successive des signaux de temporisation et plus précisément pendant la seconde phase décrite précédemment, a tendance à charger le condensateur d'intégration, avec variation correspondante de la tension de sortie. Ceci constitue une limitation indésirable pour
l'utilisation généralisée de ce type d'intégrateur à capaci-
té commutée.
La présente invention a pour objet la réalisation d'un circuit intégrateur à capacité commutée utilisant un
amplificateur à gain unitaire, présentant une faible sensibi-
lité à la capacité parasite.
L'invention concerne aussi un tel circuit intégra-
teur qui a une faible sensibilité à la capacité parasite et
qui d'autre part n'introduit pas d'erreur dans le fonctionne-
ment de transfert du circuit.
Plus précisément, l'invention concerne un intégra-
teur à capacité commutée, comprenant un condensateur d'échan-
tillonnage, un condensateur d'intégration, un amplificateur
à gain unitaire et quatre interrupteurs qui peuvent être com-
mutés entre un état de faible résistance et un état de résis-
tance élevée, un premier et un second interrupteur étant
commandés par un premier générateur de signaux de synchronisa-
tion et un troisième et un quatrième interrupteur étant com-
mandés par un second générateur de signaux de temporisation,
synchronisé sur le premier de manière que les signaux rela-
tifs de temporisation se succèdent sans se recouvrir, le premier et le troisième interrupteurs étant montés en série et le second et le quatrième interrupteurs étant montés en série, le condensateur d'échantillonnage étant monté entre
des noeuds du circuit disposés entre les interrupteurs mon-
tés en série, et le condensateur d'intégration étant monté entre une entrée de l'amplificateur et la masse, le circuit intégrateur étant caractérisé en ce que la série du premier et du troisième interrupteur est disposée entre une source de signaux d'entrée et la masse, et la série formée par le second et le quatrième interrupteur est disposée entre la
sortie de l'amplificateur et l'entrée de ce même amplifica-
teur.
Grâce à ces caractéristiques du circuit intégra-
teur selon l'invention, la capacité parasite qui existe en-
tre le noeud commun auxsecond et quatrième interrupteurs et la masse se charge pendant chaque première phase du cycle de fonctionnement à la tension de sortie de l'amplificateur, d'une manière telle que, pendant la seconde phase suivante
ainsi qu'en l'absence de signaux d'entrée, la charge du con-
densateur d'intégration (qui à ce moment est en parallèle avec le condensateur d'échantillonnage) et la variation de la tension de sortie soit évitée. L'autre noeud du circuit est d'autre part à la masse et est donc dépourvu de capacité parasite.
L'intégrateur selon l'invention est ainsi sensible-
ment insensible à la présence de la capacité parasite et n'introduit pas d'erreur indésirable dans le fonctionnement
du circuit pendant le transfert.
D'autres caractéristiques et avantages de l'inven-
tion seront mieux compris à la lecture de la description qui
va suivre d'un exemple de réalisation, faite en référence au dessin annexé sur lequel la figure unique est un schéma d'un
exemple de réalisation pratique.
Sur le dessin, la référence 1 désigne un amplifi-
cateur ("circuit tampon") à gain unitaire, ayant une réaction
entre la sortie 2 et son entrée négative 3.
Les références 4, 5, 6 et 7 désignent quatre in-
terrupteurs réalisés sous forme de transistors MOS. Un pre-
mier et un second interrupteur 4, 5 ont leurs grilles re-
liées l'une à l'autre et sousmises à la commande d'un pre-
mier générateur de signaux de temporisation ou d'horloge 8.
Un troisième et un quatrième interrupteur 6, 7 ont aussi
leurs grilles reliées l'une à l'autre et soumises à la com-
mande d'un second générateur de signaux de temporisation ou d'horloge 9, synchronisé sur le générateur 8 d'une manière
telle que les signaux relatifs se succèdent sans se recouvrir.
Le premier et le troisième interrupteurs 4, 6 sont montés en série entre une source de signaux d'entrée 10 et la masse, et le second et le quatrième interrupteurs 5, 7 sont montés en série entre la sortie 2 de l'amplificateur 1
et une entrée positive 11 du même amplificateur.
Un condensateur d'échantillonnage 12 est placé entre deux noeuds 13 et 14 du circuit, ces noeuds étant respectivement placés entre les interrupteurs 4 et 6 d'une
part et 5 et 7 d'autre part.
Un condensateur d'intégration 15 est placé entre
l'entrée positive 11 de l'amplificateur 1 et la masse.
Grâce à la configuration du circuit décrit, dans
une première phase du fonctionnement dans laquelle le géné-
rateur 8 commande les interrupteurs 4 et 5 afin qu'ils pos-
sèdent une faible résistance et le générateur 9 commande les interrupteurs 6 et 7 afin que leur résistance soit élevée, le condensateur d'échantillonnage 12 se charge à une tension égale à la différence entre la tension de sortie, présente à la borne de sortie 2, et la tension d'entrée appliquée à
la borne d'entrée 10.
Pendant cette première phase, la capacité parasi-
te 16 existant entre le noeud 14 et la masse, indiquée en trait interrompu sur le dessin, se charge à la tension de
sortie de l'amplificateur 1.
La première phase précédente est suivie, sans
superposition de signaux, par une second phase de fonction-
nement dans laquelle le générateur 8 commande les interrup-
teurs 4, 5 afin qu'ils possèdent une résistance élevée, en isolant l'entrée 10 du reste du circuit, tandis que le générateur 9 commande les interrupteurs 6, 7 afin que leur résistance soit faible. Dans ces conditions, un trajet de conductivité élevée relie en parallèle les condensateurs 12 et 15 si bien que la charge se répartit entre les condensateurs eux-mêmes. La tension de sortie de la borne 2
prend alors une valeur qui dépend de la charge totale em-
magasinée dans les deux condensateurs.
Pendant la seconde phase précitée, ainsi qu'en l'absence de signaux d'entrée, la capacité parasite 16 reste chargée à la tension de sortie et ne détermine donc
pas la charge des deux condensateurs 12, 15 montés en paral-
lèle. La tension de sortie à la borne 2 reste constante pen-
dant de nombreux cycles de temporisation.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art auxcircuits intégrateurs qui viennent d'être décrits à titre d'exemples non limitatifs
sans sortir du cadre de l'invention.

Claims (2)

REVENDICATIONS
1. Circuit intégrateur de données d'échantillon-
nage à capacité commutée, du type qui comprend un condensa-
teur d'échantillonnage (12), un condensateur d'intégration (15), un amplificateur (1) à gain d'unité, et quatre inter- rupteurs (4, 5, 6, 7) qui peuvent commuter entre un état de
faible résistance et un état de résistance élevée, un pre-
mier et un second interrupteur (4, 5) étant commandés par un premier générateur (8) de signaux de temporisation, et
un troisième et un quatrième interrupteur (6,7) étant com-
mandés par un second générateur (9) de signaux de temporisa-
tion qui est synchronisé sur le premier (8), d'une manière telle que les signaux relatifs de temporisation se succèdent sans se recouvrir, le premier et le troisième interrupteur (4, 6) étant montés en série et le second et le quatrième
interrupteur (5, 7) étant montés aussi en série, le conden-
sateur d'échantillonnage (12) étant monté entre des noeuds (13, 14) du circuit formes entre les interrupteurs montés en série (4, 6) et le condensateur d'intégration (15) étant
monté entre une entrée (11) de l'amplificateur (1) et la mas-
se, caractérisé en ce que le circuit série formé par le pre-
mier et le troisième interrupteur (4, 6) est disposé entre
une source de signaux d'entrée (10) et la masse, et le cir-
cuit série du second et du quatrième interrupteur (5, 7) est disposé entre la sortie (2) de l'amplificateur (1) et
l'entrée (11) de l'amplificateur (1) lui-même.
2. Circuit intégrateur selon la revendication 1, caractérisé en ce que les interrupteurs (4, 5, 6, 7) sont
constitués par des transistors de type MOS.
FR868615612A 1985-11-08 1986-11-07 Circuit integrateur de donnees d'echantillonnage, a commutation de capacite Expired - Lifetime FR2590050B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT22759/85A IT1200824B (it) 1985-11-08 1985-11-08 Integratore di dati di campionamento a capacita' commutate utilizzante un amplificatore a guadagno unitario

Publications (2)

Publication Number Publication Date
FR2590050A1 true FR2590050A1 (fr) 1987-05-15
FR2590050B1 FR2590050B1 (fr) 1992-08-28

Family

ID=11200119

Family Applications (1)

Application Number Title Priority Date Filing Date
FR868615612A Expired - Lifetime FR2590050B1 (fr) 1985-11-08 1986-11-07 Circuit integrateur de donnees d'echantillonnage, a commutation de capacite

Country Status (4)

Country Link
US (1) US4695751A (fr)
DE (1) DE3638020C2 (fr)
FR (1) FR2590050B1 (fr)
IT (1) IT1200824B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308008A2 (fr) * 1987-09-16 1989-03-22 Philips Electronics Uk Limited Méthode et arrangement de circuit pour traiter des signaux analogiques électriques échantillonnés

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1236534B (it) * 1989-10-09 1993-03-11 Sgs Thomson Microelectronics Circuito di protezione da sovratensioni negative, in particolare per stadi di uscita.
FI93684C (fi) * 1993-04-23 1995-05-10 Nokia Mobile Phones Ltd Menetelmä signaalin käsittelemiseksi ja menetelmän mukainen signaalinkäsittelypiiri
US5517140A (en) * 1994-04-14 1996-05-14 Matsushita Electric Industrial Co., Ltd. Sample and hold circuit
DE10058338A1 (de) * 2000-11-24 2002-06-13 Baasel Carl Lasertech Integrator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2950433A1 (de) * 1978-12-18 1980-06-26 Centre Electron Horloger Elektronische schaltung mit geschalteten kapazitaeten
EP0143024A1 (fr) * 1983-10-14 1985-05-29 Thomson Semiconducteurs Intégrateur exponentiel à constante de temp élevée, réalisé avec des capacités commutées

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393351A (en) * 1981-07-27 1983-07-12 American Microsystems, Inc. Offset compensation for switched capacitor integrators
JPS5979496A (ja) * 1982-10-29 1984-05-08 Nec Corp サンプルド・デ−タ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2950433A1 (de) * 1978-12-18 1980-06-26 Centre Electron Horloger Elektronische schaltung mit geschalteten kapazitaeten
EP0143024A1 (fr) * 1983-10-14 1985-05-29 Thomson Semiconducteurs Intégrateur exponentiel à constante de temp élevée, réalisé avec des capacités commutées

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308008A2 (fr) * 1987-09-16 1989-03-22 Philips Electronics Uk Limited Méthode et arrangement de circuit pour traiter des signaux analogiques électriques échantillonnés
EP0308008A3 (fr) * 1987-09-16 1991-01-23 Philips Electronics Uk Limited Méthode et arrangement de circuit pour traiter des signaux analogiques électriques échantillonnés

Also Published As

Publication number Publication date
US4695751A (en) 1987-09-22
DE3638020C2 (de) 1996-03-21
FR2590050B1 (fr) 1992-08-28
DE3638020A1 (de) 1987-05-14
IT8522759A0 (it) 1985-11-08
IT1200824B (it) 1989-01-27

Similar Documents

Publication Publication Date Title
US5479130A (en) Auto-zero switched-capacitor integrator
EP0540052B1 (fr) Détecteur de phase sans ondulation, utilisant deux circuits à échantillonnage
WO1998045798A1 (fr) Integrateur courant-tension pour can
FR2487142A1 (fr) Circuit et procede de conversion a/n ou n/a de signaux bipolaires utilisant une unique tension de reference
FR2675583A1 (fr) Procede et dispositif de mesure de condensateur.
EP0078674A2 (fr) Filtre transversal programmable et méthode de filtrage d'un signal
JPH0311038B2 (fr)
USRE44410E1 (en) Charge comparator with low input offset
CA2075127C (fr) Discriminateur de phase echantillonneur-bloqueur a circuit integre muni d'une resistance de reglage de courant incorporee
FR2589266A1 (fr) Integrateur differentiel a un seul condensateur
FR2590050A1 (fr) Circuit integrateur de donnees d'echantillonnage, a commutation de capacite
FR2490042A1 (fr) Dispositif de commutation analogique electronique
US4454435A (en) CCD Amplifier using second correlated sampling and negative feedback for noise reduction
US4151429A (en) Differential charge sensing circuit for MOS devices
US5306905A (en) Method for minimizing 1/f and other low frequency noise in signal processing for focal plane array detector system
JPS60154399A (ja) サンプルホ−ルド回路
JP3037502B2 (ja) スイッチトキャパシタサンプルホールド遅延回路
JP2797382B2 (ja) 多チャンネルサンプルホールド回路
JPS6051901A (ja) 高感度コンパレ−タ
JP2003219280A (ja) イメージセンサの可変バンド幅相関二重サンプリング回路
JP3374788B2 (ja) アナログ信号処理装置
JPS5897197A (ja) サンプルホ−ルド回路
SU1516785A1 (ru) Способ определени положени зоны с неравномерной освещенностью и устройство дл его осуществлени
JP3070237B2 (ja) スイッチトキャパシタサンプルホールド遅延回路
KR830002298B1 (ko) 전하전송 소자의 클록킹 신호 구동회로

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse