DE10058338A1 - Integrator - Google Patents

Abstract

Ein Integrator zur Integration einer Meßspannung von einer Meßstromquelle (DT) weist eine Integratorkapazität (C1), einen hierzu parallelgeschalteten Halbleiterschalter und einen Pufferverstärker (OP) auf, der ein die Spannung längs der Integratorkapazität darstellendes Ausgangssignal liefert. Die Steuerelektrode des Halbleiterschalters ist durch ein Steuersignal (IN) ansteuerbar, das den Halbleiterschalter sperrende bzw. durchschaltende Sperr- bzw. Rücksetzperioden (I, R) mit auf die Rücksetzperioden folgenden Sperrflanken (F) aufweist. Der Halbleiterschalter ist ein hochsperrender Sperrschicht-Feldeffekttransistor (T3), der bei einer Gate-Source-Spannung von Null Volt leitend und durch eine während der Sperrperiode des Steuersignals erzeugte Gate-Sperrspannung sperrbar ist. Das Steuersignal wird dem Gate des Transistors (T3) über eine Steuerschaltung (T2, C2, R3, R4) mit linearen und differenzierenden Übertragungspfaden derart zugeführt, daß der Gate-Source-Spannung des Transistors (T3) ein von der Sperrflanke des Steuersignals abgeleiteter und der Sperrflanke entgegengesetzter kurzer Impuls mit steuerbarer Amplitude zur Kompensation einer Offset-Spannung des Integrators überlagert wird.

Description

Die Erfindung bezieht sich auf einen Integrator der im Oberbegriff des Patentanspruchs 1 genannten Art.

Derartige Integratoren werden bei vielfältigen Meßanwendungen eingesetzt, um ein eine physikalische Größe darstellendes Meßsignal über eine vorgegebene Zeit zu inte­ grieren, wobei am Ende dieser Integrationsperiode der Integrator zurückgesetzt bzw. dessen Integratorkapazität entladen wird. Diese Entladung der Integratorkapazität erfolgt in den meisten Fällen durch einen steuerbaren Halbleiterschalter, an den insbesondere bei sehr kleinen Meßströmen hohe Anforderungen hinsichtlich des im Sperrzustand verbleibenden Leckstromes und der Drifteigenschaften zu stellen sind, um Offsetspannungen des Integrators zu vermeiden.

Dennoch ist in den meisten Fällen ein Offsetabgleich des Integrators erforderlich, was bisher lediglich mit komplizierten Schaltungen erreicht werden konnte.

Der Erfindung liegt die Aufgabe zugrunde, einen Integrator der eingangs genannten Art zu schaffen, der bei einfachem Aufbau eine hochohmige Ausgestaltung des Integrators und einen einfachen Offsetabgleich ermöglicht.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Bei dem erfindungsgemäßen Integrator kann einerseits ein sehr hochohmiger Aufbau des Integrators und damit die Möglichkeit einer Messung extrem kleiner Meßströme erreicht werden, und andererseits ist ein Offsetabgleich durch Einstellung einer einzigen Spannungsquelle in einfacher Weise möglich.

Dieser Offsetabgleich kann auch automatisch durch eine Regelschaltung erfolgen, die die Spannung der Spannungsquelle in Abhängigkeit von einem Ausgangssignal des Integrators bei fehlendem Meßstromsignal so lange verändert, bis das Ausgangssignal des Integrators zu Null wird.

Ausführungsbeispiele der Erfindung werden im folgenden noch näher erläutert.

In der Zeichnung ist ein Schaltbild einer Ausführungsform des Integrators dargestellt.

Dieser Integrator dient zur Auswertung des Ausgangssignals einer Meßstromquelle DT, die einen relativ geringen Meßstrom an eine Integratorkapazität C1 liefert. Die Meß­ stromquelle kann beispielsweise ein Strahlungspyrometer oder ein anderer Detektor sein, der eine physikalische Größe mißt und einen diese physikalische Größe darstel­ lenden Meßstrom an die Integratorkapazität C1 liefert. Parallel zur Integratorkapazität ist ein Pufferverstärker OP angeschaltet, der ein der Spannung längs der Integrator­ kapazität C1 entsprechendes Ausgangssignal Uout liefert.

Weiterhin ist parallel zur Integratorkapazität ein Entladeschalter angeschaltet, der durch einen Halbleiterschalter T3 gebildet ist. Dieser Halbleiterschalter muß insbesondere bei sehr kleinen Meßströmen und einem hochohmigen Aufbau des Integrators einen sehr geringen Leckstrom im gesperrten Zustand, d. h. während der Integrationsperiode, auf­ weisen, so daß für diesen Halbleiterschalter vorzugsweise ein hochsperrender Sperrschicht-Feldeffekttransistor T3 verwendet wird. Dieser Sperrschicht- Feldeffekttransistor T3 ist bei fehlender Gate-Source-Spannung leitend, so daß ihm während des Sperrzustandes eine Gate-Sperrspannung zugeführt werden muß.

Bei der dargestellten Ausführungsform ist dieser Sperrschicht-Feldeffekttransistor ein N-Kanal-Feldeffekttransistor, dessen Sperrspannung aus einer Sperr-Vorspannungs­ quelle Vsp über einen Spannungsteiler mit Widerständen R3, R4 geliefert wird. In die­ sem Fall weist die Sperr-Vorspannungsquelle eine negative Polarität auf und sie liefert eine Spannung beispielsweise von -10 V. Diese Sperr-Vorspannungsquelle ist über den Widerstand R4 mit der Gate-Elekrode des Transistors T3 verbunden, die ihrerseits über den Widerstand R3 mit Erde und damit mit der Source-Elektrode des Feldeffekt­ transistors T3 verbunden ist.

Parallel zu dem Widerstand R3 ist weiterhin die Drain-Source-Strecke eines zweiten Sperrschicht-Feldeffekttransistors T2 angeschaltet, der ein P-Kanal-Sperrschichtfeld­ effekttransistor ist.

Die Gate-Elektrode des weiteren Transistors T2 ist über einen Gegenkopplungskonden­ sator C2 mit der Drain-Elektrode dieses zweiten Transistors T2 verbunden.

Die Gate-Elektrode dieses zweiten Transistors ist weiterhin mit dem Mittelpunkt eines weiteren Spannungsteilers mit Widerständen R5, R6 verbunden, von denen der Wider­ stand R5 parallel zur Gate-Source-Strecke des weiteren Transistor T2 angeschaltet ist. Das freie Ende des anderen Widerstandes R6 ist mit einer einstellbaren Spannungs­ quelle Voff verbunden.

Ein Steuertransistor T1, vorzugsweise ein MOSFET, empfängt an seinem Gate- Anschluß das Integrator-Steuersignal, das die Integrations- und Rücksetzperioden fest­ legt. Die Source-Elektrode des Transistors T1 ist mit Erde verbunden, während seine Drain-Elektrode ebenfalls mit dem Mittelpunkt des weiteren Spannungsteilers mit den Widerständen R5, R6 und damit mit der Gate-Elektrode des weiteren Sperrschicht- Feldeffekttransistors T2 verbunden ist. Dieser MOSFET T1 ist bei der dargestellten Ausführungsform ein N-Kanal-MOSFET.

Wenn das Steuersignal IN einen positiven Pegel (R) aufweist, was dem Rücksetzzu­ stand des Integrators entspricht, so ist der Transistor T1 durchgeschaltet, so daß die Gate-Source-Spannung des Transistors T2 nahezu auf null Potential liegt, so daß die­ ser Sperrschicht-Feldeffekttransistor leitend ist. Damit ist auch die Drain-Source-Strecke dieses Transistors T2 leitend und liefert an die Gate-Elektrode des Transistors T3 eine Spannung von nahezu Null, so daß auch dieser Sperrschicht-Feldeffekttransistor T3 lei­ tend ist und die Integratorkapazität C1 entlädt.

Wenn das Steuersignal IN von dem hohen Pegel (R) über eine Sperrflanke (F) auf einen niedrigen Pegel (I) und damit auf die Meßperiode des Integrators umgeschaltet wird, so wird der Transistor T1 gesperrt, so daß an der Gate-Elektrode des Transistors T2 ein durch das Ausgangssignal des Spannungsteilers R5, R6 und die Spannungs­ quelle bestimmtes Steuersignal auftritt, das diesen Transistor sperrt. Damit tritt an der Drain-Elektrode des Transistors T2 ein durch die Sperr-Vorspannungsquelle Vsp und den Spannungsteiler R3, R4 bestimmtes negatives Sperrsignal auf, das den Transistor T3 ebenfalls sperrt.

Die Kapazität C2 bildet in Verbindung mit dem Widerstand R3 ein Differenzierglied, das bei der Sperrflanke F des Steuersignals IN und damit dem Anstieg der Drain-Spannung des Transistors T1 einen kurzen positiven Spannungsimpuls der dem Transistor T3 zugeführten Sperrspannung überlagert, wobei die Amplitude dieses Impulses durch die einstellbare Vorspannungsquelle in gewissen Grenzen einstellbar ist und damit eine Kompensation der Offsetspannung sowohl des Integrators als auch des Pufferverstärkers und/oder weiterer nachgeschalteter Verstärker im Ausgangssignal des Pufferverstärkers OP und/oder der weiteren Verstärker bei fehlendem Meßsignal ermöglicht.

Damit ist es durch eine einfache Spannungseinstellung möglich, diese Offsetspannung zu kompensieren, und diese Änderung der Spannung Voff kann beispielsweise durch eine strichpunktiert angedeutete Regelschaltung RE in Abhängigkeit von dem Aus­ gangssignal Uout des Pufferverstärkers OP und/oder der weiteren Verstärker erfolgen.

Die Feldeffekttransistoren weisen vorzugsweise sich gegenseitig kompensierende Drift­ eigenschaften auf, um eine einwandfreie Temperaturstabilität und Versorgungs­ spannungsunabhängigkeit zu erzielen.

Obwohl bei der beschriebenen Ausführungsform ein bestimmter Leitungstyp für die Transistoren T1 bis T3 angegeben wurde, ist es selbstverständlich möglich, Transisto­ ren mit einem hierzu komplementären Leitungstyp zu verwenden, wobei entsprechend die Polaritäten der Spannungsquellen Vsp und Voff sowie der Steuerspannung IN anzu­ passen sind.

Claims (5)

1. Integrator zur Integration einer Meßspannung von einer Meßstromquelle (DT), mit einer aus der Meßstromquelle (DT) gespeisten Integratorkapazität (C1), einem parallel zur Integratorkapazität (C1) geschalteten Entladeschalter (T3) und einem Pufferver­ stärker (OP), dessen Eingang parallel zur Integratorkapazität (C1) angeschaltet ist und der ein die Spannung längs der Integratorkapazität (C1) darstellendes Ausgangssignal liefert, wobei der Entladeschalter ein Halbleiterschalter (T3) mit einer Steuerelektrode ist, die durch ein Steuersignal (IN) ansteuerbar ist, das jeweilige den Halbleiterschalter sperrende bzw. durchschaltende Sperr- bzw. Rücksetzperioden (I, R) mit auf die Rück­ setzperioden folgenden Sperrflanken (F) aufweist, dadurch gekennzeichnet, daß der Halbleiterschalter (T3) ein erster hochsperrender Sperrschicht-Feldeffekttransistor (T3) ist, der bei einer Gate-Source-Spannung von im wesentlichen Null Volt leitend ist und durch eine während der Sperrperiode des periodi­ schen Signals erzeugte Gate-Sperrspannung in einen Sperrzustand mit geringem Leck­ strom steuerbar ist, und daß das Steuersignal (IN) der Gate-Elektrode des Halbleiter­ schalters (T3) über eine Steuerschaltung (T2, C2, R3, R4) zugeführt wird, die einen linearen und einen differenzierenden Übertragungspfad derart einschließt, daß der Gate-Source-Spannung des Sperrschicht-Feldeffekttransistors (T3) ein von der Sperr­ flanke des Steuersignals (IN) abgeleiteter und der Sperrflanke (F) entgegengesetzter kurzer Impuls mit steuerbarer Amplitude und/oder Impulsbreite zur Kompensation einer Offset-Spannung des Integrators überlagert wird.

2. Integrator nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (T2, C2, R3, R4) weiterhin eine Sperr-Vorspannungsquelle (Vsp) und einen Span­ nungsteiler (R3, R4) einschließt, von dem ein erster Widerstand (R3) parallel zur Gate- Source-Strecke des Sperrschicht-Feldeffekttransistors (T3) geschaltet ist, während der freie Anschluß des zweiten Widerstandes (R4) mit der Sperr-Vorspannungsquelle (Vsp) verbunden ist, daß parallel zum ersten Widerstand (R3) die Drain-Source-Strecke eines weiteren Sperrschicht-Feldeffekttransistors (T2) mit einem zum Leitungstyp des ersten Sperrschicht-Feldeffekttransistors (T3) entgegengesetzten Leitungstyp angeschaltet ist, dessen Drain-Elektrode mit der Gate-Elektrode des ersten Sperrschicht- Feldeffekttransistors (T3) verbunden ist und dessen Gate-Elektrode das Steuersignal (IN) zugeführt wird, und daß der differenzierende Übertragungspfad durch eine Gegen­ kopplungskapazität (C2) gebildet ist, die zwischen den Gate- und Drain-Elektroden des weiteren Sperrschicht-Feldeffekttransistors (T2) eingeschaltet ist.

3. Integrator nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltung (T2, C2, R3, R4) einen weiteren Spannungsteiler (R5, R6), von dem ein erster Wider­ stand (R5) parallel zur Gate-Source-Strecke des weiteren Sperrschicht-Feldeffekt­ transistors (T2) angeschaltet ist, während das freie Ende des zweiten Widerstandes (R6) mit einer einstellbaren Spannungsquelle (Voff) mit einer der Sperr- Vorspannungsquelle (Vsp) entgegengesetzten Polarität verbunden ist, und einen Steu­ ertransistor (T1) einschließt, dessen Ausgangskreis parallel zum ersten Widerstand (R5) des weiteren Spannungsteilers (R5, R6) angeschaltet ist und dessen Steuerelek­ trode das Steuersignal (IN) empfängt.

4. Integrator nach Anspruch 3, dadurch gekennzeichnet, daß die Feldeffekttransis­ toren (T1 bis T3) einander kompensierende Drifteigenschaften aufweisen.

5. Integrator nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Ausgangs­ spannung der einstellbaren Spannungsquelle (Voff) durch eine Regelschaltung einstell­ bar ist, die ein von einem Ausgangssignal des Pufferverstärkers (OP) abgeleitetes Sig­ nal empfängt und das Ausgangssignal der einstellbaren Spannungsquelle (Voff) auf einen Wert einregelt, der bei fehlendem Ausgangssignal der Meßstromquelle DT ein Ausgangssignal des Pufferverstärkers (OP) von Null ergibt.