DE2639598B2

DE2639598B2 - Komplimentärer Gegentaktverstärker

Info

Publication number: DE2639598B2
Application number: DE2639598A
Authority: DE
Inventors: Osamu Ohmiya Yamashiro (Japan)
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1975-09-03
Filing date: 1976-09-02
Publication date: 1978-09-28
Also published as: USRE31749E; JPS5230146A; DE2639598A1; JPS5855685B2; NL7609803A; US4100502A

Description

Die Erfindung bezieht sich auf einen komplementären Gegentaktverstärker der im Oberbegriff des Patentanspruchs 1 beschriebenen, in F i g. 4 dargestellten, aus der US-PS 36 76 801 und der amerikanischen Veröffentlichung »RCA COS/MOS Integrated Circuits Manual« der Firma RCA Corporation, 1972, auf den Seiten 192 bis 205 bekannten Art.

Die in Fig.4 dargestellte Schaltung besteht im Prinzip aus einem C-MIS-Inverter mit einem n-Kanal-FET M_n und einem p-Kanal-FET M_p sowie einer positiven Rückkopplung oder einer Mitkoppelschleife, die zwischen dem Eingang und dem Ausgang des Inverters liegt und einen Schwingquarz-Oszillator X und Kondensatoren Cd und Ca aufweist. Ein am Ausgang des Verstärkers vorgesehener Widerstand Rd

dient der Stabilisierung der Schwingungsfrequenz.

Bei einer derartigen Schaltung tritt jedoch die Schwierigkeit auf, daß die Verlustleistung bzw. die Leistungsaufnahme groß ist. Dies soll nachfolgend erläutert werden.

Wenn der komplementäre Gegentaktverstärker, der den wichtigsten Teil der Oszillatorschaltung darstellt, ein vollständig digitales Eingangssignal ohne andere Signalkomponenten zugeführt erhält, so ist der Zeitraum, während dem die beiden komplementären FET im leitenden Zustand sind, sehr kurz und die Verlustleistung auf Grund des durch die beiden FET fließenden Stromes ist gering und verursacht kaum Schwierigkeiten, da die komplementären FET im Gegentakt arbeiten. Wenn dagegen ein analoges, beispielsweise ein sinusförmiges Signal, wie es etwa in F i g. 5 dargestellt ist, am Eingang anliegt, wird der Zeitraum, während dessen die beiden FET im Übergangsbereich oder in der Nähe des Schaltungspunktes (im Bereich zwischen den Schwellwertsspannungen Vu,n und Vthp der FET M_n und Mp, d. h. in dem in Fig.5 gestrichelt dargestellten Bereich Y) arbeiten, lang und die Verlustleistung wird groß. Dies ist insbesondere bei elektronischen Armbanduhren nachteilig, die mit möglichst langen Batterie-Wechselzeiten auskommen sollen.

Der Erfindung liegt daher die Aufgabe zugrunde, einen komplementären Inverterverstärker mit geringer Verlustleistung zu schaffen.

Diese Aufgabe wird bei dem gattungsgemäßen komplementären Gegentaktverstärker erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 beschriebenen Maßnahmen gelöst.

Vorteilhafte Ausgestaltungen der erfindungsgemäßen Schaltung sind in den Unteransprüchen gekennzeichnet. ^5 Der erfindungsgemäße, komplementäre MIS-Gegentaktverstärker kann in monolithischer, integrierter Bauweise hergestellt und im Zusammenhang mit Schaltungen verwendet werden, bei denen eine geringe Verlustleistung bzw. eine geringe Leistungsaufnahme ίο erforderlich ist, wie dies beispielsweise bei einem schwingquarzgesteuerten Oszillator mit sehr geringer Leistung in einer elektrischen Uhr, etwa einer elektronischen Armbanduhr, gefordert wird.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt

F i g. 1 eine Schaltung eines komplementären Gegentaktverstärker gemäß einer erfindungsgemäßen Ausführungsform,

F i g. 2 Spannungs-Übertragungskennlinien bzw. Spannungs-Verstärkungskennlinien, anhand denen die Arbeitsweise der in F i g. 1 dargestellten Schaltung erläutert wird,

Fig.3 die Schaltungsanordnung einer Oszillatorschaltung, bei der eine Ausführungsform des erfindungsgemäßen Verstärkers verwendet wird.

Fig.4 eine herkömmliche Oszillatorschaltung mit einem komplementären Gegentaktverstärker, wie es bei der Erfindung als bekannt vorausgesetzt wird,

Fig.5 die graphische Darstellung, anhand der erläutert wird, warum ein Verlust-Durchgangsstrom bei der herkömmlichen, in F i g. 4 dargestellten Schaltung fließen kann,

Fig.6 ein komplementärer MIS FET-Verstärker gemäß einer weiteren erfindungsgemäßen Ausführungsform und

F i g. 7 eine Abwandlung der in F i g. 1 dargestellten Schaltung.

In F i g. 1 ist ein komplementärer Gegentaktverstär-

ker gemäß einer Ausführungsform der Erfindung dargestellt, bei der die Verstärkerschaltung so ausgeführt ist, daß sie durch geeignete Wahl des Arbeitspunktes jedes FET M_n und M_p als Gegentakt-B-Verstärker arbeitet und eine Verringerung der Verlustleistung bzw. der Leistungsaufnahme erreicht wird.

Ein n-Kanal-FET M_n vom Anreicherungstyp ist mit einer Spannungsquelle — Vdd und ein p-Kanal-FET M_p vom Anreicherungstyp (dessen Source-Elektrode an Masse liegt) ist mit einer anderen Spannungsquelle Vss, iu beispielsweise mit Masse, verbunden. Die beiden FET M_n und Mp liegen in Reihe und bilden einen komplementären Inverter. Im vorliegenden Falle sind zwischen den komplementären FET M_n und M_p zwei Lastwiderstände Ri. 1 und Rl mit gleichem Widerstandswert in Reihe geschaltet. Die Vorwiderstände Rf \ und Rf2 für die FET Af_n und M_p liegen zwischen jeweils der Gate- und der Drain-Elektrode dieser FET. Die Gate-Elektroden der FET M_n und M₀ werden über die Kondensatoren Q bzw. Ci zur Wechselspannungskopplung mit einem gemeinsamen Eingangssignal Vßng beaufschlagt Am Verbindungspunkt der Lastwiderstände R_L\ und Rl2 wird das Ausgangssignal V_Ausg der Schaltung abgegriffen. Die Buchstaben C, D. A und B bezeichnen die in den Figuren dargestellten Schaltungs- 2^r> punkte, d. h. die Gate- und Drain-Elektroden der FET. Die Aufgabe, die dieser Erfindung zugrunde liegt, kann mit der zuvor erläuterten Schaltungsanordnung gelöst werden.

In F i g. 2 ist auf der Ordinate die Ausgangsspannung jd des FET und auf der Abszisse die Eingangsspannung aufgetragen. Die ausgezogene Kurve gibt die Beziehung zwischen den Spannungen cund a an der Gate-Elektrode Cund an der Drain-Elektrode A des FET M_n, d. h. die Spannungs-Übertragungskennlinie bzw. die Spannungs- jo Verstärkungskennlinie des FET M_n wieder. Die gestrichelte Kurve gibt die Beziehung zwischen den Spannungen d und b an der Gate-Elektrode D und an der Drain-Elektrode B des FET Mp, d.h. die Spannungs-Übertragungskennlinie des FET M_p wieder. Die Vorwiderstände Rf\ und Rf2 dienen dazu, die Gleichspannungswerte der Gate-Elektroden- und der Drain-Elektroden-Spannungen der FET M_n bzw. M_p gleichzumachen. Je geringer der Vorwiderstand ist, um so besser ist die Vorspannung stabilisiert. Je höher dagegen der Vorwiderstand ist, um so höher ist der Verstärkungsfaktor. Unter Berücksichtigung dieser Tatsachen können die Vorwiderstände Rf ι und Rf2 mit Widerstandswerten von etwa 10 Megohm ausgewählt und aus diffundierten Widerständen, polykristallinen ^rx> Si-Widerständen oder integrierten oder Durchlaß-Widerständen zwischen der Source- und der Drain-Elektrode der FET gebildet werden. Die Vorwiderstände Rf\ und Rf2 können aus Durchlaßwiderständen eines Übertragungs-Gates mit hohem Widerstandswert in « einem Bereich von einigen Megohm bis einigen 10 Megohm gebildet werden, wobei das Übertragungs-Gate bzw. -Tor aus komplementären MISFET besteht, so daß ein monolithischer, integrierter Schaltungsbaustein geschaffen werden kann. Die MIS FET des 6« Übertragungs-Gates bzw. des Übertragungs-Verknüpfungsgliedes liegen zwischen dem Eingang und dem Ausgang des Verstärkers einander parallel. Je höher der Durchlaßwiderstand des Lastwiderstandes Rl 1 und Rl2 im Vergleich zu dem Durchlaßwiderstand der entspre- tr> chenden FET ist, einen um so steileren Kurvenverlauf zeigt die Spannungs-Übertragungskennlinie und je näher die Spannungsdifferenz zwischen der Drain- und

•U)

4:5 der Source-Elektrode (oder der Gate- und der Source-Elektrode), jedes FET M_n und M_p an der jeweiligen Schwellwertspannung liegt, um so näher liegt die Vorspannung an der Schwellwertspannung, wodurch die Verlustleistung verringert wird. Da die Gleiciispannungskomponente in der Eingangsspannung Vemg durch die Wechselstrom-Kopplungs- oder Gleichstrom-Sperrkondensatoren Ci und Ci abgeschnitten wird, werden die Vorspannungspunkte der FET M_n und Mf. voneinander getrennt und unabhängig vom Eingangssignalpegel festgelegt.

Wenn ein Eingangssignal Va_n^, beispielsweise ein lineares oder ein analoges Signal, etwa ein sinusförmiges Schwingungssignal von einer Oszillatorschaltung auftritt, werden die Spannungen, die an den in F i g. 1 mit dem Bezugszeichen C und D versehenen Schaltungspunkten der FET M_n und Mp, denen das Eingangssignal über die jeweiligen Kondensatoren G und Ci zugeführt wird, durch die Kurven c bzw. d in Fi g. 2 dargestellt. Dann liefern die FET M_n und M_p mit den zuvor beschriebenen Arbeitspunkten an den jeweiligen Drain-Elektroden, die in F i g. 1 mit den Bezugszeichen A und B versehen sind, verstärkte Ausgangssignale a und b.

Das endgültige, gesamte Ausgangssignal kann durch die Kombination dieser Signale a und b erzeugt werden.

In der ersten Hälfte des Zyklus wird der FET M_p in den leitenden Zustand versetzt und stellt am Schaltungspunkt B ein Signal bereit. In der zweiten Zyklushälfte befindet sich der FET M_n im leitenden Zustand und erzeugt am Schaltungspunkt A ein Signal. Das Ausgangssignal über den gesamten Zyklus weist eine Schwingungsform auf, wie sie in F i g. 2 durch die schraffierten Flächen dargestellt ist. Auf diese Weise übernehmen die beiden FET vom Komplementärtyp die Verstärkung in den jeweiligen Halbzyklen oder Halbperioden, um insgesamt dann die Funktion und die Arbeitsweise eines Gegentakt-B-Verstärkers auszuführen.

Auf Grund des zuvor beschriebenen Schaltungsaufbaus führt die vorliegende Schaltung die Funktion eines Gegentakt-B-Verstärkers durch und der Zeitraum, während dem die beiden FET sich beide im leitenden Zustand befinden, wird klein. Daher ist der Zeitraum, während dessen ein Strom durch die FET fließen kann, klein und die Verlustleistung bzw. die Leistungsaufnahme wird wesentlich reduziert.

Die zuvor beschriebenen Verhältnisse stimmen genau, wenn die Schaltung im idealen Zustand und bei idealen Verhältnissen arbeitet. Im praktischen Falle jedoch besteht eine geringe Möglichkeit, daß beide FET zeitweilig in den leitenden Zustand kommen können, d. h. es kann ein Durchgangsstrom im Hinblick auf die Arbeitsgeschwindigkeit der FET auch bei der zuvor beschriebenen Schaltung fließen. In einem solchen Falle ist der Durchgangsstrom jedoch durch die Lastwiderstände Rl 1 und Rli in seiner Größe begrenzt und fast vernachlässigbar. Daher wird ein komplementärer Gegentaktverstärker mit geringer Verlustleistung geschaffen.

Die Erfindung ist nicht auf das zuvor beschriebene Ausführungsbeispiel begrenzt. Vielmehr sind zahlreiche Abwandlungen und Ausgestaltungen möglich

Be'spielsweise wird das Ausgangssignal beim zuvor beschriebenen komplementären Verstärker am Verbindungspunkt der Lastwiderstände Rlι und Rl2, die bei der zuvor beschriebenen Ausführungsform im Leitungsweg zwischen den beiden FET M_n und M₉ in Reihe

liegen, abgegriffen. Das Ausgangssignal kann jedoch auch von den jeweiligen Drain-Elektroden der beiden FET entsprechend dem zu erreichenden Zweck, dem Einsatz und der Verwendungsart abgegriffen werden. Ein Beispiel für einen solchen Fall ist in F i g. 3 ο dargestellt, bei dem der Gegentaktverstärker als Oszillatorschaltung verwendet wird.

Fig.3 zeigt die Anwendung der Erfindung in einer quarzgesteuerten Oszillatorschaltung zur Verwendung in einer elektronischen Armbanduhr. Die komplementäre Inverterschaltung gemäß einer Ausführungsform der Erfindung wird als Verstärker verwendet und zwischen dem Eingang und dem Ausgang des Verstärkers liegt eine Mitkoppelschleife, die aus einem Schwingquarz-Oszillator X und den Kondensatoren Co und Cc besteht. Das Ausgangssignal VAusg dieser Oszillatorschaltung wird einer Frequenzteilerschaltung über einen das Signal formenden Inverter bereitgestellt, der auch als logische Schaltung oder Steuerschaltung bezeichnet wird.

Fig.6 zeigt eine komplementäre MIS-Verstärkerschaltung gemäß einem weiteren Ausführungsbeispiel der Erfindung, bei der ein n-Kanal-MIS FET M_n und ein p-Kanal-MIS FET M_p zwischen den Betriebsspannungsanschlüssen in Reihe liegen, wobei einer mit der Betriebsspannungsquelle - Vdd und der andere MlS FET mit einer Bezugsspannung, beispielsweise Masse, verbunden ist. Der Widerstand Ri. liegt zwischen den Drain-Elektroden der MlS FET M_n und Mp, um in geeigneter Weise den durch den Leitungsweg dieser FET fließenden Strom zu begrenzen. Zwischen einem Eingang Eing und einem Ausgang A usg des Verstärkers liegt ein Vorwiderstand Rf- Der Vorspannungspunkt für den MIS FET Mp, der auf eine Spannung nahe der Schwellwertspannung V_1n des MIS FET M_p eingestellt ist, wird beispielsweise dargestellt. Die Gate-Elektroden der komplementären MIS FET M_n und M_n sind beide wechselstrommäßig mit dem Eingang ElNG verbunden. Der Schaltungspunkt, an dem das Ausgangssignal abgenommen wird und die lineare Vorspannung der Schaltung kann je nach den Bedürfnissen und Erfordernissen des jeweiligen Falls beispielsweise in der in den F i g. 1 oder 3 dargestellten Weise verschiedenartig gewählt werden.

Da der Strombegrenzungswiderstand Rl bei dieser Schaltung nicht auf der Source-Elektrodenseite, sondern auf der Drain-Elektrodenseite des Verstärkers FET liegt, ist bei der zuletzt beschriebenen Schaltung keine Rückkoppelschleife ausgebildet, so daß die Verstärkerschaltung mit einer geringen Verlustleistung arbeitet, ohne daß der Verstärkungsgrad sich wesentlich verringert. Darüber hinaus ist auch die Abweichung oder Schwankung des Verstärkungsgrades des Verstärkers auf Grund der beim Herstellvorgang sich ergebenden Abweichung bzw. Dimensionierung des Widerstandswertes des Widerstands /?/. klein. Da der MIS FET Mp so vorgespannt ist, daß er als B-Verstärker arbeitet, kann eine geringe Verlustleistung erreicht werden.

F i g. 7 zeigt eine der in F i g. 1 dargestellten Schaltung ähnliche modifizierte Schaltung von Fig.6, bei der zwischen dem Eingang EING und dem MIS FET M, kein Wechselstrom-Kopplungskondensator vorgesehen ist, und statt dessen dieser Transistor direkt vom Vorspannungswiderstand Rfi vorgespannt wird. Infolgedessen tritt keine Dämpfung oder Schwächung eines Wechselstrom-Eingangssignals, das am MIS FET M₁ anliegt, auf Grund des Wechselstrom-Kopplungskondensators auf. Da die Anzahl der Schaltungskomponen ten im Vergleich zu der in F i g. 1 dargestellter Schaltung kleiner ist, ist diese Schaltung auch vorteilhafi als integrierter Baustein herzustellen. Der Ausgang ALJSG kann an der Drain-Elektrode des MIS FET M₁ vorgesehen sein.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Komplementärer Gegentaktverstärker mit zwei in Reihe geschalteten FET mit positiver bzw. negativer Kanal-Leitfähigkeit, deren Sources an den positiven bzw. negativen Anschluß einer Spannungsquelle angeschlossen sind, wobei der Eingang des Verstärkers an die Gates und sein Ausgang an die miteinander verbundenen Drains der FET angeschlossen ist, dadurch gekennzeichnet, daß zwischen die Drains der FET (Mp, M_n) wenigstens eine Widerstandseinrichtung (Strombegrenzungswiderstand Rl)geschaltet ist.

2. Gegentaktverstärker nach Anspruch 1, dadurch gekennzeichnet, daß Drain und Gate wenigstens eines FET (M_p) durch einen Widerstand (Rf) überbrückt sind.

3. Gegentaktverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dem Gate wenigstens eines FET (M_n) ein Kondensator (C₁) vorgeschaltet ist.

4. Gegentaktverstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Gates und Drains jedes FET (Mp, M_n) über einen Widerstand (Rn, Rf2) miteinander verbunden sind.

5. Gegentaktverstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dem Gate jedes FET (Mp, M_n) ein Kondensator (Q, O2) vorgeschaltet ist.

6. Gegentaktverstärker nach Anspruch 1, dadurch gekennzeichnet, daß zwischen die Drains der FET (Mp, M_n) zwei Widerstände (Rlu Rli) geschaltet sind und der Ausgang an den Verbindungspunkt zwischen den Widerständen angeschlossen ist.

7. Gegentaktverstärker nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß der Widerstandswert des Widerstands (Rl; Rd, R1.2) größer ist als der Durchlaßwiderstand des einen bzw. zweiten FET (Mp₁M_n).

8. Gegentaktverstärker nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß den beiden FET (Mp, M_n) eine Reihenschaltung aus zwei weiteren FET (Mpu M_n\) mit positiver bzw. negativer Kanalleitfähigkeit parallel geschaltet ist, deren Steuerelektroden an die Verbindungspunkte (Vb, Va) der ersten FET mit der Widerstandseinrichtung (Rl; Rl2, Rh) angeschlossen sind und deren Verbindungspunkt (Ve) als Ausgang dient.