DE2639598B2 - Komplimentärer Gegentaktverstärker - Google Patents
Komplimentärer GegentaktverstärkerInfo
- Publication number
- DE2639598B2 DE2639598B2 DE2639598A DE2639598A DE2639598B2 DE 2639598 B2 DE2639598 B2 DE 2639598B2 DE 2639598 A DE2639598 A DE 2639598A DE 2639598 A DE2639598 A DE 2639598A DE 2639598 B2 DE2639598 B2 DE 2639598B2
- Authority
- DE
- Germany
- Prior art keywords
- fet
- push
- pull amplifier
- circuit
- amplifier according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000000295 complement effect Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
- G04F5/04—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses
- G04F5/06—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses using piezoelectric resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf einen komplementären Gegentaktverstärker der im Oberbegriff des Patentanspruchs
1 beschriebenen, in F i g. 4 dargestellten, aus der US-PS 36 76 801 und der amerikanischen Veröffentlichung
»RCA COS/MOS Integrated Circuits Manual« der Firma RCA Corporation, 1972, auf den Seiten 192
bis 205 bekannten Art.
Die in Fig.4 dargestellte Schaltung besteht im Prinzip aus einem C-MIS-Inverter mit einem n-Kanal-FET
Mn und einem p-Kanal-FET Mp sowie einer
positiven Rückkopplung oder einer Mitkoppelschleife, die zwischen dem Eingang und dem Ausgang des
Inverters liegt und einen Schwingquarz-Oszillator X und Kondensatoren Cd und Ca aufweist. Ein am
Ausgang des Verstärkers vorgesehener Widerstand Rd
dient der Stabilisierung der Schwingungsfrequenz.
Bei einer derartigen Schaltung tritt jedoch die Schwierigkeit auf, daß die Verlustleistung bzw. die
Leistungsaufnahme groß ist. Dies soll nachfolgend erläutert werden.
Wenn der komplementäre Gegentaktverstärker, der den wichtigsten Teil der Oszillatorschaltung darstellt,
ein vollständig digitales Eingangssignal ohne andere Signalkomponenten zugeführt erhält, so ist der Zeitraum,
während dem die beiden komplementären FET im leitenden Zustand sind, sehr kurz und die Verlustleistung
auf Grund des durch die beiden FET fließenden Stromes ist gering und verursacht kaum Schwierigkeiten, da die
komplementären FET im Gegentakt arbeiten. Wenn dagegen ein analoges, beispielsweise ein sinusförmiges
Signal, wie es etwa in F i g. 5 dargestellt ist, am Eingang anliegt, wird der Zeitraum, während dessen die beiden
FET im Übergangsbereich oder in der Nähe des Schaltungspunktes (im Bereich zwischen den Schwellwertsspannungen
Vu,n und Vthp der FET Mn und Mp, d. h.
in dem in Fig.5 gestrichelt dargestellten Bereich Y)
arbeiten, lang und die Verlustleistung wird groß. Dies ist insbesondere bei elektronischen Armbanduhren nachteilig,
die mit möglichst langen Batterie-Wechselzeiten auskommen sollen.
Der Erfindung liegt daher die Aufgabe zugrunde, einen komplementären Inverterverstärker mit geringer
Verlustleistung zu schaffen.
Diese Aufgabe wird bei dem gattungsgemäßen komplementären Gegentaktverstärker erfindungsgemäß
durch die im kennzeichnenden Teil des Anspruchs 1 beschriebenen Maßnahmen gelöst.
Vorteilhafte Ausgestaltungen der erfindungsgemäßen Schaltung sind in den Unteransprüchen gekennzeichnet.
^5 Der erfindungsgemäße, komplementäre MIS-Gegentaktverstärker
kann in monolithischer, integrierter Bauweise hergestellt und im Zusammenhang mit
Schaltungen verwendet werden, bei denen eine geringe Verlustleistung bzw. eine geringe Leistungsaufnahme
ίο erforderlich ist, wie dies beispielsweise bei einem
schwingquarzgesteuerten Oszillator mit sehr geringer Leistung in einer elektrischen Uhr, etwa einer
elektronischen Armbanduhr, gefordert wird.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
F i g. 1 eine Schaltung eines komplementären Gegentaktverstärker
gemäß einer erfindungsgemäßen Ausführungsform,
F i g. 2 Spannungs-Übertragungskennlinien bzw. Spannungs-Verstärkungskennlinien, anhand denen die
Arbeitsweise der in F i g. 1 dargestellten Schaltung erläutert wird,
Fig.3 die Schaltungsanordnung einer Oszillatorschaltung,
bei der eine Ausführungsform des erfindungsgemäßen Verstärkers verwendet wird.
Fig.4 eine herkömmliche Oszillatorschaltung mit
einem komplementären Gegentaktverstärker, wie es bei der Erfindung als bekannt vorausgesetzt wird,
Fig.5 die graphische Darstellung, anhand der erläutert wird, warum ein Verlust-Durchgangsstrom bei
der herkömmlichen, in F i g. 4 dargestellten Schaltung fließen kann,
Fig.6 ein komplementärer MIS FET-Verstärker
gemäß einer weiteren erfindungsgemäßen Ausführungsform und
F i g. 7 eine Abwandlung der in F i g. 1 dargestellten Schaltung.
In F i g. 1 ist ein komplementärer Gegentaktverstär-
ker gemäß einer Ausführungsform der Erfindung dargestellt, bei der die Verstärkerschaltung so ausgeführt
ist, daß sie durch geeignete Wahl des Arbeitspunktes jedes FET Mn und Mp als Gegentakt-B-Verstärker
arbeitet und eine Verringerung der Verlustleistung bzw. der Leistungsaufnahme erreicht wird.
Ein n-Kanal-FET Mn vom Anreicherungstyp ist mit
einer Spannungsquelle — Vdd und ein p-Kanal-FET Mp
vom Anreicherungstyp (dessen Source-Elektrode an Masse liegt) ist mit einer anderen Spannungsquelle Vss, iu
beispielsweise mit Masse, verbunden. Die beiden FET Mn und Mp liegen in Reihe und bilden einen
komplementären Inverter. Im vorliegenden Falle sind zwischen den komplementären FET Mn und Mp zwei
Lastwiderstände Ri. 1 und Rl mit gleichem Widerstandswert
in Reihe geschaltet. Die Vorwiderstände Rf \ und
Rf2 für die FET Afn und Mp liegen zwischen jeweils der
Gate- und der Drain-Elektrode dieser FET. Die Gate-Elektroden der FET Mn und M0 werden über die
Kondensatoren Q bzw. Ci zur Wechselspannungskopplung
mit einem gemeinsamen Eingangssignal Vßng
beaufschlagt Am Verbindungspunkt der Lastwiderstände RL\ und Rl2 wird das Ausgangssignal VAusg der
Schaltung abgegriffen. Die Buchstaben C, D. A und B bezeichnen die in den Figuren dargestellten Schaltungs- 2r>
punkte, d. h. die Gate- und Drain-Elektroden der FET. Die Aufgabe, die dieser Erfindung zugrunde liegt, kann
mit der zuvor erläuterten Schaltungsanordnung gelöst werden.
In F i g. 2 ist auf der Ordinate die Ausgangsspannung jd
des FET und auf der Abszisse die Eingangsspannung aufgetragen. Die ausgezogene Kurve gibt die Beziehung
zwischen den Spannungen cund a an der Gate-Elektrode
Cund an der Drain-Elektrode A des FET Mn, d. h. die
Spannungs-Übertragungskennlinie bzw. die Spannungs- jo Verstärkungskennlinie des FET Mn wieder. Die gestrichelte
Kurve gibt die Beziehung zwischen den Spannungen d und b an der Gate-Elektrode D und an
der Drain-Elektrode B des FET Mp, d.h. die Spannungs-Übertragungskennlinie des FET Mp wieder.
Die Vorwiderstände Rf\ und Rf2 dienen dazu, die
Gleichspannungswerte der Gate-Elektroden- und der Drain-Elektroden-Spannungen der FET Mn bzw. Mp
gleichzumachen. Je geringer der Vorwiderstand ist, um so besser ist die Vorspannung stabilisiert. Je höher
dagegen der Vorwiderstand ist, um so höher ist der Verstärkungsfaktor. Unter Berücksichtigung dieser
Tatsachen können die Vorwiderstände Rf ι und Rf2 mit
Widerstandswerten von etwa 10 Megohm ausgewählt und aus diffundierten Widerständen, polykristallinen rx>
Si-Widerständen oder integrierten oder Durchlaß-Widerständen zwischen der Source- und der Drain-Elektrode
der FET gebildet werden. Die Vorwiderstände Rf\ und Rf2 können aus Durchlaßwiderständen eines
Übertragungs-Gates mit hohem Widerstandswert in « einem Bereich von einigen Megohm bis einigen 10
Megohm gebildet werden, wobei das Übertragungs-Gate bzw. -Tor aus komplementären MISFET besteht,
so daß ein monolithischer, integrierter Schaltungsbaustein geschaffen werden kann. Die MIS FET des 6«
Übertragungs-Gates bzw. des Übertragungs-Verknüpfungsgliedes liegen zwischen dem Eingang und dem
Ausgang des Verstärkers einander parallel. Je höher der Durchlaßwiderstand des Lastwiderstandes Rl 1 und Rl2
im Vergleich zu dem Durchlaßwiderstand der entspre- tr>
chenden FET ist, einen um so steileren Kurvenverlauf zeigt die Spannungs-Übertragungskennlinie und je
näher die Spannungsdifferenz zwischen der Drain- und
•U)
4:5 der Source-Elektrode (oder der Gate- und der
Source-Elektrode), jedes FET Mn und Mp an der
jeweiligen Schwellwertspannung liegt, um so näher liegt die Vorspannung an der Schwellwertspannung, wodurch
die Verlustleistung verringert wird. Da die Gleiciispannungskomponente in der Eingangsspannung
Vemg durch die Wechselstrom-Kopplungs- oder Gleichstrom-Sperrkondensatoren
Ci und Ci abgeschnitten wird, werden die Vorspannungspunkte der FET Mn und
Mf. voneinander getrennt und unabhängig vom Eingangssignalpegel
festgelegt.
Wenn ein Eingangssignal Van^, beispielsweise ein
lineares oder ein analoges Signal, etwa ein sinusförmiges Schwingungssignal von einer Oszillatorschaltung
auftritt, werden die Spannungen, die an den in F i g. 1 mit dem Bezugszeichen C und D versehenen Schaltungspunkten der FET Mn und Mp, denen das Eingangssignal
über die jeweiligen Kondensatoren G und Ci zugeführt
wird, durch die Kurven c bzw. d in Fi g. 2 dargestellt.
Dann liefern die FET Mn und Mp mit den zuvor
beschriebenen Arbeitspunkten an den jeweiligen Drain-Elektroden, die in F i g. 1 mit den Bezugszeichen
A und B versehen sind, verstärkte Ausgangssignale a und b.
Das endgültige, gesamte Ausgangssignal kann durch die Kombination dieser Signale a und b erzeugt werden.
In der ersten Hälfte des Zyklus wird der FET Mp in
den leitenden Zustand versetzt und stellt am Schaltungspunkt B ein Signal bereit. In der zweiten Zyklushälfte
befindet sich der FET Mn im leitenden Zustand und
erzeugt am Schaltungspunkt A ein Signal. Das Ausgangssignal über den gesamten Zyklus weist eine
Schwingungsform auf, wie sie in F i g. 2 durch die schraffierten Flächen dargestellt ist. Auf diese Weise
übernehmen die beiden FET vom Komplementärtyp die Verstärkung in den jeweiligen Halbzyklen oder
Halbperioden, um insgesamt dann die Funktion und die Arbeitsweise eines Gegentakt-B-Verstärkers auszuführen.
Auf Grund des zuvor beschriebenen Schaltungsaufbaus führt die vorliegende Schaltung die Funktion eines
Gegentakt-B-Verstärkers durch und der Zeitraum, während dem die beiden FET sich beide im leitenden
Zustand befinden, wird klein. Daher ist der Zeitraum, während dessen ein Strom durch die FET fließen kann,
klein und die Verlustleistung bzw. die Leistungsaufnahme wird wesentlich reduziert.
Die zuvor beschriebenen Verhältnisse stimmen genau, wenn die Schaltung im idealen Zustand und bei
idealen Verhältnissen arbeitet. Im praktischen Falle jedoch besteht eine geringe Möglichkeit, daß beide FET
zeitweilig in den leitenden Zustand kommen können, d. h. es kann ein Durchgangsstrom im Hinblick auf die
Arbeitsgeschwindigkeit der FET auch bei der zuvor beschriebenen Schaltung fließen. In einem solchen Falle
ist der Durchgangsstrom jedoch durch die Lastwiderstände Rl 1 und Rli in seiner Größe begrenzt und fast
vernachlässigbar. Daher wird ein komplementärer Gegentaktverstärker mit geringer Verlustleistung geschaffen.
Die Erfindung ist nicht auf das zuvor beschriebene Ausführungsbeispiel begrenzt. Vielmehr sind zahlreiche
Abwandlungen und Ausgestaltungen möglich
Be'spielsweise wird das Ausgangssignal beim zuvor
beschriebenen komplementären Verstärker am Verbindungspunkt der Lastwiderstände Rlι und Rl2, die bei
der zuvor beschriebenen Ausführungsform im Leitungsweg zwischen den beiden FET Mn und M9 in Reihe
liegen, abgegriffen. Das Ausgangssignal kann jedoch auch von den jeweiligen Drain-Elektroden der beiden
FET entsprechend dem zu erreichenden Zweck, dem Einsatz und der Verwendungsart abgegriffen werden.
Ein Beispiel für einen solchen Fall ist in F i g. 3 ο dargestellt, bei dem der Gegentaktverstärker als
Oszillatorschaltung verwendet wird.
Fig.3 zeigt die Anwendung der Erfindung in einer
quarzgesteuerten Oszillatorschaltung zur Verwendung in einer elektronischen Armbanduhr. Die komplementäre
Inverterschaltung gemäß einer Ausführungsform der Erfindung wird als Verstärker verwendet und zwischen
dem Eingang und dem Ausgang des Verstärkers liegt eine Mitkoppelschleife, die aus einem Schwingquarz-Oszillator
X und den Kondensatoren Co und Cc besteht. Das Ausgangssignal VAusg dieser Oszillatorschaltung
wird einer Frequenzteilerschaltung über einen das Signal formenden Inverter bereitgestellt, der auch als
logische Schaltung oder Steuerschaltung bezeichnet wird.
Fig.6 zeigt eine komplementäre MIS-Verstärkerschaltung
gemäß einem weiteren Ausführungsbeispiel der Erfindung, bei der ein n-Kanal-MIS FET Mn und ein
p-Kanal-MIS FET Mp zwischen den Betriebsspannungsanschlüssen
in Reihe liegen, wobei einer mit der Betriebsspannungsquelle - Vdd und der andere MlS
FET mit einer Bezugsspannung, beispielsweise Masse, verbunden ist. Der Widerstand Ri. liegt zwischen den
Drain-Elektroden der MlS FET Mn und Mp, um in
geeigneter Weise den durch den Leitungsweg dieser FET fließenden Strom zu begrenzen. Zwischen einem
Eingang Eing und einem Ausgang A usg des Verstärkers liegt ein Vorwiderstand Rf- Der Vorspannungspunkt für
den MIS FET Mp, der auf eine Spannung nahe der
Schwellwertspannung V1n des MIS FET Mp eingestellt
ist, wird beispielsweise dargestellt. Die Gate-Elektroden der komplementären MIS FET Mn und Mn sind beide
wechselstrommäßig mit dem Eingang ElNG verbunden. Der Schaltungspunkt, an dem das Ausgangssignal
abgenommen wird und die lineare Vorspannung der Schaltung kann je nach den Bedürfnissen und
Erfordernissen des jeweiligen Falls beispielsweise in der in den F i g. 1 oder 3 dargestellten Weise verschiedenartig
gewählt werden.
Da der Strombegrenzungswiderstand Rl bei dieser Schaltung nicht auf der Source-Elektrodenseite, sondern
auf der Drain-Elektrodenseite des Verstärkers FET liegt, ist bei der zuletzt beschriebenen Schaltung
keine Rückkoppelschleife ausgebildet, so daß die Verstärkerschaltung mit einer geringen Verlustleistung
arbeitet, ohne daß der Verstärkungsgrad sich wesentlich verringert. Darüber hinaus ist auch die Abweichung
oder Schwankung des Verstärkungsgrades des Verstärkers auf Grund der beim Herstellvorgang sich
ergebenden Abweichung bzw. Dimensionierung des Widerstandswertes des Widerstands /?/. klein. Da der
MIS FET Mp so vorgespannt ist, daß er als B-Verstärker
arbeitet, kann eine geringe Verlustleistung erreicht werden.
F i g. 7 zeigt eine der in F i g. 1 dargestellten Schaltung ähnliche modifizierte Schaltung von Fig.6, bei der
zwischen dem Eingang EING und dem MIS FET M, kein Wechselstrom-Kopplungskondensator vorgesehen
ist, und statt dessen dieser Transistor direkt vom Vorspannungswiderstand Rfi vorgespannt wird. Infolgedessen
tritt keine Dämpfung oder Schwächung eines Wechselstrom-Eingangssignals, das am MIS FET M1
anliegt, auf Grund des Wechselstrom-Kopplungskondensators auf. Da die Anzahl der Schaltungskomponen
ten im Vergleich zu der in F i g. 1 dargestellter Schaltung kleiner ist, ist diese Schaltung auch vorteilhafi
als integrierter Baustein herzustellen. Der Ausgang ALJSG kann an der Drain-Elektrode des MIS FET M1
vorgesehen sein.
Hierzu 3 Blatt Zeichnungen
Claims (8)
1. Komplementärer Gegentaktverstärker mit zwei in Reihe geschalteten FET mit positiver bzw.
negativer Kanal-Leitfähigkeit, deren Sources an den positiven bzw. negativen Anschluß einer Spannungsquelle angeschlossen sind, wobei der Eingang des
Verstärkers an die Gates und sein Ausgang an die miteinander verbundenen Drains der FET angeschlossen
ist, dadurch gekennzeichnet, daß zwischen die Drains der FET (Mp, Mn)
wenigstens eine Widerstandseinrichtung (Strombegrenzungswiderstand Rl)geschaltet ist.
2. Gegentaktverstärker nach Anspruch 1, dadurch gekennzeichnet, daß Drain und Gate wenigstens
eines FET (Mp) durch einen Widerstand (Rf)
überbrückt sind.
3. Gegentaktverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dem Gate wenigstens
eines FET (Mn) ein Kondensator (C1) vorgeschaltet
ist.
4. Gegentaktverstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die
Gates und Drains jedes FET (Mp, Mn) über einen
Widerstand (Rn, Rf2) miteinander verbunden sind.
5. Gegentaktverstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
dem Gate jedes FET (Mp, Mn) ein Kondensator (Q,
O2) vorgeschaltet ist.
6. Gegentaktverstärker nach Anspruch 1, dadurch gekennzeichnet, daß zwischen die Drains der FET
(Mp, Mn) zwei Widerstände (Rlu Rli) geschaltet
sind und der Ausgang an den Verbindungspunkt zwischen den Widerständen angeschlossen ist.
7. Gegentaktverstärker nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß der Widerstandswert
des Widerstands (Rl; Rd, R1.2) größer ist als der Durchlaßwiderstand des einen bzw. zweiten FET
(Mp1Mn).
8. Gegentaktverstärker nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß den beiden FET (Mp,
Mn) eine Reihenschaltung aus zwei weiteren FET (Mpu Mn\) mit positiver bzw. negativer Kanalleitfähigkeit
parallel geschaltet ist, deren Steuerelektroden an die Verbindungspunkte (Vb, Va) der ersten
FET mit der Widerstandseinrichtung (Rl; Rl2, Rh)
angeschlossen sind und deren Verbindungspunkt (Ve) als Ausgang dient.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50105919A JPS5855685B2 (ja) | 1975-09-03 | 1975-09-03 | ゾウフクカイロ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2639598A1 DE2639598A1 (de) | 1977-03-10 |
DE2639598B2 true DE2639598B2 (de) | 1978-09-28 |
Family
ID=14420260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2639598A Ceased DE2639598B2 (de) | 1975-09-03 | 1976-09-02 | Komplimentärer Gegentaktverstärker |
Country Status (4)
Country | Link |
---|---|
US (2) | US4100502A (de) |
JP (1) | JPS5855685B2 (de) |
DE (1) | DE2639598B2 (de) |
NL (1) | NL7609803A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0205649A1 (de) * | 1985-06-28 | 1986-12-30 | Deutsche ITT Industries GmbH | In CMOS-Technik realisierter Inverter |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7703423A (nl) * | 1977-03-30 | 1978-10-03 | Meidensha Electric Mfg Co Ltd | Kristaloscillator met een laag energieverbruik. |
JPS53139959A (en) * | 1977-05-13 | 1978-12-06 | Hitachi Ltd | Amplifying circuit |
JPS55128910A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Complementary mis amplifying circuit |
US4295062A (en) * | 1979-04-02 | 1981-10-13 | National Semiconductor Corporation | CMOS Schmitt trigger and oscillator |
CH631047B (fr) * | 1979-07-13 | Ebauches Electroniques Sa | Amplificateur pour signaux alternatifs. | |
US4360789A (en) * | 1980-07-17 | 1982-11-23 | Hughes Aircraft Company | Very low current pierce oscillator |
JPS58121809A (ja) * | 1982-01-14 | 1983-07-20 | Toshiba Corp | 増幅回路 |
US4483016A (en) * | 1982-09-23 | 1984-11-13 | Hochstein Peter A | Audio amplifier |
JPH021108Y2 (de) * | 1985-04-15 | 1990-01-11 | ||
US5302917A (en) * | 1993-02-12 | 1994-04-12 | Concorso James A | Linear amplifier circuit for audio equipment |
US5389827A (en) * | 1993-04-15 | 1995-02-14 | National Semiconductor Corporation | Quick recovery AC coupling circuit |
US5864254A (en) * | 1995-04-11 | 1999-01-26 | Rohm Co., Ltd. | Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same |
JP3490045B2 (ja) * | 2000-04-26 | 2004-01-26 | Necマイクロシステム株式会社 | ローノイズバッファ回路 |
GB2362276A (en) | 2000-05-12 | 2001-11-14 | Motorola Inc | A low power clock oscillator with regulated amplitude |
US6320427B1 (en) * | 2000-10-11 | 2001-11-20 | Winbond Electronics Corp. | High-speed, low-power continuous-time CMOS current comparator |
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US7991302B2 (en) | 2002-12-11 | 2011-08-02 | Intel Corporation | Method and apparatus for optical signaling |
US6828857B2 (en) * | 2002-12-11 | 2004-12-07 | Intel Corporation | High gain, high bandwidth CMOS transimpedance amplifier |
US6737924B1 (en) * | 2002-12-11 | 2004-05-18 | Intel Corporation | Differential, double feedback CMOS transimpedance amplifier with noise tolerance |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
KR100649322B1 (ko) * | 2004-03-23 | 2006-11-24 | 가부시키가이샤 무라타 세이사쿠쇼 | Fet 증폭기, 펄스변조 모듈, 및 레이더 장치 |
EP3570374B1 (de) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integriertes hf-frontend |
JP2007013916A (ja) * | 2005-05-30 | 2007-01-18 | Denso Corp | 信号生成装置 |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
EP3958468B1 (de) | 2008-02-28 | 2024-01-31 | pSemi Corporation | Verfahren und vorrichtung für digitale abstimmung eines kondensators bei einer integrierten schaltung |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
EP2330735A3 (de) * | 2008-07-18 | 2012-04-04 | Peregrine Semiconductor Corporation | Transkonduktanz-Operationsverstärker |
TWI474610B (zh) * | 2009-08-14 | 2015-02-21 | Realtek Semiconductor Corp | 石英振盪器電路 |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
CA2974821A1 (en) | 2015-01-24 | 2016-07-28 | Circuit Seed, Llc | Passive phased injection locked circuit |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
CA3031736A1 (en) * | 2015-07-29 | 2017-02-02 | Circuit Seed, Llc | Complementary current field-effect transistor devices and amplifiers |
WO2017019973A1 (en) | 2015-07-30 | 2017-02-02 | Circuit Seed, Llc | Multi-stage and feed forward compensated complementary current field effect transistor amplifiers |
US10514716B2 (en) | 2015-07-30 | 2019-12-24 | Circuit Seed, Llc | Reference generator and current source transistor based on complementary current field-effect transistor devices |
WO2017019978A1 (en) | 2015-07-30 | 2017-02-02 | Circuit Seed, Llc | Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices |
WO2017105554A1 (en) | 2015-12-14 | 2017-06-22 | Circuit Seed, Llc | Super-saturation current field effect transistor and trans-impedance mos device |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE524024A (de) * | 1952-11-07 | |||
US3067337A (en) * | 1957-06-03 | 1962-12-04 | Cincinnati Milling Machine Co | Servo amplifier using push-pull, complementary, cascaded, transistors with means to superimpose a higher a. c. frequency on information signal |
US3392341A (en) * | 1965-09-10 | 1968-07-09 | Rca Corp | Self-biased field effect transistor amplifier |
US3443237A (en) * | 1967-03-23 | 1969-05-06 | Bell Telephone Labor Inc | Balanced to unbalanced transistor amplifier |
US3566145A (en) * | 1968-05-22 | 1971-02-23 | Gen Electric | Rectifier circuit |
DE1916736C3 (de) * | 1969-04-01 | 1981-08-20 | Siemens AG, 1000 Berlin und 8000 München | Gegentaktverstärker mit zwei Transistoren entgegengesetzten Leitfähigkeitstyps |
US3676801A (en) * | 1970-10-28 | 1972-07-11 | Motorola Inc | Stabilized complementary micro-power square wave oscillator |
US3760584A (en) * | 1971-04-29 | 1973-09-25 | Hamilton Watch Co | Integrated circuit solid state watch |
GB1395337A (en) * | 1972-04-06 | 1975-05-21 | Goldring Ltd | Amplifiers |
DE2262782C2 (de) * | 1972-12-21 | 1975-01-30 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MH komplementären Transistoren in Gegentaktschaltung aufgebauter Oszillator |
US3855549A (en) * | 1973-08-24 | 1974-12-17 | Rca Corp | Circuit, such as cmos crystal oscillator, with reduced power consumption |
US3953875A (en) * | 1974-01-02 | 1976-04-27 | Motorola, Inc. | Capacitor structure and circuit facilitating increased frequency stability of integrated circuits |
US3887881A (en) * | 1974-01-24 | 1975-06-03 | American Micro Syst | Low voltage CMOS amplifier |
US4015214A (en) * | 1974-04-09 | 1977-03-29 | Nippon Gakki Seizo Kabushiki Kaisha | Push-pull amplifier |
US3906255A (en) * | 1974-09-06 | 1975-09-16 | Motorola Inc | MOS current limiting output circuit |
US4022631A (en) * | 1975-05-19 | 1977-05-10 | International Telephone And Telegraph Corporation | Process for producing regenerated cellulosic articles |
JPS55658A (en) * | 1978-06-16 | 1980-01-07 | Mitsubishi Electric Corp | Amplitude modulation device |
-
1975
- 1975-09-03 JP JP50105919A patent/JPS5855685B2/ja not_active Expired
-
1976
- 1976-08-31 US US05/719,238 patent/US4100502A/en not_active Expired - Lifetime
- 1976-09-02 DE DE2639598A patent/DE2639598B2/de not_active Ceased
- 1976-09-02 NL NL7609803A patent/NL7609803A/xx not_active Application Discontinuation
-
1980
- 1980-07-11 US US06/168,777 patent/USRE31749E/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0205649A1 (de) * | 1985-06-28 | 1986-12-30 | Deutsche ITT Industries GmbH | In CMOS-Technik realisierter Inverter |
Also Published As
Publication number | Publication date |
---|---|
NL7609803A (nl) | 1977-03-07 |
JPS5230146A (en) | 1977-03-07 |
US4100502A (en) | 1978-07-11 |
JPS5855685B2 (ja) | 1983-12-10 |
DE2639598A1 (de) | 1977-03-10 |
USRE31749E (en) | 1984-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2639598B2 (de) | Komplimentärer Gegentaktverstärker | |
EP0236525B1 (de) | Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsleitung für Digitalsignale | |
DE2616641C3 (de) | Schaltanordnung zur Spannungserhöhung | |
DE2515309C3 (de) | Ingegrierte Transistorverstärkerschaltung | |
DE2811074C2 (de) | Komplementäre, leistungslose Komparator/Inverter-Schaltung | |
EP0591750B1 (de) | Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers | |
DE2744349C2 (de) | Schaltungsanordnung zur Steuerung der Aufladung einer Sekundär-Batterie | |
DE19900859A1 (de) | CMOS-Schaltung geringer Leistung | |
DE3024936C2 (de) | Wechselspannungsverstärker in Form einer integrierten Schaltung | |
DE3929351C1 (de) | ||
DE3008280A1 (de) | Komplementaerer verstaerker | |
DE2343386B2 (de) | Quarzkristalloszillatorschaltung | |
EP0809350B1 (de) | Digital einstellbarer Quarzoszillator mit monolithisch integrierter Oszillatorschaltung | |
EP0384938B1 (de) | Integrierbare amplitudengeregelte Oszillatorschaltung | |
DE10149585A1 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
DE69937870T2 (de) | Differenzverstärkerschaltung vom Mehreingangstyp | |
DE2543403C3 (de) | Schaltungsanordnung zur pegelabhänigigen Veränderung der Eingangsimpedanz eines Verstärkers für bipolare Signale | |
EP0570820B1 (de) | Schaltbare Stromquellenschaltung und Verwendung einer solchen in einer Phasendetektoranordnung | |
DE2548457A1 (de) | Konstantspannungsschaltung | |
DE3700296C2 (de) | ||
DE19722158C1 (de) | Eingangsschaltung für eine integrierte Schaltung | |
DE3136300A1 (de) | "antriebsschaltung fuer einen oszillator mit niedrigem stromverbrauch" | |
DE2607045C3 (de) | Elektronische Schaltung mit einem Verstärker | |
EP0371163B1 (de) | Integrierbare Schaltungsanordnung zur Verzögerung impulsförmiger Signale | |
DE2600198B2 (de) | Eingabestufe für eine integrierte MISFET-Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8228 | New agent |
Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8235 | Patent refused |