DE2639598A1

DE2639598A1 - Verstaerkerschaltung

Info

Publication number: DE2639598A1
Application number: DE19762639598
Authority: DE
Inventors: Osamu Yamashiro
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1975-09-03
Filing date: 1976-09-02
Publication date: 1977-03-10
Also published as: JPS5230146A; NL7609803A; USRE31749E; JPS5855685B2; US4100502A; DE2639598B2

Description

Verstärker schaltung;

Die Erfindung betrifft Feldeffekttransistoren-Verstärker, Oszillatorschaltungen mit Feldeffekttransistor-Verstärkern sowie Feldeffekttransistor-Schaltungen. Insbesondere betrifft die Erfindung einen komplementären Metall-Isolator-Halbleiter (C-MIS)-Verstärker mit einem p-Kanal-Metall-Isolator-Halbleiter-Feldeffekttransistor (der nachfolgend als MIS FET oder einfach als FET bezeichnet werden soll) und einem n-Kanal-MIS FET.

Die in Fig. 4- dargestellte, herkömmliche Schaltung, die als eine bei elektronischen Armbanduhren verwendete Schwingquarz-Oszillator schaltung bekannt ist, ist in der US-Patentschrift 3 676 801, einer amerikanischen Veröffentlichung "ECA COS/MOS Integrated Circuits Manual" der Firme RCA Corporation, 1972, auf den Seiten 192 bis 205, usw. beschrieben. Die in Fig.

709810/1 152

dargestellte Schaltung besteht im Prinzip aus einem C-MIS-Inverter mit einem n-Kanal-FET M_n und einem p-Kanal-FET M , sowie einer positiven Rückkopplung oder einer Mitkoppelschleife, die zwischen dem Eingang und dem Ausgang des Inverters liegt und einen Schwingquarz-Oszillator X und Kondensatoren CL· und C^ aufweist. Ein am Ausgang des Verstärkers vorgesehener Widerstand Κ« dient der Stabilisierung der Schwingungsfrequenz.

Bei einer derartigen Schaltung tritt jedoch die Schwierigkeit auf, dass die Verlustleistung bzw. die Leistungsaufnahme gross ist. Dies soll nachfolgend erläutert werden.

Wenn der komplementäre Inverterverstärker, der den wichtigsten !Teil des Oszillatorschaltung darstellt, ein vollständig digitales Eingangssignal ohne andere Signalkomponenten zugeführt erhält, so ist der Zeitraum, während dem die beiden komplementären FETs im leitenden Zustand sind, sehr kurz und die Verlustleistung auf Grund des durch die beiden EETs fliessenden Stromes ist gering und verursacht kaum Schwierigkeiten, da die komplementären J¹ETs im Gegentakt arbeiten. Wenn dagegen ein analoges, beispielsweise ein sinusförmiges Signal, wie es etwa in Fig. 5 dargestellt ist, am Eingang anliegt, wird der Zeitraum, während dem die beiden FETs im Übergangsbereich oder in der Nähe des Schaltungspunktes (im Bereich zwischen den Schwellwertsspannungen ^Vthn ¹^ ^Vthp ^{der FETs M}n ¹^^{10 M}p' ^d* ^- ^{in depi in} ^⁵* ^ ^ge~ strichelt dargestellten Bereich Y) arbeiten, lang und die Verlustleistung wird gross.

Der Erfindung liegt daher die Aufgabe zugrunde, einen komplementären Inverterverstärker mit geringer Verlustleistung zu schaffen.

Diese Aufgabe wird erfindungsgemäss durch die in Anspruch 1, 2, 5» 9i 14-, 16 und 19 angegebenen Schaltungsanordnungen gelöst.

Vorteilhafte Ausgestaltungen der erfindungsgemässen Schaltung sind in den Unteransprüchen gekennzeichnet.

709810/115 2

Gemäss einem Merkmal der Erfindung besitzt ein komplementärer Inverterverstärker einen komplementären Inverter mit einem ersten, mit einer Spannungsquelle verbundenen FET von einem ersten Leitfähigkeitstyp und einen zweiten, mit einer zweiten Spannungsquelle verbundenen FET von einem zweiten Leitfähigkeitstyp, wobei das Eingangssignal gleichzeitig an die Gate-Elektroden des ersten und zweiten FETs geführt wird. Der Verstärker weist gemäss einer bevorzugten Ausführungsform einen ersten und einen zweiten Lastwiderstand, die zwischen dem ersten und zweiten FET in Reihe liegen, Vorwiderstände, die zwischen der Gate- und der Drain-Elektrode des ersten und zweiten FETs liegen, einen Eingang, der mit den Gate-Elektroden der FETs über entsprechende Kapazitäten in Verbindung steht, sowie einen Ausgang auf, der am Verbindungspunkt des ersten und zweiten Lastwiderstandes oder an den Drain-Elektroden des ersten und zweiten FETs liegt, so dass auf diese Weise die Arbeitsweise und Funktion eines Gegentakt-B-Verstärkers geschaffen wird.

Die Erfindung schafft also einen komplementären Inverterverstärker mit einer geringen Verlustleistung, bei dem kein Verluststrom durch die MIS FETs fliesst, der auf Grund der Schwellwertspannung der MlS-Schaltungsteile bei der Verstärkung eines analogen Eingangssignales auftreten kann. Der erfindungsgemässe komplementäre MIS-Inverterverstärker dient als linearer Verstärker bzw. Analogverstärker in einer Öszillatorschaltung und ist so ausgelegt, dass ein durch den Inverter fliessender Verlust- · strom oder nicht ausnutzbarer Strom bei der Bereitstellung einer Oszillator-Ausgangsspannung an den Schwingungsformer-MIS-Inverter der nachfolgenden Schaltungsstufe vermieden wird.

Der erfindungsgemässe, komplementäre MlS-Inverterverstärker kann in monolithischer, integrierter Bauweise hergestellt und im Zusammenhang mit Schaltungen verwendet werden, bei denen eine geringe Verlustleistung bzw. eine geringe Leistungsaufnahme erforderlich ist, wie dies beispielsweise bei einem schwingquarzgesteuerten Oszillator mit sehr geringer Leistung in einer elektrischen Uhr, etwa einer elektronischen Armbanduhr, gefordert wird»

7 0 9 8 10/1152

Der erfindungsgemässe komplementäre MIS-Inverterverstärker besitzt einen komplementären MIS-Inverter, welcher in einer Weise vorgespannt ist, dass er als Gegentakt-B-Yerstärker arbeitet.

Der erfindungsgemässe, komplementäre Inverterverstärker besitzt einen komplementären Inverter mit einem an einer ersten Spannungsquelle angeschlossenen p-Kanal-MIS FET, einen an einer zweiten Spannungsquelle angeschlossenen n-Kanal-MIS FET, wobei den Gate-Elektroden dieser beiden MIS FETs gemeinsam ein lineares bzw. analoges Eingangssignal zugeleitet wird, Lastwiderstände, die jeweils mit den Drain-Elektroden der komplementären FETs verbunden sind, und Vorwiderstände, die jeweils zwischen der Gate- und der Drain-Elektrode der jeweiligen komplementären FETs liegen. Das Ausgangssignal wird vom Verbindungspunkt der Lastwiderstände oder von den Drain-Elektroden der FETs abgegriffen, und das Eingangssignal wird über die jeweiligen Kondensatoren an die Gate-Elektroden der FETs angelegt. Der p-Kanal-FET und der n-iCanal-FET werden jeweils unabhängig voneinander vorgespannt, so dass die Schaltung als Gegentakt-B-Verstärker mit niederer Verlustleistung arbeiten kann.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Fig. 1 eine Schaltung eines komplementären Inverterverstärkers gemäss einer erfindungsgemässen Ausführungsforai,

Fig. 2 Spannungs-Ubertragungskennlinien bzw. Spannungs-Verstärkungskennlinien, anhand denen die Arbeitsweise der in Fig. 1 dargestellten Schaltung erläutert wird,

Fig. 3 die Schaltungsanordnungg einer Oszillatorschaltung, bei

der eine Ausführungsform des erfindungsgemässen Verstär-• kers verwendet wird,

Fig. 4- eine herkömmliche Oszillatorschaltung, Fig. 5 die graphische Darstellung, anhand der erläutert wird, warum ein Verlust-Durchgangsstrom bei der herkömmlichen, in Fig. 4- dargestellten Schaltung f lie ssen kann,

7 0 9 8 10/1152

δ ein- komplementärer HIS EEÜD-Yerstärker gemäss einer weiteren erfimdongsgeaaassen Ausführungsform,

Pig- 7 eine Abwandlung der in ELg- Λ dargestellten Schaltung und Pig. 8 einen Querschnitt durch einen HES-Kodensator, der als Wechselspaimiiangs-Kopplungskondensator bei dem erfindungsgemässen Verstärker verwendet wird-

In allen figuren sind gleiche Teile mit denselben Bezugszeichen versehen.

In 3fig. 1 ist ein komplementärer Inverterverstärker gemäss einer Ausführungsform der Erfindung dargestellt, bei der die Verstärkerschaltung so ausgeführt ist, dass sie durch geeignete Wahl des Arbeitspunktes jedes 5¹ETs M und M als Gegentakt-B-Verstärker arbeitet und eine Verringerung der Verlustleistung bzw. der Leistungsaufnahme erreicht wird.

Ein n-Kanal-FET M vom Anreicherungstyp (dessen Source-Elektrode an Masse liegt) ist mit einer Spannungsquelle -V-q-q und ein p-Kanal-PET M vom Anreicherungstyp (dessen Source-Elektrode an Masse liegt) ist mit einer anderen Spannungsquelle Vgg, beispielsweise mit Masse, verbunden. Die beiden J¹ETs M^ und M liegen in Reihe und bilden einen komplementären Inverter. Im vorliegenden PaIIe sind zwischen den komplementären PETs M und M zwei Lastwiderstände R-r^i und Rjo ^mi"t gleichen Widerstandswert in Reihe geschaltet. Die Vorwiderstände Rj₁. und R-^₂ für die PETs M_n und M liegen zwischen jeweils der Gate- und der Drain-Elektrode dieser PETs. Die Gate-Elektroden der PETs M_Q und M_Q werden über die Kondensatoren C, bzw. Cp zur WechselSpannungskopplung mit einem gemeinsamen Eingangssignal V-g· beaufschlagt. Am Verbindungspunkt der Lastwiderstände R^ und R-j-^ wird das Ausgangssignal ^VAusk äer Schaltung abgegriffen. Die Buchstaben C, D, A und B bezeichnen die in den Piguren dargestellten Schaltungspunkte, d. h. die Gate- und Drain-Elektroden der FETs. Die Aufgabe, die dieser Erfindung zugrunde liegt, kann mit der zuvor erläuterten Schaltungsanordnung gelöst werden, wie dies nachfolgend anhand der Beschreibung der Arbeits- und Punktionsweise dieser Schaltung deutlich wird.

7 09810/1152

In Fig. 2 ist auf der Ordinate die Ausgangsspannung des E¹ETs und auf der Abszisse die Eingangs spannung aufgetragen. Die ausgezogene Kurve gibt die Beziehung zwischen den Spannungen c und a an der Gate-Elektrode C und an der Drain-Elektrode A des FET M. d. h. die Spannungs-Übertragungskennlinie bzw. die Spannungs-VerStärkungskennlinie des FETs M_Q wieder. Die gestrichelte Kurve gibt die Beziehung zwischen den Spannungen d und b an der Gate-Elektrode D und an der Drain-Elektrode B des FETs M , d. h. die Spannungs-Übertragungskennlinie des FETs M wieder. Die Vorwiderstände R^s, und R-^p dienen dazu, die Gleichspannungswerte der Gate-Elektroden- und der Drain-Elektroden-Spannungen der FETs M_n bzw. M gleichzumachen. Je geringer der Vorwiderstand ist, umso besser ist die Vorspannung stabilisiert. Je höher dagegen der Vorwiderstand ist, umso höher ist der Verstärkungsfaktor. Unter Berücksichtigung dieser Tatsachen können die Vorwiderstände R^y. und Ep2 ^m^ Wider standswert en von etwa 10 Megohm ausgewählt und aus diffundierten Widerständen, polykristallinen Si-Widerständen oder integrierten oder Durchlass-Widerständen (on-resistances)zwischen der Source- und der Drain-Elektrode der FETs gebildet werden. Die Vorwiderstände R^y. und Rp₂ können aus Durchlasswiderständen (on-resistances) eines Übertragungs-Gates mit hohem Widerstandswert in einem Bereich von einigen Megohm bis einigen 10 Megohm gebildet werden, wobei das Übertragungs-Gate bzw. -Tor aus komplementären MISFETs besteht, so dass ein monolithischer, integrierter Schaltungsbaustein geschaffen werden kann. Die MIS FETs des Übertragungs-Gates bzw. des Übertragungs-Verknüpfungsgliedes liegen zwischen dem Eingang und dem Ausgang des Verstärkers einander parallel. Im vorliegenden Fall ist die Gate-Elektrode des p-Kanals-MIS FETs mit der Spannungsquelle -V^ und die Gate-Elektrode des n-Kanal-MIS FETs mit Masse verbunden. Je höher der Durchlasswiderstand des Lastwiderstandes R-^_x, und R™ i^m Vergleich zu dem Durchlasswiderstand der entsprechenden FETs ist, einen umso steileren Kurvenverlauf zeigt die Spannungs-Übertragungskennlinie und je näher die Spannungsdifferenz zwischen der Drain- und der Souree-Elektrode (oder der Gate- und der Source-Elektrode), jedes FETs M_n und M an der jeweiligen Schwellwertspannung liegt,

709810/1152

umso näher liegt die Vorspannung an der Schwellwertspannung, wo durch die Verlustleistung verringert wird. Da die Gleichspannungskomponente in der Eingangsspannung V · _ durch die Vechsel

exng

strom-Kopplungs- oder Gleichstrom-Sperrkondensatoren C. und C2 abgeschnitten wird, werden die Vorspannungspunkte der FETs und M voneinander getrennt und unabhängig vom Eingangssignalpegel festgelegt.

Venn ein Eingangssignal Vg. , beispielsweise ein lineares oder ein analoges Signal, etwa ein sinusförmiges Schwingungssignal von einer Oszillatorschaltung auftritt, werden die Spannungen, die an den in Fig. 1 mit dem Bezugszeichen C und D versehenen Schaltungspunkten der FETs M_n und M , denen das Eingangssignal über die jeweiligen Kondensatoren C^ und C^ zugeführt wird, durch die Kurven c bzw. d in Fig. 2 dargestellt. Dann liefern die FETs M_n und M. mit den zuvor beschriebenen Arbeitspunkten an den jeweiligen Drain-Elektroden, die in Fig. 1 mit den Bezugszeichen A und B versehen sind, verstärkte Ausgangssignale a und b.

Das endgültige, gesamte Ausgangssignal kann durch die Kombination dieser Signale a und b erzeugt werden.

In der ersten Hälfte des Zyklus wird der FET M_ in den leitenden Zustand versetzt und stellt am Schaltungspunkt B ein Signal bereit. In der zweiten Zyklushälfte befindet sich der FET M_n im leitenden Zustand und erzeugt am Schaltungspunkt A ein Signal. Das Ausgangssignal über den gesamten Zyklus weist eine Schwingungsform auf, wie sie in Fig. 2 durch die gestrichelten Flächen dargestellt ist. Auf diese Weise übernehmen die beiden FETs vom Komplementärtyp die Verstärkung in den jeweiligen Halbzyklen oder Halbperioden, um insgesamt dann die Funktion und die Arbeitsweise eines Gegentakt-B-Verstärkers auszuführen.

Auf Grund des zuvor beschriebenen Schaltungsaufbaus führt die vorliegende Schaltung die Funktion eines Gegentakt-B-Verstärkers durch und der Zeitraum, während dem die beiden FETs sich beide

7 0 9 8 1 0 / 1 1 B 2

im leitenden Zustand befinden, wird klein. Daher ist der Zeitraum, während dem ein Strom durch die FETs fliessen kann, klein und die Verlustleistung bzw. die Leistungsaufnahme wird wesentlich reduziert.

Bie zuvor beschriebenen Verhältnisse stimmen genau, wenn die Schaltung im idealen Zustand und bei idealen Verhältnissen arbeitet. Im praktischen Falle jedoch besteht eine geringe Möglichkeit, dass beide FETs zeitweilig in den leitenden Zustand kommen können, d. h. es kann ein Durchgangsstrom im Hinblick auf die Arbeitsgeschwindigkeit der FETs auch bei der zuvor beschriebenen Schaltung fliessen. In einem solchen Falle ist derDurchgangsstrom jedoch durch die Lastwiderstande Ej. und Ej-~ in seiner Grosse begrenzt und fast vernachlässigbar. Daher wird ein komplementärer Inverterverstärker mit geringer Verlustleistung geschaffen.

Die Erfindung ist nicht auf das zuvor beschriebene Ausführungsbeispiel begrenzt. Vielmehr sind zahlreiche Abwandlungen und Ausgestaltungen möglich.

Beispielsweise wird das Ausgangssignal beim zuvor beschriebenen komplementären Verstärker am Verbindungspunkt der Lastwiderstände Et. und Ejp, die bei der zuvor beschriebenen Ausführungsform im Leitungsweg zwischen den beiden FETs M und M in Eeihe liegen, abgegriffen. Das Ausgangssignal kann jedoch auch von den jeweiligen Drain-Elektroden der beiden FETs entsprechend dem zu erreichenden Zweck, dem Einsatz und der Verwendungsart abgegriffen werden. Ein Beispiel für einen solchen Fall ist in Fig. 3 dargestellt, bei dem ler Inverterverstärker als Oszillatorschaltung verwendet wird.

Fig. 3-zeigt eine quarzgesteuerte Oszillatorschaltung zur Verwendung in einer elektronischen Armbanduhr.Die komplementäre Inverterschaltung gemäss einer Ausführungsform der Erfindung wird als Verstärker verwendet und zwischen dem Eingang und dem Ausgang des Verstärkers liegt eine Mitkoppelschleife, die aus

709810/1152

einem Schwingquarz-Oszillator X und den Kondensatoren C-η und C_G besteht. Das Ausgangssignal V^_a dieser Oszillatorschaltung wird einer Frequenzteilerschaltung über einen das Signal formen den Inverter bereitgestellt, der auch als logische Schaltung oder Steuerschaltung bezeichnet wird. Dabei treten folgende Probleme auf.

Da die Lastwiderstände R^ und E-^₂ im komplementären Inverter der Oszillatorschaltung vorgesehen sind, stellt das Ausgangssignal V- des Oszillators eine Sinusschwingung dar. Wenn daher eine Sinusschwingung direkt zum Inverter der nächsten Schaltungsstufe gelangt, kann ein Durchgangsstrom während eines langen Zeitraumes durch den Inverter fliessen, so dass dadurch die Verlustleistung'vergrössert wird.

Daher werden die Spannungen V. und V-n an den jeweiligen Drainelektroden der IETs M_n und M^ als Ausgangssignale des komplementären Verstärkers abgegriffen und den Gate-Elektroden eines n-Kanal-FETs M- bzw. eines p-Kanal-FETs W- eines komplementären Inverters zugeleitet, deren Drain-Elektroden miteinander verbünden sind und einen Ausgangsanschluss Vg bilden. Die Source-Elektroden der J¹ETs M_n^ und M- stehen mit der Betriebsspannungsquelle -V-p-ß bzw. Vgg in Verbindung. Das Ausgangs sign al des komplementären Inverters wird dann einem Frequenzteiler G über einen die Schwingungsform formenden Inverter IFV bereitgestellt. Bei dieser Anordnung gelangen zwei verstärkte Ausgangssignale V. und Vg zu den Gate-Elektroden der entsprechenden FETs M^ und M- des komplementären Inverters in der nächsten Schaltungsstufe. Da in diesem komplementären Inverter kein Lastwiderstand enthalten ist, wird dann eine Rechteckschwingung am Ausgang V_E bereitgestellt. Auf diese Weise wird der durch den die Schwingungsform formenden Inverter INV fliessende Durchgangsstrom sehr klein gehalten und es wird eine Oszillatorschaltung mit geringer Verlustleistung geschaffen.

Fig. 6 zeigt eine komplementäre MIS-Verstärkerschaltung gemäss einem weiteren Ausführungsbeispiel der Erfindung, bei der ein n-Eanal-MIS FET M_Q und ein p-Kanal-MIS FET M zwischen den Be-

709810/1152

triebsspannungsanSchlussen in Reihe liegen, wobei einer mit der Betriebsspannungsquelle ^V-p-p und der andere MIS FET mit einer Bezugsspannung, beispielsweise Masse, verbunden ist. Der Widerstand R_L liegt zwischen den Drain-Elektroden der MIS FETs M_n und M , um in geeigneter Weise den durch den Leitungsweg dieser FETs fliessenden Strom zu begrenzen. Zwischen einem Eingang Eing und einem Ausgang Ausg des Verstärkers liegt ein Vorwiderstand R.J.. Der Vorspannungspunkt für den MIS FET M , der auf eine Spannung nahe der Schwellwertspannung V., des MIS FETs M eingestellt ist, wird beispielsweise dargestellt. Die Gate-Elektroden der komplementären MIS FETs M_ und M sind beide wechselstrommässig mit dem Eingang EING verbunden. Der Schaltungspunkt, an dem das Ausgangssignal abgenommen wird und die lineare Vorspannung der Schaltung kann je nach den Bedürfnissen und Erfordernissen des jeweiligen Falls beispielsweise in der in den Fig. 1 oder 3 dargestellten Weise verschiedenartig gewählt werden.

Da der Strombegrenzungswiderstand R-^ bei dieser Schaltung nicht auf der Source-Elektrodenseite, sondern auf dder Drain-Elektrodenseite des Verstärkers FET liegt, ist bei der zuletzt beschriebenen Schaltung keine Rückkoppelschleife ausgebildet, so dass die Verstärkerschaltung mit einer geringen Verlustleistung arbeitet, ohne dass der Verstärkungsgrad sich wesentlich verringert. Darüberhinaus ist auch die Abweichung oder Schwankung des Verstärkungsgrades des Verstärkers auf Grund der beim Herstellvorgang sich ergebenden Abweichung bzw. Dimensionierung des Widerstandswertes des Widerstands R_L klein. Da der MIS FET M so vorgespannt ist, dass er als B-Verstärker arbeitet, kann eine geringe Verlustleistung erreicht werden.

Fig. 7 zeigt eine der in Fig. 1 dargestellten Schaltung ähnliche modifizierte Schaltung von Fig. 6, bei der zwischen dem Eingang EING und dem MIS FET M kein Wechselstrom-Kopplungskondensator vorgesehen ist, und stattdessen dieser Transistor direkt vom Vorspannungswiderstand R-^ vorgespannt wird. Infolgedessen tritt keine Dämpfung oder Schwächung eines Wechselstrom-Eingangssig-

7098 10/1152

nales, das am MIS FET M. anliegt, auf Grund des Wechselstrom-Kopplungskondensators auf. Da die Anzahl der Schaltungskomponenten im Vergleich zu der in ]fig. 1 dargestellten Schaltung kleiner^, ist diese Schaltung auch vorteilhaft als integrierter Baustein herzustellen. Der Ausgang ATJSG kann an der Drain-Elektrode des MIS EETs M_n vorgesehen sein.

Die Kondensatoren für die Wechselstrom-Kopplungskondensatoren Cy. und Cp können in einer integrierten MIS-Schaltung integriert werden. Ein MIS-Kondensator für den Kondensator C ^ oder Cp kann in der in Fig. 8 dargestellten Weise ausgebildet werden, indem ein sogenanntes Silicium-Gate-MOS-Verfahren verwendet wird, bei dem andere Transistoren im selben Baustein, Halbleiterplättchen oder Chip hergestellt werden. Beim Aufbau mit MIS-Kondensatoren wird ein Halbleiterbereich 2 vom p-Typ in einem Halbleitersubstrat 1, welches zur Bildung einer Elektrode des Kondensators an Masse liegt, ausgebildet. Eine Siliciumdioxid-Schicht 3 wird über der Fläche des Halbleitersubstrates gebildet. Auf der Fläche des Bereichs 2 wird eine dünne Siliciumdioxid-Schicht 4-hergestellt, auf der eine polykristalline Silicium-Schicht 5 aufgebracht wird, die die andere Elektrode des Kondensators bildet. Die Elektroden schicht 5 wird mit einem Anschluss E^. verbunden. Eine (nicht dargestellte) diffundierte Zone vom p⁺-Typ wird in dem Bereich 2 vom p-Typ ausgebildet, von dem ein weiterer Anschluss Ep durch die Siliciumdioxidschicht 3 hindurch ausgebildet wird. Auf diese Weise wird der Kondensator als MOS-Kapazität gebildet, die zwischen dem Bereich vom p-Typ und der polykristallinen Siliciumschicht 5 liegt, wobei der Kondensator gegen Masse isoliert ist. Die ρ -Zone für die Ableitung wird in den Bereich 2 gleichzeitig mit dem Eindiffundieren der Source- und Drain-Elektroden für die anderen MIS-Elemente eindiffundiert.

Selbstverständlich können die Polaritäten der FETs bei den zuvor beschriebenen Verstärkerschaltungen auch umgekehrt sein, wobei auch·die Polaritäten der Versorgungsspannungen umgekehrt sein müssen.

7 0 9 8 10/1152

Darüberhinaus können irgendwelche Schaltungen, Schaltungsteile und/oder Schaltungselemente zusätzlich zu den Grundschaltungen gemäss den zuvor beschriebenen Ausführungsbeispielen zugefügt werden, um eine noch wirkungsvollere Arbeits- und Funktionsweise der Schaltung zu erreichen.

Die vorliegende Erfindung kann in einem breiten Anwendungsgebiet als Verstärkerschaltung mit kleiner Verlustleistung für eine monolithische Integration verwendet werden.

7 0 9 8 10/1152

Claims

Patentansprüche

1. Feldeffekttransistor-(FET)-Verstärker, g e k e η η -"
zeichnet durch einen p-Kanal-FET (M ) und einen n-Kanal-FET (M ), die so vorgespannt sind, dass der Verstärker als Gegentakt-B-Verstärker arbeitet.

2. Verstärker, gekennzeichnet durch einen komplementären Inverter mit einem ersten, mit einer ersten Spannungsquelle (-V-pj)) verbundenen FET (M_n) eines ersten Leitfähigkeitstyps, einen zweiten, mit einer zweiten Spannungsquelle
(Vgg) verbundenen FET (M ) eines zweiten Leitfähigkeitstyps, einen Eingang (Vg. ), der mit den Gate-Elektroden des ersten und zweiten FETs (KL, ML) verbunden ist, eine zwischen dem ersten und zweiten FET (M_n, M) liegende
Reihenschaltung aus einem ersten und einem zweiten Lastwiderstand (Rx^» ^EL2^' ^ei^nen zwischen die Gate-Elektrode und die Drain-Elektrode des jeweiligen ersten und zweiten FETs (M_n, M) liegenden Vorwiderstand (Rp₁, Rp₂)* einen
zwischen dem Eingang (V-g. ) und der Gate-Elektrode jedes

-.FETs liegenden Kondensator (C₁, C₂) und Ausgänge (A, B), die mit den Drain-Elektroden der FETs (M_n, M) verbunden sind.

3. Verstärker nach Anspruch 2, dadurch gekennzeichnet, dass die Ausgänge aus einem Ausgang (^VA_USB·) bestehen, der am
Verbindungspunkt der Lastwiderstände (Rt₁* ^ί,ο^ liegt.

4·. Verstärker nach Anspruch 2, dadurch gekennzeichnet, dass die Ausgänge aus zwei Ausgängen (A, B) bestehen, die jeweils mit den Drain-Elektroden des ersten bzw. zweiten
FETs (M_n, FL) verbunden sind.

5· Verstärker, gekennzeichnet durch einen ersten und einen

zweiten Betriebsspannungsanschluss (-V-jvn, V_gs) ^mi^ voneinander unterschiedlichen Spannungspegeln, einen ersten und einen zweiten Feldeffekttransistor (FET) (M_n, M) von

709810/1 152

zueinander komplementären. Leitfähigkeitstyp, deren Source-Elektroden mit dem ersten bzw. zweiten Betriebsspannungsanschluss C-V-rjj,) und deren Gate-Elektroden mit einem Eingang (V-g. ) verbunden sind, und einen zwischen den Drain-Elektroden der komplementären I¹ETs (M_n, M) liegenden Widerstand (R-r), wobei der Verbindun gspunkt zwischen dem Widerstand (R_L) und den komplementären EETs (M_n, M) als Ausgang (Ausg) dient (Fig. 6).

6. Verstärker nach Anspruch 5* gekennzeichnet durch einen zwischen der Gate-Elektrode und der Drain-Elektrode von wenigstens einem (M. ) des ersten und zweiten Transistors (M , M) liegenden Vorwiderstand (Ep), wobei die Vorspannung zwischen der Gate-Elektrode und der Source-Elektrode des PETs (M^) so festgelegt ist, dass sie nahezu gleich der Schwellwertspannung ist (Fig. 6).

7- Verstärker nach Anspruch 5, gekennzeichnet durch einen ersten und einen zweiten Vorwiderstand (R-g.^, S^p), die jeweils zwischen den Gate- und Drain-Elektroden des ersten und zweiten IPETs (M_n, M) liegen, und einen Wechselspannungs-Kopplungskondensator (C^), der zwischen der Gate-Elektrode des ersten FETs (M_n) und dem Eingang (Eing) liegt, der direkt mit der Gate-Elektrode des zweiten FETs (M ) verbunden ist (Fig. 7)·

8. Verstärker nach Anspruch 7» dadurch gekennzeichnet, dass der Wechselspannungs-Kopplungskondensator (C^) einen Metallisolator-Halbleiter (MIS)-Aufbau aufweist, der mit dem ersten und zweiten FET (M , M) integriert werden kann, und der ein Halbleitersubstrat (1) eines Leitfähigkeitstyps, ■ einen Bereich (2) eines entgegengesetzten Leitfähigkeitstyps im"Substrat (1), wobei der Bereich (2) als eine Elektrode des Kondensators (C^) dient, eine auf der Oberfläche des Bereichs (2) ausgebildete Metallisolatorschicht (4) und eine auf der Metallisolatorschicht (4) aufgebrachten Leiterschicht (5) aufweist, die als andere Elektrode des Kondensators (C_x,)

709810/1 152

dient (Eig. 8).

9- Oszillatorschaltung, gekennzeichnet durch einen Verstärker mit einer komplementären MIS-Inverterstufe und einem zwischen dem Eingang und dem Ausgang (V .) des Verstärkers •liegenden Mitkoppelkreis (X, C-η, Cq), der das Ausgangssignal der Verstärkers zum Eingang zurückführt, wobei der Mitkoppelkreis (X, Cj,," Gn) ein induktives Element (X) und am Eigang bzw. am Ausgang (V. J des Verstärkers vorgesehene Kondensatoren (C-q, Cq) umfasst, und die Inverterstufe des Verstärkers einen p-Kanal- und einen n-Kanal-FET (M. , M_n) aufweist, die so vorgespannt sind, dass sie als Gegentakt-B-Verstärker arbeiten.

10. Verstärker nach einem der Ansprüche 1 bis 9» dadurch gekennzeichnet, dass die FETs (M^, M_n) unterschiedliche Gleichspannungswerte für die Vorspannung aufweisen.

11. Verstärker nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Gate-Elektroden der I¹ETs (M. M_n) jeweils über Kondensatoren (C,,, Cp) gemeinsam an einem

' Eingang (V_Eing) liegen.

12. Verstärker nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Gate-Elektrode von jedem der FETs (M , M) auf einen Gleichspannungswert vorgespannt ist, der nahezu gleich der Drain-Elektrodenspannung des jeweiligen FETs (M_n, M) ist.

15· Verstärker nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Vorspannung zwischen der Gate- und Source-Elektrode des jeweiligen FETs (M, M) nahezu gleich der Schwellwertspannung des jeweiligen FETs (M_n, M^) ist.

Oszillatorschaltung, gekennzeichnet durch einen ersten und einen zweiten Betriebsspannungsanschluss (-" ^

709810/ 1 1 52

Gegentakt-Verstärkerstufe mit einem Eingang und einem Ausgang (V. ), einem ersten und einem zweiten Verstärkerteil, die jeweils einen ersten p-Kanal FET (M) bzw. einen ersten n-Kanal-FET (M_Q) aufweisen, zum Eingang und Ausgang (V^₄₁ ) symmetrisch liegen und. jeweils einen zwischen dem Eingang und der Gate-Elektrode des komplementären FETs (M_n; M) liegenden Kopplungskondensator (CL; C^)₅ einen zwischen der Gate- und der Drain-Elektrode des komplementären FETs (M_n; M) liegenden Vorwiderstand (Rj. ^; %>ρ) ^zum Vorspannen der Gate-Elektrode auf einen Gleichspannungswert, der nahezu gleich der Drain-Spannung ist, und einen zwischen der Drain-Elektrode des komplementären FETs (M_, M) und dem Ausgang (V. ) liegenden Lastwiderstand (S^, R-rp) umfassen, einen Mitkoppelkreis (X, C-p, C_&) mit einem ersten und einem zweiten Kondensator (CJj₇Cq.), deren einer Anschluss an Masse liegt und deren anderer Anschluss mit dem Ausgang (^vAussP bzw. dem Eingang der Verstärkerstufe verbunden ist, sowie - einem zwischen Eingang und Ausgang (Va) liegenden Schwingquarz (X), eine ein analoges Signal in ein digitales Signal umsetzende Schwingungsformerstufe mit einem zweiten p-Kanal-FET (M/) und einem zweiten n-Kanal-FET (M_q1), deren Gate-Elektroden jeweils mit den Drain-Elektroden der entsprechenden ersten komplementären FETs (M^ bzw. M_n) und deren Drain-Elektroden miteinander verbunden sind, und ein Ausgangsanschluss (Vg) der Oszillatorschaltung, der mit den miteinander verbundenen Drain-Elektroden der zweiten komplementären FETs (M .^,, M_n^) verbunden ist, wobei die Source-Elektroden des ersten und zweiten p-Kanal-FETs (M , M ^) mit der zweiten Betriebsspannungsquelle (Vgg) und der erste und zweite n-Kanal-FET (M , M-) mit der ersten Betriebsspannungsquelle (-V-n]]) verbunden ist.

Oszillatorschaltung nach Anspruch 14, dadurch gekennzeichnet, dass die Spannungsdifferenz zwischen der Source- und Drain-Elektrode des jeweiligen ersten p-Kanal- und n-Kanal-Komplemantär-Fets (M , M_n) auf einen Wert eingestellt wird, der nahezu gleich der Schwellwertsspannung dieser FETs (M , M) it

7 0 9 8 10/1152

9639598

16. Oszillatorschaltung, gekennzeichnet durch eine erste und eine zweite Betriebsspannungsquelle (-"Ϋ^χρ ^VSS^' ^einen ersten und einen zweiten Feldeffekttransistor (M_n, I^L) von zueinander komplementären Leitfähigkeitstyp, deren Steuerelektroden über jeweils einen Kondensator (C^, C2) mit dem Eingang verbunden sind, und deren Stromwege jeweils zwischen den Betrieb s spannung s quell en (-V-ryp., Vgg) liegen, einen ersten und einen zweiten Lastwiderstand (Ά™» ^Ειρ^ für den ersten bzw. zweiten Transistor (M_n, PL), die in Eeihe zwischen den Stromwegen dieser Transistoren liegen, und deren gemeinsamer Verbindungspunkt als Ausgang (^. _E) dient, ein erstes und ein zweites Vorspannungs-Schaltungsteil (Ejixi» R]PP^ ^f^^r ^^{en ers}"^{ten DZ}w. zweiten. Transistor (M , ¹01 ^um die Arbeitspunkte des Eingangssignals an den Steuerelektroden einzustellen, und einen Mitkoppelweg, mit einem zwischen dem Ausgang (V^ ) und dem Eingang liegenden Schwingquarz (X).

17· Oszillatorschaltung nach Anspruch 16, gekennzeichnet durch einen dritten und vierten Feldeffekttransistor (^M _n>p ^Μτ>ι) von jeweils komplementärem Leitfähigkeitstyp, wobei die Steuerelektrode des dritten und vierten Transistors (M_n^, M ^) am Verbindungspunkt (V^, bzw. V_ß) zwischen dem Lastwiderstand (R™ bzw. RjO ^und ^^em Stromweg des jeweiligen ersten und zweiten Transistors (M_n bzw. M^) liegt, die Stromwege des dritten und vierten Transistors ( zwischen den Betriebsspannungsquellen (-Vpj^ liegen und der Verbindungspunkt zwischen den Stromwegen des dritten und vierten Transistors (M_n^, M ^) als Ausgang (V-g) der Oszillatorschaltung dient·.

18. Oszillatorschaltung nach einem der Ansprüche 9. bis 17» dadurch gekennzeichnet, dass der Mitkoppelkreis (X, Cp, C^) einen Schwingquarz (X), einen ersten, mit einem Anschluss des Schwingquarzes (X) verbundenen Kondensator (C-p) und einen zweiten, mit dem anderen Anschluss des Schwingquarzes (X) verbundenen Kondensator (Cq) aufweist.

709810/1152

19- Feldeffekttransistor-Schaltung, gekennzeichnet durch eine Verstärker- und eine Schwingungsformerstufe, wobei die Verstärkerstufe einen ersten p-Kanal-FET (M ) und einen ersten n-Kanal-FET (M_Q), Schaltungsteile (R-^, R-^₂) zum Vorspannen der Gate-Elektroden des «jeweiligen FEiTs (M, auf einen Gleichspannungswert, der nahezu gleich der jeweiligen Drain-Elektrodenspannung ist, wobei die Spannungsdifferenz zwischen der Source- und der Drain-Elektrode des geweiligen FETs (M. , M_n) auf eine Spannung eingestellt wird, die nahezu gleich der jeweiligen Schwellwert spannung dieser FETs (M- M_n) ist, sowie Einrichtungen umfasst, um ein analoges Eingangssignal über entsprechende Kondensatoren (C₁, C₂) an die Gate-Elektroden dieser FETs (M_, M_n) zu legen, und wobei die Schwingungsformerstufe ein analoges Signal in ein digitales Signal umsetzt, einen zweiten p-Kanal-FET (M.^), dessen Gate-Elektrode mit der Drain-Elektrode des ersten p-Kanal-FETs (M) und einen zweiten n-Kanal-FET (M_nI) dessen Gate-Elektrode mit der Drain-Elektrodes des ersten n-Kanal-Fets- (M ) verbunden ist, besitzt.

709810/115 2