DE3700296C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen Halbleiter-Differenz­ verstärker gemäß dem Oberbegriff des Patentanspruchs 1.

Ein konventioneller Halbleiter-Differenzverstärker dieser Art ist in Fig. 2 dargestellt. In dieser Fig. 2 sind mit den Bezugszeichen Q 1 und Q 2 jeweils ein als Last dienender dritter und vierter P Kanal MOS Transistor mit gleicher Gatebreite und Gatelänge bezeichnet. Dagegen sind mit den Bezugszeichen Q 3 und Q 4 jeweils ein erster und ein zweiter Treiber N Kanal MOS Transistor mit gleicher Gatebreite und Gatelänge bezeichnet. Zwei Eingangsanschlüsse tragen die Bezugszeichen D und . Ein Verbindungsknoten zwischen den Drainanschlüssen der Transistoren Q 1 und Q 3 ist mit dem Be­ zugszeichen N bezeichnet. Dagegen trägt ein Verbindungskno­ ten der Drainanschlüsse der Transistoren Q 2 und Q 4 das Be­ zugszeichen . Dieses Bezugszeichen stellt gleichzeitig einen Ausgangsanschluß des Halbleiter-Differenzverstärkers dar. Ein N Kanal MOS Transistor Q 5 dient zur Leistungsab­ schneidung bzw. Leitungsunterbrechung. Ein internes Signal zur Leistungsabschneidung bzw. Leistungsunterbrechung trägt das Bezugszeichen SE. Eine Versorgungsspannung ist mit dem Bezugszeichen Vcc versehen, während eine Erdspannung das Bezugszeichen GND trägt.

Im folgenden wird der Betrieb dieses Halbleiter-Differenz­ verstärkers näher erläutert.

Zunächst sei angenommen, daß das interne Signal SE zur Lei­ stungsabschneidung den H-Pegel (hohen logischen Pegel) ein­ nimmt und daß der Transistor Q 5 eingeschaltet ist, so daß der Differenzverstärker arbeitet.

In einem solchen Zustand weist der Transistor Q 1 einen üblichen Gateabfluß auf, so daß die Schwankung der Spannung am Knotenpunkt N relativ klein ist im Vergleich zur Schwan­ kung der Spannung am Eingangsanschluß D. Der Knotenpunkt N arbeitet gleichzeitig als Gateeingang des Transistors Q 2, so daß bei Gleichheit der Spannungen an den Eingangsan­ schlüssen D und der Ausgangsanschluß dieselbe Spannung aufweist, die auch am Knotenpunkt N anliegt. Die Spannungen an den Eingangsanschlüssen D und sowie die Größen der Transistoren Q 1 bis Q 4 sind so gewählt, daß die Transisto­ ren Q 2 und Q 4 einen Gleichgewichtszustand im Pentodenbe­ reich annehmen. Tritt in diesem Zustand eine kleine Span­ nungsdifferenz zwischen den Eingangsanschlüssen D und auf, so verlassen die Transistoren Q 2 und Q 4 den Gleichgewichts­ zustand. Dies hat eine große Schwankung der Spannung am Ausgangsanschluß zur Folge.

Nimmt dagegen das interne Signal SE zur Leistungsabschnei­ dung bzw. Leistungsunterbrechung den L-Pegel (niedrigen lo­ gischen Pegel) ein, um den Transistor Q 5 auszuschalten, so werden alle Eindringströme bzw. Ströme, die durch die Tran­ sistoren Q 1 bis Q 3 oder durch die Transistoren Q 2 bis Q 4 hindurchfließen, unterbrochen, so daß die gesamte Einrich­ tung in den Ausschaltzustand überführt wird.

Bei dem so aufgebauten konventionellen Halbleiter-Diffe­ renzverstärker wird die Spannungsdifferenz zwischen den beiden Eingangsanschlüssen D und nur durch den N Kanal MOS Transistor empfangen, so daß die Fähigkeit nur sehr ge­ ring ist, die Spannung am Knotenpunkt N oder am Ausgangsan­ schluß zur Spannungsversorgungsseite hochzuziehen. Es ist daher nicht möglich, mit sehr hoher Empfindlichkeit auf außerordentlich kleine Spannungsdifferenzen zwischen den beiden Eingangsanschlüssen D und zu reagieren.

Aus der US-A- 40 04 245 ist ein Halbleiter-Differenzverstärker zum Verstärken einer zwischen einem ersten und zweiten Eingangs­ anschluß liegenden Spannungsdifferenz sowie zum Ausgeben eines Ausgangssignales zum Ausgangsanschluß bekannt, der vier MOS Transistoren des gleichen Leitfähigkeitstyps aufweist. Ein erster und ein zweiter der vier MOS Transistoren sind source­ seitig mit einer Quelle für einen eingeprägten Strom gekoppelt, die ihrerseits mit einem positiven Potential verbunden ist. Drainseitig sind der erste und zweite MOS Transistor über einen Lastwiderstand gegen negatives Potential geschaltet. Der drainseitige Anschluß dieser Transistoren bildet jeweils einen positiven bzw. negativen Ausgangsanschluß des Halbleiter- Differenzverstärkers. Über die Widerstände fällt während des Betriebes eine dem Produkt aus dem anteiligen eingeprägten Strom und dem Widerstandswert der Widerstände entsprechende Spannung ab, die ohne weitere Schaltungsmaßnahmen den Spannungs­ ausgangsbereich des Differentialverstärkers einschränken würde. Zur Erweiterung des Arbeitsbereiches sind daher bei diesem bekannten Differentialverstärker der dritte und vierte MOS Transistor vorgesehen, die parallel zu den Lastwiderständen geschaltet sind. Gateseitig sind der dritte und vierte MOS Transistor als Kreuzschaltung mit dem Gate desjenigen der ersten und zweiten MOS Transistoren verbunden, der nicht an den Last­ widerstand angeschaltet ist, zu dem der dritte bzw. vierte MOS Transistor parallel geschaltet ist. Aufgrund dieser Schaltungs­ maßnahme kann der bekannte Differentialverstärker bei Eingangs­ pegel betrieben werden, die nahe an der positiven oder negati­ ven Versorgungsspannung liegen.

Aus der JP-A-60-2 13 108 sowie aus der Veröffentlichung "Patent Abstracts of Japan", E-387, 11. März 1986, Band 10/Nr. 61, ist ein Halbleiter-Differenzverstärker zum Verstärken einer zwischen einem ersten und einem zweiten Eingangsanschluß liegenden Spannungsdifferenz sowie zum Ausgeben eines Aus­ gangssignals zu einem Ausgangsanschluß bekannt. Dieser Halbleiter-Differenzverstärker weist einen ersten und einen zweiten MOS-Transistor eines ersten Leitfähigkeitstyps so­ wie einen dritten, vierten, fünften und sechsten MOS-Tran­ sistor eines zweiten Leitfähigkeitstyps auf, wobei der Gate-Anschluß des ersten MOS-Transistors mit dem ersten Eingangsanschluß verbunden ist, wobei ferner der Gate-An­ schluß des zweiten MOS-Transistors mit dem zweiten Ein­ gangsanschluß verbunden ist, wobei ferner der Drain-An­ schluß des ersten und dritten MOS-Transistors und die Gate- Anschlüsse des dritten und vierten MOS-Transistors mitein­ ander verbunden sind, wobei ferner die Drain-Anschlüsse des zweiten und vierten und sechsten MOS-Transistors mit dem Ausgangsanschluß verbunden sind, wobei ferner die Source- Anschlüsse des ersten und zweiten MOS-Transistors mit einer ersten Konstantspannungsquelle verbunden sind, wobei ferner die Source-Anschlüsse des dritten und vierten MOS-Transi­ stors mit einer zweiten Konstantspannungsquelle verbunden sind, wobei ferner der Drain-Anschluß des fünften MOS-Tran­ sistors mit den Drain-Anschlüssen der ersten und dritten MOS-Transistoren verbunden ist, und wobei die Source-An­ schlüsse des fünften und des sechsten MOS-Transistors mit den Source-Anschlüssen des dritten und vierten MOS-Transi­ stors verbunden sind. Bei diesem Halbleiter-Differenzver­ stärker ist die Gate-Elektrode des fünften MOS-Transistors an eine feste Vorspannung gelegt, wogegen die Gate-Elektro­ de des sechsten MOS-Transistors mit einer veränderbaren Vorspannung beaufschlagt wird, die mittels einer Auswahl­ schaltung so eingestellt wird, daß die Offset-Spannung zwi­ schen der Eingangsspannung und der Ausgangsspannung des Verstärkers möglichst gering wird.

Gegenüber diesem Stand der Technik liegt der vorliegenden Er­ findung die Aufgabe zugrunde, einen Halbleiter-Differenzverstär­ ker der eingangs genannten Art so weiterzubilden, daß dieser eine höhere Empfindlichkeit aufweist.

Diese Aufgabe wird bei einem Halbleiter-Differenzverstärker nach dem Oberbegriff des Patentanspruchs 1 durch die im kenn­ zeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst.

Bevorzugte Weiterbildungen sind Gegenstand von Unteransprüchen.

Die Zeichnung stellt neben dem Stand der Technik ein Aus­ führungsbeispiel der Erfindung dar. Es zeigt

Fig. 1 den Schaltungsaufbau eines Halbleiter-Differenz­ verstärkers nach der Erfindung,

Fig. 2 den Schaltungsaufbau eines herkömmlichen Halblei­ ter-Differenzverstärkers,

Fig. 3 ein Diagramm zur Erläuterung der Übertragungsei­ genschaften zwischen Eingang und Ausgang bei einem konventionellen und einem Halbleiter-Differenzver­ stärker nach der Erfindung, und

Fig. 4 einen Schaltungsaufbau zur Erzielung eines vergrö­ ßerten Verstärkungsfaktors bei Verwendung der her­ kömmlichen Differenzverstärker gemäß Fig. 2.

Im folgenden wird zur Erläuterung der Erfindung zunächst auf die Fig. 1 Bezug genommen.

Die Fig. 1 zeigt einen Halbleiter-Differenzverstärker nach einem Ausführungsbeispiel der Erfindung. Gleiche Elemente wie in Fig. 2 sind dabei mit den gleichen Bezugszeichen versehen.

Entsprechend der Fig. 1 sind mit den Bezugszeichen Q 6 und Q 7 jeweils ein fünfter und ein sechster P Kanal MOS Transi­ stor mit gleicher Gatebreite und Gatelänge bezeichnet. Der fünfte Transistor Q 6 liegt zwischen der Versorgungsspannung Vcc und dem Knotenpunkt N, während sein Gateanschluß mit dem Eingangsanschluß D verbunden ist. Ferner liegt der sechste Transistor Q 7 zwischen der Versorgungsspannung Vcc und dem Ausgangsanschluß , wobei sein Gateanschluß mit der anderen Eingangsklemme verbunden ist.

Im folgenden wird die Arbeitsweise des in Fig. 1 gezeigten Halbleiter-Differenzverstärkers näher beschrieben.

Die neuen beiden P Kanal MOS Transistoren Q 6 und Q 7 sind symmetrisch links und rechts vorgesehen, so daß der Knoten­ punkt N und der Ausgangsanschluß auf gleichen Spannun­ gen gehalten werden, wenn sich die Eingangsanschlüsse D und auf gleichen Spannungen befinden, ähnlich wie beim kon­ ventionellen Differenzverstärker.

Im folgenden sei angenommen, daß zwischen den beiden Ein­ gangsanschlüssen D und eine kleine Spannungsdifferenz auftritt. Der Transistor Q 6 wird dann in einen leitenderen Zustand überführt, wenn die Spannung am Anschluß D abfällt, während der Transistor Q 6 in einen weniger leitenden Zu­ stand überführt wird, wenn die Spannung am Anschluß D an­ steigt. Das hat den Effekt, daß die Schwankung gegenüber der Spannung am Knotenpunkt N ansteigt, die die Gatespan­ nung des Transistors Q 2 ist. Da ferner die Änderungsrich­ tung am Eingangsanschluß , also diejenige der Gatespannung des Transistors Q 7, die gleiche ist wie die Änderungsrich­ tung der Gatespannung des Transistors Q 2, erhöht sich die Spannungsänderung am Ausgangsanschluß , die durch irgend­ einen der Transistoren Q 6 und Q 7 hervorgerufen worden ist.

Die Fig. 3 zeigt ein Diagramm zur Erläuterung der Übertra­ gungseigenschaften zwischen Eingangsanschluß und Ausgangs­ anschluß beim konventionellen und beim Halbleiter-Diffe­ renzverstärker nach der Erfindung. In der Fig. 3 sind die Übertragungseigenschaften des konventionellen Differenzver­ stärkers durch gestrichelte Linien dargestellt, während die durchgezogenen Linien die Übertragungseigenschaften des Halbleiter-Differenzverstärkers nach der Erfindung angeben. Die Bezugszeichen V _D , und bezeichnen in Fig. 3 die Spannungen an den Anschlüssen D, und . Die Gatelänge L und die Gatebreite W der Transistoren sind so gewählt, daß die Transistoren Q 1 und Q 2 jeweils eine Gatelänge L = 2,0 µm und eine Gatebreite W = 25,0 µm, die Transistoren Q 3 und Q 4 eine Gatelänge L = 1,5 µm und eine Gatebreite W = 6,0 µm und die Transistoren Q 6 und Q 7 jeweils eine Gatelän­ ge L = 2,0 µm und eine Gatebreite W = 20,0 µm aufweisen. Ändert sich beispielsweise die Spannung V _D von einem Wert 3,8 V auf einen Wert 3,7 V, wenn = 3,8 V ist, so beträgt der Änderungsbetrag der Ausgangsspannung 0,6 V beim Halbleiter-Differenzverstärker nach der Erfindung, während der entsprechende Änderungsbetrag beim konventionellen Dif­ ferenzverstärker nur 0,35 V beträgt. Der Verstärkungsfaktor ist daher bei dem Differenzverstärker nach der Erfindung gegenüber dem konventionellen Differenzverstärker um einen Faktor von 70% vergrößert.

Es sei noch erwähnt, daß sich auf konventionellem Wege die Empfindlichkeit des Differenzverstärkers dadurch steigern läßt, daß er als Zweistufen-Differenzverstärker ausgebildet wird. Die Fig. 4 zeigt einen derartigen Aufbau. In dieser Fig. 4 sind drei Differenzverstärkerbereiche mit den Be­ zugszeichen SA ₁, SA ₂ und SA ₃ bezeichnet. Die Bezugszeichen D _{ein 1} und bezeichnen zwei Eingangsanschlüsse des er­ sten Differenzverstärkerbereichs SA ₁. In ähnlicher Weise bezeichnen die Bezugszeichen D _{ein 2}, und D _{ein 3}, jeweils zwei Eingangsanschlüsse des zweiten Differenzver­ stärkerbereichs SA ₂ und des dritten Differenzverstärkerbe­ reichs SA ₃.

Diese drei Differenzverstärkerbereiche SA ₁, SA ₂ und SA ₃ weisen jeweils einen Ausgangsanschluß D _{aus 1}, D _{aus 2} und D _{aus 3} auf. Mit dem Bezugszeichen SA ist ein Differenzver­ stärker bezeichnet, der aus den drei genannten Differenz­ verstärkerbereichen SA ₁ bis SA ₃ besteht.

Der Eingangsanschluß D des Differenzverstärkers SA ist mit den Anschlüssen D _{ein 1} und verbunden, während der Ein­ gangsanschluß mit den Anschlüssen und mit dem An­ schluß D _{ein 2} verbunden ist. Dagegen ist der Ausgangsan­ schluß D _{aus 1} mit dem Eingangsanschluß D _{ein 3 verbunden, wäh­ rend der Ausgangsanschluß D aus 2 mit dem Eingangsanschluß verbunden ist. Der Anschluß D aus 3 stellt den Ausgangs­ anschluß des Differenzverstärkers SA dar. Zunächst werden bei diesem Differenzverstärker die Verstär­ kungen mit Hilfe der die erste Stufe bildenden Differenz­ verstärkerbereiche SA 1 und SA 2 in zueinander umgekehrten Richtungen durchgeführt, um auf diese Weise die Spannungs­ differenz zwischen den Anschlüssen D aus 1 und D aus 2 relativ zur Spannungsdifferenz zwischen den Eingangsanschlüssen D und zu erhöhen. Diese Spannungsdifferenz wird weiter mit Hilfe des Differenzverstärkerbereichs SA 3 verstärkt, der die zweite Stufe bildet. Um dieses konventionelle Verfahren durchzuführen, sind, wie bereits erwähnt, drei Differenzverstärker SA 1, SA 2 und SA 3 als Grundeinheiten erforderlich, so daß relativ viel Platz zum Aufbau der Verstärkereinheit benötigt wird. Im Gegen­ satz dazu werden entsprechend der Erfindung nur zwei P Ka­ nal MOS Transistoren zu einer Differentialverstärker-Grund­ einheit hinzugefügt, um auf diese Weise den Verstärkungs­ faktor zu vergrößern, wobei hierzu nur sehr wenig Platz be­ nötigt wird. Im folgenden wird das Verhältnis W/L von Gatebreite W zu Gatelänge L eines MOS Transistors als Leitfähigkeitsfaktor A bezeichnet. Sind die Leitfähigkeitsfaktoren A 6 und A 7 der Transistoren Q 6 und Q 7 jeweils größer als die Leitfähig­ keitsfaktoren A 1 und A 2 der Transistoren Q 1 und Q 2, so do­ minieren bei den die Transistoren Q 4 und Q 7 sowie bei den die Transistoren Q 3 und Q 6 enthaltenden Schaltungen jeweils die CMOS-Invertereigenschaften. Daher ist auch bei einem großen Verstärkungsfaktor, wenn die Eingangsspannung an die Charakteristik des Differenzverstärkers angepaßt ist, der erlaubte Bereich der Eingangsspannung zur Erzielung der Anpassung klein bzw. schmal, während die Fähigkeit, als Differenzverstärker zu arbeiten, der nur in Abhängigkeit der relativen Differenz der Eingangsspannung betrieben wird, schwach ausgebildet ist. Demzufolge ist es erwünscht, die Leitfähigkeitsfaktoren A 6 und A 7 jeweils kleiner zu wählen als die Leitfähigkeitsfaktoren A 1 und A 2. Im obenbeschriebenen Ausführungsbeispiel dient der N Kanal Transistor als Treiber bzw. Steuertransistor, während der P Kanal MOS Transistor als Last- bzw. Belastungstransistor dient. Es ist aber auch möglich, einen P Kanal MOS Transi­ stor als Treiber bzw. Steuertransistor zu verwenden und ei­ nen N Kanal MOS Transistor als Last- bzw. Belastungstransi­ stor einzusetzen. Die Leitfähigkeitsfaktoren A der Transistoren Q 1 und Q 2, der Transistoren Q 3 und Q 4 sowie der Transistoren Q 6 und Q 7 sind beim beschriebenen Ausführungsbeispiel jeweils einan­ der gleich. Es ist allerdings nur erforderlich, daß die Leitfähigkeitsfaktorverhältnisse A der Transistoren Q 1, Q 3 und Q 6 mit den Leitfähigkeitsfaktorverhältnissen A der Transistoren Q 2, Q 4 und Q 7 übereinstimmen, daß also A 1/A 2 = A 3/A 4 = A 6/A 7 ist, so daß die Gleichstrom-(DC-Current)-Dif­ ferenzverstärkereigenschaften nicht ungünstig beeinflußt werden. Weiterhin wird beim beschriebenen Ausführungsbeispiel der N Kanal MOS Transistor als Leistungsabschneide- bzw. -aus­ schalt MOS Transistor verwendet, der mit Erdpotential ver­ bunden ist. Dieser Transistor kann aber auch durch jeden anderen MOS Transistor ersetzt werden, durch den der Strom unterbrochen werden kann, der vom P Kanal MOS Transistor zum N Kanal MOS Transistor im Differenzverstärker fließt. Wie aus der Beschreibung klar hervorgeht, werden gemäß der Erfindung über die beiden Eingangsanschlüsse eingegebene Eingangssignale durch den N Kanal und den P Kanal MOS Tran­ sistor empfangen, so daß sehr kleine Spannungsdifferenzen zwischen den Eingangsanschlüssen mit hoher Empfindlichkeit detektiert und verarbeitet werden können.}

Claims (4)

1. Halbleiter-Differenzverstärker zum Verstärken einer zwischen einem ersten und einem zweiten Eingangsanschluß (D, ) liegen­ den Spannungsdifferenz sowie zum Ausgeben eines Ausgangssi­ gnales zu einem Ausgangsanschluß ( ),

• - mit einem ersten und einem zweiten MOS Transistor (Q 3, Q 4) eines ersten Leitfähigkeitstyps sowie einem dritten und vier­ ten Transistor (Q 1, Q 2) eines zweiten Leitfähigkeitstyps,
• - wobei der Gate-Anschluß des ersten MOS Transistors (Q 3) mit dem ersten Eingangsanschluß () verbunden ist,
• - wobei der Gate-Anschluß des zweiten MOS Transistors (Q 4) mit dem zweiten Eingangsanschluß (D) verbunden ist,
• - wobei der Drain-Anschluß des ersten und dritten MOS Transi­ stors (Q 3, Q 1) und die Gate-Anschlüsse des dritten und vier­ ten MOS Transistors (Q 1, Q 2) miteinander verbunden sind,
• - wobei die Drain-Anschlüsse des zweiten und vierten MOS Transistors (Q 4, Q 2) mit dem Ausgangsanschluß ( ) verbun­ den sind,
• - wobei die Source-Anschlüsse des ersten und zweiten MOS Transistors (Q 3, Q 4) mit einer ersten Konstantspannungs­ quelle (GND) verbunden sind, und
• - wobei die Source-Anschlüsse des dritten und vierten Transi­ stors (Q 1, Q 2) mit einer zweiten Konstantspannungsquelle (Vcc) verbunden sind,

dadurch gekennzeichnet,

• - daß ein fünfter und sechster MOS Transistor (Q 6, Q 7) des zweiten Leitfähigskeitstyps vorgesehen sind,
• - daß der Gate-Anschluß des fünften MOS Transistors (Q 6) mit dem ersten Eingangsanschluß () verbunden ist,
• - daß der Gate-Anschluß des sechsten MOS Transistors (Q 7) mit dem zweiten Eingangsanschluß (D) verbunden ist,
• - daß der Drain-Anschluß des fünften MOS Transistors (Q 6) mit den Drain-Anschlüssen der ersten und dritten MOS Transisto­ ren (Q 3, Q 1) verbunden ist,
• - daß der Drain-Anschluß des sechsten MOS Transistors (Q 7) mit den Drain-Anschlüssen des zweiten und vierten MOS Transistors (Q 4, Q 2) verbunden ist, und
• - daß die Source-Anschlüsse des fünften und des sechsten MOS Transistors (Q 6, Q 7) mit den Source-Anschlüssen des drit­ ten und vierten MOS Transistors (Q 1, Q 2) verbunden sind.

2. Halbleiter-Differenzverstärker nach Anspruch 1, dadurch gekennzeichnet, daß eine oder beide Konstantspannungsquellen zur Versorgung des ersten bis sechsten MOS Transistors durch eine Schalteinrichtung (Q 5) steuerbar sind.

3. Halbleiter-Differenzverstärker nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß bei Leitfähigkeitsverhältnissen A _i = W _i /L _i aus Gatebreite (W _i ) und Gatelänge (L _i ) für die jeweiligen MOS Transistoren mit i = 1, 2, . . ., 6 das Leit­ fähigkeitsfaktorverhältnis A 1/A 2 von erstem und zweitem MOS Transistor (Q 3, Q 4), das Leitfähigkeitsfaktorverhältnis A 3/A 4 von drittem und viertem MOS Transistor (Q 1, Q 2) und das Leitfähigkeitsfaktorverhältnis A 5/A 6 von fünftem und sechstem MOS Transistor (Q 6, Q 7) einander gleich sind.