DE69624016T2

DE69624016T2 - CMOS-PECL-Pegelumsetzungsschaltung

Info

Publication number: DE69624016T2
Application number: DE69624016T
Authority: DE
Inventors: Tadahiro Kuroda; Shinji Mita
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-01-09
Filing date: 1996-01-05
Publication date: 2003-06-18
Anticipated expiration: 2016-01-06
Also published as: JPH08191243A; EP0721254A2; EP0721254A3; DE69624016D1; KR0182663B1; US5614843A; JP3234732B2; TW285766B; EP0721254B1; CN1215923A

Description

TITEL DER ERFINDUNG

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Pegel- Wandlerschaltung die in einer PECL (Pseudo-ECL) Schnittstelle verwendet wird, die als eine Kleinamplituden-Schnittstelle etc. dient, um einen Spannungspegel von einem CMOS-Pegel in einen PECL-Pegel umzuwandeln.

2. Beschreibung des Standes der Technik

Als eine Pegel-Wandlerschaltung dieser Art ist eine Schaltung bekannt, wie sie in Fig. 1 beispielhaft dargestellt ist. Fig. 1 zeigt ein Schaltungsdiagramm, das eine Konfiguration der bekannten CMOS-PECL-Pegel-Wandlerschaltung veranschaulicht.
Die CMOS-PECL-Pegel-Wandlerschaltung umfasst Eingangsanschlüsse 101, 102, an denen jeweilig differenzielle Signale A, AN (invertiertes Signal von A) auf dem CMOS-Pegel (0 V bis 5 V) angelegt sind. Ein Gate eines P-Kanal MOS- Transistors (als "P-MOS" im folgenden bezeichnet) 103 ist mit dem Eingangsanschluss 102 verbunden. Der P-MOS 103 und auch der P-MOS 104 ist ebenso zwischen der Energiequelle Vdd (5 V) und einem Ausgangsanschluss 105 angeschlossen.
Ein Gate eines P-MOS 106 ist auf ähnliche Weise mit dem Eingangsanschluss 101 verbunden. Der P-MOS 106, zusammen mit einem P-MOS 107, ist zwischen der Energiequelle Vdd und einem Ausgangsanschluss 108 angeschlossen. Zusätzlich ist eine Energiequelle Vt (3 V) jeweilig mit den Ausgangsanschlüssen 105, 108 über Widerstände Rt angeschlossen. Die Widerstände Rt sind jeweils mit den charakteristischen Impedanzen Zt von Übertragungsleitungen hinsichtlich ihrer Impedanz angepasst.
Differenzielle Signale Z, ZN (invertiertes Signal von Z) auf dem PECL-Pegel (3.3 V bis 4,1 V) würde jeweilig von den Ausgangsanschlüssen 105, 108 ausgegeben. Es wird im folgenden angenommen, dass ein Strom als 101 definiert ist, wenn die Signale Z, ZN auf dem PECL-Pegel auf dem "L"-Pegel ausgegeben werden, und dass weiter ein Strom als Ioh definiert wird, wenn die Signale Z, ZN auf dem PECL-Pegel mit einem "H"-Pegel ausgegeben werden.
Die P-MOS 104, 107 sind immer in einem normalen AN-Zustand, und die Transistorgröße (d. h. Gatebreite) ist so eingestellt, dass der Strom Iol durchfließen kann, während die Transistorgröße der P-MOS 103, 106 so eingestellt ist, dass ein Strom Ioh-Iol, erhalten durch ein Abziehen des Stroms Iol von dem Strom Ioh, durchfließen kann, wenn die P-MOS 103, 106 eingeschaltet werden.
Wenn die CMOS-Pegelsignale A (= "L"-Pegel) AN (= "H"-Pegel) and den Eingangsanschlüssen 101, 102 eingegeben werden, wird der P-MOS 103 AUS-geschaltet, während der P-MOS 106 AN- geschaltet wird. Daher erreicht die Stromausgabe von dem Ausgangsanschluss 105 den Wert Iol, und das PECL-Pegelsignal Z auf dem "L"-Pegel wird somit ausgegeben. Die Stromausgabe von dem Ausgangsanschluss 108 erreicht den Wert Ioh, und somit wird das PECL-Pegelsignal ZN auf einem "H"-Pegel ausgegeben.
Im Gegensatz dazu wird dann, wenn die CMOS-Pegelsignale A (= "H"-Pegel), AN (= "L"-Pegel) an den Eingangsanschlüssen 101, 102 eingegeben werden, auf die gleiche Weise wie oben erläutert, das PECL-Pegelsignal Z auf einem "H"-Pegel von dem Ausgangsanschluss 105 ausgegeben, während das PECL- Pegelsignal ZN auf einem "L"-Pegel von dem Ausgangsanschluss 108 ausgegeben wird.
Wie vorhergehend diskutiert können die CMOS-Pegel Differenzialsignale in PECL-Pegel Differentialsignale umgewandelt werden.
Da jedoch bei der wie oben ausgeführten bekannten Pegelwandlerschaltung die erwünschten Ausgangsströme und Spannungen durch die Transistorgröße bestimmt sein können, gab es einen Nachteil darin, dass eine Ausgangsspannung signifikant verändert würde, wenn Herstellungsprozesse von LSIs Betriebsbedingungen wie beispielsweise eine Energiequellenspannung, Temperatur, charakteristische Impedanz der Übertragungsleitung, etc. verändert werden.
"ECL-CMOS und CMOS-ECL Interface in 1.2-um CMOS for 150-MHz Digital ECL Data Transmission Systems", Steyaert M. S. J. et al: IEE Journal of Solid-State Circuits, vol. 25, no. 1, 1 January 1991, Seiten 18-23, XP000179339 beschreibt eine CMOS- Schaltung zum Wandeln von digitalen Signalen von CMOS auf ECL zur Verwendung bei einer Digitaldatenübertragung mit hohen Taktfrequenzen. Die Schaltung umfasst drei Stufen, wobei die erste Stufe einen CMOS in ECL-Wandler zum Ansteuern einer ECL-Übertragungsleitung umfasst. Die Transmitterschaltung besteht aus einer Gleichstromquelle und einer Stromsenke, wobei der Gleichstrom basierend auf dem CMOS Eingangspegel zwischen einer Übertragungsleitung und der Stromsenke geschaltet wird. Der in die Übertragungsleitung fließende Strom erzeugt einen hohen ECL-Zustand über der Leitungsimpedanz. Weiter ist eine Replika-Bias-Schaltung zum Vorspannen einer Schwellwertspannung der zweiten Stufe der Vorrichtung bereitgestellt.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung wurde unter den obigen Bedingungen gemacht, und es ist eine Aufgabe der vorliegenden Erfindung, eine Pegel-Wandlerschaltung bereitzustellen, die eine stabile Ausgangsspannung erzielen kann, einschließlich verringerter Fluktuation, auch wenn Herstellungsprozesse und Betriebsbedingungen der LSIs verändert werden.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Pegel-Wandlerschaltung bereitzustellen, die eine stabile Ausgangsspannung bereitstellen kann, einschließlich verringerter Fluktuationen, und die einer Hochgeschwindigkeitsbetrieb durchführen kann, auch wenn die Betriebsbedingungen der LSIs verändert werden.
Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine Pegel-Wandlerschaltung bereitzustellen, die eine stabile Ausgangsspannung bereitstellen kann, wobei ein niedriger Energieverbrauch und ein Hochgeschwindigkeitsbetrieb aufrecht erhalten werden kann, auch wenn Herstellungsprozesse und Betriebsbedingungen der LSIs verändert werden.
Die Aufgaben der Erfindung werden durch die Merkmale der Ansprüche 1, 5 und 6 gelöst.
Eine Pegel-Wandlerschaltung zum Wandeln von CMOS Pegeldifferenzialsignalen in PCL Pegeldifferenzialsignale umfasst einen ersten Eingangsabschnitt zum Empfangen eines ersten CMOS Pegelsignals als ein Differenzialsignal auf dem CMOS Pegel, und eines zweiten CMOS Pegelsignals als einem invertierten Signal des ersten CMOS Pegelsignals, und zum Ausgeben eines ersten Ausgabestroms und eines zweiten Ausgabestroms, basierend auf diesen Signalen; einen ersten Wandlerausgabeabschnitt zum Ausgaben eines ersten PECL Pegelsignals als das PECL Pegeldifferenzialsignal, und eines zweiten PECL Pegelsignals, gebildet als ein invertiertes Signal des ersten PECL Pegelsignals, basierend auf dem ersten Ausgabestrom und dem zweiten Ausgabestrom von dem ersten Eingabeabschnitt; und einen ersten Stromsteuerabschnitt zum Steuern des ersten Ausgabestroms und des zweiten Ausgabestroms in dem ersten Wandlerausgabeabschnitt durch ein erstes Stromsteuersignal und ein zweites Stromsteuersignal, um so einen hohen Pegel und einen niedrigen Pegel beim ersten PECL Pegelsignal und dem zweiten PECL Pegelsignal zu bestimmen.
Die Pegel-Wandlerschaltung kann weiter einen zweiten Eingabeabschnitt, einen zweiten Wandlerausgabeabschnitt und einen zweiten Stromsteuerabschnitt umfassen, wobei alle so ausgebildet sind, dass sie jeweilig die gleichen Konfigurationen wie die des ersten Eingabeabschnitts, des ersten Wandlerausgabeabschnitts und des ersten Stromsteuerabschnitts aufweisen; eine erste Signalerzeugungseinrichtung zum Erzeugen eines ersten Rückführungssignals basierend auf einem dritten PECL Pegelsignal, ausgegeben von dem zweiten Wandlerausgabeabschnitt; und eine zweite Signalerzeugungseinrichtung zum Erzeugen eines zweiten Rückführungssignals basierend auf einem vierten PECL Pegelsignal, ausgegeben als ein invertiertes Signal des dritten PECL Pegelsignals von dem zweiter Wandlerausgabeabschnitt; und eine Replika-Bias-Schaltung, gebildet dazu, um das erste Rückführungssignal und das zweite Rückführungssignal zu dem zweiten Stromsteuerabschnitt zurückzuführen, und um ein an den zweiten Eingabeabschnitt geführtes Eingabesignal als eine erste Energiequelle zu verwenden; wobei das erste Rückführungssignal und das zweite Rückführungssignal, ausgegeben von der Replika-Bias- Schaltung, als das erste Stromsteuersignal bzw. das zweite Stromsteuersignal dienen können.
Weiter umfasst eine Pegel-Wandlerschaltung einen ersten Schalttransistor und einen zweiten Schalttransistor, zwischen einem ersten Knoten und einem gemeinsamen Knoten bzw. einem zweiten Knoten und dem gemeinsamen Knoten angeschlossen, um alternierende AN/AUS-Betriebsvorgänge zu bewirken, basierend auf einem ersten CMOS Pegelsignal, das als ein CMOS Pegeldifferenzialsignal dient, und einem zweiten CMOS Pegelsignal, das als ein invertiertes Signal des ersten CMOS Pegelsignals gebildet ist; einen ersten Wandlerausgabeabschnitt zum Ausgaben eines ersten PECL Pegelsignals von PECL Pegeldifferenzialsignalen an einen ersten Ausgabeknoten, in Abhängigkeit von einem durch den ersten Knoten fließenden Strom; und einen zweiten Wandlerausgabeabschnitt zum Ausgeben eines zweiten PECL Pegelsignals, gebildet als ein invertiertes Signal des ersten PECL Pegelsignals, an einen zweiten Ausgabeknoten, in Abhängigkeit von einem durch den zweiten Knoten fließenden Strom; und einen ersten Stromsteuertransistor zum Steuern eines Stroms, der durch den gemeinsamen Knoten fließen soll, basierend auf einem ersten Stromsteuersignal; und einen zweiten Stromsteuertransistor zum Steuern eines Stroms, der durch den ersten Knoten fließen soll, basierend auf einem Stromsteuersignal; und einen dritten Stromsteuertransistor zum Steuern eines Stroms, der durch den zweiten Knoten fließen soll, basierend auf dem zweiten Stromsteuersignal.
Die Pegel-Wandlerschaltung kann weiter einen dritten Schalttransistor und einen vierten Schalttransistor umfassen, einen vierten Stromsteuertransistor bis sechsten Stromsteuertransistor, und einen dritten Wandlerausgabeabschnitt und einen vierten Wandlerausgabeabschnitt, die alle so ausgebildet sind, dass sie jeweilig die gleichen Konfigurationen aufweisen wie die des ersten Schalttransistors und des zweiten Schalttransistors, des ersten Stromsteuertransistors bis dritten Stromsteuertransistors, und des ersten Wandlerausgabeabschnitts und des zweiten Wandlerausgabeabschnitts; eine erste Signalerzeugungseinrichtung zum Erzeugen eines ersten Rückführungssignals basierend auf einem dritten PECL Pegelsignal, ausgegeben von dem dritten Wandlerausgabeabschnitt zu einem dritten Ausgabeknoten; eine zweite Signalerzeugungseinrichtung zum Erzeugen eines zweiten Rückführungssignal basierend auf einem vierten PECL Pegelsignal, als ein invertiertes Signal des dritten PECL Pegelsignals ausgegeben, von dem vierten Wandlerausgabeabschnitt zu einem vierten Ausgangsknoten; und eine Replika-Bias-Schaltung, um das erste Rückführungssignal zu einer Steuerelektrode des vierten Stromsteuertransistors und ein zweites Rückführungssignal zum Steuern von Elektroden des fünften Stromsteuertransistors und des sechsten Stromsteuertransistors zurückzuführen, und um jeweilig eine erste Energiequelle und eine zweite Energiequelle mit jeweiligen Steuerelektroden des dritten Schalttransistors und des vierten Schalttransistors zu verbinden; wobei das erste von der Replika-Bias-Schaltung ausgegebene Rückführungssignal als ein erstes Stromsteuersignal zu einer Steuerelektrode des ersten Stromsteuertransistors geführt wird, und das zweite Rückführungssignal als ein zweites Stromsteuersignal zur jeweiligen Steuerelektrode des zweiten Stromsteuertransistors beziehungsweise dritten Stromsteuertransistors geliefert wird.
Die Pegel-Wandlerschaltung umfasst weiter einen ersten Niedrigenergieverbrauch-Transistor, angeschlossen zwischen der ersten Energiequelle und dem ersten Ausgabeknoten, wobei eine Leitung des ersten Niedrigenergieverbrauch-Transistors basierend auf dem CMOS Pegelsignal gesteuert wird; und einen zweiten Niedrigenergieverbrauch-Transistors, angeschlossen zwischen der ersten Energiequelle und dem zweiten Ausgangsknoten, wobei eine Leitung des zweiten Niedrigenergieverbrauch-Transistors basierend auf dem ersten CMOS Pegelsignal gesteuert wird; wobei die Replika-Bias- Schaltung einen dritten Niedrigenergieverbrauch-Transistor umfasst, angeschlossen zwischen der ersten Energiequelle und dem dritten Ausgangsnoten und dazu ausgebildet, den gleichen Aufbau aufzuweisen, wie den des ersten Niedrigenergieverbrauch-Transistors, wobei eine Steuerelektrode des dritten Niedrigenergieverbrauch- Transistors mit der zweiten Energiequelle verbunden ist; und einen vierten Niedrigenergieverbrauch-Transistor, der zwischen der ersten Energiequelle und dem vierten Ausgangsknoten angeschlossen ist, und dazu ausgebildet ist, den gleichen Aufbau aufzuweisen wie den des zweiten Niedrigenergieverbrauch-Transistors, und wobei eine Steuerelektrode des vierten Niedrigenergieverbrauch- Transistors mit der ersten Energiequelle verbunden ist. Hier sind der erste, zweite, dritte und vierte Niedrigenergieverbrauch-Transistor mit gleicher Konfiguration ausgebildet.
Steuerelektroden des ersten Niedrigenergieverbrauch- Transistors bis vierten Niedrigenergieverbrauch-Transistors können mit der zweiten Energiequelle verbunden sein.
Eine Pegel-Wandlerschaltung zum Empfangen von CMOS Pegeldifferenzialsignalen von einem ersten Eingabeanschluss und einem zweiten Eingabeanschluss und zum Umwandeln der CMOS Pegeldifferenzialsignale in PECL Pegeldifferenzialsignale zur Ausgabe von einem ersten Ausgabeanschluss und einem zweiten Ausgabeanschluss umfasst einen ersten CMOS-Inverter, angeschlossen zwischen einer ersten Energiequelle und einem gemeinsamen Knoten zum Empfangen eines der CMOS Pegeldifferenzialsignale als ein Eingabesignal; eine erste Stromspiegelschaltung mit einem Eingangsanschluss, der mit einem Ausgangsanschluss des ersten CMOS-Inverters verbunden ist, und einem Ausgangsstromanschluss, das mit dem ersten Ausgabeanschluss verbunden ist; einen zweiten CMOS-Inverter, der zwischen der ersten Energiequelle uni dem gemeinsamen Knoten angeschlossen ist, um das andere der CMOS Pegeldifferenzialsignale als ein Eingabesignal zu empfangen; eine zweite Stromspiegelschaltung mit einen Eingangsstromanschluss, der mit einem Ausgangsanschluss des zweiten CMOS-Inverters verbunden ist, und einem Ausgangsstromanschluss, der mit dem zweiten Ausgabeanschluss verbunden ist; einem ersten Stromsteuertransistor, der zwischen dem gemeinsamen Knoten und einer zweiten Energiequelle angeschlossen ist, um einen Stromfluss durch den gemeinsamen Knoten basierend auf einem ersten Stromsteuersignal zu steuern; einen ersten Ausgabetransistor, der zwischen der ersten Energiequelle und dem ersten Ausgangsanschluss angeschlossen ist, wobei die Leitung des ersten Ausgabetransistors basierend auf einem ersten Stromsteuersignal gesteuert ist; und einem zweiten Ausgabetransistor, der zwischen der ersten Energiequelle und dem zweiten Ausgabeanschluss angeschlossen ist, wobei die Leitung des zweiten Ausgabetransistors basierend auf einem zweiten Stromsteuersignal gesteuert wird.
Ein Controller der physikalischen Schicht für eine ATM Kommunikation der Steuervorrichtung umfasst einen Signalübertragungs-Verarbeitungsabschnitt zum Empfangen von Übertragungsdaten von oberen Datenverbindungsschichten und zum Umwandeln der Übertragungsdaten in Impulsfolgen auf einem CMOS Pegel, um diese auf einer vorgegebenen Übertragungsrate auszugeben; und eine CMOS-PECL Pegel-Wandlerschaltung zum Wandeln der Impulsfolgen auf dem CMOS Pegel von dem Signalübertragungs-Verarbeitungsabschnitt in Impulsfolgen auf dem PECL Pegel, um diese als Differenzialsignale auszugeben; wobei die CMOS-PECL Pegel-Wandlerschaltung einen ersten Eingabeabschnitt umfasst, um ein erstes CMOS Pegelsignal als die Differenzialsignale auf dem CMOS Pegel zu empfangen, und ein zweites CMOS Pegelsignal, gebildet als ein invertiertes Signal des ersten CMOS Pegelsignals, und zum Ausgeben eines ersten Stroms und eines zweiten Stroms basierend auf dem ersten CMOS Pegelsignal und dem zweiten CMOS Pegelsignal; und einen ersten Wandlerausgabeabschnitt zum Ausgeben eines ersten PECL Pegelsignals als die PECL Pegeldifferenzialsignale und eines zweiten PECL Pegelsignals, gebildet als ein invertiertes Signal des ersten PECL Pegelsignals, basierend auf einem ersten Ausgabestrom und einem zweiten Ausgabestrom von dem ersten Eingabeabschnitt; und einen ersten Stromsteuerabschnitt zum. Steuern eines ersten Ausgabestroms und eines zweiten Ausgabestroms von dem ersten Wandlerausgabeabschnitt mit einem ersten Stromsteuersignal und einem zweiten Stromsteuersignal, um einen hohen Pegel und einen niedrigen Pegel des ersten PECL Pegelsignals beziehungsweise des zweiten PECL Pegelsignals zu bestimmen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorhergehend erwähnten und anderen Merkmale und Aufgaben der vorliegenden Erfindung und der Weg zu deren Lösung wird offensichtlicher werden und die Erfindung selbst wird am besten verstanden mit Bezugnahme auf die folgende Beschreibung eines bevorzugten Ausführungsbeispiels, in Zusammenhang mit den begleitenden Zeichnungen:
Fig. 1 zeigt in einem Schaltungsdiagramm eine Konfiguration der bekannten CMOS-PECL Pegel- Wandlerschaltung;
Fig. 2 veranschaulicht in einem Blockdiagramm einen Ausgabeabschnitt einer ATM-Kommunikations- Steuervorrichtung, die eine Pegel-Wandlerschaltung gemäß der vorliegenden Erfindung verwendet;
Fig. 3 veranschaulicht in einem Schaltungsdiagramm eine Pegel-Wandlerschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 4 veranschaulicht in einem Schaltungsdiagramm eine CMOS-PECL Pegel-Wandlerschaltung des ersten Ausführungsbeispiels, einschließlich einer Replika- Bias-Schaltung;
Fig. 5 veranschaulicht in einem Schaltungsdiagramm eine Pegel-Wandlerschaltung gemäß eines zweiten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 6 veranschaulicht in einem Schaltungsdiagramm eine Pegel-Wandlerschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung; und
Fig. 7 veranschaulicht in einem Schaltungsdiagramm eine Pegel-Wandlerschaltung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE

Ausführungsbeispiele der vorliegenden Erfindung werden detailliert mit Bezugnahme auf die Zeichnungen von Fig. 2 bis Fig. 7 im folgenden beschrieben. Hier wird eine CMOS-PECL Pegel-Wandlerschaltung, ausgebildet in einer ATM- Kommunikations-Steuervorrichtung, auf dem Wege eines Beispiels erläutert. Es versteht sich natürlich, dass die im folgenden diskutierte CMOS-PECL Pegel-Wandlerschaltung auf andere Anwendungen angewendet werden kann, ohne Veränderungen oder mit irgendwelche geeigneten Abwandlungen, wie es der Fall erfordern könnte.
Fig. 2 zeigt eine schematische Konfiguration eines Ausgabeabschnitts einer mit einem optischen Kabel verbundenen ATM-Kommunikations-Steuervorrichtung. Ein Steuerer der physikalischen Schicht 70 zum Vornehmen des Vorgangs auf der niedrigsten Ebene bei Protokollverarbeitungsebenen bei ATM ist aus einem Ein-Chip-LSI gebildet, und stellt eine CMOS Schaltung dar. Der Steuerer der physikalischen Schicht 70 umfasst einen Signalübertragungs-Verarbeitungsabschnitt 40, um Übertragungsdaten von einer oberen Datenverbindungsschicht zu empfangen, und um dann diese in Impulsabfolge auf den CMOS Pegeln umzuwandeln, um diese mit einer vorgegebenen Transferrate auszugeben, und eine CMOS-PECL Pegel- Wandlerschaltung 50, die als eine PECL Schnittstelle dient. Die CMOS-PECL Pegel-Wandlerschaltung 50 wandelt die Impulsabfolgen, die von dem Signalübertragungs- Verarbeitungsabschnitt 40 übertragen wurden, und CMOS Pegel von 5 V und 0 V aufweisen, in Impulsabfolgen um, die PECL Pegel von 4,1 V und 3,3 V aufweisen, und gibt dann diese von komplementären Ausgabeanschlüssen Z, ZN als Differenzialsignale aus.
Die von der CMOS-PECL Pegel-Wandlerschaltung 50 ausgegebenen Differenzialsignale werden in eine photoelektronische Wandlerschaltung 71 über eine Übertragungsleitung Zt eingegeben und dann in optische Signale umgewandelt, um über eine optische Faser übertragen zu werden. Die jeweiligen Eingabeanschlüsse der photoelektrischen Wandlerschaltung 71 sind jeweilig mit Widerständen Rt verbunden, die mit der charakteristischen Impedanz Zt der Übertragungsleitung hinsichtlich ihrer Impedanz angepasst sein müssen.
Fig. 3 zeigt ein Schaltungsdiagramm einer CMOS-PECL Pegel- Wandlerschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Die CMOS-PECL Pegel-Wandlerschaltung umfasst einen Ausgabeschaltung des Steuerers der physikalischen Schicht 70, in Fig. 2 dargestellt.
Die Pegel-Wandlerschaltung wandelt CMOS Pegeldifferenzialsignale in PECL Pegeldifferenzialsignale um. Die Pegel-Wandlerschaltung umfasst N-Kanal MOS Transistoren (im folgenden als "N-MOS" bezeichnet) 1, 2 auf, die jeweilig einen ersten Schalttransistor und einen zweiten Schalttransistor eines ersten Eingabeabschnitts darstellen. In jeweilige Gates der N-MOSs 1, 2 wird jeweilig über Eingabeanschlüsse 3, 4 ein erstes CMOS Pegelsignal A, was das CMOS Pegeldifferenzialsignal darstellt, und ein zweites CMOS Pegelsignal AN, was ein invertiertes Signal des Signals A ist, eingegeben. Die N-MOSs 1, 2 werden durch diese CMOS Pegeldifferenzialsignale abwechselnd AN/AUS-geschaltet.
Jeweilige Drains der N-MOSs 1, 2 sind jeweilig mit einem ersten Knoten N1 und einem zweiten Knoten N2 verbunden, und eine jeweilige Source davon ist dann mit einem gemeinsamen Knoten N3 verbunden. Gates von P-MOSs 5, 6 die beide eine Stromspiegelschaltung bilden, sind mit dem ersten Knoten N1 verbünden. Ein Drain des P-MOS 6 dient als die Ausgabeseite der Stromspiegelschaltung und ist seinerseits mit einem Ausgabeanschluss 7 (erster Ausgabeknoten) verbunden. Aufgrund der Stromspiegelschaltung ist eine Stromausgabe von dem P-MOS 6 (Ausgabestrom) ungefähr n mal größer als eine Stromausgabe von dem P-MOS 5, falls das Verhältnis der Transistorgröße zwischen den P-MOSs 5, 6 auf G5 : G6 = 1 : n eingestellt ist (wobei G5, G6 jeweilig Gatebreiten der P-MOSs 5, 6 bezeichnen.
Entsprechend sind Gates von P-MOSs 8, 9, die beide eine Stromspiegelschaltung bilden, mit dem zweiten Knoten N2 verbunden. Ein Drain des P-MOS 9 dient als die Ausgabeseite der Stromspiegelschaltung und ist seinerseits mit einem Ausgabeanschluss 10 (zweiter Ausgabeknoten) verbunden. Aufgrund der Stromspiegelschaltung ist eine Stromausgabe von dem P-MOS 9 (Ausgabestrom) ungefähr n mal größer als eine Stromausgabe von dem P-MOS 8, falls das Verhältnis einer Transistorgröße zwischen den P-MOSs 8, 9 auf G8 : G9 = 1 : n eingestellt ist (wobei G8, G9 jeweilig Gatebreiten der P-MOSs 8, 9 bezeichnen).
Ein Drain eines N-MOS 11 (erster Stromsteuerungstransistor), dessen Leitungszustand durch ein erstes Stromsteuersignal RF1 gesteuert wird, ist dann mit dem gemeinsamen Knoten N3 verbunden. Ein Source des N-MOS 11 ist dann mit einer Masseenergiequelle Vss verbunden. Darüber hinaus ist ein Drain eines N-MOS 12 (zweiter Stromsteuertransistor), dessen Leitungszustand durch ein zweites Stromsteuersignal RF2 gesteuert ist, mit dem ersten Knoten 1 verbunden. Ein Source des N-MOS 12 ist dann mit einer Masseenergiequelle Vss verbunden. Ein Drain eines N-MOS 13 (dritter Stromsteuertransistor), dessen Leitungszustand durch ein zweites Stromsteuersignal RF2 gesteuert ist, ist entsprechend mit dem zweiten Knoten N2 verbunden. Ein Source des N-MOS 13 ist dann mit einer Masseenergiequelle Vss verbunden.
Demzufolge würde, falls miteinander verbunden, eine Stromausgabe von dem N-MOS 12 und eine Stromausgabe von dem N-MOS 1 eine Stromausgabe von dem P-MOS 5 zur Folge haben. Auf die gleiche Weise würde eine Stromausgabe von dem P-MOS 8 durch ein Kombinieren einer Stromausgabe von dem N-MOS 13 mit einer Stromausgabe von dem N-MOS 2 abgeleitet sein.
Eine Energiequelle Vt (3 V) ist weiter mit Ausgabeanschlüssen 7, 10 über jeweilige Widerstände Rt verbunden. Ein erstes PECL Pegelsignal, das ein Differenzialsignal auf dem PECL Pegel (3,3 V bis 4, 1 V) ist, und ein zweites PECL Pegelsignal ZN, das ein invertiertes Signal des Signals Z ist, werden dann von den Ausgabeanschlüssen 7, 10 jeweilig ausgegeben. Widerstände Rt sind hinsichtLich einer Impedanz jeweilig an charakteristische Impedanzen Zt der Übertragungsleitung angepasst. Als eine Folge kann der an der Seite des Ausgabeanschlusses 7 angeordnete Widerstand Rt und die P-MOSs 5, 6 einen ersten Wandlerausgabeabschnitt darstellen, während der an der Seite des Ausgabeanschlusses 10 angeordnete Widerstand Rt und die P-MOSs 8, 9 einen zweiten Wandlerausgabeabschnitt darstellen können.
Der Ausgabestrom (Ioh) kann durch den Ausdruck (4,1-3)/Rt dargestellt werden, wenn er auf einem "H"-Pegel ausgegeben wird, wobei der Ausgabestrom (Iol) durch den Ausdruck (3,3- 3)/Rt dargestellt werden kann, wenn er auf dem "L"-Pegel ausgegeben wird. Die Stromausgabe von dem N-MOS 12 kann somit als Ioh/n dargestellt werden, was im wesentlichen identisch zu der Stromausgabe von dem N-MOS 13 ist. Wie oben ausgeführt können beide Ströme von den N-MOSs 12, 13 durch das zweite Stromsteuersignal RF2 gesteuert werden, das an jeweilige Gates der N-MOSs 12, 13 geliefert wird. Die Stromausgabe von dem N-MOS 11 kann auch durch den Ausdruck (Ioh-Iol)/n dargestellt werden. Wie vorhergehend ausgeführt kann die Stromausgabe von dem N-MOS 11 auch durch das erste Stromsteuersignal RF1 gesteuert werden, das an das Gate des N-MOS 11 angelegt wird. Das erste und das zweite Stromsteuersignal RF1, RF2 kann durch eine Replika-Bias- Schaltung erzeugt werden, um Veränderungen bei einem Herstellungsprozess und Betriebsbedingungen von LSIs und ähnlichem zu kompensieren.
Nachfolgend wird ein Betrieb der wie vorhergehend erwähnt aufgebauten Pegel-Wandlerschaltung erläutert.
Wen die CMOS Pegelsignale A (= "L"-Pegel), AN (= "H"-Pegel) an die Eingabeanschlüsse 3, 4 eingegeben werden, wird der N-MOS 1 AUS-geschaltet, während der N-MOS 2 AN-geschaltet wird. Dieses bewirkt, dass die Stromausgabe von dem P-MOS 5 Iol/n ist, was identisch zu der Stormausgabe von dem N-MOS 12 ist. Da aufgrund der Funktion der Stromspiegelschaltung eine Stromausgabe 101, die n mal größer als die von dem P-MOS 5 ist, als Strom von dem P-MOS 6 ausgegeben wird, kann das PECL Pegelsignal Z auf einem "L"-Pegel an den Ausgabeanschluss 7 ausgegeben werden.
Zu diesem Zeitpunkt kann die Stromausgabe von dem P-MOS 8 als Ioh/n erhalten werden, was ein kombinierter Strom der Stromausgaben von dem N-MOS 13 und dem N-MOS 11 ist. Da aufgrund der Funktion der Stromspiegelschaltung die Stromausgabe Ioh, die n mal größer als die Stromausgabe von dem P-MOS 8 ist, aus dem P-MOS 9 fließt, wird das PECL Pegelsignal ZN auf einem "H"-Pegel an den Ausgabeanschluss 10 ausgegeben.
Wenn auf der anderen Seite die CMOS Pegelsignale A (= "H"- Pegel), AN (= "L"-Pegel) an die Eingabeanschlüsse 3, 4 eingegeben werden, dann wird auf die gleiche Weise wie oben erläutert das PECL Pegelsignal Z auf einem "H"-Pegel von dem Ausgabeanschluss 7 und das PECL Pegelsignal ZN auf einem "L"- Pegel von dem Ausgabeanschluss 10 ausgegeben.
Fig. 4 zeigt ein Schaltungsdiagramm einer CMOS-PECL Pegel- Wandlerschaltung gemäß dem Ausführungsbeispiel, bei dem eine Replika-Bias-Schaltung zur Erzeugung der Stromsteuersignale RF1, RF2 bereitgestellt ist.
Die CMOS-PECL Pegel-Wandlerschaltung ist so ausgebildet, dass sie die in Fig. 3 gezeigte Pegel-Wandlerschaltung als Pegel- Wandlerabschnitt 50 anwenden kann, an die ihrerseits eine Replika-Bias-Schaltung 60 zum Erzeugen der Stromsteuersignale RF1, RF2 angeschlossen ist.
Die Replika-Bias-Schaltung 60 enthält eine Schaltung mit der gleichen Konfiguration wie die des obigen Pegel- Wandlerabschnitts 50. Mit anderen Worten sind die N-MOSs 1a, 2a (dritter und vierter Stromschalttransistor), die P-MOSs 5a, 6a, die P-MOSs 8a, 9a, die N-MOSs 11a, 12a, 13a und die Widerstände Rt' mit dem gleichen Herstellungsprozess hergestellt, um die gleiche Konfiguration (und damit die gleichen Transistorgrößen) aufzuweisen, wie die der N-MOSs 1, 2, P-MOSs 5, 6, P-MOSs 8, 9, N-MOSs 11, 12, 13 beziehungsweise der Widerstände Rt bei dem obigen Pegel- Wandlerabschnitt 50.
Die erste Energiequelle Vdd und die zweite Energiequelle Vss sind dann jeweilig mit jeweiligen Gates der N-MOSs 1a, 2a verbunden, die beide den zweiten Eingabeabschnitt darstellen, um so die Ausgabesignalpegel der Bias-Schaltung 60 zu ändern, d. h. um das dritte PECL Pegelsignal ZB, ausgegeben an den Ausgabeanschluss 7a (dritter Ausgabeknoten) in einen "H"- Pegel umzuwandeln, und das vierte PECL Pegelsignal ZNB, ausgegeben an den Ausgabeanschluss 10a (vierter Ausgabeknoten) in einen "L"-Pegel zu ändern.
Operationsverstärker 21, 22 (erste und zweite Signalerzeugungseinrichtungen) sind weiter in der Bias- Schaltung 60 bereitgestellt. Das PECL Pegelsignal ZB wird an der Eingabeseite des Operationsverstärkers 21 mit negativer Polarität eingegeben, während die Bezugsspannung VOHB auf einem "H"-Pegel an die Eingabeseite des Verstärkers 21 mit positiver Polarität eingegeben wird. Das erste Stromsteuersignal RF1 (erstes Rückführungssignal), als die Ausgabe des Operationsverstärkers 21 erhalten, wird an ein Gate eines N-MOS 11a angelegt. Das Steuersignal RF1 wird somit zurückgeführt, so dass das PECL Pegelsignal ZB so eingestellt werden kann, dass es gleich der Bezugsspannung VOHB ist.
Das PECL Pegelsignal ZNB wird entsprechend an die Eingabeseite des Operationsverstärkers 22 mit negativer Polarität eingegeben, während die Bezugsspannung VOLB auf einem "L"-Pegel an die Eingabeseite des Verstärkers 22 mit positiver Polarität eingegeben wird. Das zweite Stromsteuersignal RF2 (zweites Rückführungssignal), erhalten als die Ausgabe von dem Operationsverstärker 22 wird an Gates von N-MOSs 12a, 13a angelegt. Das Steuersignal RF2 wird somit zurückgeführt, so dass das PECL Pegelsignal ZNB so eingestellt werden kann, dass es gleich der Bezugsspannung VOLB ist.
Das erste und zweite Stromsteuersignal FF1, RF2 (erstes und zweites Rückführungssignal) wird von den Operationsverstärkern 21 bzw. 22 ausgegeben, und steuert jeweilig die Ströme, um die Verhältnisse ZB = VOHB und ZNB = VOLB zu erhalten, auch wenn Herstellungsprozesse, Betriebsbedingungen, etc. verändert werden, und werden ebenso an den Pegelwandlerabschnitt 50 geliefert.
Die Bias-Schaltung 60 in der in Fig. 4 gezeigten Pegelwandlerschaltung ist eine Replika-Bias-Schaltung mit der gleichen Konfiguration der Schaltung wie die des Pegelwandlerabschnitts 50, und kann mit den gleichen Herstellungsprozessen gebildet sein, die beim Herstellen der Pegel-Wandlerschaltung 50 angewendet wurden. Falls daher Veränderung bei Betriebsbedingungen des Pegel- Wandlerabschnitts 50 auftreten, treten die Komponentenvariationen auch in der gleichen Schaltungskonfiguration in der Bias-Schaltung 60 auf. Die Stromsteuersignale RF1, RF2 sind so eingestellt, dass sie diese Komponentenvariationen kompensieren. Die Ausgabeströme Ioh, Iol von dem Pegel-Wandlerabschnitt 50 können durch die Stromsteuersignale RF1, RF2 gesteuert werden. Mit anderen Worten können der "H" und "L"-Pegel der PECL Pegelsignale Z, ZN bestimmt werden.
Falls Herstellungsprozesse von LSTs und Betriebsbedingungen wie beispielsweise eine Energiequelle, Temperatur, charakteristische Impedanz der Übertragungsleitung verändert werden, werden die Ausgabespannungen (PEC'L Pegelsignale Z, ZN) von dem Pegel-Wandlerabschnitt 50 kaum verändert.
Im vorliegenden Ausführungsbeispiel können auch die Ströme von den N-MOSs 11, 12, 13 konstant gehalten werden, da die Stromsteuersignale RF1, RF2, die in Abhängigkeit von den Veränderungen eingestellt werden, konstant gehalten werden. Es kann lediglich durch die Signale A, AN eingestellt werden, dass der Strom von den N-MOSs 11 entweder zu der Seite des N- MOS 1 oder zu der Seite des N-MOS 2 ausgegeben werden soll, um die PECL Pegelsignale Z, ZN auszugeben, wodurch ein Hochgeschwindigkeitsbetrieb ermöglicht wird.
Im Falle dass weiter eine Vielzahl von Pegel- Wandlerschaltungen benötigt ist, kann lediglich eine einzige Bias-Schaltung bereitgestellt werden.
Obwohl Gleichstrompfade im vorliegenden Ausführungsbeispiel auftreten, wird es möglich, dass Ströme in der Schaltung reduziert werden, falls die Größenverhältnisse (G5 : G6, G8 : G9) der Transistoren (P-MOSs 5, 6, P-MOSs 8, 9) die die Stromspiegelschaltung bilden, erhöht werden.
Fig. 5 zeigt ein Schaltungsdiagramm einer Pegel- Wandlerschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 5 sind identische Bezugszeichen zur Beschreibung identischer Elemente von Fig. 4 verwendet, und deren Erläuterung kann daher ausgelassen werden.
Wie vorhergehend beschrieben kann bei der Pegel- Wandlerschaltung gemäß dem ersten Ausführungsbeispiel ein Energieverbrauch weiter reduziert werden, falls die Größenverhältnisse der in der Stromspiegelschaltung verwendeten Transistoren erhöht werden. In dem zweiten Ausführungsbeispiel kann ein Energieverbrauch jedoch noch viel weiter reduziert werden als im ersten Ausführungsbeispiel, indem Niedrigenergieverbrauch- Transistoren bereitgestellt werden, die AN-geschaltet werden, wenn sie das "H"-Pegelsignal ausgeben.
Insbesondere umfasst bei dem Pegel-Wandlerabschnitt 50, in Fig. 4 oben veranschaulicht, ein Pegel-Wandlerabschnitt 50a einen P-MOS 31 (erster Niedrigenergieverbrauch-Transistor) und einen P-MOS 32 (zweiter Niedrigenergieverbrauch- Transistor). Der P-MOS 31 ist zwischen der Energiequelle Vdd und dem Ausgabeanschluss 7 angeschlossen, und wird unter Steuerung des CMOS Pegelsignals AN AN/AUS-geschaltet. Der P- MOS 32 ist zwischen der Energiequelle Vdd und dem Ausgabeanschluss 10 angeschlossen und wird durch das CMOS Pegelsignal A AN/AUS gesteuert.
In der Bias-Schaltung 60 umfasst die Replika-Bias-Schaltung 60a weiter einen P-MOS 31a (dritter Niedrigenergieverbrauch- Transistor) und einen P-MOS 32a (vierter Niedrigenergieverbrauch-Transistor). Der P-MOS 31a ist zwischen der Energiequelle Vdd und dem Ausgabeanschluss 7a angeschlossen, und dessen Steuerelektrode ist dann mit der Energiequelle Vss verbunden. Der P-MOS 32a ist zwischen der Energiequelle Vdd und dem Ausgabeanschluss 10a angeschlossen, und dessen Steuerelektrode ist mit der Energiequelle Vdd verbunden. Hier sind die P-MOSs 31, 32, 31a, 32a mit dem gleichen Aufbau ausgebildet.
Im ersten Ausführungsbeispiel fließt der Ausgabestrom Ioh auf einem "H"-Pegel vollständig durch den P-MOS 6 oder den P-MOS 9 der Stromspiegelschaltung, jedoch wird im zweiten Ausführungsbeispiel bewirkt, dass ein Teil des Ausgabestroms Ioh durch den P-MOS 31 oder den P-MOS 32, d. h. Niedrigenergie-Verbrauchstransitoren, fließt. Der durch den P-MOS 6 oder den P-MOS 9 fließende Strom kann somit reduziert werden, um eine Reduktion eines Energieverbrauchs in der Schaltung zu bewirken. In diesem Fall muss der Strom von den Niedrigenergieverbrauch-Transistoren kleiner als der Ausgabestrom Ioh eingestellt sein.
Fig. 6 zeigt ein Schaltungsdiagramm einer Pegel- Wandlerschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 6 werden gleiche Bezugszeichen dazu verwendet, gleiche Elemente wie in Fig. 5 zu beschreiben, und deren Beschreibung wird ausgelassen.
Bei einer Pegel-Wandlerschaltung gemäß dem dritten Ausführungsbeispiel können ein Pegel-Wandlerabschnitt 50b und eine Bias-Schaltung 60b durch ein Verbinden von Steuerelektroden der P-MOSs 31, 32, 31a, 32a, verwendet in der in Fig. 5 gezeigten Schaltung (zweites Ausführungsbeispiel), mit der zweiten Energiequelle Vss ausgebildet werden. Ein niedriger Energieverbrauch kann somit erzielt werden.
Da die Niedrigenergieverbrauch-Transistoren P-MOSs 31, 32, 31a, 32a in einem normalen AN Zustand sind, wird bei der Pegel-Wandlerschaltung gemäß dem dritten Ausführungsbeispiel bewirkt, dass ein Teil der Ausgabeströme Iol, Ioh durch die Niedrigenergieverbrauch-Transistoren fließt. Der Strom von dem P-MOS 6 oder dem P-MOS 9 in der Stromspiegelschaltung kann damit reduziert werden, was zu einer Reduktion eines Energieverbrauchs in der Schaltung führt. In diesem Fall muss der Strom von den Niedrigenergieverbrauch-Transistoren kleiner eingestellt sein, als der Ausgabestrom Iol.
Fig. 7 zeigt ein Schaltungsdiagramm einer Pegel- Wandlerschaltung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung.
Bei der Pegel-Wandlerschaltung gemäß dem vierten Ausführungsbeispiel können als die Ausgabespannungen ausgegebene PCL-Pegelsignale Z, ZN weiter stabilisiert werden, während ein niedriger Energieverbrauch und eine hohe Betriebsgeschwindigkeit aufrecht erhalten wird, auch wenn die obigen Betriebsbedingungen verändert werden.
Genauer gesagt umfasst, wie in Fig. 7 gezeigt, der Pegel- Wandlerabschnitt 50c des vierten Ausführungsbeispiels einen ersten CMOS-Inverter, der aus einem P-MOS 41 und einem N-MOS 42 besteht, und ein zweiter CMOS-Inverter besteht aus einem P-MOS 42 und einem N-MOS 44, anstelle des Eingabeabschnitts, der die N-MOS 1, 2 in dem Pegel-Wandlerabschnitt 50b in Fig. 5 bereitstellt. Die N-MOSs 12, 13 arbeiten, da die Stromsteuertransistoren in Fig. 5 entfernt wurden.
In Übereinstimmung mit dem Obigen wird die Bias-Schaltung 60c wie vorhergehend erwähnt aufgebaut sein. Mit anderen Worten umfasst die Bias-Schaltung 60c einen dritten CMOS-Inverter, der aus einem P-MOS 41a und einem N-MOS 42a besteht, und einem vierten CMOS-Inverter, der aus einem P-MOS 43a und einem N-MOS 44a besteht. Die N-MOSs 12a, 13a sind entfernt.
Die P-MOS 31, 32, die jeweilig als die ersten und zweiten Ausgabetransistoren dienen, sind so ausgebildet, dass sie durch das zweite Stromsteuersignal RF2, das von dem Operationsverstärker 22 geliefert wird, AN/AUS-gesteuert werden. Zusätzlich sind die P-MOSs 31a, 32a auf der Seite der Bias-Schaltung 60c so angeordnet, dass sie durch das zweite Stromsteuersignal RF2 AN/AUS-gesteuert werden.
Im vierten Ausführungsbeispiel umfasst ein erster Wandlerausgabeabschnitt eine Stromspiegelschaltung, gebildet aus den P-MOSs 5, 6, einen ersten Ausgabetransistor P-MOS 31, und den Widerstand Rt, während ein zweiter Wandlerausgabeabschnitt eine Stromspiegelschaltung umfasst, gebildet aus den P-MOSs 8, 9, einem zweiten Stromausgabetransistor P-MOS 32, und dem Widerstand Rt. Ein dritter und ein vierter Wandlerausgabeabschnitt ist weiter in Übereinstimmung mit diesen Ausgabeabschnitten auf der Seite der Bias-Schaltung 60c bereitgestellt.
Bei der Pegel-Wandlerschaltung gemäß dem vierten Ausführungsbeispiel kann der Ausgabestrom Iol durch ein Steuern der P-MOSs 31, 32 basierend auf dem Stromsteuersignal RF2 ausgegeben werden, ohne Verwendung der Stromspiegelschaltung. Die P-MOSs 31, 32 tragen dem Strom Iol des Ausgabestroms Ioh bei, und ein verbleibender Strom des Ausgabestroms Ioh wird durch das Stromsteuersignal RF1 hinsichtlich der Stromspiegelschaltung gesteuert. Da die Ströme von den Transistoren, die die Stromspiegelschaltungen bilden, dadurch reduziert werden können, kann ein Energieverbrauch in der Schaltung weiter reduziert werden.
Mehrere Ansätze zum Erzielen eines niedrigen Energieverbrauchs, in dem obigen zweiten bis vierten Ausführungsbeispiel diskutiert, können in Kombination verwendet werden.
Wie obig detailliert erläutert ist es in Übereinstimmung der vorliegenden Erfindung möglich, dass die ersten und zweiten PECL-Pegelsignale der Ausgabespannungen stabilisiert werden, auch wenn Herstellungsprozesse von LSIs und Betriebsbedingungen wie beispielsweise eine Energiequellenspannung, Temperatur, charakteristische Impedanz der Übertragungsleitung, verändert werden.
Die vorhergehende Beschreibung von bevorzugten Ausführungsbeispielen wurde zum Zwecke einer Veranschaulichung und Beschreibung bereitgestellt. Abwandlungen und Veränderungen innerhalb des Umfangs der Erfindung sind im Lichte der obigen Lehre möglich. Das Ausführungsbeispiel wurde gewählt, um am Klarsten die Prinzipien der Erfindung und deren praktische Anwendung zu erläutern, um es dabei anderen zu ermöglichen, die Erfindung am effektivsten zu verwenden, wie es bei der erwogenen speziellen Verwendung geeignet ist.

Claims

1. Eine Pegel-Wandlerschaltung, umfassend:

einen ersten Schalttransistor (1) und einen zweiten Schalttransistor (2), jeweilig zwischen einem ersten Knoten (N1) und einem gemeinsamen Knoten (N3) und einem zweiten Knoten (N2) und dem gemeinsamen Knoten (N3) angeschlossen, zum Bewirken abwechselnder AN/AUS Betriebsvorgänge basierend auf einem ersten CMOS Pegelsignal, dass als ein CMOS Pegeldifferenzialsignal dient, und einem zweiten CMOS Pegelsignal, dass als ein invertiertes Signal des ersten CMOS Pegelsignals gebildet ist;

einen ersten Umwandlungsausgabeabschnitt zum Ausgeben eines ersten PECL Pegelsignals von PECL Pegeldifferenzialsignalen an einen ersten Ausgangsknoten in Abhängigkeit von einem durch den ersten Knoten (N1) fließenden Strom;

einen zweiter Wandlerausgabeabschnitt zum Ausgeben eines zweiten PECL Pegelsignals, gebildet als ein invertiertes Signal des ersten PECL Pegelsignals, an einen zweiten Ausgangsknoten, in Abhängigkeit von einem durch den gemeinsamen Knoten (N2) fließenden Strom;

einen ersten Stromsteuertransistor (11) zum Steuern eines durch den gemeinsamen Knoten (N3) fließenden Stroms, basierend auf einem ersten Stromsteuersignal (RF1);

einen zweiten Stromsteuertransistor; 12) zum Steuern eines durch den ersten Knoten (N1) fließenden Stroms, basierend auf einem zweiten Stromsteuersignal (RF2);

einen dritten Stromsteuertransistor (13) zum Steuern eines durch den zweiten (N2) fließenden Stroms basierend auf dem zweiten Stromsteuersignal (RF2); und

eine Replika-Bias-Schaltung, dazu ausgelegt, das erste und zweite Stromsteuersignal bereitzustellen.

2. Eine Pegel-Wandlerschaltung nach Anspruch 1, wobei die Replika-Bias-Schaltung einen dritten Schalttransistor und einen vierten Schalttransistor umfasst, einen vierten bis sechsten Stromsteuertransistor, und einen dritten Wandlerausgabeabschnitt und einen vierten Wandlerausgabeabschnitt, die jeweils die gleichen Konfigurationen wie die des ersten Schalttransistors und des zweiten Schalttransistors, des ersten bis dritten Stromsteuertransistors und des ersten Wandlerausgabeabschnitts und des zweiten Wandlerausgabeabschnitts aufweisen;

eine erste Signalerzeugungseinrichtung zum Erzeugen eines ersten Rückführungssignals basierend auf einem dritten PECL Pegelsignal, ausgegeben von dem dritten Wandlerausgabeabschnitt an einen dritten Ausgangsknoten;

eine zweite Signalerzeugungseinrichtung zum Erzeugen eines zweiten Rückführungssignals basierend auf einem vierten PECL Pegelsignal, ausgegeben als ein invertiertes Signal des dritten PECL Pegelsignals von dem vierten Wandlerausgabeabschnitt an einen vierten Ausgangsknoten;

wobei die Replika-Bias-Schaltung dazu ausgebildet ist, das erste Rückführungssignal zu einer Steuerelektrode des vierten Stromsteuertransistors zurückzuführen und das zweite Rückführungssignal zu Steuerelektroden des fünften Stromsteuertransistors und des sechsten Stromsteuertransistors, und um jeweilig eine erste Energiequelle und eine zweite Energiequelle an jeweilige Steuerelektroden des dritten Schalttransistors und des vierten Schalttransistors anzuschließen; und

wobei die erste Rückführungssignalausgabe von der Replika-Bias-Schaltung als das erste Stromsteuersignal zu einer Steuerelektrode des ersten Stromsteuertransistors geliefert wird, und das zweite Rückführungssignal jeweils als das zweite Stromsteuersignal an jeweilige Steuerelektroden des zweiten Stromsteuertransistors und des dritten Stromsteuertransistors geliefert wird.

3. Eine Pegel-Wandlerschaltung nach Anspruch 2, weiter umfassend:

einen ersten Niedrigleistungs-Verbrauchstransistor, der zwischen der ersten Energiequelle und dem ersten Ausgangsknoten angeschlossen ist, wobei eine Leitfähigkeit des ersten Niedrigleistungs- Verbrauchstransistors basierend auf dem zweiten CMOS Pegelsignal gesteuert wird; und

einen zweiten Niedrigleistungs-Verbrauchstransistor, der zwischen der ersten Energiequelle und dem zweiten Ausgangsknoten angeschlossen ist, und die Leitfähigkeit des zweiten Niedrigleistungs-Verbrauchstransistors basierend auf dem ersten CMOS Pegelsignal gesteuert wird;

wobei die Replika-Bias-Schaltung umfasst:

einen dritten Niedrigleistungs-Verbrauchstransistor, der zwischen der ersten Energiequelle und dem dritten Ausgangsknoten angeschlossen ist, und so ausgebildet ist, dass er die gleiche Konfiguration wie der erste Niedrigleistungs-Verbrauchstransistor aufweist, wobei eine Steuerelektrode des dritten Niedrigleistungs- Verbrauchstransistors mit der zweiten Energiequelle verbunden ist; und

einen vierter Niedrigleistungs-Verbrauchstransistor zwischen der ersten Energiequelle und dem vierten Ausgangsknoten angeschlossen ist, und so ausgebildet ist, dass er die gleiche Konfiguration wie der zweite Niedrigleistungs-Verbrauchstransistor aufweist, wobei eine Steuerelektrode des vierten Niedrigleistungs- Verbrauchstransistors mit der ersten Energiequelle verbunden ist.

4. Eine Pegel-Wandlerschaltung nach Anspruch 3, wobei Steuerelektroden des ersten bis vierten Niedrigleistungs-Verbrauchtransistors mit der zweiten Energiequelle verbunden sind.

5. Eine Pegel-Wandlerschaltung zum Empfang eines CMOS Pegeldifferenzialsignals von einem ersten Eingangsanschluss und einem zweiten Eingangsanschluss und zum Umwandeln des CMOS Pegeldifferenzialsignals in ein PECL Pegeldifferenzialsignal, zur Ausgabe von einem ersten Ausgangsanschluss und einem zweiten Ausgangsanschluss, umfassend:

einen ersten CMOS-Inverter (41, 42), angeschlossen zwischen einer ersten Energiequelle und einem gemeinsamen Knoten (N3), zum Empfangen eines der CMOS Pegeldifferenzialsignale als ein Eingangssignal;

eine erste Stromspiegelschaltung (5, 6, 31) mit einem Eingangsstromanschluss, der mit einem Ausgangsanschluss des ersten CMOS-Inverters verbunden ist, und einem Ausgangsstromanschluss, der mit dem ersten Ausgangsanschluss verbunden ist;

einen zweiten CMOS-Inverter (43, 44), der zwischen der ersten Energiequelle und dem gemeinsamen Knoten (N3) angeschlossen ist, zum Empfangen des anderen der CMOS Pegeldifferenzialsignale als ein Eingangssignal;

eine zweite Stromspiegelschaltung (8, 9, 32) mit einem Eingangsstromanschluss, der mit einem Ausgangsanschluss des zweiten CMOS-Inverters verbunden ist, und einem Ausgangsstromanschluss, der mit dem zweiten Ausgangsanschluss verbunden ist;

einen ersten Stromsteuertransistor, der zwischen dem gemeinsamen Knoten und der zweiten Energiequelle angeschlossen ist, zum Steuern eines Stromflusses durch den gemeinsamen Knoten (N3), basierend auf einem ersten Stromsteuersignal (RF1);

einen ersten Ausgangstransistor, der zwischen der ersten Energiequelle und dem ersten Ausgangsanschluss angeschlossen ist, wobei die Leitfähigkeit des ersten Ausgangstransistors basierend auf einem ersten Stromsteuersignal (RF1) gesteuert ist;

einen zweiten Ausgangstransistor, der zwischen der ersten Energiequelle und dem zweiten Ausgangsanschluss angeschlossen ist, wobei die Leitfähigkeit des zweiten Ausgangstransistors basierend auf einem zweiten Stromsteuersignal (RF2) gesteuert ist; und

eine Replika-Bias-Schaltung, dazu ausgelegt, das erste und das zweite Stromsteuersignal bereitzustellen.

6. Ein Kontroller einer physikalischen Schicht für eine ATM Kommunikationssteuervorrichtung, umfassend:

einen Signalübertragungs-Verarbeitungsabschnitt zum Empfangen von Übertragungsdaten von oberen Datenverbindungsschichten und Umwandeln der Übertragungsdaten in Pulsabfolgen auf einem CMOS Pegel, um diese auf einer vorgegebenen Übertragungsrate auszugeben; und

eine CMOS-PECL Pegel-Wandlerschaltung zum Umwandeln der Pulsabfolgen auf dem CMOS Pegel von dem Signalübertragungs-Verarbeitungsabschnitt in Pulsabfolgen auf einen PECL Pegel, um diese als Differenzialsignale auszugeben;

wobei die CMOS-PECL Pegel-Wandlerschaltung umfasst:

einen ersten Schalttransistor (1) und einen zweiten Schalttransistor (2), die jeweilig zwischen einem ersten Knoten (N1) und einem gemeinsamen Knoten (N3) und einem zweiten Knoten (N2) und dem gemeinsamen Knoten (N3) angeschlossen sind, zum Bewirken von abwechselnden AN/AUS Betriebsvorgängen basierend auf einem ersten CMOS Pegelsignal, das als ein CMOS Pegeldifferenzialsignal dient, und einem zweiten CMOS Pegelsignal, das als ein invertiertes Signal des ersten CMOS Pegelsignals gebildet ist;

einen ersten Wandlerausgabeabschnitt zum Ausgeben eines ersten PECL Pegelsignals von PECL Pegeldifferenzialsignalen an einen ersten Ausgangsknoten, in Abhängigkeit von einem durch den ersten Knoten (N1) fließenden Strom;

einen zweiten Wandlerausgabeabschnitt zum Ausgeben eines zweiten PECL Pegelsignals, gebildet als ein invertiertes Signal des ersten PECL Pegelsignals, an einen zweiten Ausgangsknoten, in Abhängigkeit von einem durch den zweiten Knoten (N2) fließenden Strom;

einen ersten Stromsteuertransistor (11) zum Steuern eines durch den gemeinsamen Knoten (N3) fließenden Stroms, basierend auf einen ersten Stromsteuersignal (RF1);

einen zweiten Stromsteuertransistor (12) zum Steuern eines durch den ersten Knoten (N1) fließenden Stroms, basierend auf einem zweiten Stromsteuersignal (RF2);

einen dritten Stromsteuertransistor (13) zum Steuern eines durch den zweiten Knoten (N2) fließenden Stroms, basierend auf dem zweiten Stromsteuersignal (RF2); und