DE69718221T2

DE69718221T2 - Treiberschaltungsvorrichtung

Info

Publication number: DE69718221T2
Application number: DE69718221T
Authority: DE
Inventors: Tadahiro Kuroda; Tetsu Nagamatsu
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-01-31
Filing date: 1997-01-30
Publication date: 2003-09-04
Anticipated expiration: 2017-01-31
Also published as: KR100312625B1; JPH09214314A; EP0788059B1; DE69718221D1; EP0788059A1; US5959472A; KR970059875A; JP3699764B2

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Treiberschaltungsvorrichtung und, genauer gesagt, einen Schaltungsaufbau einer Treiberschaltungsvorrichtung, die für eine Schnittstelle kleiner Amplitude mit hoher Geschwindigkeit verwendet wird, welche Schnittstelle Signale mit hoher Geschwindigkeit übertragen kann.

Beschreibung des Standes der Technik

In letzter Zeit ist eine LVDS-(low voltage differential signal = Niederspannungs-Differentialsignal-)Schnittstelle als Schnittstelle zum Übertragen von Signalen kleiner Amplitude mit hoher Geschwindigkeit bemerkt worden. Diese LVDS-Schnittstelle ist durch P1596. 3, welches eines er kleinen Standardisierungskommitees von IEEE ist, als differentielle Schnittstellen für kleine Amplituden standardisiert. Dieser Standard ist detailliert im Dokument [IEEE Draft Standard for Low-voltage Scalable Coherent Interface (SCI) Draft 1. 20] (13. Juli 1995) erklärt.
Fig. 5 ist eine Konzeptansicht zur Hilfe beim Erklären dieser LVDS-Schnittstelle.
In der Zeichnung sind ein Treiberblock 3 und ein Empfängerblock durch eine weiterführende Übertragungsleitung 8 und eine zurückführende Übertragungsleitung 9 verbunden. Die weitergehende Übertragungsleitung 8 und die zurückführende Übertragungsleitung 9 bilden eine so genannte Übertragungsleitung im Gleichgewicht mit denselben elektrischen Eigenschaften. Weiterhin besteht die Haupteigenschaft dieser LVDS-Schnittstelle im Übertragen eines Signals über diese zwei Übertragungsleitungen.
Der Treiberblock 3 hat ein Treiberchip 1 zum Eingeben eines Signals von einem Eingangsanschluss 10. Eine Hochspannungsversorgung 14 ist über einen Hochspannungs- Treiberwiderstand 5 mit dem Treiberchip 1 verbunden und eine Niederspannungsversorgung 14 ist über einen Niederspannungs- Treiberwiderstand 6 mit demselben Treiberchip 1 verbunden. Hier ist der Widerstandswert ROH des Hochspannungs- Treiberwiderstands 5 etwa 50 Ω und ist der Widerstandswert ROL des Niederspannungs-Treiberwiderstands 6 etwa 50 Ω.
Der Empfängerblock 4 hat ein Empfängerchip 2 zum Ausgeben eines Signals von einem Ausgangsanschluss 12. Eine Hochspannungsversorgung 29 ist mit dem Empfängerchip 2 verbunden und eine Niederspannungsversorgung 30 ist mit demselben Empfängerchip 2 verbunden. Hier ist der Widerstandswert RT eines Endwiderstands 7 etwa 100 Ω. Weiterhin ist die Impedanz jeder der weiterführenden Übertragungsleitung 8 und der zurückführenden Übertragungsleitung 9 50 Ω.
Bei dem Aufbau, wie er oben beschrieben ist, bildet der Treiberchip 1 ein Differentialsignal auf der Basis eines an den Eingangsanschluss 10 angelegten Eingangssignals auf eine derartige Weise, dass eine Potentialdifferenz zwischen der weiterführenden Übertragungsleitung 8 und der zurückführenden Übertragungsleitung 9 erzeugt werden kann. Andererseits wandelt der Empfängerchip 2 das zwischen der weiterführenden Übertragungsleitung 8 und der zurückführenden Übertragungsleitung 9 erzeugte Differentialsignal in einen CMOS-Pegel um und gibt das umgewandelte CMOS-Pegelsignal vom Ausgangsanschluss 12 aus.
Das Prinzip des LVDS besteht im Ausrichten eines Signalstroms IS, der auf der Seite des Treiberchips (1) erzeugt wird, durch eine Schleife zu fließen, die durch die Übertragungsleitung im Gleichgewicht (d. h. sowohl die weiterführende Übertragungsleitung 8 als auch die zurückführende Übertragungsleitung 9) und den Endwiderstand 7 auf der Seite des Empfängerchips (2) gebildet wird, um eine Signalspannung über dem Endwiderstand 7 für eine Signalübertragung zu erzeugen. Hier können die Signale von "0" und "1" durch Umschalten der Stromrichtung des Signalstroms IS unterschieden werden.
Bei dem Schaltungsaufbau, wie er oben beschrieben ist, ist deshalb, weil der Strom, der durch den Treiberchip 1 fließt, ungefähr konstant ist, und weiterhin deshalb, weil die Signalströme IS, die durch die weiterführende Übertragungsleitung 8 und die zurückführende Übertragungsleitung 9 fließen, in Bezug zueinander bezüglich der Größe die gleichen sind, aber bezüglich der Richtung zueinander entgegengesetzt sind, der Gesamtstrom, der durch die Übertragungsleitung im Gleichgewicht fließt, "0", so dass der Signalstrom IS kaum schwankt.
Andererseits ist es dann, wenn ein Komparator vom Stromumschalttyp als der Empfängerchip 2 verwendet wird, möglich, eine derartige Betrachtung anzustellen, dass der Strom, der das gesamte Übertragungssystem durchfließt, kaum schwankt.
Die oben angegebenen Eigenschaften bzw. Charakteristiken der Treiberschaltung implizieren, dass das aufgrund von Stromschwankungen im Übertragungssystem erzeugte Rauschen klein ist. Zusätzlich ist deshalb, weil die Interferenz zwischen den Übertragungsleitungen zwischen zwei benachbarten Toren und/oder die Interferenz für ein gleichzeitiges Umschalten zwischen zwei LSIs besteht, diese LVDS- Schnittstelle zu einer derartigen Verwendung geeignet, Signale hoher Geschwindigkeit zu übertragen, die höher als 200 MHz ist.
In diesem Zusammenhang ist in der LVDS-Schnittstelle der Signalstrom IS etwa 3 mA, und ist die Spannung über dem Endwiderstand 7 etwa 300 mV.
Bei dem Schaltungsaufbau, wie er in Fig. 5 gezeigt ist, kann der Treiberblock 3 durch eine Schaltung realisiert werden, wie sie in Fig. 6 gezeigt ist.
In Fig. 6 wird ein Eingangssignal vom Eingangsanschluss 10 über einen Inverter 16 angelegt. Nachdem es durch eine Pufferschaltung gelaufen ist, die aus zwei Transistoren 50 und 51 zusammengesetzt ist, wird eine Ausgabe des Inverters 16 weiterhin durch einen weiteren Inverter 19 invertiert und dann zu zwei Gateanschlüssen von zwei Transistoren 52 und 57 eingegeben. Gleichzeitig wird die Ausgabe des Inverters 16 zu zwei Gateanschlüssen von zwei Transistoren 53 und 56 über zwei andere Inverter 17 und 18 ohne Inversion eingegeben. Weiterhin dient die Pufferschaltung, die aus den zwei Transistoren 50 und 51 zusammengesetzt ist, zum Kompensieren einer Zeitverzögerung des durch den Inverter 17 invertierten Signals zum Übertragen des Signals parallel zur Pufferschaltung (50 und 51).
Zwei Drainanschlüsse der Transistoren 52 und 56 sind mit einem Drainanschluss eines Transistors 54 verbunden. Ein Sourceanschluss des Transistors 54 ist mit der Hochspannungsversorgung 14 verbunden und ein Gateanschluss des Transistors 54 ist mit einem Vorspannungs- Eingangsanschluss 21 verbunden.
Andererseits sind zwei Sourceanschlüsse der Transistoren 53 und 54 mit einem Drainanschluss eines Transistors 55 verbunden. Ein Gateanschluss des Transistors 55 ist mit seinem Drainanschluss verbunden und ein Sourceanschluss davon ist mit der Niederspannungsversorgung 15 verbunden.
Ein Sourceanschluss des Transistors 52 und ein Drainanschluss des Transistors 53 sind gemeinsam mit einem Ausgangsanschluss 13 verbunden. Der Ausgangsanschluss 13 ist mit der weiterführenden Übertragungsleitung 8 verbunden, die in Fig. 5 gezeigt ist.
Andererseits sind ein Sourceanschluss des Transistors 56 und ein Drainanschluss des Transistors 57 gemeinsam mit einem Ausgangsanschluss 13B verbunden. Der Ausgangsanschluss 13B ist mit der zurückführenden Übertragungsleitung 9 verbunden, die in Fig. 5 gezeigt ist.
Beim oben angegebenen Schaltungsaufbau dient der Transistor 54, an welchen eine Vorspannung BIAS über den Vorspannungs- Eingangsanschluss 21 angelegt wird, als der Hochspannungs- Treiberwiderstand 5, der in Fig. 5 gezeigt ist, und dient der Transistor 55 als der Niederspannungs-Treiberwiderstand 6, der in Fig. 5 gezeigt ist.
Andererseits kann der in Fig. 5 gezeigte Empfängerblock 4 durch eine Schaltung realisiert werden, wie sie in Fig. 7 gezeigt ist.
In Fig. 7 ist ein Eingangsanschluss 11, der mit der weiterführenden Übertragungsleitung 8 verbunden ist, mit einem Gateanschluss eines Transistors 60 verbunden. Andererseits ist ein Eingangsanschluss 11B, der mit einer zurückführenden Übertragungsleitung 9 verbunden ist mit einem Gateanschluss eines Transistors 60 verbunden. Zwei Sourceanschlüsse der Transistoren 60 und 66 sind gemeinsam mit einem Drainanschluss eines Transistors 61 verbunden. Ein Gateanschluss des Transistors 61 ist mit einem Vorspannungs- Eingangsanschluss 22 verbunden und ein Sourceanschluss davon ist mit einer Hochspannungsversorgung 29 verbunden.
Ein Drainanschluss des Transistors 60 ist jeweils mit einem Sourceanschluss und einem Gateanschluss eines Transistors 62, einem Gateanschluss eines Transistors 63, einem Drainanschluss eines Transistors 64 und einem Gateanschluss eines Transistors 59 verbunden.
Ein Drainanschluss des Transistors 66 ist jeweils mit einem Drainanschluss und einem Gateanschluss eines Transistors 65, einem Gateanschluss des Transistors 64, einem Drainanschluss eines Transistors 63 und einem Gateanschluss eines Transistors 68 verbunden. Weiterhin sind die Sourceanschlüsse der Transistoren 62, 63, 64, 65, 59 und 68 alle mit der Niederspannungsversorgung 30 verbunden.
Ein Drainanschluss des Transistors 59 ist mit einem Drainanschluss und einem Gateanschluss des Transistors 58 und einem Gateanschluss des Transistors 67 verbunden. Andererseits ist ein Sourceanschluss des Transistors 58 mit der Hochspannungsversorgung 29 verbunden.
Weiterhin ist ein Sourceanschluss des Transistors 67 mit der Hochspannungsversorgung 29 verbunden und ist ein Drainanschluss des Transistors 67 mit einem Drainanschluss des Transistors 68 verbunden. Weiterhin sind zwei Drainanschlüsse der Transistoren 67 und 68 mit einem Ausgangsanschluss 12 verbunden.
Weiterhin wird im Treiberblock 3 und im Empfängerblock 4, die jeweils in den Fig. 6 und 7 gezeigt sind, jeweils eine Stromvorspannungsschaltung zum Bestimmen eines Stroms verwendet. Fig. 8 zeigt ein Beispiel der Stromvorspannungsschaltung.
In Fig. 8 ist ein Vorspannungsausgangsanschluss 31 von einem Gateanschluss und einem Drainanschluss eines Transistors 73 und einem Drainanschluss eines Transistors 74 abgeleitet. Ein Sourceanschluss des Transistors 73 ist mit der Hochspannungsversorgung verbunden und ein Sourceanschluss eines Transistors 74 ist mit der Niederspannungsversorgung verbunden.
Ein Gateanschluss des Transistors 74 ist mit einem Drainanschluss eines Transistors 71 und einem Drainanschluss und einem Gateanschluss eines Transistors 72 verbunden. Ein Sourceanschluss eines Transistors 71 ist mit der Hochspannungsversorgung verbunden und ein Sourceanschluss des Transistors 72 ist mit der Niederspannungsversorgung verbunden.
Ein Gateanschluss des Transistors 71 ist mit einem Gateanschluss und einem Drainanschluss eines Transistors 69 verbunden und ein Gateanschluss des Transistors 72 ist mit einem Gateanschluss eines Transistors 70 verbunden. Ein Sourceanschluss des Transistors 69 ist mit der Hochspannungsversorgung verbunden und ein Sourceanschluss des Transistors 70 ist mit der Niederspannungsversorgung verbunden.
Weiterhin wird ein Ausgangssignal des Vorspannungsausgangsanschlusses 31 der in Fig. 3 gezeigten Stromvorspannungsschaltung als die an den Vorspannungseingangsanschluss 21 des in Fig. 6 gezeigten Treiberblocks angelegte Vorspannungseingabe und als die an den Vorspannungseingangsanschluss 22 des in Fig. 7 gezeigten Empfängerblocks verwendet.
Bei dem Schaltungsaufbau, wie er oben beschrieben ist, wird dann, wenn ein Signal hoher Geschwindigkeit, die höher als 400 MHz ist, übertragen wird, da unvermeidlich eine parasitäre Kapazität, die so klein wie 10 pF ist, durch normalerweise verwendete Anschlussstifte bzw. Pins eines Pakets gebildet wird, das folgende Problem verursacht: zum Treiben einer solchen parasitären Kapazität, wie sie oben beschrieben ist, ist ein Signalstrom, der so klein wie 3 bis 4 mA ist, nicht ausreichend. Weiterhin ist es dann, wenn die Signalfrequenz hoch ist, unmöglich, ein Signal mit einer ausreichenden Amplitude zwischen den niedrigen und hohen Spannungen zu erhalten, d. h. zwischen dem niedrigen und dem hohen Versorgungsspannungspegel. Als Ergebnis wird das Signal des gegenwärtigen Zyklus zu demjenigen des nachfolgenden Zyklus verschoben, bevor der Signalpegel mit einer Amplitude von etwa 300 mV eine volle Schwingung erreicht, die durch die LVDS-Schnittstelle vorgeschrieben ist.
Anders ausgedrückt ist auf der Empfängerseite deshalb, weil die differentielle Amplitude des Signals verglichen mit einem vorgeschriebenen Gleichstrom- bzw. DC-Wert reduziert ist, zusätzlich eine spezielle Schaltung zum Erhöhen der Empfindlichkeit erforderlich. Als Ergebnis entsteht unvermeidlich ein derartiges weiteres Problem, dass sich ein Chipbereich erhöht, um die zusätzliche Schaltung zu bilden, und sich weiterhin der Stromverbrauch erhöht.
Weiterhin existiert in einer Rückseiten-Übertragungsumgebung oder einer Kabel-Übertragungsumgebung, wie sie durch das LVDS vorgeschrieben ist, wenn die differentielle Amplitude auf kleiner als 200 mV abfällt, eine derartige Möglichkeit, dass das differentielle Signal unvermeidlich dem Einfluss von externem Rauschen ausgesetzt wird. Das bedeutet, dass es zum Übertragen eines Signals hoher Geschwindigkeit, die größer als 400 MHz ist, nötig ist, geeignete Maßnahmen zum Realisieren der Operation hoher Geschwindigkeit und zum Sicherstellen der ausreichenden AC-Differentialamplitude vorzunehmen sind, indem die parasitäre Kapazität des Pakets mit einer ausreichend hohen Geschwindigkeit geladen und entladen wird.
Aus EP-A-0 544 362 ist eine elektronische Schaltung mit einer programmierbaren schrittweisen Leistungsverbrauchssteuerung bekannt. Durch Anlegen bzw. Anwenden eines Programmiersignals wird das Gleichgewicht zwischen einer Geschwindigkeit und einem Leistungsverbrauch optimiert. Genauer gesagt sind eine Hochzieheinrichtung und eine programmierbare Leistungs- Herunterzieheinrichtung in Reihe zwischen einem Hochspannungsversorgungsknoten und einem Niederspannungsversorgungsknoten angeordnet. Die Hochzieheinrichtung enthält eine Vielzahl von Schaltern, die jeweils durch Eingangssignale gesteuert werden, und die Herunterzieheinrichtung weist Stromquellen auf. Während die Herunterzieheinrichtung aktiv ist, d. h. einen Strom von einem Ausgangsknoten in Richtung zum Niederspannungsversorgungsknoten zieht, liefert dieser Ausgangsknoten eine Ausgangsspannung, die eine Funktion der Eingangssignale ist. Die Leistungs-Herunterzieheinrichtung wird über vorbestimmte Programmiersignale programmiert. Anders ausgedrückt wird die Menge an Strom, der vom Ausgangsknoten gezogen wird, durch Auswählen der geeigneten Stromquellen gebildet, um aktiv zu sein, und zwar entweder gleichzeitig oder gemäß einer geeigneten Kombination. Auf diese Weise kann ein Benutzer den Leistungsverbrauch der Schaltung in Abhängigkeit davon genau in Stufen einstellen, für wie zeitkritisch die Schaltungsoperation bezüglich einer Kooperation bzw. Zusammenarbeit mit anderen Teilen der Vorrichtung angesehen wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Unter Berücksichtigung dieser Probleme ist es daher die Aufgabe der vorliegenden Erfindung, eine Treiberschaltungsvorrichtung vom Konstantstromtyp zu schaffen, die für eine LDVS-Schnittstelle verwendet wird, welche eine Hochgeschwindigkeits-Übertragungsoperation durch Laden und Entladen einer parasitären Kapazität mit einer hohen Geschwindigkeit sicherstellen kann, um eine AC- Differentialamplitude zu erhalten, die breit genug ist, um durch den Empfänger empfangen zu werden.
Zum Erreichen der oben angegebenen Aufgabe stellt die vorliegende Erfindung eine Treiberschaltungsvorrichtung mit den Merkmalen des Anspruchs 1 zur Verfügung.
Weiterhin ist es vorzuziehen, dass jede der Spannungsversorgungsschaltungen weiterhin in Reihe geschaltete Transistoren (54; 75; 54A; 75A) aufweist, die jeweils einen Gateanschluss haben, an welchen eine Vorspannung angelegt wird.
Weiterhin ist es vorzuziehen, dass jeder der Transistoren (54, 75) ein P-Kanal-Transistor ist.
Weiterhin ist es vorzuziehen, dass jeder der Transistoren (54A, 75A) ein N-Kanal-Transistor ist.
Weiterhin ist es vorzuziehen, dass ein Stromwert, der von den Spannungsversorgungsschaltungen an die Ausgangsschaltung angelegt wird, durch Ändern der Anzahl der eingeschalteten Schalter (76, 77) geändert wird.
Weiterhin ist es vorzuziehen, dass ein Spannungswert, der von den Spannungsversorgungsschaltungen an die Ausgangsschaltung angelegt wird, durch Ändern der Anzahl der eingeschalteten Schalter (76, 77) geändert wird.
Weiterhin ist es vorzuziehen, dass die Vorrichtung weiterhin eine Vorspannungsschaltung (Fig. 2 und 3) zum Anlegen der Vorspannung an jeden der Transistoren (54; 57) aufweist.
Weiterhin stellt die vorliegende Erfindung eine Schnittstelle für Niederspannungs-Differentialsignale zur Verfügung, die folgendes aufweist:
einen Treiberblock (3) zum Ausgeben eines ersten Ausgangspotentials von einem ersten Ausgangsanschluss und eines zweiten Ausgangspotentials von einem zweiten Ausgangsanschluss, und zwar jeweils gemäß einem Eingangssignal, das an einen Eingangsanschluss (10) angelegt ist, um ein Differentialsignal zwischen dem ersten und dem zweiten Ausgangspotential zu bilden;
eine Übertragungsschaltung mit einer weiterführenden Übertragungsleitung (8), die mit dem ersten Ausgangsanschluss verbunden ist, und einer zurückführenden Übertragungsleitung (9), die mit dem zweiten Ausgangsanschluss verbunden ist, wobei beide zum hin und her Übertragen eines Stroms gemäß dem Differentialsignal dienen; und
einen Empfängerblock (4), der mit der weiterführenden Übertragungsleitung (8) und der zurückführenden Übertragungsleitung (9) verbunden ist, zum Empfangen eines Signalstroms (Is) entsprechend dem Eingangssignal über die weiterführende Übertragungsleitung (8) und zum Senden eines Ausgangssignals entsprechend dem Signalstrom (Is) über die zurückführende Übertragungsleitung (9), und
wobei der Treiberblock (3) folgendes aufweist:
eine Ausgangsschaltung (52, 53; 56, 57) zum Ausgeben eines ersten Ausgangspotentials von einem ersten Ausgangsanschluss (13) und eines zweiten Ausgangspotentials von einem zweiten Ausgangsanschluss (13B) und zwar jeweils gemäß einem Eingangssignal, das an einen Eingangsanschluss (10) angelegt ist, wobei ein Differentialsignal durch das erste und das zweite Ausgangspotential gemäß dem Eingangssignal gebildet wird;
eine Vielzahl von Spannungsversorgungsschaltungen (76, 54; 77, 75; 76, 54A; 77, 75A), die zwischen einem Spannungsversorgungsanschluss und der Ausgangsschaltung parallel zueinander geschaltet sind, und zwar jeweils zum Zuführen einer Betriebs-Versorgungsspannung zu der Ausgangsschaltung; wobei jede der Spannungsversorgungsschaltungen einen Schalter (76, 77) zum Verbinden oder Trennen des Spannungsversorgungsanschlusses mit oder von der Ausgangsschaltung hat; wobei die Anzahl der eingeschalteten Schalter gemäß einer Frequenz des Eingangssignals bestimmt wird.
Weiterhin ist es vorzuziehen, dass die weiterführende Übertragungsleitung (8) und die zurückführende Übertragungsleitung (9) eine Übertragungsleitung im Gleichgewicht zum Übertragen eines Signals über die zwei Übertragungsleitungen bilden.
Weiterhin ist es vorzuziehen, dass der Empfängerblock weiterhin einen Endwiderstand (7) aufweist, der zwischen der weiterführenden Übertragungsleitung (8) und der zurückführenden Übertragungsleitung (9) angeschlossen ist, um eine Potentialdifferenz zu erzeugen, die durch Führen eines Signals durch den Endwiderstand erhalten wird, wobei das Ausgangssignal durch den Empfängerblock auf der Basis der erzeugten Potentialdifferenz ausgegeben wird.
Bei der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung weist die Vorrichtung folgendes auf: eine Übertragungsschaltung zum Übertragen eines Signals durch Umschalten der Stromrichtung des Signals, das durch ein Paar von Übertragungsleitungen fließt, eine Konstantstromquelle zum Steuern des Stromwerts der Übertragungsschaltung; und eine Steuereinrichtung zum Steuern der Stromtreiberkapazität der Konstantstromquelle durch Ändern der an die Konstantstromquelle angelegten Vorspannung. Daher wird beispielsweise im Leerlaufzustand nur einer der zwei Transistoren der Konstantstromquelle eingeschaltet, um den Signalstrom zu begrenzen, der durch die Ausgangsanschlüsse fließt. Andererseits werden bei der Signalübertragung hoher Geschwindigkeit beide Transistoren eingeschaltet, um den Signalstrom zu erhöhen, der durch die Ausgangsanschlüsse fließt, um einen Signalstrom mit hohem DC-LVDS-Pegel zu erhalten.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schaltungsdiagramm, das eine Treiberschaltung eines ersten Ausführungsbeispiels der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung zeigt;
Fig. 2 ist ein Schaltungsdiagramm, das eine Stromvorspannschaltung eines zweiten Ausführungsbeispiels der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung zeigt;
Fig. 3 ist ein Schaltungsdiagramm, das eine Stromvorspannschaltung eines dritten Ausführungsbeispiels der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung zeigt;
Fig. 3A ist ein Schaltungsdiagramm eine weiteren Ausführungsbeispiels der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung;
Fig. 4 ist eine Darstellung, die den Zustandsübergang eines Signals zur Hilfe beim Erklären der Operation bzw. des Betriebs der Treiberschaltungsvorrichtung der vorliegenden Erfindung zeigt;
Fig. 5 ist ein konzeptmäßiges Schaltungsdiagramm, das die LVDS-Schnittstelle zeigt;
Fig. 6 ist ein Schaltungsdiagramm, das eine Treiberschaltung einer Treiberschaltungsvorrichtung nach dem Stand der Technik zeigt;
Fig. 7 ist ein Schaltungsdiagramm, das eine Empfängerschaltung der Treiberschaltungsvorrichtung nach dem Stand der Technik zeigt;
Fig. 8 ist ein Schaltungsdiagramm, das eine Stromvorspannschaltung der Treiberschaltungsvorrichtung nach dem Stand der Technik zeigt;
Fig. 9 ist ein Schaltungsdiagramm, das eine Modifikation der in Fig. 1 gezeigten Treiberschaltung zeigt;
Fig. 10 ist ein Schaltungsdiagramm, das eine Modifikation der in Fig. 2 gezeigten Stromvorspannschaltung zeigt; und
Fig. 11 ist ein Schaltungsdiagramm, das eine Modifikation der in Fig. 3 gezeigten Stromvorspannschaltung zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Vor der Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung wird hierin nachfolgend der Sinngehalt der vorliegenden Erfindung von ihrem prinzipiellen Gesichtspunkt aus beschrieben.
Die Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung ist von einem Konstantstromtyp, der für eine LVDS- Schnittstelle verwendet wird. Hier ist die Treiberschaltungsvorrichtung auf eine derartige Weise aufgebaut, dass der Treibersignalstrom erhöht wird, um die in den Paketpins gebildete parasitäre Kapazität mit ausreichend hoher Geschwindigkeit zu laden und zu entladen; d. h. auf eine derartige Weise, dass die differentielle Amplitude des AC- Signalpegels in Übereinstimmung mit dem Standard der Hochgeschwindigkeitsoperation durch vorheriges Einstellen der differentiellen Amplitude auf eine große Amplitude, die über den Standard hinausgeht, sichergestellt werden kann. Andererseits wird dann, wenn das Signal sich für viele Stunden nicht ändert, eine Erhöhung des Stroms durch Verwendung einer Umschalteinrichtung unterdrückt, die in einer Stromquelle zum Erzeugen des Signalstroms vorgesehen ist, oder einer Vorspannschaltung.
Detaillierter wird, wie es in Fig. 4 gezeigt ist, bei der Hochgeschwindigkeitsoperation ein Signalstrom von 6 mA (zweimal größer als 3 mA) zugeführt. Als Ergebnis schwankt deshalb, weil der Pegel VOL (d. h. der niedrige DC-Pegel des Treibers) ein Lastelement des NMUS-Transistors ist, der Pegel davon nicht stark mit einem Erhöhen des Stroms. Jedoch deshalb, weil sich der Pegel VOH (d. h. der hohe DC-Pegel des Treibers) oder VOD der differentiellen DC-Amplitude des Treibers auf 600 mA (d. h. zweimal größer als 300 mA) erhöht.
Beim in Fig. 4 gezeigten Zustandsübergang tritt dann, wenn der DC-Pegel zum AC-Pegel verschoben bzw. umgeschaltet wird, eine geringfügige Verzögerung DEL zwischen den beiden auf. Jedoch ist es möglich, dieses Problem zu eliminieren, ohne den Anfangstakt beim Zustandsübergang zu verwenden.
Weiterhin existiert der Fall, in welchem sich die Übergangszeit gemäß der Signalhaltezeit unterscheidet. Obwohl dies ein Problem insbesondere dann verursacht, wenn NRZ-(not- return-zero = nicht zu Null zurückkehrende)-Daten übertragen werden, da die maximale Frequenz der Daten von diesem Typ die Hälfte der Taktfrequenz ist, entsteht kein Problem.
In den Wellenformen, wie sie in Fig. 4 gezeigt sind, ist die maximale differentielle AC-Amplitude etwa die Hälfte der DC- Amplitude, und weiterhin sind die Wellenformen von beiden jeweils ungefähr eine Sinuswellenform oder eine. Dreiecksform (keine trapezförmige Form). Jedoch sind die Wellenformen effektiv bei einer Hochgeschwindigkeitsoperation, weil der für den Empfänger verwendete Komparator diese Wellenformsignale empfangen kann, ohne seine Empfindlichkeit sehr zu erhöhen.
Weiterhin entsteht auf der Treiberseite deshalb, weil der Strom von 3 mA auf 6 mA erhöht wird, unvermeidlich ein Problem in Bezug auf eine Höhe eines Stromverbrauchs. Anders ausgedrückt fließt in einem Leerlaufzustand, in welchem kein Taktsignal übertragen wird, verschwenderisch ein DC-Strom von 6 mA. Im Leerlaufzustand ist jedoch der minimal mögliche Strom, der zum Halten des Signals erforderlich ist, nötig, und weiterhin ist dieser Strom etwa die Hälfte des Stroms, der zum Übertragen des Hochgeschwindigkeitstakts erforderlich ist. In diesem Fall ist, obwohl ein Verfahren zum Abschneiden des gesamten Stroms betrachtet werden kann, dieses Verfahren nicht vorzuziehen, und zwar aufgrund seiner Verzögerung bei der Rücksetzoperation oder einer instabilen Operation, die dann veranlasst wird, wenn kein differentielles Potential an die Empfängerseite angelegt wird. Demgemäß wird bei der vorliegenden Erfindung der Signalstrom erhöht, um die Hochgeschwindigkeits-Treiberfähigkeit in der Taktübertragungsperiode zu halten, aber im Leerlaufzustand erniedrigt, und zwar durch Verwenden einer Signalstrom- Umschalteinrichtung.
Hierin nachfolgend werden die Ausführungsbeispiele der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung detaillierter unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 1 zeigt ein Ausführungsbeispiel der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung, wobei der Aufbau von nur der Treiberschaltung gezeigt ist.
Der in Fig. 1 gezeigte Schaltungsaufbau ist grundsätzlich derselbe wie bei dem Fall der in Fig. 6 gezeigten Schaltung, außer dass: ein Transistor 76 mit einem Gateanschluss zum Eingeben eines Steuersignals über einen Steuersignal- Eingangsanschluss 24 in Reihe zu dem Transistor 54 mit dem Gateanschluss zum Eingeben der Vorspannung über den Vorspannungseingangsanschluss 21 geschaltet ist; ein Transistor 75 mit einem Gateanschluss zum Eingeben einer weiteren Vorspannung über einen Vorspannungseingangsanschluss 23 zusätzlich parallel zum Transistor 54 geschaltet ist; und ein Transistor 77 mit einem Gateanschluss zum Eingeben eines weiteren Steuersignals über einen weiteren Steuersignal- Eingangsanschluss 25 in Reihe zum Transistor 75 geschaltet ist. Der Schaltungsaufbau, der anders als der obige ist, ist genau derselbe wie bei dem Fall der in Fig. 6 gezeigten Schaltung, so dass dieselben Bezugszeichen für gleiche Elemente oder Teile mit den gleichen Funktionen beibehalten worden sind, ohne die gleiche Beschreibung davon zu wiederholen.
Bei dem Schaltungsaufbau, wie er oben beschrieben ist, wird die Stromvorspannung zu jedem der Vorspannungseingangsanschlüsse 21 und 23 von einer Stromvorspannungsquelle eingegeben, wie sie in Fig. 8 oder in Fig. 2 oder 3 (später beschrieben) gezeigt ist, um den Stromwert jedes der Transistoren 54 und 75 zu begrenzen.
Andererseits werden zwei Umschaltsignale, die auf der Basis der erfassten Schwankungen des an den Eingangsanschluss 10 angelegten Signals gesteuert werden, zu den zwei Steuersignal-Eingangsanschlüssen 24 und 25 gegeben, die jeweils an die Gateanschlüsse der zwei Transistoren 76 und 77 angeschlossen sind. Detaillierter werden dann, wenn das Signal nicht schwankt (wie in dem Fall des Leerlaufzustands), zwei Umschaltsignale zu den Steuersignal-Eingangsanschlüssen 24 und 25 gegeben, um irgendeinen der zwei Transistoren 76 und 77 einzuschalten. Wenn das Signal schwankt (wie in dem Fall des Hochgeschwindigkeits-Taktübertragungszustands), werden andererseits die anderen Umschaltsignale jeweils zu den Steuersignal-Eingangsanschlüssen 24 und 25 gegeben, um beide der zwei Transistoren 76 und 77 einzuschalten.
Anders ausgedrückt wird im Leerlaufzustand, in welchem das Signal etwas schwankt, da kein großer Treiberstrom erforderlich ist, wie es bereits erklärt ist, der Leistungsverbrauch um so geringer, je kleiner der Treiberstrom ist. Daher wird in diesem Leerlaufzustand irgendeiner der Transistoren 76 und 77 über die Steuersignal- Eingangsanschlüsse 24 und 25 eingeschaltet. Als Ergebnis kann der Signalstrom, der durch die Ausgangsanschlüsse 13 und 13B fließt, auf etwa beispielsweise 3 mA nach unten reduziert werden, so dass es möglich ist, den Leistungsverbrauch im Leerlaufzustand zu reduzieren.
Andererseits ist im Hochgeschwindigkeits- Signalübertragungszustand, in welchem Signale mit einer hohen Geschwindigkeit übertragen werden, um eine ausreichend große Signalamplitude zusätzlich durch Laden oder Entladen der parasitären Kapazität zu erhalten wie es oben beschrieben ist, ein großer Treiberstrom erforderlich. Daher werden beide Transistoren 76 und 77 über die zwei Steuersignal- Eingangsanschlüsse 24 und 25 eingeschaltet. Als Ergebnis kann der Signalstrom, der durch die zwei Ausgangsanschlüsse 13 und 13B fließt, auf etwa 6 mA (zweimal größer als derjenige im Leerlaufzustand) gesteuert werden, so dass es möglich ist, das Signal sicher mit einer hohen Geschwindigkeit zu übertragen.
Hier kann der oben angegebene Treiberschaltungsaufbau für jeden Eingangsanschluss 10 und zwei Ausgangsanschlüsse 13 und 13B in einer Eins-zu-Eins-Entsprechung vorgesehen sein. Daher kann dann, wenn die Schnittstelle mit einer Vielzahl von Toren versehen ist, jedes Tor durch die Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung unabhängig steuerbar sein.
Weiterhin zeigt die Fig. 3A ein anderes Ausführungsbeispiel der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung.
Die in Fig. 3A gezeigte Treiberschaltungsvorrichtung ist von der in Fig. 1 gezeigten diesbezüglich unterschiedlich, dass N-Kanal-Transistoren 54A und 75A anstelle von P-Kanal- Transistoren 54 und 75 vorgesehen sind. Als Ergebnis erhöht sich ein Potential der Seiten der Transistoren 52 und 56 dann, wenn die Transistoren 76 und 77 im Ein-Zustand sind. Daher erhöht sich die Amplitude von Ausgangssignalen der Ausgangsanschlüsse 13 und 13B.
Fig. 2 zeigt ein zweites Ausführungsbeispiel der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung, wobei nur die Stromvorspannschaltung gezeigt ist.
Die Stromvorspannschaltung ist unterschiedlich von der in Fig. 8 gezeigten diesbezüglich, dass: ein Transistor 78 mit einem Gateanschluss zum Eingeben eines Steuersignals über einen Steuersignal-Eingangsanschluss 20 in Reihe zwischen dem Widerstand 76 und der Niederspannungsversorgung geschaltet ist; ein Widerstand 27 parallel zum Widerstand 26 geschaltet ist; und ein Transistor 79 mit einem Gateanschluss zum Eingeben eines weiteren Steuersignals über einen weiteren Steuersignal-Eingangsanschluss 28 in Reihe zwischen dem Widerstand 27 und der Niederspannungsversorgung geschaltet ist.
Bei dem Schaltungsaufbau, wie er oben beschrieben ist, kann die Vorspannung der Stromvorspannschaltung (der Quelle) für die Treiberschaltungsvorrichtung verwendet werden, wie es in Fig. 6 oder in Fig. 1 gezeigt ist.
Andererseits werden zwei Umschaltsignale, die auf der Basis der erfassten Schwankungen des Signals gesteuert werden, das an den in Fig. 6 gezeigten Eingangsanschluss 10 angelegt wird, zu den zwei Steuersignal-Eingangsanschlüssen 20 und 28 gegeben, die jeweils an die Gateanschlüsse der zwei Transistoren 78 und 79 angeschlossen sind. Detaillierter werden dann, wenn das Signal nicht schwankt (wie bei dem Fall des Leerlaufzustands), zwei Umschaltsignale jeweils zu den Steuersignal-Eingangsanschlüssen 20 und 28 gegeben, um irgendeinen der zwei Transistoren 78 und 79 einzuschalten. Wenn das Signal schwankt (wie bei dem Fall des Hochgeschwindigkeits-Taktübertragungszustands), werden andererseits die anderen Umschaltsignale jeweils zu den Steuersignal-Eingangsanschlüssen 20 und 28 gegeben, um beide der zwei Transistoren 78 und 79 einzuschalten. Als Ergebnis kann der Stromvorspannwert, der vom Vorspannungsausgangsanschluss 31 ausgegeben wird, die Stromtreiberkapazität des in Fig. 6 gezeigten Transistors 54 ändern.
Anders ausgedrückt wird im Leerlaufzustand, in welchem das Signal etwas schwankt, da kein großer Strom erforderlich ist, wie es bereits erklärt ist, der Leistungsverbrauch kleiner, um so kleiner der Treiberstrom ist. Daher wird in diesem Fall irgendeiner der Transistoren 78 und 79 über die Steuersignal- Eingangsanschlüsse 20 und 28 eingeschaltet. Als Ergebnis kann der vom Vorspannungsausgangsanschluss 31 zum in Fig. 6 gezeigten Vorspannungseingangsanschluss 21 gegebene Vorspannwert den Stromwert begrenzen, der durch den Transistor 54 fließt. Als Ergebnis kann der Signalstrom, der durch die Ausgangsanschlüsse 13 und 13B fließt, beispielsweise auf etwa 3 mA nach unten begrenzt werden, so dass es möglich ist, den Leistungsverbrauch im Leerlaufzustand zu reduzieren.
Andererseits ist im Hochgeschwindigkeits- Signalübertragungszustand, in welchem Signale mit einer hohen Geschwindigkeit übertragen werden, um eine ausreichend große Signalamplitude zusätzlich durch Laden und Entladen der parasitären Kapazität zu erhalten, wie es oben beschrieben ist, ein großer Treiberstrom erforderlich. Daher werden in diesem Fall beide Transistoren 78 und 79 über die zwei Steuersignal-Eingangsanschlüsse 20 und 28 eingeschaltet. Als Ergebnis kann der zu dem in Fig. 6 gezeigten Vorspannungseingangsanschluss 21 gegebene Vorspannwert den Stromwert erhöhen, der durch den Transistor 54 fließt. Als Ergebnis kann der Signalstrom, der durch die Ausgangsanschlüsse 13 und 13B der in Fig. 6 gezeigten Treiberschaltung fließt, auf etwa 6 mA (zweimal größer als derjenige im Leerlaufzustand) gesteuert werden, so dass es möglich ist, das Signal bei einer hohen Geschwindigkeit sicher zu übertragen.
Hier ist es bei dem oben angegebenen Treiberschaltungsaufbau, bei welchem der Strom durch die Stromvorspannschaltung gesteuert wird, wie es oben beschrieben ist, wenn die Schnittstelle mit einer Vielzahl von Toren versehen ist, möglich, die Ströme aller Tore durch Verwenden einer gemeinsamen Stromvorspannschaltung zu steuern.
Fig. 3 zeigt ein drittes Ausführungsbeispiel der Treiberschaltungsvorrichtung gemäß der vorliegenden Erfindung, wobei nur die Stromvorspannschaltung gezeigt ist.
Der Schaltungsaufbau dieser Stromvorspannschaltung gemäß der vorliegenden Erfindung ist grundsätzlich derselbe wie bei dem Fall der in Fig. 8 gezeigten Stromvorspannschaltung, außer dass: ein Transistor 80 mit einem Gateanschluss zum Eingeben eines Steuersignals durch einen Steuersignal- Eingangsanschluss 32 in Reihe zwischen dem Transistor 74 und der Niederspannungsversorgung geschaltet ist; ein Transistor 81 parallel zum Transistor 74 geschaltet ist; und ein Transistor 82 mit einem Gateanschluss zum Eingeben eines weiteren Steuersignals durch einen weiteren Steuersignal- Eingangsanschluss 33 in Reihe zwischen dem Transistor 81 und der Niederspannungsversorgung geschaltet ist.
Weiterhin fließt in Fig. 3 ein Strom, der derselbe wie derjenige ist, der durch den Transistor 72 fließt, jeweils durch beide der zwei Transistoren 81 und 74, insoweit diese Transistoren 81, 74 und 72 gleich in Bezug auf die Stromtreiberkapazität bzw. -fähigkeit sind. Jedoch dann, wenn die Stromtreiberkapazität jeweils unterschiedlich voneinander ist, fließt der Strom jedes Transistors mit einer unterschiedlichen Rate bzw. Geschwindigkeit, die gemäß einer jeweiligen Stromtreiberkapazität davon bestimmt wird. Daher kann dann, wenn ein Strom jeweils durch beide Transistoren 74 und 81 fließt, ein Knoten 31 eine große Stromtreiberkapazität erhalten, die zweimal größer als diejenige ist, die dann erhalten wird, wenn nur der Transistor 74 daran angeschlossen ist.
Bei dem Schaltungsaufbau, wie er oben beschrieben ist, kann die Vorspannung der Stromvorspannschaltung (der Quelle) für die Treiberschaltungsvorrichtung verwendet werden, wie sie in Fig. 6 oder in Fig. 1 gezeigt ist.
Andererseits werden zwei Umschaltsignale, die auf der Basis der erfassten Schwankung der Signale gesteuert werden, die an den in Fig. 6 gezeigten Eingangsanschluss 10 angelegt werden, zu den zwei Steuersignal-Eingangsanschlüssen 32 und 33 gegeben, die jeweils an die Gateanschlüsse der zwei Transistoren 80 und 82 angeschlossen sind. Detaillierter werden dann, wenn das Signal nicht schwankt (wie in dem Fall des Leerlaufzustands) zwei Umschaltsignale zu den Steuersignal-Eingangsanschlüssen 32 und 33 gegeben, um irgendeinen der zwei Transistoren 80 und 82 einzuschalten. Wenn das Signal schwankt (wie in dem Fall des Hochgeschwindigkeits-Taktübertragungszustands), werden andererseits die anderen Umschaltsignale zu den Steuersignal- Eingangsanschlüssen 32 und 33 gegeben, um beide der zwei Transistoren 80 und 82 einzuschalten. Als Ergebnis kann der vom Vorspannungsausgangsanschluss 31 ausgegebene Stromvorspannwert die Stromtreiberkapazität des in Fig. 6 gezeigten Transistors 54 ändern.
Beim oben angegebenen Schaltungsaufbau der vorliegenden Erfindung wird die Stromtreiberkapazität des NMOS-Transistors zum Übertragen des Vorspannstroms zum Gateanschluss des Transistors 54 (in Fig. 1 oder 6 gezeigt) vom Vorspannungsausgangsanschluss 31 (in Fig. 2 oder 3 gezeigt) und durch den Vorspannungseingangsanschluss 21 (in Fig. 1 oder 6 gezeigt) durch Ändern der Anzahl der Transistoren 74 und 81 geändert. Das bedeutet, dass der Strom des Transistors 54 gemäß dem Zustand der Treiberschaltung umgeschaltet werden kann.
Bei dem Schaltungsaufbau, wie er oben beschrieben ist, wird im Leerlaufzustand, in welchem das vom in Fig. 6 gezeigten Eingangsanschluss 10 eingegebene Signal etwas schwankt, da kein großer Treiberstrom erforderlich ist, wie es bereits erklärt ist, der Leistungsverbrauch um so kleiner, je kleiner der Treiberstrom ist. Daher wird in diesem Fall irgendeiner der Transistoren 80 und 82 über die Steuersignal- Eingangsanschlüsse 32 und 33 eingeschaltet. Als Ergebnis kann der vom Vorspannungsausgangsanschluss 31 zum Vorspannungseingangsanschluss 21, der in Fig. 6 oder 1 gezeigt ist, gegebene Vorspannwert den Stromwert begrenzen, der durch den Transistor 54 fließt. Als Ergebnis kann der Signalstrom, der durch die Ausgangsanschlüsse 13 und 13B fließt, beispielsweise auf etwa 3 mA nach unten begrenzt werden, so dass es möglich ist, den Leistungsverbrauch im Leerlaufzustand zu reduzieren.
Andererseits ist im Hochgeschwindigkeitssignalübertragungszustand, in welchem Signale bei einer hohen Geschwindigkeit übertragen werden, um eine ausreichend große Signalamplitude zusätzlich durch Laden und Entladen der parasitären Kapazität zu erhalten, wie es oben beschrieben ist, ein großer Treiberstrom erforderlich. Daher werden in diesem Fall beide Transistoren 80 und 82 über die zwei Steuersignal-Eingangsanschlüsse 32 und 33 eingeschaltet. Als Ergebnis kann der Vorspannwert, der von dem Vorspannungsausgangsanschluss 31 zum Vorspannungseingangsanschluss 21, der in Fig. 6 oder 1 gezeigt ist, durch ein Hinzufügen von beiden Transistoren 74 und 81 bestimmt werden, so dass der Stromwert des Transistors 54 gesteuert werden kann, um erhöht zu werden. Daher kann der Signalstrom, der durch die Ausgangsanschlüsse 13 und 13B der in Fig. 6 oder 1 gezeigten Treiberschaltung fließt, auf etwa 6 mA (zweimal größer als derjenige im Leerlaufzustand) gesteuert werden, so dass es möglich ist, das Signal mit einer hohen Geschwindigkeit sicher zu übertragen.
Hier ist bei dem oben angegebenen Treiberschaltungsaufbau, bei welchem der Strom durch die Stromvorspannschaltung gesteuert wird, wie es oben beschrieben ist, wenn die Schnittstelle mit einer Vielzahl von Toren versehen ist, möglich, die Ströme aller Tore durch Verwenden einer gemeinsamen Stromvorspannschaltung zu steuern.
Weiterhin ist es bei den in den Fig. 1 bis 3 gezeigten Schaltungen, obwohl die Anzahl der Transistoren, die zueinander parallel geschaltet sind, Zwei ist, möglich, diese Anzahl n zu erhöhen, wie es in den Fig. 9 bis 11 gezeigt ist. Detaillierter ist es möglich, anstelle der herkömmlichen Treiberschaltung, wie sie in Fig. 6 gezeigt ist, die Treiberschaltung zu verwenden, wie sie in Fig. 1 oder 9 gezeigt ist. Weiterhin ist es möglich, anstelle der herkömmlichen Stromvorspannschaltung, wie sie in Fig. 8 gezeigt ist, die Stromvorspannschaltung zu verwenden, wie sie in Fig. 2 oder 10 gezeigt ist und weiterhin, die Stromvorspannschaltung an die Treiberschaltung anzuschließen, die in Fig. 1 oder 6 gezeigt ist. Weiterhin ist es möglich, anstelle der herkömmlichen Stromvorspannschaltung, wie sie in Fig. 8 gezeigt ist, die Stromvorspannschaltung zu verwenden, wie sie in Fig. 3 oder 11 gezeigt ist, und weiterhin, die Stromvorspannschaltung an die in Fig. 1 oder 6 gezeigte Treiberschaltung anzuschließen.
Wie es oben beschrieben ist, kann bei der Treiberschaltungsvorrichtung vom Konstantstrom-Treibertyp, der für eine LVDS-Schnittstelle verwendet wird, gemäß der vorliegenden Erfindung im Signalübertragungszustand die differentielle AC-Signalamplitude durch Erhöhen der Stromtreiberkapazität der Stromvorspannschaltung sichergestellt werden, d. h. durch Erhöhen des Signalstroms über einen Wert hinaus, der genügt, ein differentielles Signal von etwa 300 mV zu erzeugen, was durch den LVDS- Standard vorgeschrieben ist; und weiterhin wird im Leerlaufzustand, in welchem der Takt nicht übertragen wird, der Signalstrom nach unten auf den DC-LVDS-Pegel begrenzt. Daher ist es möglich, eine Hochgeschwindigkeits- Signalübertragung, die höher als 400 MHz ist, durch Laden und Entladen der parasitären der Kapazität der Paketpins zu realisieren, während die Empfindlichkeit des Komparators sehr erhöht wird, der als die Empfängerschaltung verwendet wird, und während der Stromverbrauch durch Begrenzen des Stromverbrauchs auf der Treiberseite gemäß der Notwendigkeit verringert wird.

Claims

1. Treiberschaltungsvorrichtung für Niederspannungs- Differentialsignalschnittstellen mit einem Empfängerblock (4) mit einem Endwiderstand zum Erzeugen einer Potentialdifferenz, welche Vorrichtung folgendes aufweist:

eine Ausgangsschaltung (52, 53; 56, 57) zum Ausgeben eines ersten Ausgangspotentials von einem ersten Ausgangsanschluss (13) und eines zweiten Ausgangspotentials von einem zweiten Ausgangsanschluss (13B), und zwar jeweils gemäß einem Eingangssignal, das an einen Eingangsanschluss (10) angelegt ist, wobei ein Differentialsignal durch das erste und das zweite Ausgangssignal gemäß dem Eingangssignal gebildet wird; und

eine Vielzahl von Spannungsversorgungsschaltungen (76, 54; 77, 75; 76, 54A, 77, 75A), die zwischen einem Spannungsversorgungsanschluss und der Ausgangsschaltung parallel zueinander geschaltet sind, und zwar jeweils zum Zuführen einer Betriebsversorgungsspannung zur Ausgangsschaltung; wobei jede der Spannungsversorgungsschaltungen einen Schalter (76, 77) zum Verbinden oder Trennen des Spannungsversorgungsanschlusses mit oder von der Ausgangsschaltung hat; wobei Umschaltsignale auf der Basis der erfassten Schwankungen des an den Eingangsanschluss (10) angelegten Eingangssignals zu Steuersignal-Eingangsanschlüssen (24, 25) gegeben werden, so dass die Anzahl der eingeschalteten Schalter gemäß den Schwankungen des Eingangssignals bestimmt werden kann.

2. Treiberschaltungsvorrichtung nach Anspruch 1, wobei jede der Spannungsversorgungsschaltungen weiterhin in Reihe geschaltete Transistoren (54; 75; 54A; 75A) aufweist, die jeweils einen Gateanschluss haben, an welchen eine Vorspannung angelegt wird.

3. Treiberschaltungsvorrichtung nach Anspruch 2, wobei jeder der Transistoren (54, 75) ein P-Kanal-Transistor ist.

4. Treiberschaltungsvorrichtung nach Anspruch 2, wobei jeder der Transistoren (54A, 75A) ein N-Kanal-Transistor ist.

5. Treiberschaltungsvorrichtung nach Anspruch 3, wobei ein von den Spannungsversorgungsschaltungen an die Ausgangsschaltung angelegter Stromwert durch Ändern der Anzahl der eingeschalteten Schalter (76, 77) geändert wird.

6. Treiberschaltungsvorrichtung nach Anspruch 4, wobei ein von den Spannungsversorgungsschaltungen an die Ausgangsschaltung angelegter Spannungswert durch Ändern der Anzahl der eingeschalteten Schalter (76, 77) geändert wird.

7. Treiberschaltungsvorrichtung nach Anspruch 2, die weiterhin eine Vorspannschaltung zum Anlegen der Vorspannung an jeden der Transistoren (54; 57) aufweist.

8. Treiberschaltungsvorrichtung nach Anspruch 7, wobei die Vorspannschalter gemäß einer Frequenz des an den Eingangsanschluss (10) angelegten Eingangssignals arbeitet, um die auszugebende Vorspannung zu ändern.

9. Schnittstelle für Niederspannungs-Differentialsignale, die folgendes aufweist:

eine Treiberschaltung gemäß einem der Ansprüche 1 bis 8;

eine Übertragungsschaltung mit einer fortführenden Übertragungsleitung (8), die an den ersten Ausgangsanschluss angeschlossen ist, und einer zurückführenden Übertragungsleitung (9), die an den zweiten Ausgangsanschluss angeschlossen ist, wobei beide zum Hin- und Herübertragen eines Stroms gemäß dem Differentialsignal dienen; und

einen Empfängerblock (4), der an die fortführende Übertragungsleitung (8) und die zurückführende Übertragungsleitung (9) angeschlossen ist, zum Empfangen eines Signalstroms (Is) entsprechend dem Eingangssignal über die fortführende Übertragungsleitung (8) und zum Senden eines Ausgangssignals entsprechend dem Signalstrom (Is) über die zurückführende Übertragungsleitung (9),

wobei die fortführende Übertragungsleitung (8) und die zurückführende Übertragungsleitung (9) eine Übertragungsleitung im Gleichgewicht zum Übertragen eines Signals über die zwei Übertragungsleitungen bilden, und

wobei der Empfängerblock weiterhin einen Endwiderstand (7) aufweist, der zwischen der fortführenden Übertragungsleitung (8) und der zurückführenden Übertragungsleitung (9) angeschlossen ist, zum Übertragen einer Potentialdifferenz, die durch Führen eines Signals über den Endwiderstand erhalten wird, wobei das Ausgangssignal durch den Empfängerblock auf der Basis der erzeugten Potentialdifferenz ausgegeben wird.