JP4627928B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4627928B2 JP4627928B2 JP2001196425A JP2001196425A JP4627928B2 JP 4627928 B2 JP4627928 B2 JP 4627928B2 JP 2001196425 A JP2001196425 A JP 2001196425A JP 2001196425 A JP2001196425 A JP 2001196425A JP 4627928 B2 JP4627928 B2 JP 4627928B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- change
- node
- time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
Description
【０００１】
【発明の属する技術分野】
この発明は、他の半導体集積回路へ信号を出力する差動型の出力回路を構成する半導体集積回路に関する。
【０００２】
【従来の技術】
図１は従来技術による差動出力回路を示す。差動出力回路は、ｎチャネル型ＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタと称す）Ｍ１、Ｍ３、ｐチャネル型ＭＯＳトランジスタ（以下、ｐＭＯＳトランジスタと称す）Ｍ２、Ｍ４、定電流源Ｊ１、Ｊ２およびドライバＩＮ１、ＩＮ２、ＢＵ１、ＢＵ２を備える。ドライバＩＮ１、ＩＮ２、ＢＵ１、ＢＵ２は、共通の入力信号Ｘを受けてＭＯＳトランジスタＭ１〜Ｍ４のゲート電極に与えるべきそれぞれ制御信号Ａ１、Ａ２、Ｂ１、Ｂ２を生成する。入力信号Ｘがローレベル（以下、Ｌレベルと称す）のとき、トランジスタＭ１、Ｍ４がオンし、トランジスタＭ２、Ｍ３がオフする。入力信号Ｘがハイレベル（以下、Ｈレベルと称す）とき、逆に、トランジスタＭ１、Ｍ４がオフし、トランジスタＭ２、Ｍ３がオンする。よって、互いに逆相の論理信号Ｙ１、Ｙ２が、それぞれノードＮ１、Ｎ２から出力される。
【０００３】
出力信号Ｙ１、Ｙ２はそれぞれ伝送路１、２を介して別半導体チップの回路へ転送される。抵抗Ｒは、ノードＮ１、Ｎ２の間に接続されて伝送路１、２に対する終端抵抗の機能を果たす。
【０００４】
ドライバＩＮ１、ＩＮ２の各々は、入力信号Ｘの反転論理を出力する１個のＣＭＯＳインバータ回路である。ドライバＢＵ１、ＢＵ２は、直列に接続された２個のＣＭＯＳインバータ回路からなり、入力信号Ｘと同じ論理を出力するバッファ回路である。
【０００５】
制御信号Ａ１、Ａ２、Ｂ１、Ｂ２と、出力信号Ｙ１、Ｙ２のそれぞれ波形を示す波形図を図２に示す。入力信号ＸのＬレベルからＨレベルへ変化に伴い、ドライバＩＮ１、ＩＮ２は時刻ｓ１でＨレベルからＬレベルに変化したとする。ドライバＢＵ１、ＢＵ２とドライバＩＮ１、ＩＮ２との構成上、図２のように、信号Ｂ１、Ｂ２は時刻ｓ１より遅い時刻ｓ２でＬレベルからＨレベルに変化することになる。
【０００６】
時刻ｓ１の信号Ａ１、Ａ２のレベル変化に応答して、ＭＯＳトランジスタＭ１はオン状態からオフ状態へ、ＭＯＳトランジスタＭ２はオフ状態からオン状態へとそれぞれ変化し、ノードＮ１の電圧はＬレベルから上昇する。一方時刻ｓ２になるまではＭＯＳトランジスタＭ３はオフ状態且つＭＯＳトランジスタＭ４はオン状態のままであるから、ノードＮ１の電圧上昇に伴って抵抗Ｒを介してノードＮ２の電位も上昇する。その後、時刻ｓ２の信号Ｂ１、Ｂ２のレベル変化に応答して、ＭＯＳトランジスタＭ３、Ｍ４がそれぞれオン状態、オフ状態と変化し、ノードＮ２の電圧は下降する。これに伴い、抵抗Ｒを介してノードＮ１の電圧は一瞬だけ下がるが、ＭＯＳトランジスタＭ２に駆動されて再び上昇する。
【０００７】
また入力信号ＸのＨレベルからＬレベルへの変化に伴い、信号Ａ１、Ａ２が時刻ｓ３でＬレベルからＨレベルに変化したとき、信号Ｂ１、Ｂ２は時刻ｓ３より遅い時刻ｓ４でＨレベルからＬレベルに変化する。時刻ｓ３の信号Ａ１、Ａ２のレベル変化に応答して、ＭＯＳトランジスタＭ１はオフ状態からオン状態へ、ＭＯＳトランジスタＭ２はオン状態からオフ状態へそれぞれ変化し、ノードＮ１の電圧はＨレベルから下降する。一方時刻ｓ４になるまではＭＯＳトランジスタＭ３はオン状態且つＭＯＳトランジスタＭ４はオフ状態のままであるから、ノードＮ１の電圧下降に伴って抵抗Ｒを介してノードＮ２の電位も下降する。そして、時刻ｓ４の信号Ｂ１、Ｂ２のレベル変化に応答して、ＭＯＳトランジスタＭ３、Ｍ４がそれぞれオフ状態、オン状態と変化し、ノードＮ２の電圧は上昇する。ノードＮ２の上昇に伴って抵抗Ｒを介してノードＮ１の電圧は一瞬だけ上がるが、ＭＯＳトランジスタＭ１に駆動されて再び下がる。
【０００８】
【発明が解決しようとする課題】
このように、入力信号Ｘに対する信号Ｂ１、Ｂ２の応答が信号Ａ１、Ａ２の応答に比べて遅くなるように制御信号Ａ１、Ａ２、Ｂ１、Ｂ２が生成される。その結果、入力信号Ｘの論理レベルが変化すると、図２に示すように、出力信号Ｙ２には、Ｈレベルの電圧を瞬間的に超えるオーバーシュート及びＬレベルの電圧より瞬間的に低下するアンダーシュートが生じる。また出力信号Ｙ１においても、瞬間的に波形を下げる部分Ｄ１、瞬間的に波形を上げる部分Ｄ２が生じる。これらの波形の乱れは、入力信号Ｘのレベル変化に伴って、ＭＯＳトランジスタＭ３、Ｍ４が共にオンすると同時にＭＯＳトランジスタＭ１、Ｍ２が共にオフする期間、あるいは、ＭＯＳトランジスタＭ１、Ｍ２が共にオンすると同時にＭＯＳトランジスタＭ３、Ｍ４が共にオフする期間が生じることに原因がある。
【０００９】
このような出力信号Ｙ１、Ｙ２の出力波形の乱れは単に見かけだけの問題ではなく、信号伝搬性の観点から問題となる。例えば、終端抵抗Ｒが存在するとは言え、信号Ｙ１、Ｙ２は伝送路１、２の終端である程度は反射される。この波形の乱れ部分の反射が出力信号Ｙ１、Ｙ２の波形をさらに乱すこととなり、その結果、正しい波形の信号を伝送先に伝送することができない可能性がある。また、伝送路１、２に隣接する他の伝送路が存在すれば、伝送路１、２と隣接する伝送路との間の配線容量によって、この波形の乱れがその隣接する他の伝送路にノイズを生じさせる、いわゆるクロストークノイズの原因ともなる。
【００１０】
従って本発明の目的は、入力する信号に応じて出力信号の論理レベルを変化させる際、その出力信号の波形の乱れを抑える半導体集積回路を提供することにある。
【００１１】
【課題を解決するための手段】
この発明による半導体集積回路は、第１のノードに接続されたドレイン端子を有する第１導電型の第１のＭＯＳトランジスタ、第１のノードに接続されたドレイン端子を有する、第１の導電型とは異なる第２の導電型の第２のＭＯＳトランジスタ、第２のノードに接続されたドレイン端子と、第１のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第１導電型の第３のＭＯＳトランジスタ、第２のノードに接続されたドレイン端子と、第２のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第２導電型の第４のＭＯＳトランジスタ、および、入力信号の論理レベルの変化に伴い、その論理レベルが変化する第１ないし第４の制御信号を生成し、それぞれ第１ないし第４のＭＯＳトランジスタのゲート端子に与えるドライバ回路を備える。
【００１２】
ここで第１の制御信号は、入力信号のＨレベルからＬレベルへの第１のレベル変化に応答して、第１の時刻にＬレベルからＨレベルに変化し始め、入力信号のＬレベルからＨレベルへの第２のレベル変化に応答して、第２の時刻にＨレベルからＬレベルに変化し始めるようにする。第２の制御信号は、入力信号の第１のレベル変化に応答して、第１の時刻より遅い第３の時刻にＬレベルからＨレベルに変化し始め、入力信号の前記第２のレベル変化に応答して、第２の時刻より早い第４の時刻にＨレベルからＬレベルに変化し始めるようにする。
【００１３】
第３の制御信号は、入力信号の第１のレベル変化に応答して、第５の時刻にＨレベルからＬレベルに変化し始め、入力信号の第２のレベル変化に応答して、第６の時刻にＬレベルからＨレベルに変化し始めるようにする。さらに第４の制御信号は、入力信号の前記第１のレベル変化に応答して、第５の時刻より早い第７の時刻にＨレベルからＬレベルに変化し、入力信号の前記第２のレベル変化に応答して、第６の時刻より遅い第８の時刻にＬレベルからＨレベルに変化し始めるようにする。
【００１４】
そして、第１および第２の時刻の間の期間の少なくとも一部と、第５および第６の時刻の間の期間の少なくとも一部とを重複させ、第３および第４の時刻の間の期間の少なくとも一部と、第７および第８の時刻の間の期間の少なくとも一部とを重複させることにより、入力信号の論理レベル変化に伴って第１ないし第４の制御信号は第１ないし第４のＭＯＳトランジスタがすべてオン又はすべてオフする期間を生じさせることができる。これは、第１および第２のノードの間が抵抗素子等のインピーダンスを介して接続されても、第１および第２のノードから出力される信号のオーバーシュートおよびアンダーシュート等を抑えるように作用する。
【００１５】
第１、第２、第３および第４の時刻をそれぞれ第７、第８、第５および第６の時刻とそれぞれほぼ一致させることが好ましい。例えば第１および第４のＭＯＳトランジスタがオンし、第２および第３のＭＯＳトランジスタがオフであるとき、入力信号のレベル変化に伴って第２および第３のＭＯＳトランジスタが同時にオンに変化する又は第１および第４のＭＯＳトランジスタが同時にオフに変化することができ、第１および第２のノードから出力される信号の波形の乱れをさらに抑える。
【００１６】
特に、第１および第２のＭＯＳトランジスタをｎチャネル型ＭＯＳトランジスタとし、第３および第４のＭＯＳトランジスタをｐチャネル型ＭＯＳトランジスタとすると、第１ないし第４のＭＯＳトランジスタが同時にオンする期間が得られる。言いかえれば第１および第２のノードにフローティング状態を作らないから、外的要因によるノイズの発生が抑えられる。
【００１７】
具体的に、ドライバ回路は、その入力が前記入力信号の電圧変化に応じて電圧が変化するノードに接続され、その入力の電圧の変化を遅延させて出力する第１の遅延回路と、第１の入力が前記第１の遅延回路の入力に接続され、第２の入力が前記第１の遅延回路の出力に接続され、ＮＡＮＤ論理を出力するＮＡＮＤ論理ゲートとからなる第１の論理回路、及び、その入力が前記入力信号の電圧変化に応じて電圧が変化するノードに接続され、その入力の電圧の変化を遅延させて出力する第２の遅延回路と、第１の入力が前記第２の遅延回路の入力に接続され、第２の入力が前記第２の遅延回路の出力に接続され、ＮＯＲ論理を出力するＮＯＲ論理ゲートとからなる第２の論理回路、を各々少なくとも１個備える。この少なくとも１個の第１の論理回路から出力されるＮＡＮＤ論理および少なくとも１個の第２の論理回路から出力されるＮＯＲ論理に基づき第１ないし第４の制御信号が生成される。
【００１８】
好ましくは、ドライバ回路は、第１および第２の論理回路が２個設けられ、入力信号を受けてその反転信号を出力するインバータ回路の出力が、一方の第１の論理回路の第１の遅延回路の入力と、一方の第２の論理の第２の遅延回路とに接続され、前記入力信号を受けて出力するトランスファゲートが、他方の第１の論理回路の第１の遅延回路の入力と、他方の第２の論理の第２の遅延回路とに接続されるように構成される。
【００１９】
【発明の実施の形態】
図３は本発明の一実施の形態である半導体集積回路１０の構成を示す。単一の半導体チップ上に形成された半導体集積回路１０は、互いに逆相の論理レベルをもつ２つの論理信号をそれぞれノードＮ１、Ｎ２から出力し、伝送路１、２を介して別の半導体チップの回路に転送する差動出力回路である。半導体集積回路１０は、ｎＭＯＳトランジスタＭＡ１、ＭＢ１、ｐＭＯＳトランジスタＭＢ１、ＭＢ２、定電流源Ｍ５、Ｍ６、および、抵抗素子Ｒを備える。
【００２０】
ｎＭＯＳトランジスタＭＡ１は、ノードＮ３に接続されるソース端子と、ノードＮ１に接続されるドレイン端子とを有する。ｎＭＯＳトランジスタＭＢ１は、ノードＮ３に接続されるソース端子と、ノードＮ２に接続されるドレイン端子とを有する。ｐＭＯＳトランジスタＭＡ２は、ノードＮ４に接続されるソース端子と、ノードＮ１に接続されるドレイン端子とを有する。ｐＭＯＳトランジスタＭＢ２は、ノードＮ４に接続されるソース端子と、ノードＮ２に接続されるドレイン端子とを有する。
【００２１】
定電流源Ｍ５は、電源電圧ＶＤＤを受けるソース端子と、ノードＮ４に接続されるドレイン端子と、所定のバイアス電圧を受けるゲート端子とを有するｐＭＯＳトランジスタで構成され、ノードＮ４に定電流を供給する。定電流源Ｍ６は、接地電圧ＧＮＤ（＝０Ｖ）を受けるソース端子と、ノードＮ３に接続されるドレイン端子と、所定のバイアス電圧を受けるゲート端子とを有するｎＭＯＳトランジスタで構成され、ノードＮ３に定電流を供給する。定電流源Ｍ５、Ｍ６は、ノードＮ３、Ｎ４間を流れる電流の量を調節し低消費電力化に寄与する。定電流源Ｍ５、Ｍ６のいずれか一方のみ設けて、設けられなかったノードＮ３、Ｎ４の一方に直接電源電圧又は接地電位を与えてもよい。
抵抗素子Ｒは伝送路1、２の終端抵抗としてノードＮ１とノードＮ２との間に接続される。なお抵抗素子Ｒはチップの外部に設けてもよい。
【００２２】
半導体集積回路１０は、入力信号Ｘに従い、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２のゲート端子にそれぞれ与えられる制御信号Ａ１、Ａ２、Ｂ１、Ｂ２を生成するドライバ回路１２を備える。ドライバ回路１２において、入力信号ＸのＨレベルからＬレベルへの変化に従い、制御信号Ａ１、Ａ２の論理レベルはＬレベルからＨレベルへ変化する一方、制御信号Ｂ１、Ｂ２の論理レベルはＨレベルからＬレベルへ変化する。逆に、入力信号ＸのＬレベルからＨレベルへの論理変化に従い、制御信号Ａ１、Ａ２の論理レベルはＨレベルからＬレベルへ変化する一方、制御信号Ｂ１、Ｂ２の論理レベルはＬレベルからＨレベルへ変化する。ここで、Ｈレベルは電源電圧ＶＤＤに相当し、Ｌレベルは接地電圧ＧＮＤに相当する（以下も同じ）。
【００２３】
この実施の形態では、入力信号ＸのＨレベルからＬレベルへ及びＬレベルからＨレベルへのそれぞれ変化に伴って、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンする期間を生じさせるように制御信号Ａ１、Ａ２、Ｂ１、Ｂ２の論理レベルの変化するタイミングがドライバ回路１２により調整されている。
【００２４】
図４はドライバ回路１２の回路構成図である。ドライバ回路１２は、論理回路２１〜２４とトランスファゲート１５とＣＭＯＳインバータ１６とを備える。
インバータ１６は、ソース端子に電源電圧ＶＤＤを受け、ドレイン端子にノードＮ６が接続され、ゲート端子にノードＮ７上の入力信号Ｘを受けるｐＭＯＳトランジスタと、ソース端子に接地電圧ＧＮＤを受け、ドレイン端子にノードＮ６が接続され、ゲート端子にノードＮ７上の入力信号Ｘを受けるｎＭＯＳトランジスタからなり、入力信号Ｘの論理反転した信号をノードＮ６に出力する。トランスファゲート１５は、ゲート端子に電源電圧ＶＤＤを受けて常に導通するｎＭＯＳトランジスタと、ゲート端子に接地電位ＧＮＤを受けて常に導通するｐＭＯＳトランジスタとからなり、このｎＭＯＳトランジスタとｐＭＯＳトランジスタとはノードＮ５、Ｎ７間で並列に接続される。トランスファゲート１５は、入力信号Ｘを受けそのままの論理レベルをノードＮ５に出力する。ただしノードＮ５の論理レベルの変化は、入力信号Ｘにおける論理レベルの変化に対して遅延して生じる。
【００２５】
論理回路２１はノードＮ５の信号に従い制御信号Ａ１を出力する回路であり、具体的に、ノードＮ５の信号を遅延させる遅延回路３０、及び、ノードＮ５の信号と遅延回路３０の出力する信号とのＮＡＮＤ論理を出力するＮＡＮＤ論理ゲート３１からなる。論理回路２２はノードＮ５の信号に従い制御信号Ａ２を出力する回路であり、具体的に、ノードＮ５の信号を遅延させる遅延回路３２、及び、ノードＮ５の信号と遅延回路３２の出力する信号とのＮＯＲ論理を出力するＮＯＲ論理ゲート３３からなる。
【００２６】
論理回路２３はノードＮ６の信号に従い制御信号Ｂ１を出力する回路で、論理回路２１と同一の回路構成である。具体的に、論理回路２３は、ノードＮ６の信号を遅延させる遅延回路３４、及び、ノードＮ６の信号と遅延回路３４の出力する信号とのＮＡＮＤ論理を出力するＮＡＮＤ論理ゲート３５からなる。
論理回路２４はノードＮ６の信号に従い制御信号Ｂ２を出力する回路で、論理回路２２と同一の回路構成である。具体的に、論理回路２４は、ノードＮ６の信号を遅延させる遅延回路３６、及び、ノードＮ６の信号と遅延回路３４の出力する信号とのＮＯＲ論理を出力するＮＯＲ論理ゲート３７からなる。
【００２７】
遅延回路３０、３２、３４、３６の各々は同一の回路構成であり、インバータ１６と同一である偶数個のＣＭＯＳインバータ（図では２個）をカスケード接続したものである。従ってインバータの段数が多いほど各遅延回路の遅延時間が長くなる。
【００２８】
また設計の都合上、入力が論理ゲート３１、３３、３５、３７のそれぞれ出力に接続され、各論理ゲートの出力する信号をバッファリングするバッファ回路を接続し、このバッファ回路の出力をそれぞれ制御信号Ａ１、Ａ２、Ｂ１、Ｂ２としてもよい。
【００２９】
図５は、入力信号Ｘに対するノードＮ５、Ｎ６の信号、制御信号Ａ１、Ａ２、Ｂ１、Ｂ２の波形を示したタイミングチャート図である。ここでは時刻ｔ０にＨレベルからＬレベルに変化し、時刻ｔ４にＬレベルからＨレベルに変化する入力信号Ｘを仮定する。
入力信号ＸのＨレベルからＬレベルへの変化に応答して、ノードＮ６上の信号は、インバータ１６によりＬレベルからＨレベルに変化する。インバータ１６の応答遅延によって、ノードＮ６の信号は時刻ｔ１（＞ｔ０）でＬレベルからＨレベルに変化し始める。一方ノードＮ５はトランスファゲート１５により入力信号Ｘを遅延させた信号が現れる。
【００３０】
トランスファゲート１５による信号遅延が、インバータ１６の応答遅延とほぼ等しくなるようにトランスファゲート１５が構成され、ノードＮ５の信号は時刻ｔ１でＨレベルからＬレベルへ変化し始める。
【００３１】
時刻ｔ１までは制御信号Ａ１、Ａ２はＬレベル、制御信号Ｂ１、Ｂ２はＨレベルをそれぞれ示しているが、ノードＮ５でのＨレベルからＬレベルへの変化に応答して、ＮＡＮＤゲート３１が制御信号Ａ１をＬレベルからＨレベルに変化させるが、ＮＡＮＤゲート３１の応答遅延により時刻ｔ２（＞ｔ１）でそのレベル変化が始まる。一方、遅延回路３２がノードＮ５における信号のＨレベルからＬレベルへの変化を遅延させてＮＯＲゲート３３に与えるから、時刻ｔ２では制御信号Ａ２はＬレベルのままである。
【００３２】
またノードＮ６でのＬレベルからＨレベルへの変化に応答して、ＮＯＲゲート３７により制御信号Ｂ２はＨレベルからＬレベルに変化するが、ＮＯＲゲート３７の応答遅延により時刻ｔ２でそのレベル変化が始まる。一方、遅延回路３４がノードＮ６でのＬレベルからＨレベルへの変化を遅延させてＮＡＮＤゲート３５に与えるため、時刻ｔ２では制御信号Ｂ１はＨレベルのままである。
【００３３】
そして、遅延回路３２、３４がそれぞれノードＮ５、Ｎ６でのレベル変化を、それぞれＮＯＲゲート３３、ＮＡＮＤゲート３５に与えると、制御信号Ａ２の論理レベルはＬレベルからＨレベルへ、制御信号Ｂ１の論理レベルはＨレベルからＬレベルへそれぞれ変化する。遅延回路３２、３４の信号遅延により、その制御信号Ａ２、Ｂ１の論理レベルは、ともに時刻ｔ３（＞ｔ２）で変化し始める。時間（ｔ３−ｔ２）が、遅延回路３２、３４により生じる遅延時間に相当する。
【００３４】
逆に、時刻４における入力信号ＸのＬレベルからＨレベルへの変化に応答して、ノードＮ６上の信号は、インバータ１６によりＨレベルからＬレベルに変化するが、インバータ１６の応答遅延により、そのレベル変化が始まるのは時刻ｔ５（＞時刻ｔ４）である。一方、トランスファゲート１５による信号遅延によりノードＮ５の信号は、同じ時刻ｔ５でＬレベルからＨレベルへ変化し始める。
【００３５】
時刻ｔ５までは制御信号Ａ１、Ａ２はＨレベル、制御信号Ｂ１、Ｂ２はＬレベルである。ノードＮ５でのＬレベルからＨレベルへの変化に応答して、ＮＯＲ論理ゲート３３が制御信号Ａ２をＨレベルからＬレベルに変化させるが、ＮＯＲ論理ゲート３３の応答遅延により時刻ｔ６（＞ｔ５）でそのレベル変化が始まる。一方、遅延回路３０がノードＮ５でのＬレベルからＨレベルへの変化を遅延させてＮＡＮＤ論理ゲート３１に与えるので、時刻ｔ６では制御信号Ａ１はＨレベルのままである。
【００３６】
またノードＮ６でのＨレベルからＬレベルへの変化に応答して、ＮＡＮＤ論理ゲート３５が制御信号Ｂ１をＬレベルからＨレベルに変化させるが、ＮＡＮＤ論理ゲート３５の応答遅延により時刻ｔ６でそのレベル変化が始まる。一方、遅延回路３６がノードＮ６でのＨレベルからＬレベルへの変化を遅延させてＮＯＲ論理ゲート３７に与えるので、時刻ｔ６では制御信号Ｂ２はＬレベルのままである。
【００３７】
そして、遅延回路３０、３６がノードＮ５、Ｎ６のレベル変化を、それぞれＮＡＮＤゲート３０、ＮＯＲゲート３７に与えると、制御信号Ａ１の論理レベルはＨレベルからＬレベルへ、制御信号Ｂ２の論理レベルはＬレベルからＨレベルへそれぞれ変化する。遅延回路３０、３６の信号遅延によりその制御信号Ａ１、Ｂ２の論理レベルは、ともに時刻ｔ７（＞ｔ６）で変化し始める。時間（ｔ７−ｔ６）は、遅延回路３３、３４により生じる遅延時間に相当し、（ｔ３−ｔ２）と同じ長さである。
【００３８】
図６は、図１におけるＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２のそれぞれオン、オフの遷移と、出力信号Ｙ１、Ｙ２の波形とを示すタイミングチャート図である。
制御信号Ａ１、Ａ２がＬレベル、制御信号Ｂ１、Ｂ２がＨレベルであるとき、ＭＯＳトランジスタＭＡ１、ＭＢ２はオフ、ＭＯＳトランジスタＭＡ２、ＭＢ１はオンである。このとき出力信号Ｙ１はＨレベル、出力信号Ｙ２はＬレベルである。
【００３９】
図５で説明したように、ドライバ回路１２によって、時刻ｔ２で制御信号Ａ１はＬレベルからＨレベルへ、制御信号Ｂ２はＨレベルからＬレベルへと同時にそれぞれ変化しはじめる。そして時刻ｔ２より遅い時刻ｔ３で制御信号Ａ２はＬレベルからＨレベルへ、制御信号Ｂ１はＨレベルからＬレベルへと同時にそれぞれ変化しはじめる。制御信号Ａ１、Ｂ２に応答して、時刻ｔ１０（＞ｔ２）に、ＭＯＳトランジスタＭＡ１、ＭＢ２は同時にオフからオンに切り替わる。時刻ｔ１０は、ＭＯＳトランジスタＭＡ１のゲート端子の電圧が接地電圧からしきい電圧だけ高くなった時点に相当し且つＭＯＳトランジスタＭＢ２のゲート端子の電圧が電源電圧からしきい値電圧だけ低くなった時点に相当する。
【００４０】
ＭＯＳトランジスタＭＡ２、ＭＢ１はオンのままであるが、時刻ｔ１０で、オンしたＭＯＳトランジスタＭＡ１がノードＮ１の電圧をＨレベルから引き下げると同時に、オンしたＭＯＳトランジスタＭＢ２がノードＮ２の電圧をＬレベルから引き上げる。
【００４１】
制御信号Ａ２、Ｂ１に応答して、時刻ｔ１１（＞ｔ３＞ｔ１０）にＭＯＳトランジスタＭＡ２、ＭＢ１は同時にオンからオフに切り替わる。時刻ｔ１１は、ＭＯＳトランジスタＭＡ２のゲート端子の電圧が電源電圧からしきい電圧だけ低くなった時点に相当し且つＭＯＳトランジスタＭＢ１のゲート端子の電圧が接地電圧からしきい値電圧だけ高くなった時点に相当する。ＭＯＳトランジスタＭＡ２、ＭＢ１のオフによって、オンしているＭＯＳトランジスタＭＡ１がノードＮ１の電圧をＬレベルまで引き下げるとともに、オンしているＭＯＳトランジスタＭＢ２がノードＮ２の電圧をＨレベルまで引き上げる。
【００４２】
入力信号のＨレベルからＬレベルへの変化において、時刻ｔ１０でＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンするので、ノードＮ２の電位が上昇しても、これが抵抗Ｒを介してノードＮ１の電位をＨレベルからさらに押し上げることもなく、逆にノードＮ１の電位が低下しても、これが抵抗Ｒを介してノードＮ２の電位をＬレベルからさらに押し下げることもない。
【００４３】
従って、入力信号ＸのＨレベルからＬレベルへの変化に従い、出力信号Ｙ１は、オーバーシュートを生ずることなくＨレベルからＬレベルへ、出力信号Ｙ２はアンダーシュートを生ずることなくＬレベルからＨレベルへ、それぞれ変化する。よって出力信号Ｙ１、Ｙ２の信号波形の乱れを抑えることができる。
【００４４】
次いで、時刻ｔ６で制御信号Ａ２はＨレベルからＬレベルへ、制御信号Ｂ１はＬレベルからＨレベルへと同時にそれぞれ変化しはじめる。時刻ｔ６より遅い時刻ｔ７で制御信号Ａ１はＨレベルからＬレベルへ、制御信号Ｂ２はＬレベルからＨレベルへと同時にそれぞれ変化しはじめる。制御信号Ａ２、Ｂ１に応答して時刻ｔ１２（＞ｔ６）に、ＭＯＳトランジスタＭＡ２、ＭＢ１は同時にオフからオンに切り替わる。時刻ｔ１２は、ＭＯＳトランジスタＭＡ２のゲート端子の電圧が接地電圧からしきい電圧だけ高くなった時点に相当し且つＭＯＳトランジスタＭＢ２のゲート端子の電圧が電源電圧からしきい値電圧だけ低くなった時点にに相当する。
【００４５】
ＭＯＳトランジスタＭＡ１、ＭＢ２はオンのままであるが、時刻ｔ１２で、オンしたＭＯＳトランジスタＭＡ２がノードＮ１の電圧をＬレベルから引き上げると同時に、オンしたＭＯＳトランジスタＭＢ１がノードＮ２の電圧をＨレベルから引き下げる。
【００４６】
制御信号Ａ１、Ｂ２に応答して、時刻ｔ１３（＞ｔ７＞ｔ１２）にＭＯＳトランジスタＭＡ１、ＭＢ２は同時にオンからオフに切り替わる。時刻ｔ１３は、ＭＯＳトランジスタＭＢ２のゲート端子の電圧が電源電圧からしきい電圧だけ低くなった時点に相当し且つＭＯＳトランジスタＭＡ１のゲート端子の電圧が接地電圧からしきい値電圧だけ高くなった時点に相当する。ＭＯＳトランジスタＭＡ１、ＭＢ２のオフにより、オンしているＭＯＳトランジスタＭＡ２がノードＮ１の電圧をＨレベルまで引き上げるとともに、オンしているＭＯＳトランジスタＭＢ１がノードＮ２の電圧をＬレベルまで引き下げる。
【００４７】
入力信号のＬレベルからＨレベルへの変化において、時刻ｔ１２でＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンするので、ノードＮ２の電位が低下しても、これが抵抗Ｒを介してノードＮ１の電位をＬレベルからさらに押し下げることはなく、逆にノードＮ１の電位が上昇しても、これが抵抗Ｒを介してノードＮ２の電位をＨレベルからさらに押し上げることもない。
【００４８】
従って、入力信号ＸのＬレベルからＨレベルへの変化に従い、出力信号Ｙ１は、アンダーシュートを生ずることなくＬレベルからＨレベルへ、出力信号Ｙ２はオーバーシュートを生ずることなくＨレベルからＬレベルへそれぞれ変化する。よって出力信号Ｙ１、Ｙ２の信号波形の乱れを抑えることができる。
【００４９】
以上のように、この実施の形態によると、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２が信号Ｘのレベル変化に伴ってすべてオンするように、制御信号Ａ１、Ａ２、Ｂ１、Ｂ２を生成する。これは、このときＭＯＳトランジスタＭＡ１、ＭＢ１のみがオンし又はＭＯＳトランジスタＭＡ２、ＭＢ２のみがオンする期間は生じさせることなく、出力信号Ｙ１、Ｙ２の生じるオーバーシュートおよびアンダーシュートを抑えるように作用する。従来技術で見られたオーバーシュートおよびアンダーシュートなどの波形の乱れは避けられる。
【００５０】
なおこの実施の形態では、図４の論理回路２１、２２、２３、２４の出力信号を、それぞれＭＯＳトランジスタＭＡ２、ＭＡ１、ＭＢ２、ＭＢ１のゲート端子に与えるように変更してもよい。このとき、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２が信号ＸのＬレベルからＨレベルへ、及びＨレベルからＬレベルへ、のいずれの変化に対してもすべてオフする期間が生じる。例えば、ＭＯＳトランジスタＭＡ１、ＭＢ２がオンし、ＭＯＳトランジスタＭＡ２、ＭＢ１がオンして、ノードＮ１、Ｎ２がＬレベル、Ｈレベルであるとする。入力信号Ｘの論理レベルが変化すると、その４つのＭＯＳトランジスタがすべてオフする。これによってもＭＯＳトランジスタＭＢ１、ＭＢ２のみがオンし、又はＭＯＳトランジスタＭＡ１、ＭＡ２のみがオンする状態は生じず、従来技術で見られた波形の乱れは避けられる。ただし、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンになるとノードＮ１、Ｎ２をフローティング状態にする。この場合、外的要因によってノイズが生じる可能性があることに注意を要する。
【００５１】
また、トランスファゲート１５による遅延をインバータ１６の応答遅延と一致させることが好ましい。しかし一致しなかった場合、制御信号Ａ１、Ｂ２のレベル変化のタイミング、および制御信号Ａ２、Ｂ１のレベル変化のタイミングもそれぞれ一致しない。しかし(１)制御信号Ａ１がＬレベルからＨレベルへ変化し始める時刻から、制御信号Ａ２がＬレベルからＨレベルへ変化し始める時刻までの期間の一部と、制御信号Ｂ２がＨレベルからＬレベルへ変化し始める時刻から、制御信号Ｂ１がＨからＬへ変化し始める時刻までの期間の一部とを時間的に重複させ、（２）制御信号Ａ２がＨからＬへ変化し始める時刻から、制御信号Ａ１がＨからＬへ変化し始める時刻までの期間の一部と、制御信号Ｂ１がＬからＨへ変化し始める時刻から制御信号Ｂ２がＬからＨへ変化し始める時刻までの期間の一部とを時間的に重複させる、ことを保証する程度に、トランスファゲート１５による遅延とインバータ１６の応答遅延とが相違してもよい。
【００５２】
この場合でも入力信号Ｘの論理レベル変化に伴って、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２が同時にオンする期間が生じる。従来技術のように、ＭＯＳトランジスタＭＡ１、ＭＡ２のみがオンし又はＭＯＳトランジスタＭＢ１、ＭＢ２のみがオンする状態は避けられる。よって、従来技術に比べて出力信号Ｙ１、Ｙ２上のオーバーシュートおよびアンダーシュート等はある程度抑えられ、出力信号の波形の乱れを改善できる。
【００５３】
実施の形態２．
図７は、図３のドライバ回路１２の代わりに適用される別のドライバ回路４０の回路構成を示している。ドライバ回路４０は、図４と同一の論理回路２１、２２（但し、入力信号ＸはノードＮ５に与えられる）、その入力にＮＡＮＤ論理ゲート３１の出力する信号を受け、その出力から制御信号Ａ１を出力するトランスファゲート４１、その入力にＮＯＲ論理ゲート３３の出力する信号を受け、その出力から制御信号Ａ２を出力するトランスファゲート４２、その入力にＮＡＮＤ論理ゲート３１の出力する信号を受け、その出力から制御信号Ｂ１を出力するＣＭＯＳインバータ４３、及び、その入力にＮＯＲ論理ゲート３３の出力する信号を受け、その出力から制御信号Ｂ２を出力するＣＭＯＳインバータ４４を備える。
【００５４】
ＣＭＯＳインバータ４３、４４は、図４のインバータ１６と同一の構成であり、トランスファゲート４１、４２は、図４のトランスファゲート１５と同一の構成である。
【００５５】
ドライバ回路４０は、図４のものと同様に、入力信号ＸのＨレベルからＬレベルへの変化に応答し、制御信号Ａ１は第１の時刻でＬレベルからＨレベルに変化し、制御信号Ａ２は、第１の時刻より遅い第２の時刻でＬレベルからＨレベルに変化し、制御信号Ｂ２は第１の時刻と同時刻の第３の時刻でＨレベルからＬレベルに変化し、制御信号Ｂ１は、第２の時刻と同時刻で第３の時刻より遅い第４の時刻でＨレベルからＬレベルに変化する。そして、第１の時刻と第２の時刻との間の期間と、第３の時刻と第４の時刻との間の期間とは時間的に重複する。
【００５６】
また、入力信号ＸのＬレベルからＨレベルへの変化に応答し、制御信号Ａ２刻第５の時刻でＨレベルからＬレベルに変化し、制御信号Ａ１は、第５の時刻より遅い第６の時刻でＨレベルからＬレベルに変化し、制御信号Ｂ１は、第５の時刻と同時刻の第７の時刻でＬレベルからＨレベルに変化し、制御信号Ｂ２は、第６の時刻と同時刻で第７の時刻より遅い第８の時刻でＬレベルからＨレベルに変化する。そして、第５の時刻と第６の時刻との間の期間と、第７の時刻と第８の時刻との間の期間とは時間的に重複する。
【００５７】
また設計の都合上、入力がトランスファゲート４１、４２、インバータ４３、４４のそれぞれ出力に接続され、各ゲート、インバータの出力する信号をバッファリングするバッファ回路を接続し、このバッファ回路の出力をそれぞれ制御信号Ａ１、Ａ２、Ｂ１、Ｂ２としてもよい。
【００５８】
ドライバ回路４０は、実施の形態１と同様、入力信号Ｘの論理レベルが変化しても出力信号Ｙ１、Ｙ２はオーバーシュートおよびアンダーシュートを引き起こさない。またドライバ回路４０は、ドライバ回路１２に比べて少ないトランジスタ数で構成される。ＮＡＮＤ論理ゲート、ＮＯＲ論理ゲートの各々は、通常それぞれ２個ずつのｎＭＯＳトランジスタおよびｐＭＯＳトランジスタで構成されるから、ドライバ回路４０は、ドライバ回路１２よりｐＭＯＳトランジスタ、ｎＭＯＳトランジスタがそれぞれ１２個ずつの、合計２４個だけ少ないトランジスタで構成される。
【００５９】
【発明の効果】
この発明では、第１のノードに接続されたドレイン端子を有する第１導電型の第１のＭＯＳトランジスタ、第１のノードに接続されたドレイン端子を有する、第１の導電型とは異なる第２の導電型の第２のＭＯＳトランジスタ、第２のノードに接続されたドレイン端子と、第１のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第１導電型の第３のＭＯＳトランジスタ、および、第２のノードに接続されたドレイン端子と、第２のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第２導電型の第４のＭＯＳトランジスタを備えた半導体集積回路において、第１ないし第４のＭＯＳトランジスタのゲート端子に与える制御信号が、入力信号の論理レベル変化に伴い第１ないし第４のＭＯＳトランジスタをすべてオン又はすべてオフする期間を生じさせるので、第１および第２のノードでオーバーシュートおよびアンダーシュート等の発生を抑え、もって第１および第２のノードから出力される信号の波形の乱れを抑えることができる。
【図面の簡単な説明】
【図１】 従来技術による差動出力回路を示す回路構成図である。
【図２】 図１の回路の動作を説明するための信号波形図である。
【図３】 この発明の実施の形態１による半導体集積回路（差動出力回路）を示す回路構成図である。
【図４】 図３におけるドライバ回路１２を示す回路構成図である。
【図５】 ドライバ回路１２の動作を説明するための信号波形図である。
【図６】 図１の差動出力回路の動作を説明するための信号波形図である。
【図７】 この発明の実施の形態２によるドライバ回路４０を示す回路構成図である。
【符号の説明】
ＭＡ１、ＭＢ１…ｎＭＯＳトランジスタ、ＭＡ２、ＭＢ２…ｐＭＯＳトランジスタ、Ａ１、Ａ２、Ｂ１、Ｂ２…制御信号、Ｒ…抵抗、Ｍ５、Ｍ６…定電流源、１２、４０…ドライバ回路、３１、３５…ＮＡＮＤ論理ゲート、３３、３７…ＮＯＲ論理ゲート、３０、３２、３４、３６…遅延回路。
【発明の属する技術分野】
この発明は、他の半導体集積回路へ信号を出力する差動型の出力回路を構成する半導体集積回路に関する。
【０００２】
【従来の技術】
図１は従来技術による差動出力回路を示す。差動出力回路は、ｎチャネル型ＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタと称す）Ｍ１、Ｍ３、ｐチャネル型ＭＯＳトランジスタ（以下、ｐＭＯＳトランジスタと称す）Ｍ２、Ｍ４、定電流源Ｊ１、Ｊ２およびドライバＩＮ１、ＩＮ２、ＢＵ１、ＢＵ２を備える。ドライバＩＮ１、ＩＮ２、ＢＵ１、ＢＵ２は、共通の入力信号Ｘを受けてＭＯＳトランジスタＭ１〜Ｍ４のゲート電極に与えるべきそれぞれ制御信号Ａ１、Ａ２、Ｂ１、Ｂ２を生成する。入力信号Ｘがローレベル（以下、Ｌレベルと称す）のとき、トランジスタＭ１、Ｍ４がオンし、トランジスタＭ２、Ｍ３がオフする。入力信号Ｘがハイレベル（以下、Ｈレベルと称す）とき、逆に、トランジスタＭ１、Ｍ４がオフし、トランジスタＭ２、Ｍ３がオンする。よって、互いに逆相の論理信号Ｙ１、Ｙ２が、それぞれノードＮ１、Ｎ２から出力される。
【０００３】
出力信号Ｙ１、Ｙ２はそれぞれ伝送路１、２を介して別半導体チップの回路へ転送される。抵抗Ｒは、ノードＮ１、Ｎ２の間に接続されて伝送路１、２に対する終端抵抗の機能を果たす。
【０００４】
ドライバＩＮ１、ＩＮ２の各々は、入力信号Ｘの反転論理を出力する１個のＣＭＯＳインバータ回路である。ドライバＢＵ１、ＢＵ２は、直列に接続された２個のＣＭＯＳインバータ回路からなり、入力信号Ｘと同じ論理を出力するバッファ回路である。
【０００５】
制御信号Ａ１、Ａ２、Ｂ１、Ｂ２と、出力信号Ｙ１、Ｙ２のそれぞれ波形を示す波形図を図２に示す。入力信号ＸのＬレベルからＨレベルへ変化に伴い、ドライバＩＮ１、ＩＮ２は時刻ｓ１でＨレベルからＬレベルに変化したとする。ドライバＢＵ１、ＢＵ２とドライバＩＮ１、ＩＮ２との構成上、図２のように、信号Ｂ１、Ｂ２は時刻ｓ１より遅い時刻ｓ２でＬレベルからＨレベルに変化することになる。
【０００６】
時刻ｓ１の信号Ａ１、Ａ２のレベル変化に応答して、ＭＯＳトランジスタＭ１はオン状態からオフ状態へ、ＭＯＳトランジスタＭ２はオフ状態からオン状態へとそれぞれ変化し、ノードＮ１の電圧はＬレベルから上昇する。一方時刻ｓ２になるまではＭＯＳトランジスタＭ３はオフ状態且つＭＯＳトランジスタＭ４はオン状態のままであるから、ノードＮ１の電圧上昇に伴って抵抗Ｒを介してノードＮ２の電位も上昇する。その後、時刻ｓ２の信号Ｂ１、Ｂ２のレベル変化に応答して、ＭＯＳトランジスタＭ３、Ｍ４がそれぞれオン状態、オフ状態と変化し、ノードＮ２の電圧は下降する。これに伴い、抵抗Ｒを介してノードＮ１の電圧は一瞬だけ下がるが、ＭＯＳトランジスタＭ２に駆動されて再び上昇する。
【０００７】
また入力信号ＸのＨレベルからＬレベルへの変化に伴い、信号Ａ１、Ａ２が時刻ｓ３でＬレベルからＨレベルに変化したとき、信号Ｂ１、Ｂ２は時刻ｓ３より遅い時刻ｓ４でＨレベルからＬレベルに変化する。時刻ｓ３の信号Ａ１、Ａ２のレベル変化に応答して、ＭＯＳトランジスタＭ１はオフ状態からオン状態へ、ＭＯＳトランジスタＭ２はオン状態からオフ状態へそれぞれ変化し、ノードＮ１の電圧はＨレベルから下降する。一方時刻ｓ４になるまではＭＯＳトランジスタＭ３はオン状態且つＭＯＳトランジスタＭ４はオフ状態のままであるから、ノードＮ１の電圧下降に伴って抵抗Ｒを介してノードＮ２の電位も下降する。そして、時刻ｓ４の信号Ｂ１、Ｂ２のレベル変化に応答して、ＭＯＳトランジスタＭ３、Ｍ４がそれぞれオフ状態、オン状態と変化し、ノードＮ２の電圧は上昇する。ノードＮ２の上昇に伴って抵抗Ｒを介してノードＮ１の電圧は一瞬だけ上がるが、ＭＯＳトランジスタＭ１に駆動されて再び下がる。
【０００８】
【発明が解決しようとする課題】
このように、入力信号Ｘに対する信号Ｂ１、Ｂ２の応答が信号Ａ１、Ａ２の応答に比べて遅くなるように制御信号Ａ１、Ａ２、Ｂ１、Ｂ２が生成される。その結果、入力信号Ｘの論理レベルが変化すると、図２に示すように、出力信号Ｙ２には、Ｈレベルの電圧を瞬間的に超えるオーバーシュート及びＬレベルの電圧より瞬間的に低下するアンダーシュートが生じる。また出力信号Ｙ１においても、瞬間的に波形を下げる部分Ｄ１、瞬間的に波形を上げる部分Ｄ２が生じる。これらの波形の乱れは、入力信号Ｘのレベル変化に伴って、ＭＯＳトランジスタＭ３、Ｍ４が共にオンすると同時にＭＯＳトランジスタＭ１、Ｍ２が共にオフする期間、あるいは、ＭＯＳトランジスタＭ１、Ｍ２が共にオンすると同時にＭＯＳトランジスタＭ３、Ｍ４が共にオフする期間が生じることに原因がある。
【０００９】
このような出力信号Ｙ１、Ｙ２の出力波形の乱れは単に見かけだけの問題ではなく、信号伝搬性の観点から問題となる。例えば、終端抵抗Ｒが存在するとは言え、信号Ｙ１、Ｙ２は伝送路１、２の終端である程度は反射される。この波形の乱れ部分の反射が出力信号Ｙ１、Ｙ２の波形をさらに乱すこととなり、その結果、正しい波形の信号を伝送先に伝送することができない可能性がある。また、伝送路１、２に隣接する他の伝送路が存在すれば、伝送路１、２と隣接する伝送路との間の配線容量によって、この波形の乱れがその隣接する他の伝送路にノイズを生じさせる、いわゆるクロストークノイズの原因ともなる。
【００１０】
従って本発明の目的は、入力する信号に応じて出力信号の論理レベルを変化させる際、その出力信号の波形の乱れを抑える半導体集積回路を提供することにある。
【００１１】
【課題を解決するための手段】
この発明による半導体集積回路は、第１のノードに接続されたドレイン端子を有する第１導電型の第１のＭＯＳトランジスタ、第１のノードに接続されたドレイン端子を有する、第１の導電型とは異なる第２の導電型の第２のＭＯＳトランジスタ、第２のノードに接続されたドレイン端子と、第１のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第１導電型の第３のＭＯＳトランジスタ、第２のノードに接続されたドレイン端子と、第２のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第２導電型の第４のＭＯＳトランジスタ、および、入力信号の論理レベルの変化に伴い、その論理レベルが変化する第１ないし第４の制御信号を生成し、それぞれ第１ないし第４のＭＯＳトランジスタのゲート端子に与えるドライバ回路を備える。
【００１２】
ここで第１の制御信号は、入力信号のＨレベルからＬレベルへの第１のレベル変化に応答して、第１の時刻にＬレベルからＨレベルに変化し始め、入力信号のＬレベルからＨレベルへの第２のレベル変化に応答して、第２の時刻にＨレベルからＬレベルに変化し始めるようにする。第２の制御信号は、入力信号の第１のレベル変化に応答して、第１の時刻より遅い第３の時刻にＬレベルからＨレベルに変化し始め、入力信号の前記第２のレベル変化に応答して、第２の時刻より早い第４の時刻にＨレベルからＬレベルに変化し始めるようにする。
【００１３】
第３の制御信号は、入力信号の第１のレベル変化に応答して、第５の時刻にＨレベルからＬレベルに変化し始め、入力信号の第２のレベル変化に応答して、第６の時刻にＬレベルからＨレベルに変化し始めるようにする。さらに第４の制御信号は、入力信号の前記第１のレベル変化に応答して、第５の時刻より早い第７の時刻にＨレベルからＬレベルに変化し、入力信号の前記第２のレベル変化に応答して、第６の時刻より遅い第８の時刻にＬレベルからＨレベルに変化し始めるようにする。
【００１４】
そして、第１および第２の時刻の間の期間の少なくとも一部と、第５および第６の時刻の間の期間の少なくとも一部とを重複させ、第３および第４の時刻の間の期間の少なくとも一部と、第７および第８の時刻の間の期間の少なくとも一部とを重複させることにより、入力信号の論理レベル変化に伴って第１ないし第４の制御信号は第１ないし第４のＭＯＳトランジスタがすべてオン又はすべてオフする期間を生じさせることができる。これは、第１および第２のノードの間が抵抗素子等のインピーダンスを介して接続されても、第１および第２のノードから出力される信号のオーバーシュートおよびアンダーシュート等を抑えるように作用する。
【００１５】
第１、第２、第３および第４の時刻をそれぞれ第７、第８、第５および第６の時刻とそれぞれほぼ一致させることが好ましい。例えば第１および第４のＭＯＳトランジスタがオンし、第２および第３のＭＯＳトランジスタがオフであるとき、入力信号のレベル変化に伴って第２および第３のＭＯＳトランジスタが同時にオンに変化する又は第１および第４のＭＯＳトランジスタが同時にオフに変化することができ、第１および第２のノードから出力される信号の波形の乱れをさらに抑える。
【００１６】
特に、第１および第２のＭＯＳトランジスタをｎチャネル型ＭＯＳトランジスタとし、第３および第４のＭＯＳトランジスタをｐチャネル型ＭＯＳトランジスタとすると、第１ないし第４のＭＯＳトランジスタが同時にオンする期間が得られる。言いかえれば第１および第２のノードにフローティング状態を作らないから、外的要因によるノイズの発生が抑えられる。
【００１７】
具体的に、ドライバ回路は、その入力が前記入力信号の電圧変化に応じて電圧が変化するノードに接続され、その入力の電圧の変化を遅延させて出力する第１の遅延回路と、第１の入力が前記第１の遅延回路の入力に接続され、第２の入力が前記第１の遅延回路の出力に接続され、ＮＡＮＤ論理を出力するＮＡＮＤ論理ゲートとからなる第１の論理回路、及び、その入力が前記入力信号の電圧変化に応じて電圧が変化するノードに接続され、その入力の電圧の変化を遅延させて出力する第２の遅延回路と、第１の入力が前記第２の遅延回路の入力に接続され、第２の入力が前記第２の遅延回路の出力に接続され、ＮＯＲ論理を出力するＮＯＲ論理ゲートとからなる第２の論理回路、を各々少なくとも１個備える。この少なくとも１個の第１の論理回路から出力されるＮＡＮＤ論理および少なくとも１個の第２の論理回路から出力されるＮＯＲ論理に基づき第１ないし第４の制御信号が生成される。
【００１８】
好ましくは、ドライバ回路は、第１および第２の論理回路が２個設けられ、入力信号を受けてその反転信号を出力するインバータ回路の出力が、一方の第１の論理回路の第１の遅延回路の入力と、一方の第２の論理の第２の遅延回路とに接続され、前記入力信号を受けて出力するトランスファゲートが、他方の第１の論理回路の第１の遅延回路の入力と、他方の第２の論理の第２の遅延回路とに接続されるように構成される。
【００１９】
【発明の実施の形態】
図３は本発明の一実施の形態である半導体集積回路１０の構成を示す。単一の半導体チップ上に形成された半導体集積回路１０は、互いに逆相の論理レベルをもつ２つの論理信号をそれぞれノードＮ１、Ｎ２から出力し、伝送路１、２を介して別の半導体チップの回路に転送する差動出力回路である。半導体集積回路１０は、ｎＭＯＳトランジスタＭＡ１、ＭＢ１、ｐＭＯＳトランジスタＭＢ１、ＭＢ２、定電流源Ｍ５、Ｍ６、および、抵抗素子Ｒを備える。
【００２０】
ｎＭＯＳトランジスタＭＡ１は、ノードＮ３に接続されるソース端子と、ノードＮ１に接続されるドレイン端子とを有する。ｎＭＯＳトランジスタＭＢ１は、ノードＮ３に接続されるソース端子と、ノードＮ２に接続されるドレイン端子とを有する。ｐＭＯＳトランジスタＭＡ２は、ノードＮ４に接続されるソース端子と、ノードＮ１に接続されるドレイン端子とを有する。ｐＭＯＳトランジスタＭＢ２は、ノードＮ４に接続されるソース端子と、ノードＮ２に接続されるドレイン端子とを有する。
【００２１】
定電流源Ｍ５は、電源電圧ＶＤＤを受けるソース端子と、ノードＮ４に接続されるドレイン端子と、所定のバイアス電圧を受けるゲート端子とを有するｐＭＯＳトランジスタで構成され、ノードＮ４に定電流を供給する。定電流源Ｍ６は、接地電圧ＧＮＤ（＝０Ｖ）を受けるソース端子と、ノードＮ３に接続されるドレイン端子と、所定のバイアス電圧を受けるゲート端子とを有するｎＭＯＳトランジスタで構成され、ノードＮ３に定電流を供給する。定電流源Ｍ５、Ｍ６は、ノードＮ３、Ｎ４間を流れる電流の量を調節し低消費電力化に寄与する。定電流源Ｍ５、Ｍ６のいずれか一方のみ設けて、設けられなかったノードＮ３、Ｎ４の一方に直接電源電圧又は接地電位を与えてもよい。
抵抗素子Ｒは伝送路1、２の終端抵抗としてノードＮ１とノードＮ２との間に接続される。なお抵抗素子Ｒはチップの外部に設けてもよい。
【００２２】
半導体集積回路１０は、入力信号Ｘに従い、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２のゲート端子にそれぞれ与えられる制御信号Ａ１、Ａ２、Ｂ１、Ｂ２を生成するドライバ回路１２を備える。ドライバ回路１２において、入力信号ＸのＨレベルからＬレベルへの変化に従い、制御信号Ａ１、Ａ２の論理レベルはＬレベルからＨレベルへ変化する一方、制御信号Ｂ１、Ｂ２の論理レベルはＨレベルからＬレベルへ変化する。逆に、入力信号ＸのＬレベルからＨレベルへの論理変化に従い、制御信号Ａ１、Ａ２の論理レベルはＨレベルからＬレベルへ変化する一方、制御信号Ｂ１、Ｂ２の論理レベルはＬレベルからＨレベルへ変化する。ここで、Ｈレベルは電源電圧ＶＤＤに相当し、Ｌレベルは接地電圧ＧＮＤに相当する（以下も同じ）。
【００２３】
この実施の形態では、入力信号ＸのＨレベルからＬレベルへ及びＬレベルからＨレベルへのそれぞれ変化に伴って、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンする期間を生じさせるように制御信号Ａ１、Ａ２、Ｂ１、Ｂ２の論理レベルの変化するタイミングがドライバ回路１２により調整されている。
【００２４】
図４はドライバ回路１２の回路構成図である。ドライバ回路１２は、論理回路２１〜２４とトランスファゲート１５とＣＭＯＳインバータ１６とを備える。
インバータ１６は、ソース端子に電源電圧ＶＤＤを受け、ドレイン端子にノードＮ６が接続され、ゲート端子にノードＮ７上の入力信号Ｘを受けるｐＭＯＳトランジスタと、ソース端子に接地電圧ＧＮＤを受け、ドレイン端子にノードＮ６が接続され、ゲート端子にノードＮ７上の入力信号Ｘを受けるｎＭＯＳトランジスタからなり、入力信号Ｘの論理反転した信号をノードＮ６に出力する。トランスファゲート１５は、ゲート端子に電源電圧ＶＤＤを受けて常に導通するｎＭＯＳトランジスタと、ゲート端子に接地電位ＧＮＤを受けて常に導通するｐＭＯＳトランジスタとからなり、このｎＭＯＳトランジスタとｐＭＯＳトランジスタとはノードＮ５、Ｎ７間で並列に接続される。トランスファゲート１５は、入力信号Ｘを受けそのままの論理レベルをノードＮ５に出力する。ただしノードＮ５の論理レベルの変化は、入力信号Ｘにおける論理レベルの変化に対して遅延して生じる。
【００２５】
論理回路２１はノードＮ５の信号に従い制御信号Ａ１を出力する回路であり、具体的に、ノードＮ５の信号を遅延させる遅延回路３０、及び、ノードＮ５の信号と遅延回路３０の出力する信号とのＮＡＮＤ論理を出力するＮＡＮＤ論理ゲート３１からなる。論理回路２２はノードＮ５の信号に従い制御信号Ａ２を出力する回路であり、具体的に、ノードＮ５の信号を遅延させる遅延回路３２、及び、ノードＮ５の信号と遅延回路３２の出力する信号とのＮＯＲ論理を出力するＮＯＲ論理ゲート３３からなる。
【００２６】
論理回路２３はノードＮ６の信号に従い制御信号Ｂ１を出力する回路で、論理回路２１と同一の回路構成である。具体的に、論理回路２３は、ノードＮ６の信号を遅延させる遅延回路３４、及び、ノードＮ６の信号と遅延回路３４の出力する信号とのＮＡＮＤ論理を出力するＮＡＮＤ論理ゲート３５からなる。
論理回路２４はノードＮ６の信号に従い制御信号Ｂ２を出力する回路で、論理回路２２と同一の回路構成である。具体的に、論理回路２４は、ノードＮ６の信号を遅延させる遅延回路３６、及び、ノードＮ６の信号と遅延回路３４の出力する信号とのＮＯＲ論理を出力するＮＯＲ論理ゲート３７からなる。
【００２７】
遅延回路３０、３２、３４、３６の各々は同一の回路構成であり、インバータ１６と同一である偶数個のＣＭＯＳインバータ（図では２個）をカスケード接続したものである。従ってインバータの段数が多いほど各遅延回路の遅延時間が長くなる。
【００２８】
また設計の都合上、入力が論理ゲート３１、３３、３５、３７のそれぞれ出力に接続され、各論理ゲートの出力する信号をバッファリングするバッファ回路を接続し、このバッファ回路の出力をそれぞれ制御信号Ａ１、Ａ２、Ｂ１、Ｂ２としてもよい。
【００２９】
図５は、入力信号Ｘに対するノードＮ５、Ｎ６の信号、制御信号Ａ１、Ａ２、Ｂ１、Ｂ２の波形を示したタイミングチャート図である。ここでは時刻ｔ０にＨレベルからＬレベルに変化し、時刻ｔ４にＬレベルからＨレベルに変化する入力信号Ｘを仮定する。
入力信号ＸのＨレベルからＬレベルへの変化に応答して、ノードＮ６上の信号は、インバータ１６によりＬレベルからＨレベルに変化する。インバータ１６の応答遅延によって、ノードＮ６の信号は時刻ｔ１（＞ｔ０）でＬレベルからＨレベルに変化し始める。一方ノードＮ５はトランスファゲート１５により入力信号Ｘを遅延させた信号が現れる。
【００３０】
トランスファゲート１５による信号遅延が、インバータ１６の応答遅延とほぼ等しくなるようにトランスファゲート１５が構成され、ノードＮ５の信号は時刻ｔ１でＨレベルからＬレベルへ変化し始める。
【００３１】
時刻ｔ１までは制御信号Ａ１、Ａ２はＬレベル、制御信号Ｂ１、Ｂ２はＨレベルをそれぞれ示しているが、ノードＮ５でのＨレベルからＬレベルへの変化に応答して、ＮＡＮＤゲート３１が制御信号Ａ１をＬレベルからＨレベルに変化させるが、ＮＡＮＤゲート３１の応答遅延により時刻ｔ２（＞ｔ１）でそのレベル変化が始まる。一方、遅延回路３２がノードＮ５における信号のＨレベルからＬレベルへの変化を遅延させてＮＯＲゲート３３に与えるから、時刻ｔ２では制御信号Ａ２はＬレベルのままである。
【００３２】
またノードＮ６でのＬレベルからＨレベルへの変化に応答して、ＮＯＲゲート３７により制御信号Ｂ２はＨレベルからＬレベルに変化するが、ＮＯＲゲート３７の応答遅延により時刻ｔ２でそのレベル変化が始まる。一方、遅延回路３４がノードＮ６でのＬレベルからＨレベルへの変化を遅延させてＮＡＮＤゲート３５に与えるため、時刻ｔ２では制御信号Ｂ１はＨレベルのままである。
【００３３】
そして、遅延回路３２、３４がそれぞれノードＮ５、Ｎ６でのレベル変化を、それぞれＮＯＲゲート３３、ＮＡＮＤゲート３５に与えると、制御信号Ａ２の論理レベルはＬレベルからＨレベルへ、制御信号Ｂ１の論理レベルはＨレベルからＬレベルへそれぞれ変化する。遅延回路３２、３４の信号遅延により、その制御信号Ａ２、Ｂ１の論理レベルは、ともに時刻ｔ３（＞ｔ２）で変化し始める。時間（ｔ３−ｔ２）が、遅延回路３２、３４により生じる遅延時間に相当する。
【００３４】
逆に、時刻４における入力信号ＸのＬレベルからＨレベルへの変化に応答して、ノードＮ６上の信号は、インバータ１６によりＨレベルからＬレベルに変化するが、インバータ１６の応答遅延により、そのレベル変化が始まるのは時刻ｔ５（＞時刻ｔ４）である。一方、トランスファゲート１５による信号遅延によりノードＮ５の信号は、同じ時刻ｔ５でＬレベルからＨレベルへ変化し始める。
【００３５】
時刻ｔ５までは制御信号Ａ１、Ａ２はＨレベル、制御信号Ｂ１、Ｂ２はＬレベルである。ノードＮ５でのＬレベルからＨレベルへの変化に応答して、ＮＯＲ論理ゲート３３が制御信号Ａ２をＨレベルからＬレベルに変化させるが、ＮＯＲ論理ゲート３３の応答遅延により時刻ｔ６（＞ｔ５）でそのレベル変化が始まる。一方、遅延回路３０がノードＮ５でのＬレベルからＨレベルへの変化を遅延させてＮＡＮＤ論理ゲート３１に与えるので、時刻ｔ６では制御信号Ａ１はＨレベルのままである。
【００３６】
またノードＮ６でのＨレベルからＬレベルへの変化に応答して、ＮＡＮＤ論理ゲート３５が制御信号Ｂ１をＬレベルからＨレベルに変化させるが、ＮＡＮＤ論理ゲート３５の応答遅延により時刻ｔ６でそのレベル変化が始まる。一方、遅延回路３６がノードＮ６でのＨレベルからＬレベルへの変化を遅延させてＮＯＲ論理ゲート３７に与えるので、時刻ｔ６では制御信号Ｂ２はＬレベルのままである。
【００３７】
そして、遅延回路３０、３６がノードＮ５、Ｎ６のレベル変化を、それぞれＮＡＮＤゲート３０、ＮＯＲゲート３７に与えると、制御信号Ａ１の論理レベルはＨレベルからＬレベルへ、制御信号Ｂ２の論理レベルはＬレベルからＨレベルへそれぞれ変化する。遅延回路３０、３６の信号遅延によりその制御信号Ａ１、Ｂ２の論理レベルは、ともに時刻ｔ７（＞ｔ６）で変化し始める。時間（ｔ７−ｔ６）は、遅延回路３３、３４により生じる遅延時間に相当し、（ｔ３−ｔ２）と同じ長さである。
【００３８】
図６は、図１におけるＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２のそれぞれオン、オフの遷移と、出力信号Ｙ１、Ｙ２の波形とを示すタイミングチャート図である。
制御信号Ａ１、Ａ２がＬレベル、制御信号Ｂ１、Ｂ２がＨレベルであるとき、ＭＯＳトランジスタＭＡ１、ＭＢ２はオフ、ＭＯＳトランジスタＭＡ２、ＭＢ１はオンである。このとき出力信号Ｙ１はＨレベル、出力信号Ｙ２はＬレベルである。
【００３９】
図５で説明したように、ドライバ回路１２によって、時刻ｔ２で制御信号Ａ１はＬレベルからＨレベルへ、制御信号Ｂ２はＨレベルからＬレベルへと同時にそれぞれ変化しはじめる。そして時刻ｔ２より遅い時刻ｔ３で制御信号Ａ２はＬレベルからＨレベルへ、制御信号Ｂ１はＨレベルからＬレベルへと同時にそれぞれ変化しはじめる。制御信号Ａ１、Ｂ２に応答して、時刻ｔ１０（＞ｔ２）に、ＭＯＳトランジスタＭＡ１、ＭＢ２は同時にオフからオンに切り替わる。時刻ｔ１０は、ＭＯＳトランジスタＭＡ１のゲート端子の電圧が接地電圧からしきい電圧だけ高くなった時点に相当し且つＭＯＳトランジスタＭＢ２のゲート端子の電圧が電源電圧からしきい値電圧だけ低くなった時点に相当する。
【００４０】
ＭＯＳトランジスタＭＡ２、ＭＢ１はオンのままであるが、時刻ｔ１０で、オンしたＭＯＳトランジスタＭＡ１がノードＮ１の電圧をＨレベルから引き下げると同時に、オンしたＭＯＳトランジスタＭＢ２がノードＮ２の電圧をＬレベルから引き上げる。
【００４１】
制御信号Ａ２、Ｂ１に応答して、時刻ｔ１１（＞ｔ３＞ｔ１０）にＭＯＳトランジスタＭＡ２、ＭＢ１は同時にオンからオフに切り替わる。時刻ｔ１１は、ＭＯＳトランジスタＭＡ２のゲート端子の電圧が電源電圧からしきい電圧だけ低くなった時点に相当し且つＭＯＳトランジスタＭＢ１のゲート端子の電圧が接地電圧からしきい値電圧だけ高くなった時点に相当する。ＭＯＳトランジスタＭＡ２、ＭＢ１のオフによって、オンしているＭＯＳトランジスタＭＡ１がノードＮ１の電圧をＬレベルまで引き下げるとともに、オンしているＭＯＳトランジスタＭＢ２がノードＮ２の電圧をＨレベルまで引き上げる。
【００４２】
入力信号のＨレベルからＬレベルへの変化において、時刻ｔ１０でＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンするので、ノードＮ２の電位が上昇しても、これが抵抗Ｒを介してノードＮ１の電位をＨレベルからさらに押し上げることもなく、逆にノードＮ１の電位が低下しても、これが抵抗Ｒを介してノードＮ２の電位をＬレベルからさらに押し下げることもない。
【００４３】
従って、入力信号ＸのＨレベルからＬレベルへの変化に従い、出力信号Ｙ１は、オーバーシュートを生ずることなくＨレベルからＬレベルへ、出力信号Ｙ２はアンダーシュートを生ずることなくＬレベルからＨレベルへ、それぞれ変化する。よって出力信号Ｙ１、Ｙ２の信号波形の乱れを抑えることができる。
【００４４】
次いで、時刻ｔ６で制御信号Ａ２はＨレベルからＬレベルへ、制御信号Ｂ１はＬレベルからＨレベルへと同時にそれぞれ変化しはじめる。時刻ｔ６より遅い時刻ｔ７で制御信号Ａ１はＨレベルからＬレベルへ、制御信号Ｂ２はＬレベルからＨレベルへと同時にそれぞれ変化しはじめる。制御信号Ａ２、Ｂ１に応答して時刻ｔ１２（＞ｔ６）に、ＭＯＳトランジスタＭＡ２、ＭＢ１は同時にオフからオンに切り替わる。時刻ｔ１２は、ＭＯＳトランジスタＭＡ２のゲート端子の電圧が接地電圧からしきい電圧だけ高くなった時点に相当し且つＭＯＳトランジスタＭＢ２のゲート端子の電圧が電源電圧からしきい値電圧だけ低くなった時点にに相当する。
【００４５】
ＭＯＳトランジスタＭＡ１、ＭＢ２はオンのままであるが、時刻ｔ１２で、オンしたＭＯＳトランジスタＭＡ２がノードＮ１の電圧をＬレベルから引き上げると同時に、オンしたＭＯＳトランジスタＭＢ１がノードＮ２の電圧をＨレベルから引き下げる。
【００４６】
制御信号Ａ１、Ｂ２に応答して、時刻ｔ１３（＞ｔ７＞ｔ１２）にＭＯＳトランジスタＭＡ１、ＭＢ２は同時にオンからオフに切り替わる。時刻ｔ１３は、ＭＯＳトランジスタＭＢ２のゲート端子の電圧が電源電圧からしきい電圧だけ低くなった時点に相当し且つＭＯＳトランジスタＭＡ１のゲート端子の電圧が接地電圧からしきい値電圧だけ高くなった時点に相当する。ＭＯＳトランジスタＭＡ１、ＭＢ２のオフにより、オンしているＭＯＳトランジスタＭＡ２がノードＮ１の電圧をＨレベルまで引き上げるとともに、オンしているＭＯＳトランジスタＭＢ１がノードＮ２の電圧をＬレベルまで引き下げる。
【００４７】
入力信号のＬレベルからＨレベルへの変化において、時刻ｔ１２でＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンするので、ノードＮ２の電位が低下しても、これが抵抗Ｒを介してノードＮ１の電位をＬレベルからさらに押し下げることはなく、逆にノードＮ１の電位が上昇しても、これが抵抗Ｒを介してノードＮ２の電位をＨレベルからさらに押し上げることもない。
【００４８】
従って、入力信号ＸのＬレベルからＨレベルへの変化に従い、出力信号Ｙ１は、アンダーシュートを生ずることなくＬレベルからＨレベルへ、出力信号Ｙ２はオーバーシュートを生ずることなくＨレベルからＬレベルへそれぞれ変化する。よって出力信号Ｙ１、Ｙ２の信号波形の乱れを抑えることができる。
【００４９】
以上のように、この実施の形態によると、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２が信号Ｘのレベル変化に伴ってすべてオンするように、制御信号Ａ１、Ａ２、Ｂ１、Ｂ２を生成する。これは、このときＭＯＳトランジスタＭＡ１、ＭＢ１のみがオンし又はＭＯＳトランジスタＭＡ２、ＭＢ２のみがオンする期間は生じさせることなく、出力信号Ｙ１、Ｙ２の生じるオーバーシュートおよびアンダーシュートを抑えるように作用する。従来技術で見られたオーバーシュートおよびアンダーシュートなどの波形の乱れは避けられる。
【００５０】
なおこの実施の形態では、図４の論理回路２１、２２、２３、２４の出力信号を、それぞれＭＯＳトランジスタＭＡ２、ＭＡ１、ＭＢ２、ＭＢ１のゲート端子に与えるように変更してもよい。このとき、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２が信号ＸのＬレベルからＨレベルへ、及びＨレベルからＬレベルへ、のいずれの変化に対してもすべてオフする期間が生じる。例えば、ＭＯＳトランジスタＭＡ１、ＭＢ２がオンし、ＭＯＳトランジスタＭＡ２、ＭＢ１がオンして、ノードＮ１、Ｎ２がＬレベル、Ｈレベルであるとする。入力信号Ｘの論理レベルが変化すると、その４つのＭＯＳトランジスタがすべてオフする。これによってもＭＯＳトランジスタＭＢ１、ＭＢ２のみがオンし、又はＭＯＳトランジスタＭＡ１、ＭＡ２のみがオンする状態は生じず、従来技術で見られた波形の乱れは避けられる。ただし、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２がすべてオンになるとノードＮ１、Ｎ２をフローティング状態にする。この場合、外的要因によってノイズが生じる可能性があることに注意を要する。
【００５１】
また、トランスファゲート１５による遅延をインバータ１６の応答遅延と一致させることが好ましい。しかし一致しなかった場合、制御信号Ａ１、Ｂ２のレベル変化のタイミング、および制御信号Ａ２、Ｂ１のレベル変化のタイミングもそれぞれ一致しない。しかし(１)制御信号Ａ１がＬレベルからＨレベルへ変化し始める時刻から、制御信号Ａ２がＬレベルからＨレベルへ変化し始める時刻までの期間の一部と、制御信号Ｂ２がＨレベルからＬレベルへ変化し始める時刻から、制御信号Ｂ１がＨからＬへ変化し始める時刻までの期間の一部とを時間的に重複させ、（２）制御信号Ａ２がＨからＬへ変化し始める時刻から、制御信号Ａ１がＨからＬへ変化し始める時刻までの期間の一部と、制御信号Ｂ１がＬからＨへ変化し始める時刻から制御信号Ｂ２がＬからＨへ変化し始める時刻までの期間の一部とを時間的に重複させる、ことを保証する程度に、トランスファゲート１５による遅延とインバータ１６の応答遅延とが相違してもよい。
【００５２】
この場合でも入力信号Ｘの論理レベル変化に伴って、ＭＯＳトランジスタＭＡ１、ＭＡ２、ＭＢ１、ＭＢ２が同時にオンする期間が生じる。従来技術のように、ＭＯＳトランジスタＭＡ１、ＭＡ２のみがオンし又はＭＯＳトランジスタＭＢ１、ＭＢ２のみがオンする状態は避けられる。よって、従来技術に比べて出力信号Ｙ１、Ｙ２上のオーバーシュートおよびアンダーシュート等はある程度抑えられ、出力信号の波形の乱れを改善できる。
【００５３】
実施の形態２．
図７は、図３のドライバ回路１２の代わりに適用される別のドライバ回路４０の回路構成を示している。ドライバ回路４０は、図４と同一の論理回路２１、２２（但し、入力信号ＸはノードＮ５に与えられる）、その入力にＮＡＮＤ論理ゲート３１の出力する信号を受け、その出力から制御信号Ａ１を出力するトランスファゲート４１、その入力にＮＯＲ論理ゲート３３の出力する信号を受け、その出力から制御信号Ａ２を出力するトランスファゲート４２、その入力にＮＡＮＤ論理ゲート３１の出力する信号を受け、その出力から制御信号Ｂ１を出力するＣＭＯＳインバータ４３、及び、その入力にＮＯＲ論理ゲート３３の出力する信号を受け、その出力から制御信号Ｂ２を出力するＣＭＯＳインバータ４４を備える。
【００５４】
ＣＭＯＳインバータ４３、４４は、図４のインバータ１６と同一の構成であり、トランスファゲート４１、４２は、図４のトランスファゲート１５と同一の構成である。
【００５５】
ドライバ回路４０は、図４のものと同様に、入力信号ＸのＨレベルからＬレベルへの変化に応答し、制御信号Ａ１は第１の時刻でＬレベルからＨレベルに変化し、制御信号Ａ２は、第１の時刻より遅い第２の時刻でＬレベルからＨレベルに変化し、制御信号Ｂ２は第１の時刻と同時刻の第３の時刻でＨレベルからＬレベルに変化し、制御信号Ｂ１は、第２の時刻と同時刻で第３の時刻より遅い第４の時刻でＨレベルからＬレベルに変化する。そして、第１の時刻と第２の時刻との間の期間と、第３の時刻と第４の時刻との間の期間とは時間的に重複する。
【００５６】
また、入力信号ＸのＬレベルからＨレベルへの変化に応答し、制御信号Ａ２刻第５の時刻でＨレベルからＬレベルに変化し、制御信号Ａ１は、第５の時刻より遅い第６の時刻でＨレベルからＬレベルに変化し、制御信号Ｂ１は、第５の時刻と同時刻の第７の時刻でＬレベルからＨレベルに変化し、制御信号Ｂ２は、第６の時刻と同時刻で第７の時刻より遅い第８の時刻でＬレベルからＨレベルに変化する。そして、第５の時刻と第６の時刻との間の期間と、第７の時刻と第８の時刻との間の期間とは時間的に重複する。
【００５７】
また設計の都合上、入力がトランスファゲート４１、４２、インバータ４３、４４のそれぞれ出力に接続され、各ゲート、インバータの出力する信号をバッファリングするバッファ回路を接続し、このバッファ回路の出力をそれぞれ制御信号Ａ１、Ａ２、Ｂ１、Ｂ２としてもよい。
【００５８】
ドライバ回路４０は、実施の形態１と同様、入力信号Ｘの論理レベルが変化しても出力信号Ｙ１、Ｙ２はオーバーシュートおよびアンダーシュートを引き起こさない。またドライバ回路４０は、ドライバ回路１２に比べて少ないトランジスタ数で構成される。ＮＡＮＤ論理ゲート、ＮＯＲ論理ゲートの各々は、通常それぞれ２個ずつのｎＭＯＳトランジスタおよびｐＭＯＳトランジスタで構成されるから、ドライバ回路４０は、ドライバ回路１２よりｐＭＯＳトランジスタ、ｎＭＯＳトランジスタがそれぞれ１２個ずつの、合計２４個だけ少ないトランジスタで構成される。
【００５９】
【発明の効果】
この発明では、第１のノードに接続されたドレイン端子を有する第１導電型の第１のＭＯＳトランジスタ、第１のノードに接続されたドレイン端子を有する、第１の導電型とは異なる第２の導電型の第２のＭＯＳトランジスタ、第２のノードに接続されたドレイン端子と、第１のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第１導電型の第３のＭＯＳトランジスタ、および、第２のノードに接続されたドレイン端子と、第２のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する第２導電型の第４のＭＯＳトランジスタを備えた半導体集積回路において、第１ないし第４のＭＯＳトランジスタのゲート端子に与える制御信号が、入力信号の論理レベル変化に伴い第１ないし第４のＭＯＳトランジスタをすべてオン又はすべてオフする期間を生じさせるので、第１および第２のノードでオーバーシュートおよびアンダーシュート等の発生を抑え、もって第１および第２のノードから出力される信号の波形の乱れを抑えることができる。
【図面の簡単な説明】
【図１】 従来技術による差動出力回路を示す回路構成図である。
【図２】 図１の回路の動作を説明するための信号波形図である。
【図３】 この発明の実施の形態１による半導体集積回路（差動出力回路）を示す回路構成図である。
【図４】 図３におけるドライバ回路１２を示す回路構成図である。
【図５】 ドライバ回路１２の動作を説明するための信号波形図である。
【図６】 図１の差動出力回路の動作を説明するための信号波形図である。
【図７】 この発明の実施の形態２によるドライバ回路４０を示す回路構成図である。
【符号の説明】
ＭＡ１、ＭＢ１…ｎＭＯＳトランジスタ、ＭＡ２、ＭＢ２…ｐＭＯＳトランジスタ、Ａ１、Ａ２、Ｂ１、Ｂ２…制御信号、Ｒ…抵抗、Ｍ５、Ｍ６…定電流源、１２、４０…ドライバ回路、３１、３５…ＮＡＮＤ論理ゲート、３３、３７…ＮＯＲ論理ゲート、３０、３２、３４、３６…遅延回路。
Claims (6)
- 第１のノードに接続されたドレイン端子を有する第１導電型の第１のＭＯＳトランジスタ、
前記第１のノードに接続されたドレイン端子を有する、前記第１の導電型とは異なる第２の導電型の第２のＭＯＳトランジスタ、
第２のノードに接続されたドレイン端子と、前記第１のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する前記第１導電型の第３のＭＯＳトランジスタ、
前記第２のノードに接続されたドレイン端子と、前記第２のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する前記第２導電型の第４のＭＯＳトランジスタ、および、
共通の入力信号に応答して論理レベルが変化する第１ないし第４の制御信号を生成し、それぞれ前記第１ないし第４のＭＯＳトランジスタのゲート端子に与えるドライバ回路を備え、
前記第１の制御信号は、前記入力信号のハイレベルからローレベルへの第１のレベル変化に応答して、第１の時刻にローレベルからハイレベルに変化し始め、前記入力信号のローレベルからハイレベルへの第２のレベル変化に応答して、第２の時刻にハイレベルからローレベルに変化し始め、
前記第２の制御信号は、前記入力信号の前記第１のレベル変化に応答して前記第１の時刻より遅い第３の時刻にローレベルからハイレベルに変化し始め、前記入力信号の前記第２のレベル変化に応答して前記第２の時刻より早い第４の時刻にハイレベルからローレベルに変化し始め、
前記第３の制御信号は、前記入力信号の前記第１のレベル変化に応答して第５の時刻にハイレベルからローレベルに変化し始め、前記入力信号の前記第２のレベル変化に応答して第６の時刻にローレベルからハイレベルに変化し始め、
前記第４の制御信号は、前記入力信号の前記第１のレベル変化に応答して前記第５の時刻より早い第７の時刻にハイレベルからローレベルに変化し始め、前記入力信号の前記第２のレベル変化に応答して前記第６の時刻より遅い第８の時刻にローレベルからハイレベルに変化し始め、
前記第１および第２の時刻の間の期間の少なくとも一部と、前記第５および第６の時刻の間の期間の少なくとも一部とが重複し、前記第３および第４の時刻の間の期間の少なくとも一部と、前記第７および第８の時刻の間の期間の少なくとも一部とが重複する、半導体集積回路。 - 前記第１、第２、第３及び第４の時刻は、それぞれ前記第７、第８、第５および第６の時刻とほぼ一致している、請求項１記載の半導体集積回路。
- 前記第１および第２のＭＯＳトランジスタは、ｎチャネル型ＭＯＳトランジスタであり、前記第３および第４のＭＯＳトランジスタは、ｐチャネル型ＭＯＳトランジスタである、請求項１又は請求項２記載の半導体集積回路。
- 第１のノードに接続されたドレイン端子を有する第１導電型の第１のＭＯＳトランジスタ、
前記第１のノードに接続されたドレイン端子を有する、前記第１の導電型とは異なる第２の導電型の第２のＭＯＳトランジスタ、
第２のノードに接続されたドレイン端子と、前記第１のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する前記第１導電型の第３のＭＯＳトランジスタ、
前記第２のノードに接続されたドレイン端子と、前記第２のＭＯＳトランジスタのソース端子に接続されたソース端子とを有する前記第２導電型の第４のＭＯＳトランジスタ、および、
各々が、入力信号のハイレベルからローレベルへの第１のレベル変化に応答して、ローレベルからハイレベルへ変化し、前記入力信号のローレベルからハイレベルへの第２のレベル変化に応答して、ハイレベルからローレベルへ変化する第１および第２の制御信号と、
各々が、前記入力信号の前記第１のレベル変化に応答してハイレベルからローレベルへ変化し、前記入力信号の前記第２のレベル変化に応答してローレベルからハイレベルへ変化する第３および第４の制御信号とを生成し、
前記第１ないし第４の制御信号をそれぞれ前記第１ないし第４のＭＯＳトランジスタのゲート端子に与えるドライバ回路を備え、
前記ドライバ回路は、
その入力が前記入力信号の電圧変化に応じて電圧が変化するノードに接続され、その入力の電圧の変化を遅延させて出力する第１の遅延回路と、第１の入力が前記第１の遅延回路の入力に接続され、第２の入力が前記第１の遅延回路の出力に接続され、ＮＡＮＤ論理を出力するＮＡＮＤ論理ゲートとからなる第１の論理回路、及び、
その入力が前記入力信号の電圧変化に応じて電圧が変化するノードに接続され、その入力の電圧の変化を遅延させて出力する第２の遅延回路と、第１の入力が前記第２の遅延回路の入力に接続され、第２の入力が前記第２の遅延回路の出力に接続され、ＮＯＲ論理を出力するＮＯＲ論理ゲートとからなる第２の論理回路、を各々少なくとも１個備え、
前記少なくとも１個の第１の論理回路から出力されるＮＡＮＤ論理および前記少なくとも１個の第２の論理回路から出力されるＮＯＲ論理に基づき、前記第１ないし第４の制御信号を生成する、半導体集積回路。 - 前記ドライバ回路は、さらに、
前記入力信号を受けてその反転信号を出力するインバータ回路、および、
前記入力信号を受けて出力するトランスファゲートを有し、
前記第１の論理回路および第２の論理回路を２個ずつ備え、さらに、
前記インバータ回路の出力は、前記２個の第１の論理回路の一方の第１の遅延回路の入力と、前記２個の第２の論理の一方の第２の遅延回路とに接続され、
前記トランスファゲートの出力は、前記２個の第１の論理回路の他方の第１の遅延回路の入力と、前記２個の第２の論理の他方の第２の遅延回路とに接続される、請求項４記載の半導体集積回路。 - 前記第１のノードと第２のノードとの間に抵抗素子が接続される、請求項１ないし請求項５のいずれか一項記載の半導体集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196425A JP4627928B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体集積回路 |
| TW091100814A TW513858B (en) | 2001-06-28 | 2002-01-18 | Semiconductor integrated circuit |
| US10/051,054 US6617881B2 (en) | 2001-06-28 | 2002-01-22 | Semiconductor integrated circuit |
| CNB021206228A CN1232039C (zh) | 2001-06-28 | 2002-05-27 | 半导体集成电路 |
| KR10-2002-0029464A KR100454796B1 (ko) | 2001-06-28 | 2002-05-28 | 반도체 집적 회로 |
| DE10223760A DE10223760B4 (de) | 2001-06-28 | 2002-05-28 | Integrierte Halbleiterschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196425A JP4627928B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017994A JP2003017994A (ja) | 2003-01-17 |
| JP4627928B2 true JP4627928B2 (ja) | 2011-02-09 |
Family
ID=19034241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196425A Expired - Fee Related JP4627928B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6617881B2 (ja) |
| JP (1) | JP4627928B2 (ja) |
| KR (1) | KR100454796B1 (ja) |
| CN (1) | CN1232039C (ja) |
| DE (1) | DE10223760B4 (ja) |
| TW (1) | TW513858B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102380B2 (en) * | 2004-07-07 | 2006-09-05 | Kao Richard F C | High speed integrated circuit |
| CN101567684B (zh) * | 2004-07-27 | 2011-11-23 | 松下电器产业株式会社 | 半导体集成电路 |
| US7034574B1 (en) * | 2004-08-17 | 2006-04-25 | Ami Semiconductor, Inc. | Low-voltage differential signal (LVDS) transmitter with high signal integrity |
| JP4509737B2 (ja) * | 2004-10-28 | 2010-07-21 | 株式会社東芝 | 差動信号生成回路および差動信号送信回路 |
| US7368950B2 (en) * | 2005-11-16 | 2008-05-06 | Montage Technology Group Limited | High speed transceiver with low power consumption |
| JP2007158677A (ja) * | 2005-12-05 | 2007-06-21 | Ricoh Co Ltd | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 |
| JP2007158513A (ja) * | 2005-12-01 | 2007-06-21 | Ricoh Co Ltd | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 |
| JP4795805B2 (ja) * | 2006-02-06 | 2011-10-19 | 株式会社リコー | 差動信号制御回路 |
| KR100810328B1 (ko) * | 2006-09-21 | 2008-03-04 | 삼성전자주식회사 | 전류 구동형 광원 구동 회로 |
| US7956645B2 (en) * | 2008-03-17 | 2011-06-07 | Broadcom Corporation | Low power high-speed output driver |
| JP2011228762A (ja) * | 2010-04-15 | 2011-11-10 | Panasonic Corp | 差動出力回路 |
| US9300299B1 (en) * | 2014-09-16 | 2016-03-29 | Realtek Semiconductor Corp. | High-speed inverter and method thereof |
| US11816412B2 (en) * | 2021-04-16 | 2023-11-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Logic cell structures and related methods |
| US20230058343A1 (en) * | 2021-08-19 | 2023-02-23 | Nxp Usa, Inc. | Nmos low swing voltage mode tx driver |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202916A (ja) * | 1988-02-09 | 1989-08-15 | Nec Corp | パルス幅調整回路 |
| JPH09214314A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | ドライバ回路装置 |
| JP2000031810A (ja) * | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | ドライバ回路 |
| JP2000174605A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 差動トライステート発生方法及び差動トライステート回路 |
| JP2002314397A (ja) * | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 差動信号出力回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62231521A (ja) | 1986-03-31 | 1987-10-12 | Nec Corp | 半導体集積回路 |
| JPS6362413A (ja) | 1986-09-02 | 1988-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH02254816A (ja) * | 1989-03-28 | 1990-10-15 | Nec Ic Microcomput Syst Ltd | 貫通電流防止型出力回路 |
| JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
| US5471498A (en) * | 1993-04-15 | 1995-11-28 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
| US6025742A (en) * | 1997-12-31 | 2000-02-15 | International Business Machines Corporation | Low voltage differential swing driver circuit |
| US6111433A (en) * | 1998-06-03 | 2000-08-29 | Exar Corporation | Differential output driver with monotonic output transitions |
-
2001
- 2001-06-28 JP JP2001196425A patent/JP4627928B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-18 TW TW091100814A patent/TW513858B/zh not_active IP Right Cessation
- 2002-01-22 US US10/051,054 patent/US6617881B2/en not_active Expired - Lifetime
- 2002-05-27 CN CNB021206228A patent/CN1232039C/zh not_active Expired - Fee Related
- 2002-05-28 DE DE10223760A patent/DE10223760B4/de not_active Expired - Fee Related
- 2002-05-28 KR KR10-2002-0029464A patent/KR100454796B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202916A (ja) * | 1988-02-09 | 1989-08-15 | Nec Corp | パルス幅調整回路 |
| JPH09214314A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | ドライバ回路装置 |
| JP2000031810A (ja) * | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | ドライバ回路 |
| JP2000174605A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 差動トライステート発生方法及び差動トライステート回路 |
| JP2002314397A (ja) * | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 差動信号出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW513858B (en) | 2002-12-11 |
| KR100454796B1 (ko) | 2004-11-03 |
| CN1232039C (zh) | 2005-12-14 |
| US20030001619A1 (en) | 2003-01-02 |
| DE10223760B4 (de) | 2009-04-09 |
| CN1393995A (zh) | 2003-01-29 |
| KR20030002305A (ko) | 2003-01-08 |
| JP2003017994A (ja) | 2003-01-17 |
| US6617881B2 (en) | 2003-09-09 |
| DE10223760A1 (de) | 2003-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| US5926050A (en) | Separate set/reset paths for time critical signals | |
| JP4627928B2 (ja) | 半導体集積回路 | |
| US20050270066A1 (en) | Level shifter and buffer circuit | |
| US7973560B2 (en) | Level shifter | |
| US6853228B2 (en) | Flip-flop circuit | |
| JP3248103B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| US4963774A (en) | Intermediate potential setting circuit | |
| US7180326B2 (en) | Noise elimination circuit | |
| JP2021129255A (ja) | パルス信号送信回路 | |
| US20020041194A1 (en) | Semiconductor integrated circuit having output buffer | |
| US11271549B2 (en) | Semiconductor device for controlling voltage at an input node of a circuit during a low power mode | |
| JPH09180452A (ja) | メモリのアドレス遷移検出回路 | |
| US6429687B1 (en) | Semiconductor integrated circuit device | |
| US6825694B2 (en) | Flip-flop circuit for use in electronic devices | |
| US11791820B2 (en) | Output circuit, transmission circuit, and semiconductor integrated circuit | |
| JP2000059204A (ja) | ダイナミック型論理回路および半導体集積回路装置 | |
| US7199616B2 (en) | Method and apparatus to generate break before make signals for high speed TTL driver | |
| JP3195257B2 (ja) | 半導体集積回路 | |
| JPH10200384A (ja) | 遅延回路 | |
| JPH05152905A (ja) | 半導体装置 | |
| JP2644634B2 (ja) | 出力バッファ回路 | |
| JPH06177728A (ja) | 出力バッファ回路 | |
| US20020003243A1 (en) | Semiconductor integrated circuit and layout design method thereof | |
| JPH0344109A (ja) | 出力バッファ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060228 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |