JPH09214314A - ドライバ回路装置 - Google Patents
ドライバ回路装置Info
- Publication number
- JPH09214314A JPH09214314A JP8015949A JP1594996A JPH09214314A JP H09214314 A JPH09214314 A JP H09214314A JP 8015949 A JP8015949 A JP 8015949A JP 1594996 A JP1594996 A JP 1594996A JP H09214314 A JPH09214314 A JP H09214314A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bias
- current
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0294—Provision for current-mode coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 ＬＶＤＳインターフェースに用いられる定電
流駆動型ドライバにおいて、パッケージのピンに付加し
ている寄生容量を充分に高速に充放電し、高速伝送動作
を確保し、レシーバが充分に受信できるようなＡＣ的な
差動振幅を実現する。 【解決手段】 出力端子１３、１３Ｂにつながる一対の
伝送路に流れる信号電流の向きを切り替えることにより
信号を伝送するトランジスタ５２、５３、５６、５７で
構成される送信回路と、この送信回路の電流値を制御す
るための定電流源を構成するトランジスタ５４、７５と
を備え、トランジスタ５４、７５に直列に接続されるト
ランジスタ７６、７７のゲートに接続される制御信号入
力端子２４、２５からの制御信号により、アイドル時に
は、定電流源を、トランジスタ５４、７５のいずれか一
方にすることにより、出力端子１３、１３Ｂに流れる信
号電流を制限して、電力消費を抑制し、一方、高速信号
伝送時には、定電流源を、トランジスタ５４、７５の両
方とすることにより、出力端子１３、１３Ｂに流れる信
号電流を増やして、高速信号に対応させる。
流駆動型ドライバにおいて、パッケージのピンに付加し
ている寄生容量を充分に高速に充放電し、高速伝送動作
を確保し、レシーバが充分に受信できるようなＡＣ的な
差動振幅を実現する。 【解決手段】 出力端子１３、１３Ｂにつながる一対の
伝送路に流れる信号電流の向きを切り替えることにより
信号を伝送するトランジスタ５２、５３、５６、５７で
構成される送信回路と、この送信回路の電流値を制御す
るための定電流源を構成するトランジスタ５４、７５と
を備え、トランジスタ５４、７５に直列に接続されるト
ランジスタ７６、７７のゲートに接続される制御信号入
力端子２４、２５からの制御信号により、アイドル時に
は、定電流源を、トランジスタ５４、７５のいずれか一
方にすることにより、出力端子１３、１３Ｂに流れる信
号電流を制限して、電力消費を抑制し、一方、高速信号
伝送時には、定電流源を、トランジスタ５４、７５の両
方とすることにより、出力端子１３、１３Ｂに流れる信
号電流を増やして、高速信号に対応させる。
Description
【０００１】
【発明の属する技術分野】本発明はドライバ回路装置に
係り、特に、高速小振幅インターフェースに用いられる
ドライバ回路において、高速信号の伝送を実現するため
の回路構成に関する。
係り、特に、高速小振幅インターフェースに用いられる
ドライバ回路において、高速信号の伝送を実現するため
の回路構成に関する。
【０００２】
【従来の技術】近年、小振幅信号の高速伝送用のインタ
ーフェースとしてＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅ Ｄ
ｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｓ）が注目され
ている。このＬＶＤＳは、ＩＥＥＥの標準化小委員会の
１つであるＰ１５９６．３において標準化作業が進めら
れている差動小振幅インターフェースの規格である。こ
の規格は、文献「ＩＥＥＥ Ｄｒａｆｔ Ｓｔａｎｄａ
ｒｄ ｆｏｒ Ｌｏｗ−Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒ
ｅｎｔｉａｌ Ｓｉｇｎａｌｓ （ＬＶＤＳ）ｆｏｒ
Ｓｃａｌａｂｌｅ Ｃｏｈｅｒｅｎｔ Ｉｎｔｅｒｆａ
ｃｅ （ＳＣＩ） Ｄｒａｆｔ １．２０」（Ｊｕｌｙ
１３， １９９５）に詳述されるところのものであ
る。
ーフェースとしてＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅ Ｄ
ｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｓ）が注目され
ている。このＬＶＤＳは、ＩＥＥＥの標準化小委員会の
１つであるＰ１５９６．３において標準化作業が進めら
れている差動小振幅インターフェースの規格である。こ
の規格は、文献「ＩＥＥＥ Ｄｒａｆｔ Ｓｔａｎｄａ
ｒｄ ｆｏｒ Ｌｏｗ−Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒ
ｅｎｔｉａｌ Ｓｉｇｎａｌｓ （ＬＶＤＳ）ｆｏｒ
Ｓｃａｌａｂｌｅ Ｃｏｈｅｒｅｎｔ Ｉｎｔｅｒｆａ
ｃｅ （ＳＣＩ） Ｄｒａｆｔ １．２０」（Ｊｕｌｙ
１３， １９９５）に詳述されるところのものであ
る。
【０００３】図５は、このＬＶＤＳインターフェースを
説明するための概念図である。
説明するための概念図である。
【０００４】図において示すように、ドライバブロック
３とレシーバブロック４の間は、往路伝送線８と復路伝
送線９により結ばれている。往路伝送線８と復路伝送線
９は電気的特性が等しい、いわゆる平衡伝送路を形成し
ており、この２本の伝送路により１つの信号の伝送を行
うことが大きな特徴となっている。
３とレシーバブロック４の間は、往路伝送線８と復路伝
送線９により結ばれている。往路伝送線８と復路伝送線
９は電気的特性が等しい、いわゆる平衡伝送路を形成し
ており、この２本の伝送路により１つの信号の伝送を行
うことが大きな特徴となっている。
【０００５】ドライバブロック３は、ドライバチップ１
を有し、入力端子１０から信号入力を行うようになって
いる。ドライバチップ１には高電位駆動抵抗５を介して
高電位電源１４が接続され、低電位駆動抵抗６を介して
低電位電源１５が接続されている。高電位駆動抵抗５の
抵抗値ＲOHは５０Ω、低電位駆動抵抗６の抵抗値ＰOLも
５０Ωである。
を有し、入力端子１０から信号入力を行うようになって
いる。ドライバチップ１には高電位駆動抵抗５を介して
高電位電源１４が接続され、低電位駆動抵抗６を介して
低電位電源１５が接続されている。高電位駆動抵抗５の
抵抗値ＲOHは５０Ω、低電位駆動抵抗６の抵抗値ＰOLも
５０Ωである。
【０００６】レシーバブロック４は、差動増幅回路を構
成するレシーバチップ２を有し、出力端子１２から信号
出力を行うようになっている。レシーバチップ２は高電
位電源２９および低電位電源３０から電力の供給を受け
る。なお、レシーバチップ２の終端抵抗７の抵抗値ＲT
は１００Ωである。
成するレシーバチップ２を有し、出力端子１２から信号
出力を行うようになっている。レシーバチップ２は高電
位電源２９および低電位電源３０から電力の供給を受け
る。なお、レシーバチップ２の終端抵抗７の抵抗値ＲT
は１００Ωである。
【０００７】また、往路伝送線８および復路伝送線９の
インピーダンスＺｏはいずれも５０Ωである。
インピーダンスＺｏはいずれも５０Ωである。
【０００８】以上述べたような構成において、ドライバ
チップ１は入力端子１０からの入力信号に基づいて、往
路伝送線８、復路伝送線９の間に電位差を生ずるような
差動信号を生成する。これに対して、レシーバチップ２
は往路伝送線８、復路伝送線９の間に生成された差動信
号をＣＭＯＳレベルに変換し、これを出力端子１２から
出力する。
チップ１は入力端子１０からの入力信号に基づいて、往
路伝送線８、復路伝送線９の間に電位差を生ずるような
差動信号を生成する。これに対して、レシーバチップ２
は往路伝送線８、復路伝送線９の間に生成された差動信
号をＣＭＯＳレベルに変換し、これを出力端子１２から
出力する。
【０００９】ＬＶＤＳの原理は、ドライバチップ１側で
発生した信号電流Ｉｓを、往路伝送線８と復路伝送線９
の平衡伝送線と、レシーバチップ２側の終端抵抗７で形
成されるループに流すことにより、終端抵抗７の部分に
信号電圧を発生させて信号を伝送するものである。信号
の“１”、“０”は、信号電流Ｉｓの流れる向きを切り
替えることにより識別させる。
発生した信号電流Ｉｓを、往路伝送線８と復路伝送線９
の平衡伝送線と、レシーバチップ２側の終端抵抗７で形
成されるループに流すことにより、終端抵抗７の部分に
信号電圧を発生させて信号を伝送するものである。信号
の“１”、“０”は、信号電流Ｉｓの流れる向きを切り
替えることにより識別させる。
【００１０】以上のような構成によれば、ドライバチッ
プ１に流れる電流はほぼ一定であり、往路伝送線８およ
び復路伝送線９を流れる信号電流Ｉｓは、大きさは同じ
で、向きが逆であるため、平衡伝送線全体の電流は
“０”になるため、電流変動はほとんどない。
プ１に流れる電流はほぼ一定であり、往路伝送線８およ
び復路伝送線９を流れる信号電流Ｉｓは、大きさは同じ
で、向きが逆であるため、平衡伝送線全体の電流は
“０”になるため、電流変動はほとんどない。
【００１１】一方、レシーバチップ２も、電流切り替え
型のコンパレータを用いるならば、伝送系全体での電流
の変動はほとんど無いと考えてよい。
型のコンパレータを用いるならば、伝送系全体での電流
の変動はほとんど無いと考えてよい。
【００１２】以上のような特性は、伝送系の電流変動に
よって生ずるノイズが小さいことを意味しており、隣接
するポート間の伝送線どうしの干渉やＬＳＩ間の同時ス
イッチング干渉が小さいため、２００ＭＨｚ以上といっ
た高速信号の伝送に適している。
よって生ずるノイズが小さいことを意味しており、隣接
するポート間の伝送線どうしの干渉やＬＳＩ間の同時ス
イッチング干渉が小さいため、２００ＭＨｚ以上といっ
た高速信号の伝送に適している。
【００１３】ちなみに、ＬＶＤＳにおいては、信号電流
Ｉｓは３ｍＡ程度であり、終端抵抗７の両端の電圧、つ
まり信号振幅は３００ｍＶ程度とされている。る。
Ｉｓは３ｍＡ程度であり、終端抵抗７の両端の電圧、つ
まり信号振幅は３００ｍＶ程度とされている。る。
【００１４】さて、図５の構成において、ドライバブロ
ック３は図６のような回路により実現できる。
ック３は図６のような回路により実現できる。
【００１５】図６において示すように、入力端子１０か
らの入力信号は、インバータ１６を介して入力される。
インバータ１６の出力は、トランジスタ５０、５１によ
るバッファ回路を経て、インバータ１９で反転されて、
トランジスタ５２および５７のゲートに入力される。イ
ンバータ１６の出力は、併せて、インバータ１７、１８
を通じて、非反転のままトランジスタ５３および５６の
ゲートに入力される。なお、トランジスタ５０、５１に
よるバッファ回路は、併行して信号が伝送されるインバ
ータ１７の時間遅れ分を補償するためのものである。
らの入力信号は、インバータ１６を介して入力される。
インバータ１６の出力は、トランジスタ５０、５１によ
るバッファ回路を経て、インバータ１９で反転されて、
トランジスタ５２および５７のゲートに入力される。イ
ンバータ１６の出力は、併せて、インバータ１７、１８
を通じて、非反転のままトランジスタ５３および５６の
ゲートに入力される。なお、トランジスタ５０、５１に
よるバッファ回路は、併行して信号が伝送されるインバ
ータ１７の時間遅れ分を補償するためのものである。
【００１６】トランジスタ５２、５６のドレインはトラ
ンジスタ５４のドレインに接続される。トランジスタ５
４はそのソースを高電位電源１４に接続され、そのゲー
トをバイアス入力端子２１に接続される。
ンジスタ５４のドレインに接続される。トランジスタ５
４はそのソースを高電位電源１４に接続され、そのゲー
トをバイアス入力端子２１に接続される。
【００１７】一方、トランジスタ５３、５７のソースは
トランジスタ５５のドレインに接続される。トランジス
タ５５はそのゲートを、そのドレインに接続され、ソー
スを低電位電源１５に接続される。
トランジスタ５５のドレインに接続される。トランジス
タ５５はそのゲートを、そのドレインに接続され、ソー
スを低電位電源１５に接続される。
【００１８】トランジスタ５２のソースと、トランジス
タ５３のドレインは共通接続され、出力端子１３に接続
される。出力端子１３は、図５の往路伝送線８に接続さ
れることになる。
タ５３のドレインは共通接続され、出力端子１３に接続
される。出力端子１３は、図５の往路伝送線８に接続さ
れることになる。
【００１９】一方、トランジスタ５６のソースと、トラ
ンジスタ５７のドレインは共通接続され、出力端子１３
Ｂに接続される。出力端子１３Ｂは、図５の復路伝送線
９に接続されることになる。
ンジスタ５７のドレインは共通接続され、出力端子１３
Ｂに接続される。出力端子１３Ｂは、図５の復路伝送線
９に接続されることになる。
【００２０】以上の構成において、バイアス入力端子２
１にバイアスを与えられているトランジスタ５４が、図
５における高電位駆動抵抗５の役割を果たし、トランジ
スタ５５が、図５におけるトランジスタ６９の役割を果
たすことになる。
１にバイアスを与えられているトランジスタ５４が、図
５における高電位駆動抵抗５の役割を果たし、トランジ
スタ５５が、図５におけるトランジスタ６９の役割を果
たすことになる。
【００２１】また、図５の構成において、レシーバブロ
ック４は図７のような回路により実現できる。
ック４は図７のような回路により実現できる。
【００２２】図７に示すように、往路伝送線８に接続さ
れる入力端子１１はトランジスタ６６のゲートに接続さ
れる。一方、復路伝送線９に接続される入力端子１１Ｂ
はトランジスタ６０のゲートに接続される。トランジス
タ６０、６７のソースは、トランジスタ６１ののドレイ
ンに接続される。トランジスタ６１のゲートは、バイア
ス入力端子２２に接続され、ソースは高電位電源２９に
接続される。
れる入力端子１１はトランジスタ６６のゲートに接続さ
れる。一方、復路伝送線９に接続される入力端子１１Ｂ
はトランジスタ６０のゲートに接続される。トランジス
タ６０、６７のソースは、トランジスタ６１ののドレイ
ンに接続される。トランジスタ６１のゲートは、バイア
ス入力端子２２に接続され、ソースは高電位電源２９に
接続される。
【００２３】トランジスタ６０のドレインはトランジス
タ６２のソースとゲート、トランジスタ６３のゲート、
トランジスタ６４のドレイン、およびトランジスタ５９
のゲートに接続される。
タ６２のソースとゲート、トランジスタ６３のゲート、
トランジスタ６４のドレイン、およびトランジスタ５９
のゲートに接続される。
【００２４】トランジスタ６６のドレインはトランジス
タ６５のソースとゲート、トランジスタ６４のゲート、
トランジスタ６３のドレイン、およびトランジスタ６８
のゲートに接続される。
タ６５のソースとゲート、トランジスタ６４のゲート、
トランジスタ６３のドレイン、およびトランジスタ６８
のゲートに接続される。
【００２５】トランジスタ６２、６３、６４、６５、５
９、６８のソースは、低電位電源３０に接続される。
９、６８のソースは、低電位電源３０に接続される。
【００２６】トランジスタ５９のドレインは、トランジ
スタ５８のドレインおよびソースと、トランジスタ６７
のゲートに接続される。一方、トランジスタ５８のソー
スは高電位電源２９に接続される。
スタ５８のドレインおよびソースと、トランジスタ６７
のゲートに接続される。一方、トランジスタ５８のソー
スは高電位電源２９に接続される。
【００２７】また、トランジスタ６７のソースは高電位
電源２９に接続され、トランジスタ６７のドレインは、
トランジスタ６８のドレインに接続される。なお、トラ
ンジスタ６７、６８のドレインは、出力端子１２に接続
される。
電源２９に接続され、トランジスタ６７のドレインは、
トランジスタ６８のドレインに接続される。なお、トラ
ンジスタ６７、６８のドレインは、出力端子１２に接続
される。
【００２８】また、図６、図７に示したドライバブロッ
ク３およびレシーバブロック４では、それぞれの電流を
規定するために、電流バイアス回路が用いられている
が、その回路構成の一例を図８に示す。
ク３およびレシーバブロック４では、それぞれの電流を
規定するために、電流バイアス回路が用いられている
が、その回路構成の一例を図８に示す。
【００２９】さて、図８において、バイアス出力端子３
１は、トランジスタ７３のゲート、ドレインと、トラン
ジスタ７４のドレインから導出される。トランジスタ７
３のソースは高電位電源に接続され、トランジスタ７４
のソースは低電位電源に接続される。
１は、トランジスタ７３のゲート、ドレインと、トラン
ジスタ７４のドレインから導出される。トランジスタ７
３のソースは高電位電源に接続され、トランジスタ７４
のソースは低電位電源に接続される。
【００３０】トランジスタ７４のゲートは、トランジス
タ７１のドレインおよび、トランジスタ７２のドレイン
とゲートに接続される。トランジスタ７１のソースは高
電位電源に接続され、トランジスタ７２のソースは低電
位電源に接続される。
タ７１のドレインおよび、トランジスタ７２のドレイン
とゲートに接続される。トランジスタ７１のソースは高
電位電源に接続され、トランジスタ７２のソースは低電
位電源に接続される。
【００３１】トランジスタ７１のゲートは、トランジス
タ６９のゲートとドレインに接続され、トランジスタ７
２のゲートはトランジスタ７０のゲートに接続される。
トランジスタ６９のソースは高電位電源に接続され、ト
ランジスタ７０のソースは、抵抗２６を通じて、低電位
電源に接続される。
タ６９のゲートとドレインに接続され、トランジスタ７
２のゲートはトランジスタ７０のゲートに接続される。
トランジスタ６９のソースは高電位電源に接続され、ト
ランジスタ７０のソースは、抵抗２６を通じて、低電位
電源に接続される。
【００３２】なお、図８の電流バイアス回路のバイアス
出力端子３１からの出力信号は、図６のバイアス入力端
子２１へのバイアス入力、図７のバイアス入力端子２２
へのバイアス入力として用いられる。
出力端子３１からの出力信号は、図６のバイアス入力端
子２１へのバイアス入力、図７のバイアス入力端子２２
へのバイアス入力として用いられる。
【００３３】
【発明が解決しようとする課題】さて、以上のような構
成においては、４００ＭＨｚ以上といった高速な信号を
伝送する場合、一般的に使用されるパッケージのピンに
付加している１０ｐＦ前後の寄生容量ですら問題になっ
てくる。つまり、このような寄生容量を駆動するには、
３〜４ｍＡ程度の信号電流のみでは不十分であり、信号
の周波数が高いと、高電位および低電位の電源電圧レベ
ルまで十分な振幅を得られない。このため、信号レベル
が、ＬＶＤＳで規定されている３００ｍＶ程度の振幅に
フルスィングしないうちに次のサイクルに推移してしま
う。
成においては、４００ＭＨｚ以上といった高速な信号を
伝送する場合、一般的に使用されるパッケージのピンに
付加している１０ｐＦ前後の寄生容量ですら問題になっ
てくる。つまり、このような寄生容量を駆動するには、
３〜４ｍＡ程度の信号電流のみでは不十分であり、信号
の周波数が高いと、高電位および低電位の電源電圧レベ
ルまで十分な振幅を得られない。このため、信号レベル
が、ＬＶＤＳで規定されている３００ｍＶ程度の振幅に
フルスィングしないうちに次のサイクルに推移してしま
う。
【００３４】つまり、レシーバ側では、信号を受信する
差動振幅は、直流的に予測される値よりも小さくなるた
め、感度を上げるための特別な回路構成が必要になって
くる。その結果、回路を構成するためのチップ面積が増
大したり、電流消費の増大が避けられない。
差動振幅は、直流的に予測される値よりも小さくなるた
め、感度を上げるための特別な回路構成が必要になって
くる。その結果、回路を構成するためのチップ面積が増
大したり、電流消費の増大が避けられない。
【００３５】ＬＶＤＳが想定しているようなバックプレ
ーン伝送環境や、ゲーブル伝送環境においては、差動振
幅が２００ｍＶ以下になってしまうような場合、外部か
らのノイズに耐えられなくなってしまう可能性が高い。
ーン伝送環境や、ゲーブル伝送環境においては、差動振
幅が２００ｍＶ以下になってしまうような場合、外部か
らのノイズに耐えられなくなってしまう可能性が高い。
【００３６】つまり、４００ＭＨｚ以上の高速信号の伝
送のためには、パッケージの寄生容量を充分高速に充放
電し、高速動作を実現し、交流的な差動振幅を確保する
ための対策が必要とされている。
送のためには、パッケージの寄生容量を充分高速に充放
電し、高速動作を実現し、交流的な差動振幅を確保する
ための対策が必要とされている。
【００３７】本発明は、上記のような従来技術の問題点
を解消し、ＬＶＤＳインターフェースに用いられる定電
流駆動型ドライバにおいて、パッケージのピンに付加し
ている寄生容量を充分に高速に充放電し、高速伝送動作
を確保し、レシーバが充分に受信できるようなＡＣ的な
差動振幅を実現できるドライバ回路装置を提供すること
を目的とする。
を解消し、ＬＶＤＳインターフェースに用いられる定電
流駆動型ドライバにおいて、パッケージのピンに付加し
ている寄生容量を充分に高速に充放電し、高速伝送動作
を確保し、レシーバが充分に受信できるようなＡＣ的な
差動振幅を実現できるドライバ回路装置を提供すること
を目的とする。
【００３８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のドライバ回路装置は、一対の伝送路に流れ
る信号電流の向きを切り替えることにより信号を伝送す
る送信回路と、前記送信回路の電流値を制御するための
定電流源と、前記定電流源の電流駆動力を、定電流源の
並列数を変えるように制御する、制御手段と、を備える
ことを特徴とするドライバ回路装置を提供するものであ
る。
に、本発明のドライバ回路装置は、一対の伝送路に流れ
る信号電流の向きを切り替えることにより信号を伝送す
る送信回路と、前記送信回路の電流値を制御するための
定電流源と、前記定電流源の電流駆動力を、定電流源の
並列数を変えるように制御する、制御手段と、を備える
ことを特徴とするドライバ回路装置を提供するものであ
る。
【００３９】さらに、本発明のドライバ回路装置は、一
対の伝送路に流れる信号電流の向きを切り替えることに
より信号を伝送する送信回路と、前記送信回路の電流値
を制御するための定電流源と、前記定電流源の電流駆動
力を、定電流源に与えるバイアスを変えることによって
制御する、制御手段と、を備えることを特徴とするドラ
イバ回路装置を提供するものである。
対の伝送路に流れる信号電流の向きを切り替えることに
より信号を伝送する送信回路と、前記送信回路の電流値
を制御するための定電流源と、前記定電流源の電流駆動
力を、定電流源に与えるバイアスを変えることによって
制御する、制御手段と、を備えることを特徴とするドラ
イバ回路装置を提供するものである。
【００４０】
【発明の実施の形態】本発明の実施の形態を説明するに
先立ち、本発明を原理的な観点から説明する。
先立ち、本発明を原理的な観点から説明する。
【００４１】本発明のドライバ回路装置では、ＬＶＤＳ
インターフェースに用いられる定電流駆動型ドライバに
おいて、パッケージのピンに付加している寄生容量を充
分に高速に充放電するために、ドライバの信号電流を増
加させ、直流的な信号レベルを、差動振幅を予め規格を
外れた大きなものにしておき、高速動作を開始する際に
は、ＡＣ的に規格に合致した信号レベルの差動振幅を保
証するように回路を構成する。一方、長サイクルにわた
って信号の変化がない場合に備えて、信号電流を作って
いる電流源またはバイアス回路に切り替え手段を設けて
おき、電流量の増大を抑制する。
インターフェースに用いられる定電流駆動型ドライバに
おいて、パッケージのピンに付加している寄生容量を充
分に高速に充放電するために、ドライバの信号電流を増
加させ、直流的な信号レベルを、差動振幅を予め規格を
外れた大きなものにしておき、高速動作を開始する際に
は、ＡＣ的に規格に合致した信号レベルの差動振幅を保
証するように回路を構成する。一方、長サイクルにわた
って信号の変化がない場合に備えて、信号電流を作って
いる電流源またはバイアス回路に切り替え手段を設けて
おき、電流量の増大を抑制する。
【００４２】つまり、図４の説明図に示すように、高速
化のために信号電流を３ｍＡの２倍の６ｍＡとして供給
するようにしておく。その結果、ドライバのＤＣロウレ
ベルであるＶＯＬレベルはＮＭＯＳトランジスタによる
負荷素子なので、電流の増加によりそれ程大きなレベル
の変動はないが、ドライバのＤＣハイレベルであるＶＯ
ＨレベルおよびドライバのＤＣ差動振幅であるＶＯＤ
は、約２倍の６００ｍＡ程度に増大する。
化のために信号電流を３ｍＡの２倍の６ｍＡとして供給
するようにしておく。その結果、ドライバのＤＣロウレ
ベルであるＶＯＬレベルはＮＭＯＳトランジスタによる
負荷素子なので、電流の増加によりそれ程大きなレベル
の変動はないが、ドライバのＤＣハイレベルであるＶＯ
ＨレベルおよびドライバのＤＣ差動振幅であるＶＯＤ
は、約２倍の６００ｍＡ程度に増大する。
【００４３】さて、図４の状態遷移を見ると、ＤＣレベ
ルからＡＣレベルに移る時には、若干の遅延ＤＥＬが発
生する。しかし、この状態遷移時の初期のクロック信号
を用いないようにすることにより、弊害を無くすことが
できる。
ルからＡＣレベルに移る時には、若干の遅延ＤＥＬが発
生する。しかし、この状態遷移時の初期のクロック信号
を用いないようにすることにより、弊害を無くすことが
できる。
【００４４】また、信号停滞時間の大小により遷移時間
が異なる場合がある。これは、特にＮＲＺ（Ｎｏｎ−Ｒ
ｅｔｕｒｎ−Ｚｅｒｏ）のデータを伝送する場合に問題
となるが、このような形式のデータの場合、データの最
大周波数は、クロック周波数の半分であるため、問題と
ならない。
が異なる場合がある。これは、特にＮＲＺ（Ｎｏｎ−Ｒ
ｅｔｕｒｎ−Ｚｅｒｏ）のデータを伝送する場合に問題
となるが、このような形式のデータの場合、データの最
大周波数は、クロック周波数の半分であるため、問題と
ならない。
【００４５】さて、図４に示すような波形では、ＡＣ的
な差動最大振幅は、ＤＣ的に定義される振幅の約半分で
あり、波形としては台形ではなく正弦波もしくは三角波
に近いものとなる。しかしながら、レシーバに用いられ
るコンパレータがそれ程まで感度を上げる必要なしに受
信することができるため、高速化においては有効であ
る。
な差動最大振幅は、ＤＣ的に定義される振幅の約半分で
あり、波形としては台形ではなく正弦波もしくは三角波
に近いものとなる。しかしながら、レシーバに用いられ
るコンパレータがそれ程まで感度を上げる必要なしに受
信することができるため、高速化においては有効であ
る。
【００４６】さて、ドライバ側では、３ｍＡの電流を６
ｍＡに増大させる訳であるから、当然消費電力の増大と
いう問題が発生する。つまり、クロック信号が送信され
ていないアイドル状態では、ドライバの直流電流６ｍＡ
が無駄に流れていることになる。つまり、アイドル状態
では、信号を保持するために必要な最低限度の電流が流
れていればよく、高速クロック伝送時に必要な電流の半
分程度の電流でよい。この場合、全電流をカットすると
いう方法も考えられるが、復帰の遅れのことや、レシー
バ側に差動電位を与えておかないと動作不安定になるこ
と、などを考えると得策ではない。
ｍＡに増大させる訳であるから、当然消費電力の増大と
いう問題が発生する。つまり、クロック信号が送信され
ていないアイドル状態では、ドライバの直流電流６ｍＡ
が無駄に流れていることになる。つまり、アイドル状態
では、信号を保持するために必要な最低限度の電流が流
れていればよく、高速クロック伝送時に必要な電流の半
分程度の電流でよい。この場合、全電流をカットすると
いう方法も考えられるが、復帰の遅れのことや、レシー
バ側に差動電位を与えておかないと動作不安定になるこ
と、などを考えると得策ではない。
【００４７】したがって、本発明においては、信号電流
の切り替え手段により、クロック伝送期間には高速駆動
力を保つために信号電流を増大させ、アイドル状態では
電流値を低減させるようにした。
の切り替え手段により、クロック伝送期間には高速駆動
力を保つために信号電流を増大させ、アイドル状態では
電流値を低減させるようにした。
【００４８】以下、図面を参照しながら本発明の実施の
形態を説明する。
形態を説明する。
【００４９】図１は、本発明の実施例１のドライバ回路
装置の回路図であり、特にドライバ回路の構成を例示す
るものである。
装置の回路図であり、特にドライバ回路の構成を例示す
るものである。
【００５０】図１の基本的な構成は、図６に示す構成と
同様であるが、異なるのは、バイアス入力端子２１から
のバイアスをゲート入力とするトランジスタ５４に直列
に、制御信号入力端子２４からの制御信号をゲート入力
とするトランジスタ７６を接続した点と、トランジスタ
５４に並列にバイアス入力端子２３からのバイアスをゲ
ート入力とするトランジスタ７５を配置し、さらにこの
トランジスタ７５に直列に、制御信号入力端子２５から
の制御信号をゲート入力とするトランジスタ７７を接続
した点である。その他の構成は、図６と同様であるた
め、説明は省略する。
同様であるが、異なるのは、バイアス入力端子２１から
のバイアスをゲート入力とするトランジスタ５４に直列
に、制御信号入力端子２４からの制御信号をゲート入力
とするトランジスタ７６を接続した点と、トランジスタ
５４に並列にバイアス入力端子２３からのバイアスをゲ
ート入力とするトランジスタ７５を配置し、さらにこの
トランジスタ７５に直列に、制御信号入力端子２５から
の制御信号をゲート入力とするトランジスタ７７を接続
した点である。その他の構成は、図６と同様であるた
め、説明は省略する。
【００５１】以上述べたような構成において、図８（あ
るいは後述の図３）に示すような電流バイアス源からの
バイアスをバイアス入力端子２１、２３に入力してお
き、トランジスタ５４、７５により電流値を制限できる
ようにしておく。
るいは後述の図３）に示すような電流バイアス源からの
バイアスをバイアス入力端子２１、２３に入力してお
き、トランジスタ５４、７５により電流値を制限できる
ようにしておく。
【００５２】一方、トランジスタ７６、７７のゲートに
接続される制御信号入力端子２４、２５には、入力端子
１０への信号の変動検出に基づく切り替え信号を与える
ようにしておく。つまり、信号の変動がない場合は、ア
イドル状態と判断して、トランジスタ７６または７７の
いずれかをＯＮさせるべく、制御信号入力端子２４、２
５に信号を与え、信号の変動がある場合は、高速クロッ
ク伝送状態と判断して、トランジスタ７６および７７の
両方をＯＮさせるべく、制御信号入力端子２４、２５に
信号を与える。
接続される制御信号入力端子２４、２５には、入力端子
１０への信号の変動検出に基づく切り替え信号を与える
ようにしておく。つまり、信号の変動がない場合は、ア
イドル状態と判断して、トランジスタ７６または７７の
いずれかをＯＮさせるべく、制御信号入力端子２４、２
５に信号を与え、信号の変動がある場合は、高速クロッ
ク伝送状態と判断して、トランジスタ７６および７７の
両方をＯＮさせるべく、制御信号入力端子２４、２５に
信号を与える。
【００５３】つまり、信号の変動の少ないアイドル状態
の場合、先にも述べたように、大きな駆動電流は必要な
く、むしろ電力消費の低減のためには、少なければ少な
いほどよい。この場合、制御信号入力端子２４、２５に
より、トランジスタ７６、７７のいずれか一方だけをＯ
Ｎさせる。その結果、出力端子１３、１３Ｂに流れる信
号電流は、例えば、３ｍＡに制限され、アイドル状態で
の電力消費を低減させることが可能になる。
の場合、先にも述べたように、大きな駆動電流は必要な
く、むしろ電力消費の低減のためには、少なければ少な
いほどよい。この場合、制御信号入力端子２４、２５に
より、トランジスタ７６、７７のいずれか一方だけをＯ
Ｎさせる。その結果、出力端子１３、１３Ｂに流れる信
号電流は、例えば、３ｍＡに制限され、アイドル状態で
の電力消費を低減させることが可能になる。
【００５４】一方、信号の変動が高速で行われる高速信
号伝送状態の場合、先にも述べたように、寄生容量を駆
動してなお充分な信号の振幅を得るためには、それなり
の駆動電流が必要となってくる。この場合、制御信号入
力端子２４、２５により、トランジスタ７６、７７の両
方をＯＮさせる。その結果、出力端子１３、１３Ｂに流
れる信号電流は、例えば、アイドル時の２倍の、６ｍＡ
に制御されることになる。その結果、高速での確実な信
号の伝送が可能になる。
号伝送状態の場合、先にも述べたように、寄生容量を駆
動してなお充分な信号の振幅を得るためには、それなり
の駆動電流が必要となってくる。この場合、制御信号入
力端子２４、２５により、トランジスタ７６、７７の両
方をＯＮさせる。その結果、出力端子１３、１３Ｂに流
れる信号電流は、例えば、アイドル時の２倍の、６ｍＡ
に制御されることになる。その結果、高速での確実な信
号の伝送が可能になる。
【００５５】なお、このようなドライバ回路の構成は、
入力端子１０および出力端子１３、１３Ｂに対応して１
対１で適用できるために、複数のポートを有するインタ
ーフェースの場合、各ポート毎に制御可能である。
入力端子１０および出力端子１３、１３Ｂに対応して１
対１で適用できるために、複数のポートを有するインタ
ーフェースの場合、各ポート毎に制御可能である。
【００５６】図２は、本発明の実施例２のドライバ回路
装置の回路図であり、特にバイアス回路の構成を例示す
るものである。
装置の回路図であり、特にバイアス回路の構成を例示す
るものである。
【００５７】図２の基本的な構成は、図８に示す構成と
同様であるが、異なるのは、抵抗２６と低電位電源の間
にトランジスタ７８を直列に接続し、このトランジスタ
７８のゲートに制御信号入力端子２０から制御信号を与
えるようにした点と、抵抗２６に並列に抵抗２７を配置
し、更にこの抵抗２７と低電位電源の間にトランジスタ
７９を直列に接続し、このトランジスタ７９のゲートに
制御信号入力端子２８から制御信号を与えるようにした
点である。
同様であるが、異なるのは、抵抗２６と低電位電源の間
にトランジスタ７８を直列に接続し、このトランジスタ
７８のゲートに制御信号入力端子２０から制御信号を与
えるようにした点と、抵抗２６に並列に抵抗２７を配置
し、更にこの抵抗２７と低電位電源の間にトランジスタ
７９を直列に接続し、このトランジスタ７９のゲートに
制御信号入力端子２８から制御信号を与えるようにした
点である。
【００５８】以上述べたような構成において、このドラ
イバ回路装置に用いられる電流バイアス源からのバイア
スは、図６（あるいは図１）に示すような構成のドライ
バ回路に供給される。
イバ回路装置に用いられる電流バイアス源からのバイア
スは、図６（あるいは図１）に示すような構成のドライ
バ回路に供給される。
【００５９】一方、トランジスタ７８、７９のゲートに
接続される制御信号入力端子２０、２８には、図６の入
力端子１０への信号の変動検出に基づく切り替え信号を
与えるようにしておく。つまり、信号の変動がない場合
は、アイドル状態と判断して、トランジスタ７８または
７９のいずれかをＯＮさせるべく、制御信号入力端子２
０、２８に信号を与え、信号の変動がある場合は、高速
クロック伝送状態と判断して、トランジスタ７８および
７９の両方をＯＮさせるべく、制御信号入力端子２０、
２８に信号を与える。その結果、バイアス出力端子３１
から出力される電流バイアス値は、図６の構成における
トランジスタ５４の電流駆動力を変化させることができ
る。
接続される制御信号入力端子２０、２８には、図６の入
力端子１０への信号の変動検出に基づく切り替え信号を
与えるようにしておく。つまり、信号の変動がない場合
は、アイドル状態と判断して、トランジスタ７８または
７９のいずれかをＯＮさせるべく、制御信号入力端子２
０、２８に信号を与え、信号の変動がある場合は、高速
クロック伝送状態と判断して、トランジスタ７８および
７９の両方をＯＮさせるべく、制御信号入力端子２０、
２８に信号を与える。その結果、バイアス出力端子３１
から出力される電流バイアス値は、図６の構成における
トランジスタ５４の電流駆動力を変化させることができ
る。
【００６０】つまり、信号の変動の少ないアイドル状態
の場合、先にも述べたように、大きな駆動電流は必要な
く、むしろ電力消費の低減のためには、少なければ少な
いほどよい。この場合、制御信号入力端子２０、２８に
より、トランジスタ７８、７９のいずれか一方だけをＯ
Ｎさせる。その結果、バイアス出力端子３１から、図６
のバイアス入力端子２１に与えられるバイアス値は、ト
ランジスタ５４に流れる電流値を小さく制限することに
なる。結果として、図６のドライバ回路の出力端子１
３、１３Ｂに流れる信号電流は、例えば、３ｍＡに制限
され、アイドル状態での電力消費を低減させることが可
能になる。
の場合、先にも述べたように、大きな駆動電流は必要な
く、むしろ電力消費の低減のためには、少なければ少な
いほどよい。この場合、制御信号入力端子２０、２８に
より、トランジスタ７８、７９のいずれか一方だけをＯ
Ｎさせる。その結果、バイアス出力端子３１から、図６
のバイアス入力端子２１に与えられるバイアス値は、ト
ランジスタ５４に流れる電流値を小さく制限することに
なる。結果として、図６のドライバ回路の出力端子１
３、１３Ｂに流れる信号電流は、例えば、３ｍＡに制限
され、アイドル状態での電力消費を低減させることが可
能になる。
【００６１】一方、信号の変動が高速で行われる高速信
号伝送状態の場合、先にも述べたように、寄生容量を駆
動してなお充分な信号の振幅を得るためには、それなり
の駆動電流が必要となってくる。この場合、制御信号入
力端子２０、２８により、トランジスタ７８、７９の両
方をＯＮさせる。その結果、バイアス出力端子３１か
ら、図６のバイアス入力端子２１に与えられるバイアス
値は、トランジスタ５４に流れる電流値を大きく制御す
ることになる。結果として、図６のドライバ回路の出力
端子１３、１３Ｂに流れる信号電流は、例えば、アイド
ル時の２倍の、６ｍＡに制御されることになる。その結
果、高速での確実な信号の伝送が可能になる。
号伝送状態の場合、先にも述べたように、寄生容量を駆
動してなお充分な信号の振幅を得るためには、それなり
の駆動電流が必要となってくる。この場合、制御信号入
力端子２０、２８により、トランジスタ７８、７９の両
方をＯＮさせる。その結果、バイアス出力端子３１か
ら、図６のバイアス入力端子２１に与えられるバイアス
値は、トランジスタ５４に流れる電流値を大きく制御す
ることになる。結果として、図６のドライバ回路の出力
端子１３、１３Ｂに流れる信号電流は、例えば、アイド
ル時の２倍の、６ｍＡに制御されることになる。その結
果、高速での確実な信号の伝送が可能になる。
【００６２】なお、このようなバイアス回路により電流
制御されるドライバ回路装置では、複数のポートを有す
るインターフェースの場合、全てのポートに対して、共
通のバイアス回路により電流の制御が可能である。
制御されるドライバ回路装置では、複数のポートを有す
るインターフェースの場合、全てのポートに対して、共
通のバイアス回路により電流の制御が可能である。
【００６３】図３は、本発明の実施例３のドライバ回路
装置の回路図であり、特にバイアス回路の構成を例示す
るものである。
装置の回路図であり、特にバイアス回路の構成を例示す
るものである。
【００６４】図３の基本的な構成は、図８に示す構成と
同様であるが、異なるのは、トランジスタ７４と低電位
電源の間にトランジスタ８０を直列に接続し、このトラ
ンジスタ８０のゲートに制御信号入力端子３２から制御
信号を与えるようにした点と、トランジスタ７４と並列
にトランジスタ８１を配置し、更にこのトランジスタ８
１と低電位電源の間にトランジスタ８２を直列に接続、
このトランジスタ８２のゲートに制御信号入力端子３３
から制御信号を与えるようにした点である。なお、図３
において、トランジスタ８１、７４のそれぞれには、ト
ランジスタ７２と同じ値の電流が流れる（ただし、これ
は、トランジスタ８１，７４，７２が同じ電流駆動能力
の場合である。駆動能力が異なるときには、その能力に
応じた比率で流れることになる。）。従って、トランジ
スタ７４のみのときに比べ、トランジスタ７４，８１に
共に電流が流れるときには、ノード３１は２倍の電流駆
動力を有することになる。
同様であるが、異なるのは、トランジスタ７４と低電位
電源の間にトランジスタ８０を直列に接続し、このトラ
ンジスタ８０のゲートに制御信号入力端子３２から制御
信号を与えるようにした点と、トランジスタ７４と並列
にトランジスタ８１を配置し、更にこのトランジスタ８
１と低電位電源の間にトランジスタ８２を直列に接続、
このトランジスタ８２のゲートに制御信号入力端子３３
から制御信号を与えるようにした点である。なお、図３
において、トランジスタ８１、７４のそれぞれには、ト
ランジスタ７２と同じ値の電流が流れる（ただし、これ
は、トランジスタ８１，７４，７２が同じ電流駆動能力
の場合である。駆動能力が異なるときには、その能力に
応じた比率で流れることになる。）。従って、トランジ
スタ７４のみのときに比べ、トランジスタ７４，８１に
共に電流が流れるときには、ノード３１は２倍の電流駆
動力を有することになる。
【００６５】以上述べたような構成において、このドラ
イバ回路装置に用いられる電流バイアス源からのバイア
スは、図６（あるいは図１）に示すような構成のドライ
バ回路に供給される。
イバ回路装置に用いられる電流バイアス源からのバイア
スは、図６（あるいは図１）に示すような構成のドライ
バ回路に供給される。
【００６６】一方、トランジスタ８０、８２のゲートに
接続される制御信号入力端子３２、３３には、図６の入
力端子１０への信号の変動検出に基づく切り替え信号を
与えるようにしておく。つまり、信号の変動がない場合
は、アイドル状態と判断して、トランジスタ８０または
８２のいずれかをＯＮさせるべく、制御信号入力端子３
２、３３に信号を与え、信号の変動がある場合は、高速
クロック伝送状態と判断して、トランジスタ８０および
８２の両方をＯＮさせるべく、制御信号入力端子３２、
３３に信号を与える。その結果、バイアス出力端子３１
から出力される電流バイアス値は、図６の構成における
トランジスタ５４の電流駆動力を変化させることができ
る。
接続される制御信号入力端子３２、３３には、図６の入
力端子１０への信号の変動検出に基づく切り替え信号を
与えるようにしておく。つまり、信号の変動がない場合
は、アイドル状態と判断して、トランジスタ８０または
８２のいずれかをＯＮさせるべく、制御信号入力端子３
２、３３に信号を与え、信号の変動がある場合は、高速
クロック伝送状態と判断して、トランジスタ８０および
８２の両方をＯＮさせるべく、制御信号入力端子３２、
３３に信号を与える。その結果、バイアス出力端子３１
から出力される電流バイアス値は、図６の構成における
トランジスタ５４の電流駆動力を変化させることができ
る。
【００６７】本実施例の構成では、バイアス出力端子３
１から図６のバイアス入力端子２１を通じてトランジス
タ５４のゲートにバイアス電流を伝えるＮＭＯＳトラン
ジスタの駆動力を、トランジスタ７４、８１の駆動個数
により変化させ、トランジスタ５４の電流を切り替えよ
うとするものである。
１から図６のバイアス入力端子２１を通じてトランジス
タ５４のゲートにバイアス電流を伝えるＮＭＯＳトラン
ジスタの駆動力を、トランジスタ７４、８１の駆動個数
により変化させ、トランジスタ５４の電流を切り替えよ
うとするものである。
【００６８】さて、以上のような構成において、図６の
入力端子１０から入力される信号の変動の少ないアイド
ル状態の場合、先にも述べたように、大きな駆動電流は
必要なく、むしろ電力消費の低減のためには、少なけれ
ば少ないほどよい。この場合、制御信号入力端子３２、
３３により、トランジスタ８０、８２のいずれか一方だ
けをＯＮさせる。その結果、バイアス出力端子３１か
ら、図６のバイアス入力端子２１に与えられるバイアス
値は、トランジスタ７４、８１のいずれか一方によるも
のとなり、結果としてトランジスタ５４に流れる電流値
を小さく制限することになる。したがって、図６のドラ
イバ回路の出力端子１３、１３Ｂに流れる信号電流は、
例えば、３ｍＡに制限され、アイドル状態での電力消費
を低減させることが可能になる。
入力端子１０から入力される信号の変動の少ないアイド
ル状態の場合、先にも述べたように、大きな駆動電流は
必要なく、むしろ電力消費の低減のためには、少なけれ
ば少ないほどよい。この場合、制御信号入力端子３２、
３３により、トランジスタ８０、８２のいずれか一方だ
けをＯＮさせる。その結果、バイアス出力端子３１か
ら、図６のバイアス入力端子２１に与えられるバイアス
値は、トランジスタ７４、８１のいずれか一方によるも
のとなり、結果としてトランジスタ５４に流れる電流値
を小さく制限することになる。したがって、図６のドラ
イバ回路の出力端子１３、１３Ｂに流れる信号電流は、
例えば、３ｍＡに制限され、アイドル状態での電力消費
を低減させることが可能になる。
【００６９】一方、信号の変動が高速で行われる高速信
号伝送状態の場合、先にも述べたように、寄生容量を駆
動してなお充分な信号の振幅を得るためには、それなり
の駆動電流が必要となってくる。この場合、制御信号入
力端子３２、３３により、トランジスタ８０、８２の両
方をＯＮさせる。その結果、バイアス出力端子３１か
ら、図６のバイアス入力端子２１に与えられるバイアス
値は、トランジスタ７４、８１の両方によるものとな
り、結果としてトランジスタ５４に流れる電流値が大き
くなるように制御することになる。したがって、図６の
ドライバ回路の出力端子１３、１３Ｂに流れる信号電流
は、例えば、アイドル時の２倍の、６ｍＡに制御される
ことになる。その結果、高速での確実な信号の伝送が可
能になる。
号伝送状態の場合、先にも述べたように、寄生容量を駆
動してなお充分な信号の振幅を得るためには、それなり
の駆動電流が必要となってくる。この場合、制御信号入
力端子３２、３３により、トランジスタ８０、８２の両
方をＯＮさせる。その結果、バイアス出力端子３１か
ら、図６のバイアス入力端子２１に与えられるバイアス
値は、トランジスタ７４、８１の両方によるものとな
り、結果としてトランジスタ５４に流れる電流値が大き
くなるように制御することになる。したがって、図６の
ドライバ回路の出力端子１３、１３Ｂに流れる信号電流
は、例えば、アイドル時の２倍の、６ｍＡに制御される
ことになる。その結果、高速での確実な信号の伝送が可
能になる。
【００７０】なお、このようなバイアス回路により電流
制御されるドライバ回路装置では、複数のポートを有す
るインターフェースの場合、全てのポートに対して、共
通のバイアス回路により電流の制御が可能である。
制御されるドライバ回路装置では、複数のポートを有す
るインターフェースの場合、全てのポートに対して、共
通のバイアス回路により電流の制御が可能である。
【００７１】なお、図１〜図３において、並列的に設け
た回路の数を２としているが、これを図９〜図１１に示
すようにｎまで拡張することができる。以上に述べたと
ころからわかるように、本発明は、図６の従来の回路に
代えて図１又は図９の回路を用いることができるもので
ある。また、図７の従来の回路に代えて図２又は図１０
の回路を用い、用いた回路を図６又は図１の回路に接続
することができる。さらに、図８の従来の回路に代え図
３又は図１１の回路を用い、用いた回路を図６又は図１
の回路に接続することができる。
た回路の数を２としているが、これを図９〜図１１に示
すようにｎまで拡張することができる。以上に述べたと
ころからわかるように、本発明は、図６の従来の回路に
代えて図１又は図９の回路を用いることができるもので
ある。また、図７の従来の回路に代えて図２又は図１０
の回路を用い、用いた回路を図６又は図１の回路に接続
することができる。さらに、図８の従来の回路に代え図
３又は図１１の回路を用い、用いた回路を図６又は図１
の回路に接続することができる。
【００７２】
【発明の効果】以上述べたように、本発明のドライバ回
路装置は、定電流駆動型のＬＶＤＳドライバにおいて、
ＬＶＤＳ規格で定められた３００ｍＶ程度の差動信号を
作るに足りる信号電流よりも大きな信号電流により駆動
力を高めてＡＣ的な差動信号振幅を確保すると共にクロ
ック伝送を行わないアイドル状態では信号電流をＤＣ的
にＬＶＤＳレベルとなるように制限するように構成した
ので、パッケージのピンの寄生容量を高速に充放電し
て、４００ＭＨｚ程度以上の高速信号の伝送を可能にす
ると共に、レシーバとして用いられるコンパレータの感
度を著しく上げる必要を無くし、更に、ドライバ側の消
費電力を必要に応じて制限することで消費電力を低減で
きるという効果がある。
路装置は、定電流駆動型のＬＶＤＳドライバにおいて、
ＬＶＤＳ規格で定められた３００ｍＶ程度の差動信号を
作るに足りる信号電流よりも大きな信号電流により駆動
力を高めてＡＣ的な差動信号振幅を確保すると共にクロ
ック伝送を行わないアイドル状態では信号電流をＤＣ的
にＬＶＤＳレベルとなるように制限するように構成した
ので、パッケージのピンの寄生容量を高速に充放電し
て、４００ＭＨｚ程度以上の高速信号の伝送を可能にす
ると共に、レシーバとして用いられるコンパレータの感
度を著しく上げる必要を無くし、更に、ドライバ側の消
費電力を必要に応じて制限することで消費電力を低減で
きるという効果がある。
【図１】本発明の実施例１のドライバ回路装置のドライ
バ回路の回路図である。
バ回路の回路図である。
【図２】本発明の実施例２のドライバ回路装置のバイア
ス回路の回路図である。
ス回路の回路図である。
【図３】本発明の実施例３のドライバ回路装置のバイア
ス回路の回路図である。
ス回路の回路図である。
【図４】本発明の実施例を説明するための信号の遷移状
態の説明図である。
態の説明図である。
【図５】ＬＶＤＳインターフェースを説明するための概
念図である。
念図である。
【図６】従来のドライバ回路装置のドライバ回路の回路
図である。
図である。
【図７】従来のドライバ回路装置のレシーバ回路の回路
図である。
図である。
【図８】従来のドライバ回路装置のバイアス回路の回路
図である。
図である。
【図９】図１の回路の変形例である。
【図１０】図２の回路の変形例である。
【図１１】図３の回路の変形例である。
１ ドライバチップ ２ レシーバチップ ３ ドライバブロック ４ レシーバブロッ ク ５ 高電位駆動抵抗 ６ 低電位駆動抵抗 ７ 終端抵抗 ８ 往路伝送線 ９ 復路伝送線 １０、１１、１１Ｂ 入力端子 １２、１３、１３Ｂ 出力端子 １４、２９ 高電位電源 １５ ３０ 低電位電源 １６、１７、１８、１９ インバータ ２０、２４、２５、２８、３２、３３ 制御信号入力端
子 ２１、２２、２３ バイアス入力端子 ２６、２７ 抵抗 ３１ バイアス出力端子 ５０〜８２ トランジスタ
子 ２１、２２、２３ バイアス入力端子 ２６、２７ 抵抗 ３１ バイアス出力端子 ５０〜８２ トランジスタ
Claims (8)
- 【請求項１】一対の伝送路に流れる信号電流の向きを切
り替えることにより信号を伝送する送信回路と、 前記送信回路の電流値を制御するための定電流源と、 前記定電流源の電流駆動力を、定電流源の並列数を変え
るように制御する、制御手段と、 を備えることを特徴とするドライバ回路装置。 - 【請求項２】一対の伝送路に流れる信号電流の向きを切
り替えることにより信号を伝送する送信回路と、 前記送信回路の電流値を制御するための定電流源と、 前記定電流源の電流駆動力を、定電流源に与えるバイア
スを変えることによって制御する、制御手段と、 を備えることを特徴とするドライバ回路装置。 - 【請求項３】前記制御手段が、前記定電流源にバイアス
を与えるバイアス回路のバイアス設定回路を切り替える
ことによって、このバイアスを変えて、この定電流源の
電流を切り替える、請求項２のドライバ回路装置。 - 【請求項４】前記制御手段が、前記定電流源にバイアス
を与えるバイアス回路の出力回路の電流駆動力を切り替
えることによって、このバイアスを変えて、この定電流
源の電流を切り替える、請求項２のドライバ回路装置。 - 【請求項５】定電流源により作られる信号電流の流れる
方向を切換えることによって信号を伝送する、ＤＣ的な
差動振幅が実使用する周波数におけるＡＣ的な差動振幅
よりも２倍以上大きい、ＬＶＤＳドライバーを用いたド
ライバ回路装置において、 前記ＬＶＤＳドライバーに複数の電流源トランジスタを
並列に設け、前記ＬＶＤＳドライバーの入力信号がアイ
ドル状態にあるか否かの動作状態を検知することによっ
て、上記各電流源トランジスタのオン、オフを制御し、
これにより前記信号電流の値を制御することを特徴とす
るドライバ回路装置。 - 【請求項６】定電流源により作られる信号電流の流れる
方向を切換えることによって信号を伝送する、ＤＣ的な
差動振幅が実使用する周波数におけるＡＣ的な差動振幅
よりも２倍以上大きい、ＬＶＤＳドライバーを用いたド
ライバ回路装置において、 前記ＬＶＤＳドライバーにおける定電流源トランジスタ
にバイアスを加えるバイアス回路を有し、このバイアス
回路は、前記ＬＶＤＳドライバーの入力信号がアイドル
状態あるか否かの動作状態を検知することによって出力
するバイアスを変化させ、これにより前記信号電流の値
を制御することを特徴とするドライバ回路装置。 - 【請求項７】前記バイアス回路は、高圧側及び低圧側電
源間に接続されたコントロールトランジスタと、このコ
ントロールトランジスタのコントロール端子に加えるコ
ントロール信号を出力するコントロール信号出力回路と
を有し、このコントロール回路において回路に接続され
る抵抗の数を、前記動作状態に応じて変えることによ
り、前記コントロール信号を変化させて前記バイアスを
変化させ、これにより前記信号電流の値を制御する、請
求項６記載のドライバ回路装置。 - 【請求項８】前記バイアス回路は、高圧側及び低圧側電
源間に並列に接続された複数のコントロールユニットを
有し、前記各コントロールユニットは直列に接続された
コントロールトランジスタとスイッチトランジスタとを
有し、前記動作状態に応じて前記各コントロールユニッ
ト中の前記スイッチトランジスタのオン、オフを決め、
これにより前記バイアス回路から出力される前記バイア
スを変化させて前記信号電流の値を制御する、請求項６
のドライバ回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01594996A JP3699764B2 (ja) | 1996-01-31 | 1996-01-31 | ドライバ回路装置及びインターフェース |
| US08/791,047 US5959472A (en) | 1996-01-31 | 1997-01-28 | Driver circuit device |
| DE69718221T DE69718221T2 (de) | 1996-01-31 | 1997-01-30 | Treiberschaltungsvorrichtung |
| EP97101502A EP0788059B1 (en) | 1996-01-31 | 1997-01-30 | Driver circuit device |
| KR1019970002928A KR100312625B1 (ko) | 1996-01-31 | 1997-01-31 | 드라이버 회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01594996A JP3699764B2 (ja) | 1996-01-31 | 1996-01-31 | ドライバ回路装置及びインターフェース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09214314A true JPH09214314A (ja) | 1997-08-15 |
| JP3699764B2 JP3699764B2 (ja) | 2005-09-28 |
Family
ID=11903017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01594996A Expired - Lifetime JP3699764B2 (ja) | 1996-01-31 | 1996-01-31 | ドライバ回路装置及びインターフェース |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5959472A (ja) |
| EP (1) | EP0788059B1 (ja) |
| JP (1) | JP3699764B2 (ja) |
| KR (1) | KR100312625B1 (ja) |
| DE (1) | DE69718221T2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313662B1 (en) | 1998-07-10 | 2001-11-06 | Fujitsu Limited | High speed low voltage differential signal driver having reduced pulse width distortion |
| US6337586B2 (en) | 2000-03-09 | 2002-01-08 | Nec Corporation | Differential transmission driver circuit |
| US6646482B2 (en) | 2000-06-05 | 2003-11-11 | Nec Electronics Corporation | Variable drive current driver circuit |
| JP2004357004A (ja) * | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | トランスミッタ回路、伝送回路及び駆動装置 |
| JP2005123773A (ja) * | 2003-10-15 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 小振幅差動インターフェース回路 |
| JP2006129028A (ja) * | 2004-10-28 | 2006-05-18 | Toshiba Corp | 差動信号生成回路および差動信号送信回路 |
| JP2007324799A (ja) * | 2006-05-31 | 2007-12-13 | Nec Electronics Corp | 出力回路および半導体集積回路装置 |
| JP2008042817A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Matsushita Display Technology Co Ltd | 差動信号送信回路および差動信号送受信回路 |
| JP4627928B2 (ja) * | 2001-06-28 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP2013026640A (ja) * | 2011-07-15 | 2013-02-04 | Fujitsu Semiconductor Ltd | 出力回路 |
| KR20170048665A (ko) * | 2015-10-26 | 2017-05-10 | 삼성전자주식회사 | 동작 오류를 감소시키는 레벨 변환 회로 |
| KR20210033476A (ko) | 2018-07-20 | 2021-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 수신 회로 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051990A (en) * | 1997-11-13 | 2000-04-18 | Quantum Corporation | Asymmetric current mode driver for differential transmission lines |
| US6005438A (en) * | 1997-12-10 | 1999-12-21 | National Semiconductor Corporation | Output high voltage clamped circuit for low voltage differential swing applications in the case of overload |
| DE19919140B4 (de) * | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
| JP3202196B2 (ja) * | 1998-08-25 | 2001-08-27 | 沖電気工業株式会社 | 出力回路と入力回路 |
| US6356141B1 (en) * | 1999-04-06 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Constant-current output circuit |
| EP1119914A1 (en) * | 1999-08-10 | 2001-08-01 | Koninklijke Philips Electronics N.V. | An integrated circuit provided with a fail-safe mode |
| JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
| US6366128B1 (en) | 2000-09-05 | 2002-04-02 | Xilinx, Inc. | Circuit for producing low-voltage differential signals |
| US6845131B1 (en) | 2000-10-03 | 2005-01-18 | Spectrum Signal Processing Inc. | Differential signaling power management |
| US6288581B1 (en) | 2001-01-05 | 2001-09-11 | Pericom Semiconductor Corp. | Low-voltage differential-signalling output buffer with pre-emphasis |
| US6760381B2 (en) | 2001-01-05 | 2004-07-06 | Centillium Communications Inc. | High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation |
| US6288577B1 (en) | 2001-03-02 | 2001-09-11 | Pericom Semiconductor Corp. | Active fail-safe detect circuit for differential receiver |
| TW480817B (en) * | 2001-03-15 | 2002-03-21 | Himax Opto Electronics Corp | Data transmitter |
| JP2002314397A (ja) * | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 差動信号出力回路 |
| US6617925B2 (en) | 2001-06-14 | 2003-09-09 | Nurlogic Design, Inc. | Method and apparatus for gain compensation and control in low voltage differential signaling applications |
| JP3939122B2 (ja) * | 2001-07-19 | 2007-07-04 | 富士通株式会社 | レシーバ回路 |
| US6552582B1 (en) * | 2001-09-27 | 2003-04-22 | Applied Micro Circuits Corporation | Source follower for low voltage differential signaling |
| KR100900545B1 (ko) * | 2002-02-21 | 2009-06-02 | 삼성전자주식회사 | 디지털 인터페이스 송수신 회로를 갖는 평판 디스플레이장치 |
| US7170949B2 (en) | 2002-03-14 | 2007-01-30 | Intel Corporation | Methods and apparatus for signaling on a differential link |
| US7200186B2 (en) * | 2002-03-14 | 2007-04-03 | Intel Corporation | Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link |
| DE10224742B4 (de) * | 2002-06-04 | 2004-07-08 | Infineon Technologies Ag | Datenverarbeitungsschaltung und Verfahren zum Übertragen von Daten |
| US7190719B2 (en) * | 2003-01-08 | 2007-03-13 | Sun Microsystems, Inc. | Impedance controlled transmitter with adaptive compensation for chip-to-chip communication |
| US20040153611A1 (en) * | 2003-02-04 | 2004-08-05 | Sujat Jamil | Methods and apparatus for detecting an address conflict |
| US7068077B1 (en) | 2003-04-17 | 2006-06-27 | Cypress Semiconductor Corporation | LVDS output driver having low supply voltage capability |
| US7287126B2 (en) * | 2003-07-30 | 2007-10-23 | Intel Corporation | Methods and apparatus for maintaining cache coherency |
| US7154307B2 (en) * | 2003-11-24 | 2006-12-26 | Fairchild Semiconductor Corporation | Current transfer logic |
| JP4421365B2 (ja) * | 2004-04-21 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | レベル変換回路 |
| US20060066393A1 (en) * | 2004-09-30 | 2006-03-30 | Bradley Kendall Davis | High-speed, low-power, low-skew, low-voltage differential receiver |
| US7119602B2 (en) * | 2004-09-30 | 2006-10-10 | Koninklijke Philips Electronics N.V. | Low-skew single-ended to differential converter |
| US20060066352A1 (en) * | 2004-09-30 | 2006-03-30 | Davis Bradley K | Low-voltage, low-skew differential transmitter |
| WO2008099523A1 (ja) * | 2007-02-14 | 2008-08-21 | Panasonic Corporation | Ａｃ結合インターフェイス回路 |
| US8400211B2 (en) * | 2010-10-15 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits with reduced voltage across gate dielectric and operating methods thereof |
| US8531205B1 (en) | 2012-01-31 | 2013-09-10 | Altera Corporation | Programmable output buffer |
| CN106294262B (zh) * | 2016-08-22 | 2019-09-13 | 上海集成电路研发中心有限公司 | 一种lvds驱动电路 |
| US10878750B2 (en) | 2017-03-17 | 2020-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY118023A (en) * | 1991-10-25 | 2004-08-30 | Texas Instruments Inc | High speed, low power high common mode range voltage mode differential driver circuit |
| TW299529B (ja) * | 1991-11-27 | 1997-03-01 | Philips Nv | |
| US5179358A (en) * | 1992-03-04 | 1993-01-12 | Motorola, Inc. | Circuit, counter and frequency synthesizer with adjustable bias current |
| US5471498A (en) * | 1993-04-15 | 1995-11-28 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
| US5418478A (en) * | 1993-07-30 | 1995-05-23 | Apple Computer, Inc. | CMOS differential twisted-pair driver |
| US5684429A (en) * | 1995-09-14 | 1997-11-04 | Ncr Corporation | CMOS gigabit serial link differential transmitter and receiver |
-
1996
- 1996-01-31 JP JP01594996A patent/JP3699764B2/ja not_active Expired - Lifetime
-
1997
- 1997-01-28 US US08/791,047 patent/US5959472A/en not_active Expired - Fee Related
- 1997-01-30 EP EP97101502A patent/EP0788059B1/en not_active Expired - Lifetime
- 1997-01-30 DE DE69718221T patent/DE69718221T2/de not_active Expired - Fee Related
- 1997-01-31 KR KR1019970002928A patent/KR100312625B1/ko not_active IP Right Cessation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313662B1 (en) | 1998-07-10 | 2001-11-06 | Fujitsu Limited | High speed low voltage differential signal driver having reduced pulse width distortion |
| US6337586B2 (en) | 2000-03-09 | 2002-01-08 | Nec Corporation | Differential transmission driver circuit |
| US7030665B2 (en) | 2000-06-05 | 2006-04-18 | Nec Electronics Corporation | Variable drive current driver circuit |
| US6646482B2 (en) | 2000-06-05 | 2003-11-11 | Nec Electronics Corporation | Variable drive current driver circuit |
| JP4627928B2 (ja) * | 2001-06-28 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP2004357004A (ja) * | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | トランスミッタ回路、伝送回路及び駆動装置 |
| US8421727B2 (en) | 2003-05-29 | 2013-04-16 | Renesas Electronics Corporation | Transmitter circuit, transmission circuit and driver unit |
| JP2005123773A (ja) * | 2003-10-15 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 小振幅差動インターフェース回路 |
| JP2006129028A (ja) * | 2004-10-28 | 2006-05-18 | Toshiba Corp | 差動信号生成回路および差動信号送信回路 |
| JP2007324799A (ja) * | 2006-05-31 | 2007-12-13 | Nec Electronics Corp | 出力回路および半導体集積回路装置 |
| JP2008042817A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Matsushita Display Technology Co Ltd | 差動信号送信回路および差動信号送受信回路 |
| JP2013026640A (ja) * | 2011-07-15 | 2013-02-04 | Fujitsu Semiconductor Ltd | 出力回路 |
| KR20170048665A (ko) * | 2015-10-26 | 2017-05-10 | 삼성전자주식회사 | 동작 오류를 감소시키는 레벨 변환 회로 |
| KR20210033476A (ko) | 2018-07-20 | 2021-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 수신 회로 |
| US11482155B2 (en) | 2018-07-20 | 2022-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Receiving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0788059A1 (en) | 1997-08-06 |
| DE69718221T2 (de) | 2003-09-04 |
| JP3699764B2 (ja) | 2005-09-28 |
| DE69718221D1 (de) | 2003-02-13 |
| KR100312625B1 (ko) | 2001-12-12 |
| EP0788059B1 (en) | 2003-01-08 |
| KR970059875A (ko) | 1997-08-12 |
| US5959472A (en) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| JP4578316B2 (ja) | 送信装置 | |
| US7038521B2 (en) | Voltage level shifting circuit with improved switching speed | |
| EP0475711B1 (en) | System for transferring data between IC chips | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| US5959492A (en) | High speed differential driver circuitry and methods for implementing the same | |
| US5920210A (en) | Inverter-controlled digital interface circuit with dual switching points for increased speed | |
| RU2369977C2 (ru) | Устройство сопряжения токового режима для высокоскоростной связи вне микросхем | |
| US20120293230A1 (en) | Ringing suppression circuit | |
| US5486782A (en) | Transmission line output driver | |
| JP2002094365A (ja) | 出力バッファ回路 | |
| US5598114A (en) | High speed reduced area multiplexer | |
| US5625303A (en) | Multiplexer having a plurality of internal data paths that operate at different speeds | |
| CN103582853A (zh) | 单端可配置多模式驱动器 | |
| JP2002368600A (ja) | プリエンファシス回路 | |
| KR20000008998A (ko) | 출력버퍼 및 그의 버퍼링 방법 | |
| JP4201202B2 (ja) | パス装置用低電圧変調回路 | |
| JP2004112453A (ja) | 信号伝送装置 | |
| WO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
| US6366126B1 (en) | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit | |
| US6275088B1 (en) | Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line | |
| US6943591B1 (en) | Apparatus and method for detecting a fault condition in a common-mode signal | |
| JP2601223B2 (ja) | 同時双方向入出力バッファ | |
| US20040119498A1 (en) | Converter from ECL to CMOS and network element for transmitting signals | |
| JPH07221624A (ja) | 入出力インタフェース回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |