JP2006129028A - 差動信号生成回路および差動信号送信回路 - Google Patents
差動信号生成回路および差動信号送信回路 Download PDFInfo
- Publication number
- JP2006129028A JP2006129028A JP2004314090A JP2004314090A JP2006129028A JP 2006129028 A JP2006129028 A JP 2006129028A JP 2004314090 A JP2004314090 A JP 2004314090A JP 2004314090 A JP2004314090 A JP 2004314090A JP 2006129028 A JP2006129028 A JP 2006129028A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- transistors
- differential
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】 差動信号生成回路は、第1および第2の共通接続ノードn1,n2の間に縦続接続される第1および第2のトランジスタQ1,Q2と、同じく第1および第2の共通接続ノードn1,n2の間に縦続接続される第3および第4のトランジスタQ3,Q4と、第1および第2のトランジスタQ1,Q2の接続経路に接続される第1の差動出力端子OUTBと、第3および第4のトランジスタQ3,Q4の接続経路に接続される第2の差動出力端子OUTと、第1の共通接続ノードn1に接続される電流源I1と、第2の共通接続ノードn2および接地端子の間に接続される抵抗素子R1とを備えている。
【選択図】 図1
Description
2 ゲート信号生成回路
11 第1ゲート信号生成部
12 第2ゲート信号生成部
Q1 第1のトランジスタ
Q2 第2のトランジスタ
Q3 第3のトランジスタ
Q4 第4のトランジスタ
Claims (5)
- 第1の共通接続ノードおよび第2の共通接続ノードの間に縦続接続される第1および第2のトランジスタと、
前記第1の共通接続ノードおよび第2の共通接続ノードの間に縦続接続される第3および第4のトランジスタと、
前記第1および第2のトランジスタの接続経路に接続される第1の差動出力端子と、
前記第3および第4のトランジスタの接続経路に接続される第2の差動出力端子と、
前記第1および第4のトランジスタのゲート端子に供給する第1のゲート信号と、前記第2および第3のトランジスタのゲート端子に供給する第2のゲート信号とが、互いに時間をずらして反転論理になるように前記第1および第2のゲート信号を生成するゲート信号生成回路と、を備えることを特徴とする差動信号生成回路。 - 前記第1乃至第4のトランジスタは、NMOSトランジスタであり、
前記前記ゲート信号生成回路は、前記第1および第2のゲート信号のうち、立ち下がる信号の立ち下がるタイミングを、立ち上がる信号の立ち上がるタイミングよりも遅くすることを特徴とする請求項1に記載の差動信号生成回路。 - 前記ゲート信号生成回路は、
前記第1および第2のゲート信号の論理を設定する入力信号と、前記第2ゲート信号とに基づいて、前記第1のゲート信号を生成する第1ゲート信号生成部と、
前記入力信号と前記第1ゲート信号とに基づいて前記第2のゲート信号を生成する第2ゲート信号生成部と、を有することを特徴とする請求項1または2に記載の差動信号生成回路。 - 前記ゲート信号生成回路は、
前記第1および第2のゲート信号の論理を設定する入力信号と、この入力信号を遅延させた第1の遅延信号とに基づいて、前記第1のゲート信号を生成する第1ゲート信号生成部と、
前記入力信号と、前記入力信号を遅延させた第2の遅延信号とに基づいて、前記第2のゲート信号を生成する第2ゲート信号生成部と、を有することを特徴とする請求項1または2に記載の差動信号生成回路。 - 第1および第2の差動出力端子から差動信号を出力する差動信号生成回路と、
一端側に前記第1および第2の差動出力端子が接続されて前記差動信号を伝送する差動伝送経路と、
前記差動伝送経路の他端側で前記差動信号間に接続されるインピーダンス素子と、を備え、
前記差動信号生成回路は、
第1の共通接続ノードおよび第2の共通接続ノードの間に縦続接続される第1および第2のトランジスタと、
前記第1の共通接続ノードおよび第2の共通接続ノードの間に縦続接続される第3および第4のトランジスタと、
前記第1および第4のトランジスタのゲート端子に供給する第1のゲート信号と、前記第2および第3のトランジスタのゲート端子に供給する第2のゲート信号とが、互いに時間をずらして反転論理になるように前記第1および第2のゲート信号を生成するゲート信号生成回路と、を有し、
前記第1の差動出力端子は、前記第1および第2のトランジスタの接続経路に接続され、
前記第2の差動出力端子は、前記第3および第4のトランジスタの接続経路に接続されることを特徴とする差動信号送信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004314090A JP4509737B2 (ja) | 2004-10-28 | 2004-10-28 | 差動信号生成回路および差動信号送信回路 |
US11/258,024 US20060097760A1 (en) | 2004-10-28 | 2005-10-26 | Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004314090A JP4509737B2 (ja) | 2004-10-28 | 2004-10-28 | 差動信号生成回路および差動信号送信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006129028A true JP2006129028A (ja) | 2006-05-18 |
JP4509737B2 JP4509737B2 (ja) | 2010-07-21 |
Family
ID=36315704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004314090A Expired - Fee Related JP4509737B2 (ja) | 2004-10-28 | 2004-10-28 | 差動信号生成回路および差動信号送信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060097760A1 (ja) |
JP (1) | JP4509737B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199236A (ja) * | 2007-02-13 | 2008-08-28 | Fujitsu Ltd | 差動ドライバ回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8223580B2 (en) * | 2008-06-17 | 2012-07-17 | Ovonyx, Inc. | Method and apparatus for decoding memory |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175214A (ja) * | 1983-03-25 | 1984-10-04 | Toshiba Corp | 2相同期信号発生回路 |
JPH0514240A (ja) * | 1991-07-03 | 1993-01-22 | Canon Inc | 信号伝送回路 |
JPH0546274A (ja) * | 1991-01-17 | 1993-02-26 | Hitachi Ltd | クロツク分配装置およびクロツク信号補正回路および電子回路システムおよび2相クロツク発生回路および半導体集積回路およびマイクロコンピユータ |
JPH09214314A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | ドライバ回路装置 |
JP2000041072A (ja) * | 1998-05-14 | 2000-02-08 | Natl Semiconductor Corp <Ns> | バックプレ―ン適用用のlvdsドライバ |
JP2000174605A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 差動トライステート発生方法及び差動トライステート回路 |
JP2001274846A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | バスシステム |
JP2002084181A (ja) * | 2000-09-07 | 2002-03-22 | Mitsubishi Electric Corp | 差動出力回路 |
JP2002374161A (ja) * | 2001-06-15 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 信号伝送回路 |
WO2003049291A1 (fr) * | 2001-12-07 | 2003-06-12 | Thine Electronics, Inc. | Circuit integre a semi-conducteur |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE58908782D1 (de) * | 1989-09-22 | 1995-01-26 | Itt Ind Gmbh Deutsche | Zweiphasentaktgenerator. |
US5216297A (en) * | 1991-09-12 | 1993-06-01 | Intergraph Corporation | Low voltage swing output mos circuit for driving an ecl circuit |
US5285477A (en) * | 1991-12-18 | 1994-02-08 | At&T Bell Laboratories | Balanced line driver for local area networks or the like |
US5471498A (en) * | 1993-04-15 | 1995-11-28 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
JP3202196B2 (ja) * | 1998-08-25 | 2001-08-27 | 沖電気工業株式会社 | 出力回路と入力回路 |
US6366128B1 (en) * | 2000-09-05 | 2002-04-02 | Xilinx, Inc. | Circuit for producing low-voltage differential signals |
JP2002314397A (ja) * | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 差動信号出力回路 |
JP4627928B2 (ja) * | 2001-06-28 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
DE10155526C2 (de) * | 2001-11-12 | 2003-09-04 | Infineon Technologies Ag | LVDS-Treiber für kleine Versorungsspannungen |
-
2004
- 2004-10-28 JP JP2004314090A patent/JP4509737B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-26 US US11/258,024 patent/US20060097760A1/en not_active Abandoned
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175214A (ja) * | 1983-03-25 | 1984-10-04 | Toshiba Corp | 2相同期信号発生回路 |
JPH0546274A (ja) * | 1991-01-17 | 1993-02-26 | Hitachi Ltd | クロツク分配装置およびクロツク信号補正回路および電子回路システムおよび2相クロツク発生回路および半導体集積回路およびマイクロコンピユータ |
JPH0514240A (ja) * | 1991-07-03 | 1993-01-22 | Canon Inc | 信号伝送回路 |
JPH09214314A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | ドライバ回路装置 |
JP2000041072A (ja) * | 1998-05-14 | 2000-02-08 | Natl Semiconductor Corp <Ns> | バックプレ―ン適用用のlvdsドライバ |
JP2000174605A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 差動トライステート発生方法及び差動トライステート回路 |
JP2001274846A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | バスシステム |
JP2002084181A (ja) * | 2000-09-07 | 2002-03-22 | Mitsubishi Electric Corp | 差動出力回路 |
JP2002374161A (ja) * | 2001-06-15 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 信号伝送回路 |
WO2003049291A1 (fr) * | 2001-12-07 | 2003-06-12 | Thine Electronics, Inc. | Circuit integre a semi-conducteur |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199236A (ja) * | 2007-02-13 | 2008-08-28 | Fujitsu Ltd | 差動ドライバ回路 |
Also Published As
Publication number | Publication date |
---|---|
US20060097760A1 (en) | 2006-05-11 |
JP4509737B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4084176B2 (ja) | クロックデューティ/スキュー補正機能を有する位相分周回路 | |
US11128285B2 (en) | Input/output circuit and method | |
US7633329B2 (en) | Single signal-to-differential signal converter and converting method | |
US20080074151A1 (en) | Dual-edge-triggered, clock-gated logic circuit and method | |
JP2017523658A (ja) | 広帯域デューティサイクル補正回路 | |
WO2016108989A1 (en) | Cross-coupled level shifter with transition tracking circuits | |
JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
US6617881B2 (en) | Semiconductor integrated circuit | |
US7724062B2 (en) | Output buffer circuit | |
CN110830027B (zh) | 转压器 | |
US6583647B2 (en) | Signal converting system having level converter for use in high speed semiconductor device and method therefor | |
US20080001628A1 (en) | Level conversion circuit | |
US10560084B2 (en) | Level shift circuit | |
JP2008098920A (ja) | ドライバ回路 | |
US7528630B2 (en) | High speed flip-flop | |
TW201817166A (zh) | 可選擇延遲緩衝器 | |
JP2005167804A (ja) | ノイズ除去回路 | |
US8504320B2 (en) | Differential SR flip-flop | |
JP4509737B2 (ja) | 差動信号生成回路および差動信号送信回路 | |
US20070018696A1 (en) | Transmitting circuit and semiconductor integrated circuit | |
KR101848757B1 (ko) | 반도체 장치 | |
KR100416378B1 (ko) | 위상 분할 회로 | |
JP4083946B2 (ja) | 論理回路 | |
WO2021075150A1 (ja) | フィルタ回路及び半導体装置 | |
TWI751363B (zh) | 緩衝器電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100402 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |