JP2002374161A - 信号伝送回路 - Google Patents

Abstract

(57)【要約】 【課題】 信号伝送回路における電磁波の不要輻射を低
減する。 【解決手段】 出力用トランジスタ１０１と、クロック
伝送路８０３と、クロック入力部２０４ａ，２０４ｂ
と、フリップフロップ８０８と、出力用トランジスタ１
０８と、データ伝送路８１１と、データ入力部６０１
と、フリップフロップ８１５とを備えている。データ入
力部６０１には、データ伝送路８１１の電位変動を抑制
するｎチャネル型トランジスタ２０２ｂと、カレントミ
ラー１４０ｃを構成するｐチャネル型トランジスタ１０
３ｃ，１０６ｃと、トランジスタ１０３ｃ，１０６ｃの
ゲート間に設けられ、タイミング生成装置６０２により
制御されるｐチャネル型トランジスタ６０３と、負荷１
０７ａとが設けられている。これにより、データ伝送路
８１１における不要電磁波の輻射を低減するとともに、
簡素な構成でデータ波形の歪みの発生を抑制することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の回路同士の
間における信号を送受信するための信号伝送回路に関
し、特に、信号伝送回路における電磁波の不要輻射の低
減及び信号波形の歪み抑制に関する。

【０００２】

【従来の技術】従来より、複数の回路同士の間でデータ
の入出力を行なう場合、送信側回路の出力部と受信側回
路の入力部とにそれぞれインバータ回路を配置して、送
信側回路の電源電圧と接地電圧との電位差に応じた理論
振幅を有するデジタル信号を受信側回路から送信側回路
に送り、受信側回路において電源電圧と接地電圧との電
位差に応じた論理振幅を持ったデジタル信号を生成し
て、これを内部回路に取り込むという構造が一般的に採
用されている。つまり、一般的な従来の信号伝送回路
は、出力用インバータと、伝送路と、受信用インバータ
とによって構成されている。

【０００３】こうした従来の信号伝送回路は、例えばＴ
ＦＴマトリクスカラー液晶パネルを駆動する液晶ドライ
バ用ＬＳＩに内蔵され、デジタルのカラー画像信号のデ
ータ転送を行う入出力装置に用いられている。

【０００４】ところが、信号伝送回路を液晶ドライバに
用いてデータを伝送する際にデータ伝送路において電磁
波の不要輻射が発生し、周辺機器に悪影響を及ぼすとい
う不具合が起こる。

【０００５】これを解決するため、従来の液晶ドライバ
の中にはＬＶＤＳ（Low Voltage Differential Signali
ng)という伝送方式を採用するものもある。これは、液
晶ドライバを直列に接続し（以後本明細書中ではこの接
続をカスケード接続と称する）、データ信号をシリアル
信号として伝送する方式である。この方式を用いること
により、ノイズ及び不要輻射を低減することができる。
また、従来必要であった信号バスや制御信号用の伝送基
板が不要となりコストの低減が図られる。

【０００６】図９は、従来の信号伝送回路を用いた液晶
表示装置を模式的に示す図である。ここで示す液晶表示
装置には、上述のＬＶＤＳが採用されている。

【０００７】同図に示す信号伝送回路を備えた液晶ドラ
イバが実装される液晶表示装置は、２枚の対向する基板
の間に充填された液晶層に電位差を与えることにより、
画像表示させるものである。液晶ドライバは１０個前後
の多数の半導体集積回路を実装され、各液晶ドライバに
はデータ信号、データ転送クロック、表示タイミング信
号等が印加され行単位（ラスタ単位）で表示される。こ
こで示す従来の液晶ドライバでは、隣り合う液晶ドライ
バ同士を互いに接続している相互カスケード接続線路１
７０１によりデータを供給されている。

【０００８】次に、図１０は、従来の信号伝送回路を備
えた液晶ドライバの構造を示すブロック回路図である。
同図に示すように、従来の各液晶ドライバは、液晶ドラ
イバ１７０２を例にとると、スタート信号ｓ１７０４と
クロック信号ｃｋ１７０３とが入力されてクロック信号
とスタート信号を次段の液晶ドライバ１７１０へと出力
するシフトレジスタ部１７０６と、入力されたデータ信
号を最初にラッチする初段ラッチ回路１７０９と、初段
ラッチ回路を経たデータ信号をラッチするデータラッチ
部１７０８と、データラッチ部１７０８を経たデータを
ラッチする出力ラッチ１７２０と、ＤＡ変換部とを有し
ている。

【０００９】次に、図１０を用いて従来の液晶ドライバ
１７０２の動作を説明する。

【００１０】液晶ドライバ１７０２には、クロック信号
ｃｋ１７０３，スタート信号ｓ１７０４，データ信号ｓ
１７０５及び画像表示制御信号ｓ１７０２Ａが入力され
る。

【００１１】まず、シフトレジスタ部１７０６にスター
ト信号ｓ１７０４とクロック信号ｃｋ１７０３とが入力
されると、スタート信号ｓ１７０４は順次シフトレジス
タ内をクロック信号ｃｋ１７０３によって転送される。
次いで、シフトレジスタ部１７０６からの出力ｓ１７０
７はデータラッチ部１７０８に入力される。

【００１２】また、液晶ドライバ１７０２に入力される
データ信号ｓ１７０５は、初段ラッチ１７０９により一
旦保持され、その後データラッチ部１７０８に入力され
る。これは、カスケード接続される従来の液晶ドライバ
において、データ転送を行う際のタイミングを調整する
ために行われる。そして、データラッチ部１７０８では
シフトレジスタ部１７０６からの出力ｓ１７０７によ
り、順次データラッチが行われる。データラッチが完了
すると、液晶ドライバ１７０２は、次段の液晶ドライバ
１７１０に対し、クロック信号ｃｋ１７１１、スタート
信号ｓ１７１２、データ信号ｓ１７１３を転送する。

【００１３】この際、シフトレジスタ部１７０６の端子
CARRY1から出力したクロック信号は、信号を反転させ
る、例えばインバータを経てクロック信号ｃｋ１７１１
として次段の液晶ドライバ１７１０へ出力され、同じシ
フトレジスタ部１７０６の端子CLK#Lから出力したスタ
ート信号は、インバータを経てスタート信号ｓ１７１２
として液晶ドライバ１７１０へ出力される。

【００１４】また、データの出力部では、データの伝播
遅延による次段へのデータ取り込みタイミングのマージ
ン確保のために、出力ラッチ１７２０により、タイミン
グ調整が行われる。

【００１５】一方、画像表示制御信号ｓ１７０２Ａは、
液晶ドライバ１７０２でのデータ転送後のアナログ変換
タイミングや、基準電圧信号などの制御を行っており、
液晶ドライバ１７０２内の回路を経由してｓ１７１０Ａ
として出力され、次段の液晶ドライバ１７１０に入力さ
れる。これらの制御信号についても、従来の液晶ドライ
バにおいては、カスケード接続により信号が伝播され
る。

【００１６】なお、次段の液晶ドライバ１７１０及びそ
れ以降の液晶ドライバへのデータ及び制御信号は全て液
晶ドライバ１７０２を通じて伝播される。

【００１７】ここで、データ信号ｓ１７０５は基本的に
Ｒ（赤），Ｇ（緑），Ｂ（青）についての各６〜８ビッ
ト分の２値データで構成されるが、２画素分のデータ転
送を行うことで、データ転送速度を低減する手段や、逆
にクロックの立ち上がり／立下りに毎にデータを転送す
ることで２倍のデータ転送速度によりデータバス本数を
削減する手段がある。ただし、２画素分のデータ転送を
行う場合は、データの本数は倍増する。

【００１８】次に、複数の液晶ドライバがカスケード接
続された液晶ドライバ群は、液晶表示装置の１水平期間
（１ラスタ周期期間）分のデータ転送が完了した後、各
液晶ドライバに備えられたＤＡ変換部１７０９により、
データ信号を液晶表示装置に画像表示するために適当な
アナログ信号に変換する。これに続いて、このデータの
電流が増幅され、画像表示が行われる。

【００１９】１水平期間の表示が完了した後は、走査側
の液晶ドライバ（一般にゲートドライバと呼ばれる）に
より表示するラインの選択が行われ、上述の手順により
データ信号が転送され、アナログデータ信号に変換され
る。

【００２０】次に、データ信号を転送するためのインタ
フェース部の回路の動作を説明する。図１０において、
太い点線で囲まれた回路部分は、データ信号とクロック
信号が転送される際のインタフェース部１７２１を示
す。

【００２１】図１１は、インタフェース部１７２１を示
した拡大回路図である。

【００２２】同図に示すように、インタフェース部１７
２１には、シフトレジスタ部１７０６から出力されたク
ロック信号ｓ１８０１を次段の液晶ドライバ１７１０に
伝送するための駆動用インバータバッファ１８０２と、
配線抵抗及び配線負荷容量を有し、駆動用インバータバ
ッファ１８０２から伝送されたクロック信号を次段の液
晶ドライバ１７１０に伝送するための伝送路１８０３
と、伝送路１８０３を経たクロック信号ｓ１８０４が入
力された場合にクロック信号ｓ１８０６を出力するクロ
ック入力インバータバッファ１８０５と、データラッチ
部１７０８から出力されたデータ信号ｓ１８０７とクロ
ック信号ｓ１８０１とが入力されるとデータ信号ｓ１８
０９を出力し、データ信号ｓ１８０７の出力タイミング
を制御する機能を持ったフリップフロップ１８０８と、
データ信号ｓ１８０９を次段の液晶ドライバ１７１０に
伝送するための駆動用インバータバッファ１８１０と、
配線抵抗及び配線負荷容量を有し、駆動用インバータバ
ッファ１８１０から伝送されたデータ信号を次段の液晶
ドライバ１７１０に伝送するための伝送路１８１１と、
伝送路１８１１から出力されたデータ信号ｓ１８１２が
入力されるとデータ信号ｓ１８１４を出力するクロック
入力インバータバッファ１８１３と、クロック信号ｓ１
８０６とデータ信号ｓ１８１４が入力されるとデータ信
号ｓ１８１６を出力する、データ転送のタイミングを調
整するためのフリップフロップ１８１５とが含まれてい
る。フリップフロップ１８１５から出力されたデータは
次段の液晶ドライバ１７１０に伝わったあと、液晶ドラ
イバ中を通って順次伝送されていく。

【００２３】なお、図１１に示すように、例えば伝送路
１８０３には、伝送路を構成する配線の浮遊容量で配線
容量ＣＬが存在している。つまり、駆動用インバータバ
ッファ１８０２を構成するｐチャネル型トランジスタ
は、伝送路１８０３の配線容量ＣＬに電荷を充電し、伝
送路１８０３の電位を上昇させ、駆動用インバータバッ
ファ１８０２を構成するｎチャネル型トランジスタは、
配線容量ＣＬの電荷をグランド側に放電し、伝送路１８
０３の電位を降下させる。

【００２４】次に、従来の液晶ドライバの動作をタイミ
ングチャートを用いて説明する。

【００２５】図１２は、従来の液晶ドライバの各部分に
おける信号のタイミングチャートを示す図である。同図
に示した符号は、図１１に示した各信号に対する符号に
一致させている。

【００２６】図１２に示すように、クロック信号ｓ１８
０１は駆動用インバータバッファ１８０２を経て伝送路
１８０３に送出され、その際に配線抵抗及び配線容量に
より遅延しｔｄ１だけ遅れたクロック信号ｓ１８０４と
なって次段の液晶ドライバ１７１０側のクロック入力イ
ンバータバッファ１８０５に到達する。次いで、クロッ
ク入力インターバッファ１８０５から、クロック信号ｓ
１８０４より遅延したクロック信号ｓ１８０６が次段の
液晶ドライバ１７１０側のシフトレジスタ部及びデータ
ラッチ部へ出力される。

【００２７】一方、データ信号はフリップフロップ１８
０８によってタイミング調整され、ｔｄ２だけ遅延した
データ信号ｓ１８０９として駆動インバータバッファ１
８１０に入力される。次いで、駆動インバータバッファ
１８１０から出力されたデータ信号は伝送路１８１１を
経由して次段の液晶ドライバ１７１０側のデータ入力イ
ンバータバッファ１８１３に到達する。このとき、デー
タ入力インバータバッファ１８１３に入力されるデータ
信号ｓ１８１２は、伝送路の配線抵抗、配線容量により
ｓ１８０９からさらにｔｄ３だけ遅延する。

【００２８】次段の液晶ドライバ１７１０側に到達した
データ信号ｓ１８１２は、次段のデータ入力インバータ
バッファ１８１３を経てタイミング調整用フリップフロ
ップ１８１５に入力される。ここで、クロック信号ｓ１
８０６もフリップフロップ１８１５に入力されてデータ
信号１８１６が生成される。

【００２９】このように、従来の信号伝送回路を備えた
液晶ドライバにおいては、電圧振幅を伝送信号として用
いることにより、カスケード接続された液晶ドライバ間
のデータ転送を行なっていた。

【００３０】

【発明が解決しようとする課題】しかしながら、従来の
信号伝送回路を備えた液晶ドライバでは電圧振幅信号を
伝送信号として用いるため、上述のように伝送路の配線
容量を充放電しなければならず、伝送路を駆動するため
の電力消費が増大するとともにデータの伝送路には電流
変動による電磁波が発生し、これが不要輻射となって周
辺機器に悪影響を及ぼすという不具合があった。

【００３１】そのため、従来の液晶ドライバでは、ＬＶ
ＤＳを採用しているにも関わらず、不要輻射の発生とい
う不具合を解決することが困難であった。さらに、従来
の液晶ドライバでは、図１１の左側に示すデータ送信側
の回路が複雑になるため、装置の面積が増大し、実用化
するのが難しいという不具合もあった。

【００３２】本発明の目的は、データの伝送路における
電流値の変化を抑制する手段を講ずることにより、デー
タの伝送路における不要輻射が小さく、実用化に適した
信号伝送回路を提供することにある。

【００３３】

【課題を解決するための手段】本発明の信号伝送回路
は、２個以上の駆動回路が伝送路を介して直列にシリア
ルカスケード接続された信号伝送回路であって、前段側
駆動回路における上記伝送路と電圧供給部との間に介設
され、送信側の内部回路からのデジタル信号に応じて動
作する出力用トランジスタを有する信号出力部と、後段
側駆動回路における後段側駆動回路の内部回路と上記伝
送路との間に介設された信号入力部と、上記後段側駆動
回路の内部回路につながり、上記後段側駆動回路の内部
回路にデジタル信号を出力するための出力ノードとを備
え、上記信号入力部は、上記伝送路に接続される定電流
源と、上記電流源及び伝送路に接続され、上記伝送路に
おける電圧がほぼ一定の範囲内に収まるように上記伝送
路への電流を制御する振幅制御手段と、上記振幅制御手
段を介して上記伝送路に接続される第１トランジスタ
と、上記出力ノードに接続される第２トランジスタとを
含むカレントミラーと、上記出力ノードを介して上記カ
レントミラーの第２トランジスタ及び内部回路に接続さ
れ、第２トランジスタの電流出力を電圧に変換するため
の負荷とを有している。

【００３４】これにより、前段側駆動回路において出力
用トランジスタに負荷素子が接続されるのではなく、出
力用トランジスタがオープンの状態になっている。そし
て、データ伝送路における電圧がほぼ一定範囲内に収ま
るように、データ伝送路の電流を変動させることによ
り、データ入力部に電流の変動信号としてデータを伝送
することができる。つまり、従来例のごとく伝送路の電
圧を電源電圧と接地電圧との間で変化させる必要がない
ため、伝送路における電流変動量が少なくなる。よっ
て、伝送路における不要電磁波の輻射を低減することが
できる。また、従来の信号伝送回路に比べ前段側駆動回
路の面積が小さくできるので、例えばＬＶＤＳ（Low Vo
ltage Differential Signaling)方式の液晶駆動装置に
応用することができる。

【００３５】また、上記デジタル信号がクロック信号を
含むことにより、クロック信号を伝送する際に発生する
の不要電磁波の輻射を低減することができる。

【００３６】上記デジタル信号がデータ信号をさらに含
み、上記信号出力部は上記クロック信号を出力するクロ
ック信号出力部と上記データ信号を出力するデータ信号
出力部の２種類に分かれ、上記信号入力部は上記クロッ
ク信号が入力されるクロック入力部と上記データ信号が
入力されるデータ入力部の２種類に分かれ、上記伝送路
は上記データ信号用伝送路と上記クロック信号用伝送路
に分かれていることをにより、クロック信号だけでなく
データ信号を伝送する際に発生する不要電磁波の輻射も
低減することができる。

【００３７】上記振幅制御手段は、ゲートにバイアス電
圧を受けるＭＩＳトランジスタによって構成されている
ことにより、簡素な構成で伝送路における電圧振幅の制
御を行なうことができる。

【００３８】また、上記電流源は、ゲートに一定のバイ
アス電圧を受けるＭＩＳトランジスタによって構成され
ていることができる。

【００３９】また、上記後段側駆動回路に上記データ入
力部からの出力信号を受ける非同期ＲＳフリップフロッ
プをさらに備え、上記前段側駆動回路では上記データ信
号を相補的な２つの信号に分けて伝送することにより上
記データ信号の波形の歪みを抑制する機能を持たせるこ
とができる。

【００４０】これにより、非同期ＲＳフリップフロップ
に相補的な２つのデータ信号が入力された場合にデータ
信号の波形の歪みが補正されるので、波形の歪みの少な
いデータ信号を伝送できる。このため、従来よりも小さ
い電圧振幅でも回路を駆動することができるので、省電
力化が図れる。

【００４１】さらに、記前段側駆動回路では、上記クロ
ック信号を相補的な２つの信号に分けて伝送することに
より上記クロック信号の波形の歪みを抑制する機能を持
たせることができる。

【００４２】これにより、データ信号だけでなく、クロ
ック信号の波形の歪みも抑制されるので、従来よりもク
ロック周波数を上げることができ、その結果、信号伝送
回路を利用した装置の駆動速度を上げることができる。

【００４３】また、１つの上記データ信号が１本の伝送
線によって伝送され、上記データ入力部の上記第１のト
ランジスタのゲートと上記第２のトランジスタのゲート
との間にスイッチングトランジスタをさらに設け、上記
スイッチングトランジスタのオン・オフを制御するタイ
ミング制御手段を設けることにより、データ信号の伝送
線が少ない簡素な構造でデータ信号の波形歪みを抑制す
ることができるので、面積が小さく、且つ駆動速度の大
きい信号伝送回路が実現される。

【００４４】上記駆動回路は、液晶パネルの液晶ドライ
バである場合、特にＬＶＤＳ方式の液晶パネル制御シス
テムにおいて著効を発揮することができる。

【００４５】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態に係る液晶パネル制御システムに配
置される信号伝送回路のうちインタフェース部の構成を
示す電気回路図である。ここに示す信号伝送回路は、Ｔ
ＦＴマトリクスカラー液晶パネルを駆動する液晶ドライ
バに内蔵され、デジタルのカラー画像信号のデータ転送
を行なうものである。

【００４６】本実施形態の液晶パネル制御システムは、
例えば信号伝送回路を備えた液晶ドライバ１２０と、液
晶ドライバ１２０を制御するための液晶ドライバ制御回
路と、各液晶ドライバの間に設けられた伝送路（相互カ
スケード接続線路）とからなっている。この液晶ドライ
バ１２０は、集積回路化される場合、１つのＴＦＴマト
リクスカラー液晶パネル列に対応して多数個が並設さ
れ、特にデータ信号の伝送方法としてＬＶＤＳを採用す
る本実施形態においては、多数の液晶ドライバが伝送路
を介して直列に接続されている。

【００４７】これら液晶ドライバのうち、端部に位置す
る液晶ドライバは、液晶ドライバ制御回路に接続され、
ここからデータ信号を供給される。

【００４８】また、本実施形態の液晶パネル制御システ
ムに配置される液晶ドライバのインタフェース部以外の
構造は、図１０に示した従来の液晶パネル制御システム
と同様となっている。すなわち、本実施形態の液晶パネ
ル制御システムに配置される液晶ドライバには、シフト
レジスタ部と、初段ラッチ回路と、データラッチ部と、
ＤＡ変換部と、クロック信号を送出するためのｎチャネ
ル型オープンドレイントランジスタからなる出力用トラ
ンジスタ１０１と、フリップフロップ８０８と、データ
信号伝送用のｎチャネル型オープンドレイントランジス
タからなる出力用トランジスタ１０８とが設けられてい
る。

【００４９】また、図１に示すように、液晶ドライバ１
２０と次段の液晶ドライバ１２１との接続領域であるイ
ンタフェース部は、クロック信号送出用のｎチャネル型
オープンドレイントランジスタである出力用トランジス
タ１０１と、クロック伝送路８０３と、クロック入力部
１０２ａと、データ送出側のフリップフロップ８０８
と、ｎチャネル型の出力用トランジスタ１０８と、デー
タ入力部１０２ｂと、データ信号をデータラッチ部へ出
力するフリップフロップ８１５とを含んでいる。

【００５０】クロック入力部１０２ａには、ノードＮ１
の電位変動を抑制するようにノードＮ１の電流量を制御
する振幅制御部１０４ａと、ノードＮ１の電流量を制御
するためのカレントミラー１４０ａと、カレントミラー
１４０ａから流出される電流の負荷１０７ａとが配置さ
れている。カレントミラー１４０ａは、振幅制御部１０
４ａに接続されるｐチャネル型のソース側トランジスタ
１０３ａと、負荷１０７ａに接続されるｐチャネル型の
負荷側トランジスタ１０６ａとを有しており、ソース側
トランジスタ１０３ａと負荷側トランジスタ１０６ａの
ゲート同士を接続するノードＮ３は、ソース側トランジ
スタ１０３ａと振幅制御部１０４ａとを接続するノード
ともなっている。

【００５１】ここで、負荷１０７ａは、カレントミラー
１４０ａの負荷側トランジスタ１０６ａから流出される
電流の負荷であり、電流変動を電位変動に変換するもの
である。そして、ノードＮ２は、シフトレジスタ部及び
フリップフロップ８１５に供給される電圧信号であるデ
ータ信号ｓ１１２が生成される部位である。

【００５２】なお、本実施形態においては、ソース側ト
ランジスタ１０３のソースは電源端子Ｖｄｄ２に接続さ
れ、ソース側トランジスタ１０３のゲートとドレインと
はノードＮ３を介して接続されている。このとき、ソー
ス側トランジスタ１０３は飽和領域で動作している。

【００５３】また、データ入力部１０２ｂには、ノード
Ｎ４の電位変動を抑制するようにノードＮ４の電流量を
制御する振幅制御部１０４ｂと、ノードＮ４の電流量を
制御するためのカレントミラー１４０ｂと、カレントミ
ラー１４０ｂから流出される電流の負荷１０７ｂとが配
置されている。つまり、データ入力部１０２ｂとクロッ
ク入力部１０２ａとは同様の構成となっている。

【００５４】ただし、負荷１０７ｂは、カレントミラー
１４０ｂの負荷側トランジスタ１０６ｂから流出される
電流の負荷であり、電流変動を電位変動に変換するもの
である。そして、ノードＮ５は、フリップフロップ８１
５に供給される電圧信号であるデータ信号ｓ１１５が生
成される部位である。

【００５５】ここで、振幅制御部は、一定のバイアス電
圧が印加されたｎチャネル型トランジスタまたはｐチャ
ネル型トランジスタ（ＭＩＳＦＥＴ）などにより構成す
ることができ、その具体例を後述する。

【００５６】次に、本実施形態の信号伝送回路の動作を
説明する。

【００５７】まず、データ送出側の液晶ドライバ１２０
内のシフトレジスト部から出力されるクロック信号ｓ１
１０がハイからローに変化する場合、ｎチャネル型の出
力用トランジスタ１０１のドレインからソースへの導通
は停止し、クロック入力部１０２ａからクロック伝送路
８０３への電流供給が停止する。すると、電流供給が停
止することにより、カレントミラー１４０ａを構成する
ｐチャネル型のソース側トランジスタ１０３ａに流れる
電流が停止するか若しくは低減する。このとき、負荷側
トランジスタ１０６ａはソース側トランジスタ１０３ａ
と同じ電圧値をゲートに受けることから、負荷側トラン
ジスタ１０６ａに流れる電流が停止するか若しくは低減
するため、負荷１０７ａでの発生電位は低下する。

【００５８】次に、液晶ドライバ１２０内のシフトレジ
スト部から出力されるクロック信号ｓ１１０がローから
ハイに変化する場合、ｎチャネル型の出力用トランジス
タ１０１は導通し、クロック入力部１０２ａからクロッ
ク伝送路８０３側に対し電流が供給される。これによ
り、ソース側トランジスタ１０３ａと負荷側トランジス
タ１０６ａとに流れる電流がともに増加するため、負荷
１０７ａでの発生電位が上昇する。一方、振幅制御部１
０４ａにより、クロック伝送路８０３の電圧Ｖinが低下
しないように、振幅制御部１０４ａの電気抵抗を低下さ
せて振幅制御部１０４ａ内を流れる電流値を上昇させ、
クロック伝送路８０３の電圧Ｖinを一定に維持する制御
が行われる。

【００５９】以上の回路動作はクロック信号の送出につ
いて説明したものであるが、データ信号の伝送について
も、クロック信号と同じ構成の回路を経由するため、ク
ロック信号と同様の動作で行われる。

【００６０】いずれの場合においても、振幅制御部１０
４ａ，１０４ｂが流れる電流量に応じた電位抑制を行な
うので、クロック伝送路８０３及びデータ伝送路８１１
の電位の変動は抑制されている。

【００６１】これにより、クロック伝送路８０３及びデ
ータ伝送路８１１における電磁波の不要輻射が抑制され
るので、不要輻射が少なく、消費電力も少ないというＬ
ＶＤＳ方式の長所を生かした液晶パネル制御システムが
実現できる。また、本実施形態の液晶パネル制御システ
ムに備えられた液晶ドライバは、従来の信号伝送回路を
備えた液晶ドライバと比較してインタフェース部のデー
タ送出側の回路が簡素化されている。すなわち、従来の
液晶ドライバのインタフェース部のデータ送出側はＣＭ
ＯＳであるのに対し、本実施形態の液晶パネル制御シス
テムに備えられた液晶ドライバでは、ｎチャネル型ＭＯ
Ｓ１個のみであるので、装置面積を縮小することができ
る。

【００６２】次に、図２は、本実施形態において用いら
れる信号伝送回路に流れる各信号のタイミングチャート
を示す図である。同図に示すクロック信号及びデータ信
号は、図１の回路中に示したものと対応している。

【００６３】図２を参照すると、まず、液晶ドライバ１
２０のシフトレジスタ部から出力されたクロック信号ｓ
１１０は、ｎチャネル型の出力用トランジスタ１０１の
ゲートに印加され、クロック伝送路８０３ではｔｄ５だ
け遅延したクロック信号ｓ１１１として伝送される。こ
のとき、ハイとローが転換するとともに電圧の振幅が振
幅制御部１０４ａにより小さく抑えられる。次に、クロ
ック信号ｓ１１１が液晶ドライバ１２１のクロック入力
部１０２ａに入力されると、振幅制御部１０４ａ及びカ
レントミラー１４０ａを経てクロック信号ｓ１１２が出
力される。

【００６４】また、液晶ドライバ１２０のフリップフロ
ップ８０８から出力されたデータ信号ｓ１１３は、クロ
ック信号ｓ１１０に比べｔｄ２だけ遅延している。この
データ信号ｓ１１３は、ｎチャネル型の出力用トランジ
スタ１０８のゲートに印加され、データ伝送路８１１で
はｔｄ６だけ遅延したデータ信号ｓ１１４として伝送さ
れる。このとき、ハイとローが転換するとともに電圧の
振幅が振幅制御部１０４ｂにより小さく抑えられる。次
に、データ信号１１４が液晶ドライバ１２１のデータ入
力部１０２ｂに入力されると、振幅制御部１０４ｂ及び
カレントミラー１４０ｂを経てデータ信号ｓ１１５が出
力される。クロック信号ｓ１１２とデータ信号ｓ１１５
とはフリップフロップ８１５に入力され、さらに遅延し
たｓ１１６が出力される。 −具体例− 図３は、第１の実施形態における具体例の液晶パネル制
御システムに配置される信号伝送回路の構成を示す電気
回路図である。本具体例においては、図１に示す構成に
おける振幅制御部１０４ａ，１０４ｂが、参照電圧Ｖｂ
を受けるｎチャネル型トランジスタ２０２ａ，２０２ｂ
によりそれぞれ構成されている。この参照電圧Ｖｂ
は、ｎチャネル型トランジスタのゲートに一定電圧をバ
イアスするためのものである。図３に示す他の要素は、
図１に示す構成と同じであり、図１と同じ符号を付して
説明を省略する。

【００６５】本具体例においては、ｎチャネル型の出力
用トランジスタ１０１がオフのとき、上述のように、出
力用トランジスタ１０１には電流が流れない。そして、
クロック入力部２０４ａのノードＮ１には、定電流源２
０３で決まるバイアス電流が流れている。次に、出力用
トランジスタ１０１がオンすると、クロック伝送路８０
３及びクロック入力部２０４ａから出力用トランジスタ
１０１に向かって電荷が移動する。このとき、クロック
伝送路８０３の電圧Ｖinはいったん電圧降下を起こす。
しかし、ゲートに一定の参照電圧Ｖｂ を受けているｎ
チャネル型トランジスタ２０２ａ（振幅制御用トランジ
スタ）において、クロック伝送路８０３につながるノー
ドＮ１の電圧降下に応じてゲート−ソース間電位差Ｖgs
が上昇するため、ｎチャネル型トランジスタ２０２ａの
ドレイン電流量が増大する。その結果、クロック伝送路
８０３の電圧Ｖinの降下が抑制されるので、電圧Ｖinの
変化は一定の微細な振幅以下に維持され、電圧Ｖinが安
定化する。

【００６６】なお、データ信号の伝送についても、同じ
構成の回路を経由するため、クロック信号と同様に行わ
れる。

【００６７】本具体例においては、図３に示すように、
極めて簡素な回路構成で電圧Ｖinの安定化が実現できる
ため、液晶ドライバのように、集積面積が小さく、デー
タ信号線数が比較的多いＬＳＩなどを用いたシステムに
おいて、不要輻射の少ないデータ信号伝送回路を実現す
ることができる。また、本具体例においては伝送路での
電圧Ｖinの安定化されることにより、伝送路で充放電さ
れる電荷量を低減できる。このため、消費電力が低減さ
れるという効果も期待できる。

【００６８】次に、図４は、本実施形態の具体例におい
て用いられる信号伝送回路に流れる各信号のタイミング
チャートを示す図である。同図に示すクロック信号及び
データ信号は、図３に示す回路中に示したものと対応し
ている。

【００６９】図４において、クロック信号ｓ１１０〜ｓ
１１２及びデータ信号ｓ１１３〜ｓ１１６が生成される
回路中の場所は図２に示す本実施形態における各信号と
同一であり、各信号の遅延時間も図２に示す本実施形態
における各信号とほぼ同じである。ただし、本具体例に
おいては、クロック信号ｓ１１２及びデータ信号ｓ１１
５の立ち上がり波形に歪みが見られる。これは、クロッ
ク入力部２０４ａからの出力信号がハイになった場合
に、カレントミラー１４０ａの負荷側トランジスタ１０
６ａが、負荷１０７ａの設計次第で非飽和領域のドレイ
ン電圧で動作することがあるからである。一方で、クロ
ック入力部２０４ａからの出力信号がローに遷移する場
合にはカレントミラー１４０ａは飽和領域で動作するた
め出力信号の立ち下がりについては正常の波形となって
いる。

【００７０】なお、データ信号を伝えるカレントミラー
１４０ｂからの出力についてもクロック信号と同様に波
形の立ち上がりに歪みが生じることがある。

【００７１】（第２の実施形態）図５は、本発明の第２
の実施形態の液晶パネル制御システムに配置される信号
伝送回路のインタフェース部の構成を示す電気回路図で
ある。

【００７２】同図に示すように、本実施形態の液晶パネ
ル制御システムに配置される信号伝送回路のインタフェ
ース部には、クロック信号を送出するためのｎチャネル
型の出力用トランジスタ１０１ａ，１０１ｂと、データ
信号を送出するためのｎチャネル型の出力用トランジス
タ１０８ａ，１０８ｂと、クロック信号ｓ５１０を反転
してオープンドレイントランジスタ５０２へと出力する
インバータ５０１と、フリップフロップ８０８と、クロ
ック伝送路８０３ａ，８０３ｂと、データ伝送路８１１
ａ，８１１ｂと、クロック入力部２０４，５２２と、デ
ータ入力部５２３，５２４と、クロック信号ｓ５１１，
ｓ５１２をそれぞれ反転するインバータと、データ信号
ｓ５１５及びｓ５１６を反転するインバータと、クロッ
ク信号用のＲＳフリップフロップ５０３ａと、データ信
号用のＲＳフリップフロップ５０３ｂと、ＲＳフリップ
フロップ５０３ａから出力されたクロック信号ｓ５１３
とＲＳフリップフロップ５０３ｂから出力されたデータ
信号ｓ５１７とがそれぞれ入力されるフリップフロップ
８１５とが設けられている。

【００７３】クロック入力部２０４，５２２とデータ入
力部５２３，５２４とは互いに同じ構成であり、第１の
実施形態の具体例におけるクロック入力部またはデータ
入力部と同じ構成となっている。

【００７４】本実施形態の液晶パネル制御システムに配
置される信号伝送回路の特徴は、１つのクロック信号及
び１つのデータ信号を伝送する経路をそれぞれ２つに分
けて相補させることにある。

【００７５】図６は、図５に示す信号伝送回路の各部に
おけるクロック信号及びデータ信号のタイミングチャー
トを示す図である。以下、同図を参照して本実施形態に
用いられる信号伝送回路の動作を説明する。

【００７６】まず、送信側の液晶ドライバ５２０内のシ
フトレジスタから出力されたクロック信号ｓ５１０は２
経路に分かれ、一方では出力用トランジスタ１０１ａの
ゲートに印加され、第１の実施形態における信号伝送回
路と同様にクロック伝送路８０３ａを経てクロック入力
部２０４からクロック信号ｓ５１１として出力される。
次いで、クロック信号ｓ５１１はインバータにより反転
されてから非同期のＲＳフリップフロップ５０３ａのリ
セット端子に入力される。

【００７７】分岐したもう一方のクロック信号ｓ５１０
は、インバータ５０１により波形を反転された後、出力
用トランジスタ１０１ｂのゲートに印加され、クロック
伝送路８０３ｂを経てクロック入力部５２２からクロッ
ク信号ｓ５１２として出力される。次いで、クロック信
号ｓ５１２はインバータにより反転されてからＲＳフリ
ップフロップ５０３ａのセット端子に入力される。ここ
で、クロック信号ｓ５１２はインバータ５０１を経てい
るため、クロック信号ｓ５１１とは波形が反転してい
る。このとき、クロック信号ｓ５１１及びｓ５１２の立
ち上がり波形には、共に遅延による歪みが見られる。

【００７８】次に、ＲＳフリップフロップ５０３ａから
クロック信号ｓ５１３が出力されるが、このクロック信
号ｓ５１３の波形は、ＲＳフリップフロップ５０３ａ内
を伝搬する時間だけ遅延した歪みのない正常デューティ
信号となっている。

【００７９】通常ＲＳフリップフロップはセットまたは
リセットに入力される信号がローからハイに立ち上がる
際に出力が変化するが、ここではＲＳフリップフロップ
５０３ａへの入力される前に信号が反転されているの
で、ＲＳフリップフロップ５０３ａからの出力は、クロ
ック信号ｓ５１１，ｓ５１２の立ち下がりのときに変化
する。クロック信号ｓ５１１はクロック信号ｓ５１２が
反転した信号であるので、互いの歪んだ立ち上がりの波
形を歪みのない立ち下がりの波形で補正することができ
る。

【００８０】次に、データラッチ部から出力されたデー
タ信号は、フリップフロップ８０８に入力される。フリ
ップフロップ８０８にはクロック信号も入力されて、デ
ータ信号ｓ５１４が出力される。これと同時にもう１つ
の端子からデータ信号ｓ５１４とは波形が反転した信号
が出力される。その後、それぞれのデータ信号はデータ
伝送路８１１ａ，８１１ｂを経由してそれぞれデータ入
力部５２３，５２４からデータ信号ｓ５１５及びｓ５１
６として出力される。データ信号ｓ５１５及びｓ５１６
は共にインバータにより波形が反転された後、非同期の
ＲＳフリップフロップ５０３ｂに入力される。このと
き、データ信号ｓ５１５及びｓ５１６の立ち上がり波形
には歪みが見られる。

【００８１】次に、上述のクロック信号と同様、ＲＳフ
リップフロップ５０３ｂから波形の歪みが補正されたデ
ータ信号ｓ５１７が出力される。

【００８２】次に、クロック信号ｓ５１３とデータ信号
ｓ５１７とがフリップフロップ８１５に入力され、デー
タ信号ｓ５１８が出力される。

【００８３】以上により、本実施形態で用いられる信号
伝送回路においては、データ信号またはクロック信号を
相補的な２つの信号として伝送することにより、回路中
のカレントミラーに起因する出力信号の波形の歪みを効
果的に補正し、正常な波形に戻すことが可能となる。

【００８４】これにより、不正輻射を抑制し、かつデー
タ信号の歪みを抑制した信号伝送回路を作成することが
できる。

【００８５】データ信号の歪みを抑制することにより、
歪みが抑制されない場合と比べて回路のクロック周波数
を上げることができるので、信号伝送回路を備えた装置
の高速動作が可能になる。また、信号の電圧振幅が小さ
い場合でも動作の信頼性が高くなり、例えば、より省電
力化し、ＬＶＤＳの長所を生かした液晶ドライバ等が実
現できる。

【００８６】なお、本実施形態では、シフトレジスタ部
からのクロック信号を反転させるににインバータを用い
たが、この代わりにデータ信号の反転と同様にフリップ
フロップを用いてもよい。また、本実施形態では、デー
タ信号の反転させるためにフリップフロップを用いた
が、これに代えてインバータを用いることもできる。

【００８７】（第３の実施形態）図７は、本発明の第３
の実施形態の液晶パネル制御システムに配置される信号
伝送回路のインタフェース部の構成を示す電気回路図で
ある。

【００８８】これまでに述べた実施形態においては、通
常、液晶ドライバで用いるデータ伝送信号には１または
２本のクロック信号に対し、データの伝送線は６ビット
のとき６×３色（Ｒ、Ｇ、Ｂ）で１８本、８ビットのと
き８×３色（Ｒ、Ｇ、Ｂ）で２４本が必要であり、第２
の実施形態のようにデータを２分割するとさらにデータ
が２倍必要となる。

【００８９】本実施形態における信号伝送回路は、デー
タの伝送線数を単一にして、データ信号の線数を削減す
るとともに、安定動作及び低振幅でのデータ伝送を実現
するものである。

【００９０】図７に示すように、本実施形態における信
号伝送回路のうち、クロック信号の伝送経路は第２の実
施形態における信号伝送回路と同様である。すなわち、
クロック信号は相補的な信号として２本の伝送線により
伝送され、非同期ＲＳフリップフロップによって波形の
歪みが補正される。

【００９１】データラッチ部から出力されたデータ信号
は、フリップフロップ８０８を経てデータ信号ｓ６１４
として出力され、出力用トランジスタ１０８のゲートに
印加される。

【００９２】そして、データ伝送路８１１を経てデータ
入力部６０１に入力され、ここからデータ信号ｓ６１６
としてフリップフロップ８１５に入力される。また、ク
ロック信号ｓ６１３がフリップフロップ８１５に入力さ
れるとデータ信号ｓ６１７が出力される。

【００９３】本実施形態における信号伝送回路の特徴
は、データ入力部６０１にはカレントミラーを構成する
ｐチャネル型トランジスタ１０３ｃのゲートとｐチャネ
ル型トランジスタ１０６ｃのゲートとの間に、ゲート電
位の変動を遮断するためのｐチャネル型トランジスタ６
０３を備えていることである。

【００９４】また、タイミング生成装置６０２には非同
期のＲＳフリップフロップ５０３からの出力ｓ６１３が
入力され、タイミング生成装置６０２はｐチャネル型ト
ランジスタ６０３のゲートに接続されている。

【００９５】ｐチャネル型トランジスタ６０３は、カレ
ントミラー１４０ｃの動作を制御するもので、ｐチャネ
ル型トランジスタがオンしている場合通常のカレントミ
ラーと同様の動作を行なう。つまり、ソース側トランジ
スタ１０３ｃにおける電流の変化はＶｇｓの変動とな
り、出力用トランジスタ１０８の電流量を変動制御する
ものである。

【００９６】次にｐチャネル型トランジスタ６０３をオ
フした場合、ソース側の電流の変化は出力側に伝えるこ
とができない。この時、出力側のｐチャネル型トランジ
スタ１０６ｃはｐチャネル型トランジスタ６０３がオフ
される以前のゲート電圧で決まる電流を保持して流して
いる。これはｐチャネル型トランジスタ６０３がオフし
た場合でも、カレントミラー１４０ｃを構成する負荷側
トランジスタ１０６ｃのゲート容量や寄生容量によって
以前のＶｇｓ状態が一定期間維持されているためであ
る。つまり、電流によるサンプルホールド（トラックホ
ールド）が実現できるのである。

【００９７】本実施形態における信号伝送回路では、カ
レントミラー１４０ｃのサンプルホールド機能を用い
て、精度の高いクロック信号から一定期間のサンプル期
間タイミングを生成し、データの波形歪が終わった後
で、データ信号電流をサンプリングを開始することで、
安定した信号出力が得られるものである。

【００９８】図８は、図７に示す信号伝送回路の各部に
おけるクロック信号及びデータ信号のタイミングチャー
トを示す図である。

【００９９】同図に示すように、データ入力部６０１か
ら出力されたデータ信号ｓ６１６は、データ信号ｓ６１
４と比べると回路を通過する際の時間だけ遅延している
が、ｐチャネル型トランジスタ６０３及びタイミング生
成装置６０２を設けたことにより、波形に歪みは見られ
ない。

【０１００】本実施形態における信号伝送回路では、デ
ータ入力部につき１個のｐチャネル型トランジスタ６０
３とタイミング生成装置６０２とを設けることによって
データ伝送線の本数を増やすことなくデータ波形の歪み
の発生を抑制できる。ｐチャネル型トランジスタとタイ
ミング生成装置の面積よりも本実施形態により減らせる
データ伝送線の面積の方が大きいうえ、第２の実施形態
では必要であったインバータを設ける必要がないので、
本実施形態においては、面積が小さく、不要輻射の少な
い液晶パネル制御システムが実現される。

【０１０１】また、波形の歪みが少ないデータ信号を転
送できるので、本発明の信号伝送回路を備えた装置の高
速動作が可能になる。また、信号の電圧振幅が小さい場
合でも動作の信頼性が高くなり、より省電力化し、ＬＶ
ＤＳの長所を生かした液晶ドライバ等を実現することが
できる。

【０１０２】また、本実施形態では、クロック信号の立
ち上がりに動機したデータ信号の例を示したが、クロッ
ク信号の両エッジに同期したデータについても同様の方
法でサンプルホールドすることにより、高速で波形の歪
みが少ないデータを転送することができる。

【０１０３】なお、本実施形態においては、データ信号
の伝送線にのみｐチャネル型トランジスタとタイミング
生成装置を設けたが、クロック信号の伝送線にもｐチャ
ネル型トランジスタ及びタイミング生成装置を設けるこ
ともできる。

【０１０４】これにより、さらに回路の面積を縮小する
ことができる。

【０１０５】

【発明の効果】本発明の信号伝送回路によれば、伝送路
における電圧をほぼ一定の範囲内に収めるとともに転送
されるデータ信号の波形の歪みを抑制する手段を講じた
ので、伝送路における電磁波の不要輻射を低減し、且つ
回路動作の高速化及び省電力化を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る液晶パネル制御
システムに配置される信号伝送回路のうちインタフェー
ス部の構成を示す電気回路図である。

【図２】図３に示す信号伝送回路の各点を流れる信号の
タイミングチャートを示す図である。

【図３】第１の実施形態の具体例の液晶パネル制御シス
テムの配置される信号伝送回路の構成を示す電気回路図
である。

【図４】図３に示す信号伝送回路の各点を流れる信号の
タイミングチャートを示す図である。

【図５】本発明の第２の実施形態に係る液晶パネル制御
システムに配置される信号伝送回路のうちインタフェー
ス部の構成を示す電気回路図である。

【図６】図５に示す信号伝送回路の各点を流れる信号の
タイミングチャートを示す図である。

【図７】本発明の第３の実施形態に係る液晶パネル制御
システムに配置される信号伝送回路のうちインタフェー
ス部の構成を示す電気回路図である。

【図８】図７に示す信号伝送回路の各点を流れる信号の
タイミングチャートを示す図である。

【図９】従来の信号伝送回路を用いた液晶表示装置を模
式的に示す図である。

【図１０】従来の信号伝送回路を備えた液晶ドライバの
構造を示すブロック回路図である。

【図１１】図１０に示す従来の信号伝送回路を備えた液
晶ドライバのインタフェース部を示す拡大回路図であ
る。

【図１２】従来の信号伝送回路の各点を流れる信号のタ
イミングチャートを示す図である。

【符号の説明】

１０１，１０１ａ，１０１ｂ 出力用トラン
ジスタ １０２ａ クロック入力
部 １０２ｂ データ入力部 １０３ａ，１０３ｂ ソース側トラ
ンジスタ １０４ａ，１０４ｂ 振幅制御部 １０６ａ，１０６ｂ，１０６ｃ 負荷側トラン
ジスタ １０７ａ，１０７ｂ 負荷 １０８，１０８ａ，１０８ｂ 出力用トラン
ジスタ １２０，１２１ 液晶ドライバ １４０ａ，１４０ｂ カレントミラ
ー ２０２ａ，２０２ｂ ｎチャネル型
トランジスタ ２０３ 定電流源 ２０４ａ クロック入力
部 ２０４ｂ データ入力部 ５０１ インバータ ５０３ａ，５０３ｂ ＲＳフリップ
フロップ ５２２ クロック入力
部 ５２３，５２４ データ入力部 ６０１ データ入力部 ６０２ タイミング生
成装置 ６０３ ｐチャネル型
トランジスタ ８０３ａ，８０３ｂ クロック伝送
路 ８１１ａ，８１１ データ伝送路 ８１５ フリップフロ
ップ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｈ０４Ｌ 25/02 Ｒ Ｈ０４Ｌ 25/02 Ｓ Ｈ０３Ｋ 19/00 １０１Ｑ Ｆターム(参考） 2H093 NC81 NC90 ND40 5C006 AA22 AF50 BB16 BC24 BF27 BF34 FA32 FA37 5C080 AA10 BB05 CC03 DD12 FF11 JJ02 JJ03 JJ04 JJ06 5J056 AA01 AA04 BB24 BB29 BB33 CC01 CC02 CC14 DD13 DD26 DD27 FF01 FF08 KK00 5K029 AA02 DD04 GG07 HH01

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ２個以上の駆動回路が伝送路を介して直
   列にシリアルカスケード接続された信号伝送回路であっ
   て、 前段側駆動回路における上記伝送路と電圧供給部との間
   に介設され、送信側の内部回路からのデジタル信号に応
   じて動作する出力用トランジスタを有する信号出力部
   と、 後段側駆動回路における後段側駆動回路の内部回路と上
   記伝送路との間に介設された信号入力部と、 上記後段側駆動回路の内部回路につながり、上記後段側
   駆動回路の内部回路にデジタル信号を出力するための出
   力ノードとを備え、 上記信号入力部は、 上記伝送路に接続される定電流源と、 上記電流源及び伝送路に接続され、上記伝送路における
   電圧がほぼ一定の範囲内に収まるように上記伝送路への
   電流を制御する振幅制御手段と、 上記振幅制御手段を介して上記伝送路に接続される第１
   トランジスタと、上記出力ノードに接続される第２トラ
   ンジスタとを含むカレントミラーと、 上記出力ノードを介して上記カレントミラーの第２トラ
   ンジスタ及び内部回路に接続され、第２トランジスタの
   電流出力を電圧に変換するための負荷とを有している信
   号伝送回路。
2. 【請求項２】 請求項１に記載の信号伝送回路におい
   て、 上記デジタル信号がクロック信号を含むことを特徴とす
   る信号伝送回路。
3. 【請求項３】 請求項２に記載の信号伝送回路におい
   て、 上記デジタル信号がデータ信号をさらに含み、 上記信号出力部は上記クロック信号を出力するクロック
   信号出力部と上記データ信号を出力するデータ信号出力
   部の２種類に分かれ、上記信号入力部は上記クロック信
   号が入力されるクロック入力部と上記データ信号が入力
   されるデータ入力部の２種類に分かれ、上記伝送路は上
   記データ信号用伝送路と上記クロック信号用伝送路に分
   かれていることを特徴とする信号伝送回路。
4. 【請求項４】 請求項１〜３のうちいずれか１つに記載
   の信号伝送回路において、 上記振幅制御手段は、ゲートにバイアス電圧を受けるＭ
   ＩＳトランジスタによって構成されていることを特徴と
   する信号伝送回路。
5. 【請求項５】 請求項１〜４のうちいずれか１つに記載
   の信号伝送回路において、 上記電流源は、ゲートに一定のバイアス電圧を受けるＭ
   ＩＳトランジスタによって構成されていることを特徴と
   する信号伝送回路。
6. 【請求項６】 請求項３〜５のうちいずれか１つに記載
   の信号伝送回路において、 上記後段側駆動回路に上記データ入力部からの出力信号
   を受ける非同期ＲＳフリップフロップをさらに備え、 上記前段側駆動回路では上記データ信号を相補的な２つ
   の信号に分けて伝送することにより上記データ信号の波
   形の歪みを抑制する機能を持つことを特徴とする信号伝
   送回路。
7. 【請求項７】 請求項６に記載の信号伝送回路におい
   て、 上記前段側駆動回路では、上記クロック信号を相補的な
   ２つの信号に分けて伝送することにより上記クロック信
   号の波形の歪みを抑制する機能を持つことを特徴とする
   信号伝送回路。
8. 【請求項８】 請求項３に記載の信号伝送回路におい
   て、 １つの上記データ信号が１本の伝送線によって伝送さ
   れ、 上記データ入力部の上記第１のトランジスタのゲートと
   上記第２のトランジスタのゲートとの間にスイッチング
   トランジスタをさらに設け、 上記スイッチングトランジスタのオン・オフを制御する
   タイミング制御手段を設けることを特徴とする信号伝送
   回路。
9. 【請求項９】 請求項１〜８のうちいずれか１つに記載
   の信号伝送回路において、 上記駆動回路は、液晶パネルの液晶ドライバであること
   を特徴とする信号伝送回路。