TW202004712A

TW202004712A - 共同電壓產生電路

Info

Publication number: TW202004712A
Application number: TW107117750A
Authority: TW
Inventors: 廖偉見; 蔡孟杰
Original assignee: 友達光電股份有限公司
Priority date: 2018-05-24
Filing date: 2018-05-24
Publication date: 2020-01-16
Also published as: CN108847175B; TWI663587B; CN108847175A

Abstract

一種共同電壓產生電路包括：取樣保持電路以及第一共同電壓產生電路。取樣保持電路用以根據第一閘極線驅動訊號取樣幀相位訊號，以產生取樣後訊號，並將其提供至第一節點。第一共同電壓產生電路包括：第一電晶體、第二電晶體、第三電晶體以及開關電路。第一電晶體具有控制端耦接第二節點。第二電晶體具有控制端受控於控制訊號。第三電晶體具有控制端耦接第三節點。開關電路用以回應控制訊號而將第一節點電性隔離於二節點以及第三節點，或是將第一節點電性連接至第二節點以及第三節點。

Description

共同電壓產生電路

本揭露是關於一種電子電路，且特別是有關於一種用於對顯示面板提供共同電壓(Vcom)的共同電壓產生電路。

目前顯示裝置主要是透過顯示面板上的像素陣列來呈現畫面內容。透過對像素施加特定的電壓，可改變像素的光穿透率，配合對應的彩色濾光片，即可讓像素呈現特定的色彩。

像素的跨壓可由施加於像素的資料電壓以及施加於共同電極上的共同電壓來定義。傳統上，顯示面板上所有的像素會共用由驅動積體電路(IC)提供的一共同電壓，此共同電壓可以是固定的直流偏壓，也可以是擺動的交流電壓。

在部分防窺顯示的應用中，例如提款機、電腦防窺螢幕等，可能會需要在一幀畫面顯示期間中的不同時點對像素列提供不同位準的共同電壓，以符合防窺顯示的光學要求。然而，傳統顯示裝置所採用的共同電壓產生機制並不適合此類應用。

本揭露是關於一種電子電路，且特別是有關於一種用於對顯示面板提供共同電壓(Vcom)的共同電壓產生電路，其可在一幀畫面顯示期間中的不同時點對像素列提供不同位準的共同電壓，以符合特定的顯示要求，例如防窺顯示。

根據本揭露的一方面，提出一種共同電壓產生電路包括：取樣保持電路以及第一共同電壓產生電路。取樣保持電路用以根據第一閘極線驅動訊號取樣幀相位訊號，以產生取樣後訊號，並將其提供至第一節點。第一共同電壓產生電路用以將第一偏壓、第二偏壓或第三偏壓提供至第一共同電壓輸出端以作為第一共同電壓。第一共同電壓產生電路包括：第一電晶體、第二電晶體、第三電晶體以及開關電路。第一電晶體具有第一端接收第一偏壓、第二端耦接第一共同電壓輸出端、以及控制端耦接第二節點。第二電晶體具有第一端接收第二偏壓、第二端耦接第一共同電壓輸出端、以及控制端受控於控制訊號。第三電晶體具有第一端接收第三偏壓、第二端耦接第一共同電壓輸出端、以及控制端耦接第三節點。開關電路介於第一節點與第二節點之間，並介於第一節點與第三節點之間，用以回應控制訊號而將第一節點電性隔離於二節點以及第三節點，或是將第一節點電性連接至第二節點以及第三節點。當控制訊號被致能，第二電晶體被開啟以將第二偏壓提供至第一共同電壓輸出端，當控制訊號被禁能，取樣後訊號被提供至第二節點以及第三節點，以將第二偏壓或第三偏壓提供至第一共同電壓輸出端。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

第1圖繪示依據本揭露一實施例的共同電壓(Vcom)產生電路100的電路圖。共同電壓產生電路100主要包括取樣保持電路102以及第一共同電壓產生電路104，更可包括第二共同電壓產生電路106。第一共同電壓產生電路104以及第二共同電壓產生電路106可分別提供第一共同電壓以及第二共同電壓。第一共同電壓以及第二共同電壓可被施加至顯示面板上的共同電極，以作為像素的共同電壓。在一實施例中，第二共同電壓為第一共同電壓的反相訊號。

取樣保持電路102可根據第一閘極線驅動訊號G[n]對幀相位訊號FRP作取樣以產生取樣後訊號，並將取樣後訊號提供至第一節點N1。第一閘極線驅動訊號G[n]例如是指欲施加至顯示面板中的第n條閘極線以開啟該閘極線上像素電晶體的驅動訊號。當一像素的像素電晶體被開啟，則可對該像素寫入顯示資料。

在此實施例中，幀相位訊號FRP可以是一訊號相位隨畫面幀翻轉的訊號，也就是說，幀相位訊號FRP在相鄰的兩幀畫面顯示期間具有相反的訊號相位。

取樣保持電路102包括開關SW以及栓鎖器LAT1。開關SW可透過傳輸閘(transmission gate)或其它具備開關功能的電子元件或電路來實現。栓鎖器LAT1耦接第一節點N1，其可由兩個頭尾相接的反相器構成，或是由其他具備栓鎖功能的電路來實現。

開關SW受控於第一閘極線驅動訊號G[n]。第1圖中的符號「/G[n]」是用來表示反相的第一閘極線驅動訊號G[n]。當第一閘極線驅動訊號G[n]被致能(enabled)，開關SW開啟，使得幀相位訊號FRP被提供至第一節點N1以作為取樣後訊號。換言之，取樣保持電路102可在第一閘極線驅動訊號G[n]被致能時，對幀相位訊號FRP作取樣。

當第一閘極線驅動訊號G[n]被禁能(disabled)，開關SW關閉，栓鎖器LAT1將維持第一節點N1上的取樣後訊號的電壓位準，以實現電位保持功能。

此處所指的訊號被「致能」，指的是此訊號的位準被拉高(pull high)、或是切換至一致能位準；相對地，訊號被「禁能」指的是此訊號的位準被拉低(pull low)、或是切換至一禁能位準，其中禁能位準與致能位準可對應至兩相異之邏輯狀態。

第一共同電壓產生電路104可將第一偏壓VB1、第二偏壓VB2或第三偏壓VB3提供至第一共同電壓輸出端COMP以作為第一共同電壓，使得第一共同電壓的位準可切換於第一偏壓VB1、第二偏壓VB2、以及第三偏壓VB3。在一實施例中，第二偏壓VB2的位準可介於第一偏壓VB1與第三偏壓VB3的位準之間，例如，第一偏壓VB1=5V、第二偏壓VB2=0V、第三偏壓VB3=-5V。

第一共同電壓產生電路104包括第一電晶體T1、第二電晶體T2、第三電晶體T3以及開關電路CSW。其中第一電晶體T1可例如為P型金氧半電晶體(PMOS)，而第二電晶體T2以及第三電晶體T3可例如為N型金氧半電晶體(NMOS)。

第一電晶體T1具有第一端(如源極/汲極)接收第一偏壓VB1、第二端(如汲極/源極)耦接第一共同電壓輸出端COMP、以及控制端(如閘極)耦接第二節點N2。第二電晶體T2具有第一端(如源極/汲極)接收第二偏壓VB2、第二端(如汲極/源極)耦接第一共同電壓輸出端COMP、以及控制端(如閘極)受控於控制訊號CK。第三電晶體T3具有第一端(如源極/汲極)接收第三偏壓VB3、第二端(如汲極/源極)耦接第一共同電壓輸出端COMP、以及控制端(如閘極)耦接第三節點N3。

開關電路CSW介於第一節點N1與第二節點N2之間，並介於第一節點N1與第三節點N3之間。開關電路CSW可回應控制訊號CK而將第一節點N1電性隔離於第二節點N2以及第三節點N3，或是將第一節點N1電性連接至第二節點N2以及第三節點N3。

開關電路CSW例如包括第一開關SW1以及第二開關SW2。第一開關SW1耦接在第一節點N1與第二節點N2之間，並受控於控制訊號CK。第二開關SW2耦接在第一節點N1與第三節點N3之間，並受控於控制訊號CK。在此實施例中，第一開關SW1以及第二開關SW2為傳輸閘，然本揭露並不以此為限，第一開關SW1以及第二開關SW2亦可透過其它具備開關功能的電子元件或電路來實現，例如電晶體。

在操作上，當控制訊號CK被致能，第一開關SW1以及第二開關SW2皆被關閉，使得第一節點N1電性隔離於第二節點N2以及第三節點N3。反之，當控制訊號CK被禁能，第一開關SW1以及第二開關SW2皆開啟，使得第一節點N1電性連接至第二節點N2以及第三節點N3。

第二共同電壓產生電路106可將第四偏壓VB4、第五偏壓VB5或第六偏壓VB6提供至第二共同電壓輸出端COMN以作為第二共同電壓。第二共同電壓產生電路106包括第一反相器IN1、第二反相器IN2、第四電晶體T4、第五電晶體T5、以及第六電晶體T6。其中第四電晶體T4以及第五電晶體T5可為NMOS，而第六電晶體T6可為PMOS。

第一反相器IN1的輸入端耦接第二節點N2。第二反相器IN2的輸入端耦接第三節點N3。換言之，第一反相器IN1以及第二反向器IN2可分別輸出第二節點N2的反相訊號以及第三節點N3的反相訊號。

第四電晶體T4具有第一端(如源極/汲極)接收第四偏壓VB4、第二端(如汲極/源極)耦接第二共同電壓輸出端COMN、以及控制端(如閘極)耦接第一反相器IN1的輸出端。因此，第四電晶體T4可回應第二節點N2的反相訊號而開啟或關閉。

第五電晶體T5具有第一端(如源極/汲極)接收第五偏壓VB5、第二端(如汲極/源極)耦接第二共同電壓輸出端COMN、以及控制端(如閘極)受控於控制訊號CK。

第六電晶體T6具有第一端(如源極/汲極)接收第六偏壓VB6、第二端(如汲極/源極)耦接第二共同電壓輸出端COMN、以及控制端(如閘極)耦接第二反相器IN2的輸出端。因此，第六電晶體T6可回應第三節點N3的反相訊號而開啟或關閉。

在一實施例中，可規劃第四偏壓VB4與第一偏壓VB1具有相反的相位、第五偏壓VB5與第二偏壓VB2相等，而第六偏壓VB6與第三偏壓VB3具有相反的相位。舉例來說，若第一偏壓VB1=5V、第二偏壓VB2=0V、第三偏壓VB3=-5V，則可規劃第四偏壓VB4=-5V、第五偏壓VB5=0V、第六偏壓VB6=5V。

共同電壓產生電路100可更包括第七電晶體T7以及第八電晶體T8。第七電晶體T7以及第八電晶體T8可分別為PMOS以及NMOS。

第七電晶體T7具有第一端(如源極/汲極)接收第一禁能偏壓VDE1、第二端(如汲極/源極)耦接第二節點N2，以及控制端(如閘極)受控於第一控制訊號CK1。第八電晶體T8具有第一端(如源極/汲極)接收第二禁能偏壓VDE2、第二端(如汲極/源極)耦接第三節點N3，以及控制端(如閘極)受控於第二控制訊號CK2。

第一控制訊號CK1例如是前述之控制訊號CK之反相訊號XCK，第二控制訊號CK2例如是前述之控制訊號CK。當控制訊號CK為致能，第七電晶體T7以及第八電晶體T8皆會被開啟，使得第一禁能偏壓VDE1以及第二禁能偏壓VDE2分別被提供至第二節點N2以及第三節點N3。在另一實施例中，第一控制訊號CKa及第二控制訊號CKb亦可以皆為前述之控制訊號CK。或者，在另一實施例中，第一控制訊號CKa及第二控制訊號CKb亦可以皆為前述之控制訊號CK之反相訊號XCK。或者，在另一實施例中，第一控制訊號CKa例如是前述之控制訊號CK，第二控制訊號CKb例如是前述之控制訊號CK之反相訊號XCK。

第一禁能偏壓VDE1以及第二禁能偏壓VDE2的大小分別足夠使第一電晶體T1以及第三電晶體T3關閉，例如第一禁能偏壓VDE1=8.5V、第二禁能偏壓VDE2=-8V。因此，當第一禁能偏壓VDE1以及第二禁能偏壓VDE2分別被提供至第二節點N2以及第三節點N3，將分別使第一電晶體T1以及第三電晶體T3處於關閉狀態。

透過如第1圖的電路配置，當控制訊號CK被致能，第二電晶體T2將被開啟以提供第二偏壓VB2至第一共同電壓輸出端COMP。而當控制訊號CK被禁能，第一節點N1上的取樣後訊號將被提供至第二節點N2以及第三節點N3，以將第二偏壓VB2或第三偏壓VB3提供至第一共同電壓輸出端COMP，進而實現多位準的共同電壓產生機制。

應注意的是，雖然此實施例中第一電晶體T1、第六電晶體T6以及第七電晶體T7是以PMOS來實現，而第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5以及第八電晶體T8是以NMOS來實現，然本揭露並不以此為限，各個電晶體的電晶體類型均可根據其控制端接收的訊號配置而作對應調整。舉例來說，若第八電晶體T8的控制端所接收之第二控制訊號CKb可以是控制訊號CK之反相訊號，則可透過PMOS來實現第八電晶體T8。

第2圖繪示依據本揭露一實施例的控制訊號產生電路200的電路圖。控制訊號產生電路200可提供共同電壓產生電路100中各電路部件所需的控制訊號CK。其中控制訊號產生電路200可以是共同電壓產生電路100中的一部分，亦可獨立於共同電壓產生電路100。

控制訊號產生電路200可依據第一閘極線驅動訊號G[n]以及第二閘極線驅動訊號G[K]產生控制訊號CK。其中第一閘極線驅動訊號G[n]以及第二閘極線驅動訊號G[K]可分別用於驅動一顯示面板上的相異兩條閘極線，例如顯示面板上的第n條閘極線以及第K條閘極線。舉例來說，控制訊號產生電路200可在一幀畫面顯示期間中，回應第一閘極線驅動訊號G[n]而致能控制訊號CK，並回應第二閘極線驅動訊號G[K]而禁能控制訊號CK，使得控制訊號CK在閘極驅動器從第一閘極線驅動訊號G[n]掃描至第二閘極線驅動訊號G[K]的期間內為致能狀態。

控制訊號產生電路200包括P型電晶體TP、N型電晶體TN以及栓鎖器LAT2。P型電晶體TP具有第一端(如源極/汲極)接收致能偏壓VEN、第二端(如汲極/源極)、以及控制端(如閘極)受控於第一閘極線驅動訊號G[n]。如第2圖所示，P型電晶體TP接收反相的第一閘極線驅動訊號/G[n]。另外，N型電晶體TN具有第一端接收顯示模式控制訊號CN、第二端耦接P型電晶體TP的第二端、以及控制端受控於第二閘極線驅動訊號G[K]。

栓鎖器LAT2耦接P型電晶體TP的第二端以及N型電晶體TN的第二端。當P型電晶體TP被開啟，致能偏壓VEN將被提供至P型電晶體TP的第二端以作為控制訊號CK，而當N型電晶體TN被開啟，顯示模式控制訊號CN將被提供至N型電晶體TN的第二端以作為控制訊號CK。

在一實施例中，顯示模式控制訊號CN可切換於對應廣視角顯示模式的一第一位準以及對應於防窺顯示模式的一第二位準，其中第一位準與致能偏壓VEN的位準相同，第二位準小於第一位準。透過此配置，當顯示裝置操作在廣視角顯示模式，由於顯示模式控制訊號CN的第一位準與致能偏壓VEN相同，故控制訊號CK的波形將不會回應第二閘極線驅動訊號G[K]的致能而變化。反之，當顯示裝置操作在防窺顯示模式，由於顯示模式控制訊號CN的第二位準比致能偏壓VEN來得低，故當第二閘極線驅動訊號G[K]被致能，控制訊號CK將從對應致能偏壓VEN/第一位準的高位準而被拉低至對應第二位準的低位準。

因此，若顯示模式控制訊號CN被設定在第一位準，控制訊號產生電路200產生的控制訊號CK將如同一直流偏壓，使得第一共同電壓產生電路104以及第二共同電壓產生電路106分別維持輸出第二偏壓VB2以及第五偏壓VB5。而若顯示模式控制訊號CN被設定在第二位準，控制訊號產生電路200產生的控制訊號CK將回應依序致能的第一閘極線驅動訊號G[n]及第二閘極線驅動訊號G[K]形成一致能脈波。回應具有致能脈波的控制訊號CK，第一共同電壓產生電路104將在控制訊號CK致能時輸出第二偏壓VB2，並在控制訊號CK禁能時輸出第一偏壓VB1或第三偏壓VB3。對應地，第二共同電壓產生電路106將在控制訊號CK致能時輸出第五偏壓VB5，並在控制訊號CK禁能時輸出第四偏壓VB4或第六偏壓VB6。

控制訊號產生電路200可在顯示裝置操作在防窺顯示模式時，根據兩相異閘極線驅動訊號之間的致能時間差，決定控制訊號CK的致能脈波寬度。然本揭露並不限於此，在一實施例中，亦可直接規劃第一閘極線驅動訊號G[n]作為控制訊號CK。此時，控制訊號CK可直接由顯示裝置的閘極驅動器提供。

第3圖繪示共同電壓產生電路100的一例操作波形圖。在第3圖的例子中，係以高位準的訊號來表示「致能」的訊號，並以低位準的訊號來表示被「禁能」的訊號。

如第3圖所示，在第i幀畫面顯示期間F[i]中，控制訊號CK在時間點t1~時間點t2之間具有一致能脈波。此致能脈波可例如透過第2圖的控制訊號產生電路200根據第一閘極線驅動訊號G[n]以及第二閘極線驅動訊號G[K]產生。

幀相位訊號FRP的訊號相位是以幀為單位作翻轉。如第3圖所示，幀相位訊號FRP在第i幀畫面顯示期間F[i]具有低位準，並在下一幀畫面顯示期間F[i+1]切換至高位準。不同幀的畫面顯示期間係對應至不同幀的畫面顯示資料。

接著請一併參考第1圖以及第3圖。在時間點t1，低位準的幀相位訊號FRP被取樣，故第一節點N1上的取樣後訊號VN1被拉至低位準。

在時間點t1~t2的期間，控制訊號CK為致能，故第一開關SW1以及第二開關SW2皆被關閉，使得第一節點N1分別與第二節點N2和第三節點N3電性隔離。此時，由於第七電晶體T7以及第八電晶體T8均處於開啟狀態，故第二節點N2上的電壓VN2以及第三節點N3上的電壓VN3將分別被設定成第一禁能偏壓VDE1(此例中具有高位準)以及第二禁能偏壓VDE2(此例中具有低位準)。

透過上述的訊號操作，可確保在控制訊號CK為高位準的期間，第一電晶體T1及第三電晶體T3為關閉、第二電晶體T2為開啟，使得第一共同電壓VCOMP被設定為第二偏壓VB2(如0V)。

針對控制訊號CK處於低位準的期間，第二電晶體T2為關閉，而第一節點N1上的取樣後訊號VN1係被提供至第二節點N2以及第三節點N3。在畫面顯示期間F[i]中，時間點t1以前因為取樣後訊號VN1具有高位準，故第一電晶體T1為關閉、第三電晶體T3為開啟，使得第一共同電壓VCOMP被設定為第三偏壓VB3(此例中為低位準，如-5V)。在時間點t2以後，由於取樣後訊號VN1具有低位準，故第一電晶體T1為開啟、第三電晶體T3為關閉，使得第一共同電壓VCOMP被設定為第一偏壓VB1(此例中為高位準，如5V)。

針對後續的第i+1幀~第i+3幀畫面顯示期間F[i+1]~F[i+3]，共同電壓產生電路100的訊號操作方式亦同，故不另贅述。

在一實施例中，可將控制訊號CK的致能脈波的脈波寬度(pulse duration)規劃成略長於時間點t1(第一閘極線驅動訊號G[n]的上升緣)~時間點t2(第二閘極線驅動訊號G[K]的下降緣)的期間，以確保在對第一閘極線驅動訊號G[n]~第二閘極線驅動訊號G[K]所對應的像素列寫入資料的期間，該些像素列係被施加對應第二偏壓VB2的第一共同電壓VCOMP以及對應第五偏壓VB5的第二共同電壓VCOMN。

第4圖繪示依據本揭露一實施例的顯示裝置400的方塊圖。為簡化說明，第4圖中僅繪示一閘極驅動器402、三個共同電壓產生電路404、406、408、以及一顯示面板410於顯示裝置400中。然而，所屬技術領域中具有通常知識者可輕易瞭解，於實際應用環境中，顯示裝置400可包括一或多個閘極驅動器、一或多個共同電壓產生電路以及一或多個顯示面板。

閘極驅動器402可依據時脈控制訊號依序對顯示面板410上的閘極線施加閘極線驅動訊號，如G[1]~G[24]。每條閘極線分別耦接至顯示面板410上的一列像素。根據此實施例，每8條像素列為一個像素排(bank)。如第4圖所示，受控於閘極線驅動訊號G[1]~G[8]的8條像素列為第一像素排BK1；受控於閘極線驅動訊號G[9]~G[16]的8條像素列為第二像素排BK2；受控於閘極線驅動訊號G[17]~G[24]的8條像素列為第三像素排BK3。在其他實施例中，每一像素排可包括m條像素列，其中m為正整數。

共同電壓產生電路404、406、408耦接閘極驅動器402以接收閘極線驅動訊號，並分別負責產生第一像素排BK1、第二像素排BK2、第三像素排BK3所需的第一/二共同電壓VCOMP1~VCOMP3/VCOMN1~VCOMN3。

請配合參考第5圖，其繪示顯示裝置400中多個共同電壓產生電路404、406、408所提供的第一/二共同電壓的波形圖。如第5圖所示，控制訊號CK1、CK2、CK3分別表示共同電壓產生電路404、406、408根據對應像素排的閘極線驅動訊號所產生的控制訊號。舉例來說，共同電壓產生電路404可回應閘極線驅動訊號G[1]以及G[8]來產生控制訊號CK1，並據以產生對應的第一共同電壓VCOMP1以及第二共同電壓VCOMN1。

因此，共同電壓產生電路404、406、408可提供以像素排為單位，逐一向右位移的三位準第一/二共同電壓VCOMP1~VCOMP3/VCOMN1~VCOMN3給顯示面板410中的像素，藉此實現特定之顯示需求，例如防窺顯示。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、404、406、408‧‧‧共同電壓產生電路102‧‧‧取樣保持電路104‧‧‧第一共同電壓產生電路106‧‧‧第二共同電壓產生電路410‧‧‧顯示面板T1~T8‧‧‧第一電晶體~第八電晶體VB1~VB6‧‧‧第一偏壓~第六偏壓N1~N3‧‧‧第一節點~第三節點CK、CK1、CK2、CK3‧‧‧控制訊號CKa‧‧‧第一控制訊號CKb‧‧‧第二控制訊號G[n]‧‧‧第一閘極線驅動訊號/G[n]‧‧‧反相的第一閘極線驅動訊號G[K]‧‧‧第二閘極線驅動訊號FRP‧‧‧幀相位訊號SW‧‧‧開關CSW‧‧‧開關電路SW1‧‧‧第一開關SW2‧‧‧第二開關LAT1‧‧‧栓鎖器COMP‧‧‧第一共同電壓輸出端COMN‧‧‧第二共同電壓輸出端IN1‧‧‧第一反相器IN2‧‧‧第二反相器VDE1‧‧‧第一禁能偏壓VDE2‧‧‧第二禁能偏壓200‧‧‧控制訊號產生電路TP‧‧‧P型電晶體TN‧‧‧N型電晶體LAT2‧‧‧栓鎖器VEN‧‧‧致能偏壓CN‧‧‧顯示模式控制訊號F[i]~F[i+3]‧‧‧畫面顯示期間VN1‧‧‧取樣後訊號VN2‧‧‧第二節點上的電壓VN3‧‧‧第三節點上的電壓t1、t2‧‧‧時間點G[1]~G[24]‧‧‧閘極線驅動訊號400‧‧‧顯示裝置402‧‧‧閘極驅動器VCOMP、VCOMP1~VCOMP3‧‧‧第一共同電壓VCOMN、VCOMN1~VCOMN3‧‧‧第二共同電壓BK1‧‧‧第一像素排BK2‧‧‧第二像素排BK3‧‧‧第三像素排

第1圖繪示依據本揭露一實施例的共同電壓產生電路的電路圖。第2圖繪示依據本揭露一實施例的控制訊號產生電路的電路圖。第3圖繪示共同電壓產生電路的一例操作波形圖。第4圖繪示依據本揭露一實施例的顯示裝置的方塊圖第5圖繪示顯示裝置中多個共同電壓產生電路所提供的第一/二共同電壓的波形圖

100‧‧‧共同電壓產生電路

102‧‧‧取樣保持電路

104‧‧‧第一共同電壓產生電路

106‧‧‧第二共同電壓產生電路

T1~T8‧‧‧第一電晶體~第八電晶體

VB1~VB6‧‧‧第一偏壓~第六偏壓

N1~N3‧‧‧第一節點~第三節點

CK‧‧‧控制訊號

XCK‧‧‧反相控制訊號

CKa‧‧‧第一控制訊號

CKb‧‧‧第二控制訊號

G[n]‧‧‧第一閘極線驅動訊號

/G[n]‧‧‧反相的第一閘極線驅動訊號

FRP‧‧‧幀相位訊號

SW‧‧‧開關

CSW‧‧‧開關電路

SW1‧‧‧第一開關

SW2‧‧‧第二開關

LAT1‧‧‧栓鎖器

COMP‧‧‧第一共同電壓輸出端

COMN‧‧‧第二共同電壓輸出端

IN1‧‧‧第一反相器

IN2‧‧‧第二反相器

VDE1‧‧‧第一禁能偏壓

VDE2‧‧‧第二禁能偏壓

Claims

一種共同電壓產生電路，包括：一取樣保持電路，用以根據一第一閘極線驅動訊號取樣一幀相位訊號，以產生一取樣後訊號，該取樣後訊號係提供至一第一節點；一第一共同電壓產生電路，用以將一第一偏壓、一第二偏壓或一第三偏壓提供至一第一共同電壓輸出端以作為一第一共同電壓，該第一共同電壓產生電路包括：一第一電晶體，具有一第一端接收該第一偏壓、一第二端耦接該第一共同電壓輸出端、以及一控制端耦接一第二節點；一第二電晶體，具有一第一端接收該第二偏壓、一第二端耦接該第一共同電壓輸出端、以及一控制端受控於一控制訊號；以及一第三電晶體，具有一第一端接收該第三偏壓、一第二端耦接該第一共同電壓輸出端、以及一控制端耦接一第三節點；以及一開關電路，介於該第一節點與該第二節點之間，並介於該第一節點與該第三節點之間，用以回應該控制訊號而將該第一節點電性隔離於該第二節點以及該第三節點，或是將該第一節點電性連接至該第二節點以及該第三節點；其中當該控制訊號被致能，該第二電晶體被開啟以將該第二偏壓提供至該第一共同電壓輸出端，當該控制訊號被禁能，該取樣後訊號被提供至該第二節點以及該第三節點，以將該第二偏壓或該第三偏壓提供至該第一共同電壓輸出端。
如申請專利範圍第1項所述之共同電壓產生電路，更包括：一第二共同電壓產生電路，用以將一第四偏壓、一第五偏壓或一第六偏壓提供至一第二共同電壓輸出端以作為一第二共同電壓，該第二共同電壓產生電路包括：一第一反相器，該第一反相器的輸入端耦接該第二節點；一第二反相器，該第二反相器的輸入端耦接該第三節點；一第四電晶體，具有一第一端接收該第四偏壓、一第二端耦接該第二共同電壓輸出端、以及一控制端耦接該第一反相器的輸出端；一第五電晶體，具有一第一端接收該第五偏壓、一第二端耦接該第二共同電壓輸出端、以及一控制端受控於該控制訊號；以及一第六電晶體，具有一第一端接收該第六偏壓、一第二端耦接該第二共同電壓輸出端、以及一控制端耦接該第二反相器的輸出端。
如申請專利範圍第2項所述之共同電壓產生電路，其中該第四偏壓與該第一偏壓具有相反的相位，該第五偏壓與該第二偏壓相等，該第六偏壓與該第三偏壓具有相反的相位。
如申請專利範圍第2項所述之共同電壓產生電路，更包括：一第七電晶體，具有一第一端接收一第一禁能偏壓，一第二端耦接該第二節點，以及一控制端受控於一第一控制訊號；以及一第八電晶體，具有一第一端接收一第二禁能偏壓，一第二端耦接該第三節點，以及一控制端受控於一第二控制訊號；其中當該第七電晶體以及該第八電晶體被開啟，使得該第一禁能偏壓以及該第二禁能偏壓分別被提供至該第二節點以及該第三節點，以關閉該第一電晶體以及該第三電晶體。
如申請專利範圍第4項所述之共同電壓產生電路，其中該第一電晶體、該第六電晶體以及該第七電晶體係P型金氧半電晶體，該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體以及該第八電晶體係N型金氧半電晶體。
如申請專利範圍第1項所述之共同電壓產生電路，更包括：一控制訊號產生電路，用以依據該第一閘極線驅動訊號以及一第二閘極線驅動訊號產生該控制訊號，其中該第一閘極線驅動訊號以及該第二閘極線驅動訊號分別用於驅動一顯示面板上的相異兩條閘極線。
如申請專利範圍第6項所述之共同電壓產生電路，其中該控制訊號產生電路在一幀畫面顯示期間中，係回應該第一閘極線驅動訊號致能該控制訊號，並回應該第二閘極線驅動訊號禁能該控制訊號。
如申請專利範圍第6項所述之共同電壓產生電路，其中該控制訊號產生電路包括：一P型電晶體，具有一第一端接收一致能偏壓，一第二端、以及一控制端受控於該第一閘極線驅動訊號；以及一N型電晶體，具有一第一端接收一顯示模式控制訊號，一第二端耦接該P型電晶體的該第二端、以及一控制端受控於該第二閘極線驅動訊號；以及一栓鎖器，耦接該P型電晶體的該第二端以及該N型電晶體的該第二端；其中當該P型電晶體被開啟，該致能偏壓被提供至該P型電晶體的該第二端以作為該控制訊號，當該N型電晶體被開啟，該顯示模式控制訊號被提供至該N型電晶體的該第二端以作為該控制訊號。
如申請專利範圍第8項所述之共同電壓產生電路，其中該顯示模式控制訊號可切換於對應一廣視角顯示模式的一第一位準以及對應於一防窺顯示模式的一第二位準，該第一位準與該致能偏壓的位準相同，且該第二位準小於該第一位準。
如申請專利範圍第1項所述之共同電壓產生電路，其中該第一閘極線驅動訊號係作為該控制訊號。
如申請專利範圍第1項所述之共同電壓產生電路，其中該開關電路包括：一第一開關，耦接在該第一節點與該第二節點之間，並受控於該控制訊號；以及一第二開關，耦接在該第一節點與該第三節點之間，並受控於該控制訊號；其中當該控制訊號為致能，該第一開關以及該第二開關被關閉，以將該第一節點電性隔離於該第二節點以及該第三節點，當該控制訊號為禁能，該第一開關以及該第二開關被開啟，以將該第一節點電性連接至該第二節點以及該第三節點。
如申請專利範圍第1項所述之共同電壓產生電路，其中該取樣保持電路包括：一開關，受控於該第一閘極線驅動訊號而開啟或關閉，當該開關被開啟，該幀相位訊號係提供至該第一節點以作為該取樣後訊號；以及一栓鎖器，耦接該第一節點，用以在該開關關閉時，維持該第一節點上該取樣後訊號的電壓位準。
如申請專利範圍第1項所述之共同電壓產生電路，其中該幀相位訊號在相鄰的兩幀畫面顯示期間具有相反的訊號相位。
如申請專利範圍第1項所述之共同電壓產生電路，其中該第二偏壓的位準介於該第一偏壓與該第三偏壓的位準之間。