CN113722253A

CN113722253A - 端口控制装置

Info

Publication number: CN113722253A
Application number: CN202010452030.1A
Authority: CN
Inventors: 宋亚轩
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2020-05-25
Filing date: 2020-05-25
Publication date: 2021-11-30
Anticipated expiration: 2040-05-25
Also published as: CN113722253B

Abstract

本案涉及端口控制装置，该端口控制装置包含上拉电阻、切换电路、致能电路系统与保护电路系统。上拉电阻用以耦接至一端口，其中端口用以耦接至电子装置的配置通道接脚。切换电路用以根据第一控制信号选择性地经由上拉电阻传输供应电压至端口，并根据第二控制信号关断上拉电阻与端口之间的信号路径。致能电路系统用以根据致能信号与供应电压产生第一控制信号。保护电路系统用以在供应电压未上电时响应于来自端口的电压产生第二控制信号，以限制来自端口的电流。

Description

端口控制装置

技术领域

本案涉及端口控制装置，尤其涉及用于控制C型通用串行总线的配置通道接脚的端口控制装置。

背景技术

通用串行总线(universal serial bus，USB)已广泛的使用于各种电子装置，以与其他装置交换数据或进行电源传输。在C型USB中，配置通道(configuration channel)接脚可以提供不同的阻值以与其他装置的配置通道接脚连接以产生一检测电压，以便设定装置间的操作模式与通道设定。在现有的接口控制电路中，当装置未上电时，配置通道接脚的漏电流可能会造成检测电压错误，或造成额外的功率消耗。另一方面，随着制程发展，晶体管的耐压越来越低，而较不适合实现现有的接口控制电路。

发明内容

在一些实施例中，端口控制装置包含上拉电阻、切换电路、致能电路系统与保护电路系统。上拉电阻用以耦接至一端口，其中端口用以耦接至电子装置的配置通道(configuration channel)接脚。切换电路用以根据第一控制信号选择性地经由上拉电阻传输供应电压至端口，并根据第二控制信号关断上拉电阻与端口之间的信号路径。致能电路系统用以根据致能信号与供应电压产生第一控制信号。保护电路系统用以在供应电压未上电时响应于来自端口的电压产生第二控制信号，以限制来自端口的电流。

在一些实施例中，端口控制装置包含第一开关、第二开关、二极管、第一电压产生电路、电阻、第三开关与第二电压产生电路。第一开关用以接收供应电压，并用以根据一第一控制信号导通。第二开关耦接于上拉电阻与第一开关之间，其中上拉电阻用以耦接至一端口。二极管的阳极用以接收供应电压。第一电压产生电路用以自二极管的阴极接收供应电压，并对供应电压分压以产生第二控制信号至第二开关的控制端。电阻耦接于第二开关的控制端与端口之间。第三开关耦接于第一电压产生电路与地之间。第二电压产生电路用以对供应电压分压以产生偏压信号至第三开关的控制端，其中第二开关与第三开关中每一者的耐压低于供应电压。

有关本案的特征、实际操作与功效，兹配合附图作优选实施例详细说明如下。

附图说明

图1为根据本案一些实施例示出一种端口控制装置与外部电子装置进行连接的示意图；

图2为根据本案一些实施例示出图1的端口控制装置的电路示意图；

图3A为根据本案一些实施例示出图2的端口控制装置操作于第一模式下的示意图；

图3B为根据本案一些实施例示出图2的端口控制装置操作于第二模式下的示意图；

图3C为根据本案一些实施例示出图2的端口控制装置在系统电源未上电的操作示意图；以及

图4为根据本案一些实施例示出图1的端口控制装置的电路示意图。

具体实施方式

本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本案的内容中包含任一在此讨论的词汇的使用例子仅为示例，不应限制到本案的范围与含义。同样地，本案亦不仅以在此说明书所示出的各种实施例为限。

关于本文中所使用的『耦接』或『连接』，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个组件相互操作或动作。如本文所用，用语『电路系统(circuitry)』可为由至少一电路(circuit)所形成的单一系统，且用语『电路』可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。

关于本文中所使用的『约』或『大约』一般通常是指数值的误差或范围约百分之二十以内，优选地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如『约』或『大约』所表示的误差或范围。

如本文所用，用语『与/或』包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等的词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本案的本意。为易于理解，在各附图中的类似组件将被指定为相同标号。

图1为根据本案一些实施例示出一种端口控制装置100与电子装置100-1进行连接的示意图。在一些实施例中，端口控制装置100可应用于各种类型的电子装置(例如：手机、移动硬盘、无线耳机、计算机等等)。在一些实施例中，端口控制装置100用以根据致能信号EN1与致能信号EN2配置端口PO1的通道。端口PO1可经由缆线CB与外部电子装置100-1的端口PO2进行连接。例如，端口PO1可为C型通用串行总线(universal serial bus，USB)的配置通道(configuration channel)接脚，端口PO2可为外部电子装置100-1的配置通道接脚。依据致能信号EN1与致能信号EN2，端口PO1可提供电阻RP(或电阻RD)与外部电子装置100-1的电阻RD-1(或电阻RP-1)进行分压操作，以检测缆线CB的连接方向(orientation)与/或后续操作模式。

图2为根据本案一些实施例示出图1的端口控制装置100的电路示意图。端口控制装置100包含上拉电阻RP、下拉电阻RD、切换电路210、切换电路215、保护电路系统220与致能电路系统240。

上拉电阻RP与下拉电阻RD耦接至端口PO1。切换电路210根据控制信号SC1选择性地经由上拉电阻RP传输供应电压VDD至端口PO1，并根据控制信号SC2关断上拉电阻RP与端口PO1之间的信号路径(如后图3A的信号路径SP)。切换电路215根据致能信号EN2选择性地将端口PO1经由下拉电阻RD耦接至地。若端口PO1有经由上拉电阻RP接收到供应电压VDD或是有经由下拉电阻RD耦接至地，前述的分压操作可被执行。

切换电路210包含晶体管P1与晶体管P2。晶体管P1的第一端(例如为漏极/源极)用以接收供应电压VDD，且晶体管P1的控制端(例如为栅极)耦接至致能电路系统240以接收控制信号SC1。晶体管P1根据控制信号SC1决定是否经由上拉电阻RP传输供应电压VDD至端口PO1。晶体管P2的第一端耦接至晶体管P1的第二端(例如为源极/漏极)，晶体管P2的第二端耦接至上拉电阻RP，且晶体管P2的控制端耦接至保护电路系统220以接收控制信号SC2。如后图3C所述，晶体管P2可根据控制信号SC2关断信号路径SP。

保护电路系统220用以在供应电压VDD未上电(powered)时响应于来自端口PO1的电压产生控制信号SC2，以限制来自端口PO1的电流。关于此处操作将在后参照图3C详细说明。在一些实施例中，当供应电压VDD上电时，代表提供供应电压VDD的系统电源已正确启动，使得供应电压VDD具有预定的电位值(例如为，但不限于，3.3伏特(V))。在一些实施例中，当供应电压VDD未上电时，代表提供供应电压VDD的系统电源中断或是未启动，使得供应电压VDD具有浮动电位或为0V。

保护电路系统220包含电阻RB、二极管D1、电压产生电路222、晶体管N1以及电压产生电路224。电阻RB的第一端耦接至晶体管P2的控制端，且电阻RB的第二端耦接至端口PO1与上拉电阻RP。在一些实施例中，电阻RB的阻值远大于上拉电阻RP。例如，电阻RB的阻值可为上拉电阻RP的阻值的至少10倍。二极管D1的阳极用以接收供应电压VDD。电压产生电路222自二极管D1的阴极接收供应电压VDD，并根据供应电压VDD产生控制信号SC2。

在一些实施例中，若晶体管P2的耐压低于供应电压VDD时，电压产生电路222更用以对供应电压VDD分压以产生控制信号SC2。例如，晶体管P2可由横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor，LDMOS)实施。在一些实施例中，由LDMOS实施的晶体管P2的漏极的耐压(例如可为崩溃电压(breakdown voltage))较高(例如约为5V)，而晶体管P2的栅极或源极的耐压较低(例如约为1.8V)。在此例中，供应电压VDD(例如约为3V)大于晶体管P2的栅极或源极的耐压。因此，电压产生电路222可对供应电压VDD分压以产生控制信号SC2，以便避免损害晶体管P2。

例如，电压产生电路222包含电阻R3与电阻R4。电阻R3的第一端耦接至二极管D1的阴极以接收供应电压VDD，且电阻R3的第二端耦接至电阻RB的第一端。电阻R4的第一端耦接至电阻R3的第二端，且电阻R4的第二端耦接至晶体管N1的第一端。电压产生电路2224用以在供应电压VDD上电时提供控制信号SC2。电阻R3与电阻R4可具有(但不限于)相同的电阻值。在此条件下，当供应电压VDD上电时，电阻R3与电阻R4可对供应电压VDD分压以产生一半的供应电压VDD(例如为1.65V)为控制信号SC2。如此，晶体管P2可以承受此控制信号S2。

晶体管N1的第二端耦接至地，且晶体管N1的控制端耦接至电压产生电路224以接收偏压信号VB。晶体管N1根据偏压信号VB导通。电压产生电路224根据供应电压VDD产生偏压信号VB。若晶体管N1的耐压低于供应电压VDD(例如为晶体管N1由LDMOS实施时)，电压产生电路224可对供应电压VDD分压以产生偏压信号VB。如此，可避免损害晶体管N1。

电压产生电路224包含电阻R1与电阻R2。电阻R1的第一端接收供应电压VDD，且电阻R1的第二端耦接至电阻R2的第一端。电阻R2的第二端耦接至地。在一些实施例中，电阻R1与电阻R2可具有相同阻值。如此，当供应电压VDD上电时，电压产生电路224可产生一半的供应电压VDD为偏压信号VB，以导通晶体管N1。或者，若当供应电压VDD未上电时，电压产生电路224可产生位准为地电压(例如可为0V)的偏压信号VB，以关闭晶体管N1。

致能电路系统240用以根据致能信号EN1以及供应电压VDD产生控制信号SC1。例如，致能电路系统240包含电压产生电路242、晶体管N2、缓冲器电路244与电阻性电路246。电压产生电路242根据供应电压VDD产生控制信号SC1。在一些实施例中，若晶体管P1的耐压低于供应电压VDD时，电压产生电路242更用以对供应电压VDD分压以产生控制信号SC1。类似于前述的例子，若晶体管P1由LDMOS实施，电压产生电路242可对供应电压VDD分压以产生控制信号SC1。如此，可避免损害晶体管P1。

电压产生电路242包含电阻R5与电阻R6。电阻R5的第一端接收供应电压VDD，且电阻R5的第二端耦接至电阻R6的第一端以产生控制信号SC1。晶体管N2的第一端耦接至电阻R6的第二端，晶体管N2的第二端耦接至地，且晶体管N2的控制端耦接至电阻性电路246，并经由缓冲器电路244接收致能信号EN1。晶体管N2根据致能信号EN1导通。

缓冲器电路244由供应电压VDD-2驱动，并传输致能信号EN1至晶体管N2的控制端。在一些实施例中，致能信号EN1来自于系统中的数字电路，其中此数字电路由供应电压VDD-2驱动，且供应电压VDD-2低于供应电压VDD。在一例子中，供应电压VDD-2可约为(但不限于)1.8V，且供应电压可(但不限于)约为3V。在一些实施例中，致能电路系统240可不采用缓冲器电路244。换言之，在此些实施例中，致能信号EN1可直接输入至晶体管N1。

电阻性电路246耦接于晶体管N2的控制端与地之间，并接收致能信号EN1。若供应电压VDD-2未上电，电阻性电路246可将晶体管N2的控制端的电位下拉至地，以确保晶体管N2可被关断。例如，电阻性电路246包含电阻R7，其中电阻R7的第一端耦接于晶体管N2的控制端，且电阻R7的第二端至地。

切换电路215包含晶体管N3、电阻R8与缓冲器电路217。晶体管N3的第一端耦接至下拉电阻RD，晶体管N3的第二端耦接至地，且晶体管N3的控制端经由缓冲器电路217接收致能信号EN2。在一些实施例中，致能信号EN2反相于致能信号EN1。在一些实施例中，切换电路215可不采用缓冲器电路217。换言之，在此些实施例中，致能信号EN2可直接输入至晶体管N3。若供应电压VDD-2未上电，电阻R8可将晶体管N3的控制端的电位下拉至地，以确保晶体管N3可被关断。

以下将依序参照图3A至图3B来说明控制上拉电阻RP的多种操作。为清楚说明，图3A至图3B中并未示出用于控制下拉电阻RD的切换电路215。

图3A为根据本案一些实施例示出图2的端口控制装置100操作于第一模式下的示意图。在图2中，多个晶体管P1至P2与多个晶体管N1至N2中每一者操作为一开关。在图3A中，系统电源(即供应电压VDD与供应电压VDD-2)上电，且致能信号EN1为对应于逻辑值1的高位准(例如为1.8V)。在此条件下，端口控制装置100操作于第一模式，以经由上拉电阻RP传输供应电压VDD至端口PO1。响应于此致能信号EN1，晶体管N2导通。如此，电压产生电路242可对供应电压VDD分压，以产生位准约为1.65V的控制信号SC1。

再者，电压产生电路224可对供应电压VDD分压以产生位准约为1.65V的偏压信号VB。响应于此偏压信号VB，晶体管N1导通。如此，二极管D1响应于供应电压VDD导通而传输供应电压VDD至电压产生电路222。电压产生电路222可对供应电压VDD分压以产生位准约为1.65V的控制信号SC2。响应于上述的控制信号SC1与控制信号SC2，晶体管P1与晶体管P2导通。在此条件下，上拉电阻RP与端口PO1之间的信号路径SP可导通。如此，供应电压VDD可经由上拉电阻RP传输供应电压VDD至端口PO1，以协同图1的外部电子装置100-1进行前述的分压操作。

图3B为根据本案一些实施例示出图2的端口控制装置100操作于第二模式下的示意图。在图3A中，系统电源上电，且致能信号EN1为对应于逻辑值0的低位准(例如为0V)。在此条件下，端口控制装置100操作于第二模式，以不经由上拉电阻RP传输供应电压VDD至端口PO2。在一些实施例中，当端口控制装置100操作于第二模式，端口控制装置100响应于致能信号EN2将端口PO1经由下拉电阻RD耦接至地。响应于此致能信号EN1，晶体管N2关断。如此，供应电压VDD经由电阻R5输出为控制信号SC1，以关断晶体管P1。在此条件下，上拉电阻RP与端口PO1之间的信号路径SP不导通，故供应电压VDD不会经由上拉电阻RP传输至端口PO1。

另一方面，在图3A与图3B中，保护电路系统220的操作为相同的，故不再重复赘述。如前所述，电阻RB的阻值远大于上拉电阻RP的阻值，且信号路径SP不导通。如此，端口PO1上会形成远大于上拉电阻RP的一阻抗。在此情形下，若致能信号EN2为高位准，端口PO1可在不受上拉电阻RP的影响下经由下拉电阻RD耦接至地。

图3C为根据本案一些实施例示出图2的端口控制装置100在系统电源未上电的操作示意图。在图3C中，系统电源未上电，故供应电压VDD、供应电压VDD-2与致能信号EN1的位准可能为0V或是浮动的。在此条件下，晶体管N2的控制端经由电阻R7下拉至地，且晶体管N1的控制端经由电阻R2下拉至地。因此，晶体管N2可经由电阻R7关断，晶体管N1可经由电阻R2关断。由于供应电压VDD为0V，故二极管D1不导通。如此一来，由于二极管D1与晶体管N1皆不导通，在晶体管P2的控制端上会形成一高阻抗。若端口PO1上存在一电压SV，电阻RB的第一端会响应于此电压SV产生高电压为控制信号SC2。据此，晶体管P2根据此控制信号SC2关断，以切断信号路径SP。另一方面，来自端口PO1的电流I也会被电阻RB与前述的高阻抗限制而接近于(或等于)0。换言之，在系统电源未上电时，借由保护电路系统220的操作，可以关闭信号路径SP，并确保不会有来自端口PO1的电流流入，造成不必要的功率消耗。

如前所述，上述多个晶体管可由先进制程的晶体管(例如为鳍式场效晶体管(FinFET)技术下的LDMOS)实施，此种晶体管通常具有较低的耐压。在其他实施例中，上述多个晶体管亦可由具有一般耐压的晶体管实施。

图4为根据本案一些实施例示出图1的端口控制装置100的电路示意图。相较于图2，在此例中，多个晶体管P1至P2与多个晶体管N1至N2可由具有一般耐压的金属氧化物半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)实施。在此例中，电压产生电路222未包含电阻R3，电压产生电路224未包含电阻R1，且电压产生电路242未包含电阻R5。换言之，当晶体管P2、晶体管N1与晶体管P1的耐压足够时，电压产生电路222、电压产生电路224与电压产生电路242可在未对供应电压VDD分压下分别产生控制信号SC2、偏压信号VB以及控制信号SC1。

上述各附图中所示出的晶体管型式(即P型、N型)与种类(即LDMOS或MOSFET)仅用于示例，且本案并不以此为限。在未脱离本案实施例的操作与精神下，各种可实施类似操作的电路组件与结构皆为本案所涵盖的范围。

综上所述，本案一些实施例中的端口控制装置可易于使用具有较低耐压的先进晶体管实施，并可避免在系统电源未上电时自端口产生漏电或不必要的功率消耗。

虽然本案的实施例如上所述，然而该些实施例并非用来限定本案，本技术领域技术人员可依据本案的明示或隐含的内容对本案的技术特征施以变化，凡此种种变化均可能属于本案所寻求的专利保护范畴，换言之，本案的专利保护范围须视本说明书的权利要求所界定者为准。

【符号说明】

100：端口控制装置

100-1：外部电子装置

CB：缆线

EN1，EN2：致能信号

PO1，PO2：端口

RD，RD-1：下拉电阻

RP，RP-1：上拉电阻

210，215：切换电路

217，244：缓冲器电路

220：保护电路系统

222，224，242：电压产生电路

240：致能电路系统

246：电阻性电路

D1：二极管

P1，P2，N1，N2，N3：晶体管

RB，R1至R8：电阻

SC1，SC2：控制信号

VB：偏压信号

VDD，VDD-2：供应电压

SP：信号路径。

Claims

1.一种端口控制装置，包含：

一上拉电阻，用以耦接至一端口，且该端口用以耦接至一电子装置的一配置通道接脚；

一切换电路，用以根据一第一控制信号选择性地经由该上拉电阻传输一供应电压至该端口，并根据一第二控制信号关断该上拉电阻与该端口之间的一信号路径；

一致能电路系统，用以根据一致能信号与该供应电压产生该第一控制信号；以及

一保护电路系统，用以在该供应电压未上电时响应于来自该端口的一电压产生该第二控制信号，以限制来自该端口的一电流。

2.根据权利要求1所述的端口控制装置，其中该保护电路系统包含：

一二极管，其中该二极管的一阳极用以接收该供应电压；

一第一电压产生电路，耦接至该二极管的一阴极，并用以在该供应电压上电时根据该供应电压产生该第二控制信号；

一电阻，耦接于该第一电压产生电路与该端口之间，并用以在该供应电压未上电时响应于来自该端口的该电压产生该第二控制信号；

一第一晶体管，耦接于该电阻与地之间，并用以根据一偏压信号导通；以及

一第二电压产生电路，用以根据该供应电压产生该偏压信号。

3.根据权利要求2所述的端口控制装置，其中该电阻的一阻值大于该上拉电阻的一阻值。

4.根据权利要求2所述的端口控制装置，其中若该供应电压未上电，该第二电压产生电路输出该偏压信号以关断该第一晶体管。

5.根据权利要求2所述的端口控制装置，其中该切换电路包含一第二晶体管，该第二晶体管用以根据该第二控制信号导通，且若该第一晶体管与该第二晶体管每一者的一耐压低于该供应电压，该第一电压产生电路用以分压该供应电压以产生该第二控制信号，且该第二电压产生电路用以分压该供应电压以产生该偏压信号。

6.根据权利要求1所述的端口控制装置，其中该致能电路系统包含：

一电压产生电路，用以根据该供应电压产生该第一控制信号；

一第一晶体管，耦接于该电压产生电路与地之间，并用以根据该致能信号导通；以及

一电阻性电路，耦接于该第一晶体管之一控制端与地之间，并用以接收该致能信号。

7.根据权利要求6所述的端口控制装置，其中该切换电路包含一第二晶体管，该第二晶体管用以根据该第一控制信号导通，且若该第二晶体管的一耐压低于该供应电压，该电压产生电路用以分压该供应电压以产生该第一控制信号。

8.根据权利要求1所述的端口控制装置，其中该切换电路包含：

一第一晶体管，用以接收该供应电压，并用以根据该第一控制信号决定是否经由该上拉电阻传输该供应电压至该端口；以及

一第二晶体管，耦接于该第一晶体管与该上拉电阻之间，并用以根据该第二控制信号关断该信号路径。

9.根据权利要求8所述的端口控制装置，其中若该第一晶体管与该第二晶体管每一者的一耐压低于该供应电压时，该致能电路系统更用以分压该供应电压以产生该第一控制信号，且该保护电路系统更用以在该供应电压上电时分压该供应电压以产生该第二控制信号。

10.一种端口控制装置，包含：

一第一开关，用以接收一供应电压，并用以根据一第一控制信号导通；

一第二开关，耦接于一上拉电阻与该第一开关之间，其中该上拉电阻用以耦接至一端口；

一二极管，其中该二极管的一阳极用以接收该供应电压；

一第一电压产生电路，用以自该二极管的一阴极接收该供应电压，并对该供应电压分压以产生一第二控制信号至该第二开关的一控制端；

一电阻，耦接于该第二开关的该控制端与该端口之间；

一第三开关，耦接于该第一电压产生电路与地之间；以及

一第二电压产生电路，用以对该供应电压分压以产生一偏压信号至该第三开关的一控制端，其中该第二开关与该第三开关中每一者的一耐压低于该供应电压。