CN111509693B - 切换装置与漏电控制方法 - Google Patents

切换装置与漏电控制方法 Download PDF

Info

Publication number
CN111509693B
CN111509693B CN201910099342.6A CN201910099342A CN111509693B CN 111509693 B CN111509693 B CN 111509693B CN 201910099342 A CN201910099342 A CN 201910099342A CN 111509693 B CN111509693 B CN 111509693B
Authority
CN
China
Prior art keywords
switch
switching device
voltage
pin
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910099342.6A
Other languages
English (en)
Other versions
CN111509693A (zh
Inventor
陈力辅
宋亚轩
刘丽珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910099342.6A priority Critical patent/CN111509693B/zh
Publication of CN111509693A publication Critical patent/CN111509693A/zh
Application granted granted Critical
Publication of CN111509693B publication Critical patent/CN111509693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result

Landscapes

  • Logic Circuits (AREA)

Abstract

本申请公开了切换装置与漏电控制方法。切换装置包含开关与临界电压调整电路系统。开关用以根据致能信号选择性地导通,以连接第一接脚至第二接脚。临界电压调整电路系统用以根据致能信号与电源所提供的电压调整开关的体端的一电位。其中,当电压失效时,临界电压调整电路系统更用以关断体端与电源之间的一信号路径。

Description

切换装置与漏电控制方法
技术领域
本申请是有关于一种切换装置,且特别是有关于应用于连接器中的切换装置与其漏电控制方法。
背景技术
连接器中可以设置一个或多个多工器或切换电路,以支援多种连接方式。在一些技术中,在电源失效时,切换电路中的内部结构可能会因为电位浮动而让漏电流传回至系统电源,造成不必要的损耗。
发明内容
为了解决上述问题,本申请的一些实施方式提供一种切换装置,其包含第一开关与临界电压调整电路系统。第一开关用以根据一致能信号选择性地导通,以连接一第一接脚至一第二接脚。临界电压调整电路系统用以根据该致能信号与一电源所提供的一电压调整该第一开关的一体端的一电位。其中,当该电压失效时,该临界电压调整电路系统还用以关断该体端与该电源之间的一信号路径。
本申请的一些实施方式提供一种漏电控制方法,其用以控制连接一第一接脚与一第二接脚之间的一第一开关,并包含下列操作:根据一致能信号与一电源所提供的一电压调整该第一开关的一体端的一电位,其中该第一开关根据该致能信号决定是否导通;以及当该电压失效时,关断该体端与该电源之间的一信号路径。
综上所述,本申请实施例提供的切换装置与漏电控制方法可在电压失效时确保漏电流不会流入电源。如此,可避免电源因为漏电流受到不必要的损耗。
附图说明
本申请所附图式的说明如下:
图1为根据本申请一些实施例所绘示的一种切换装置的示意图;
图2为根据本申请的一些实施例所绘示的图1中的开关电路的电路示意图;
图3为根据本申请的一些实施例所绘示的图2中的临界电压调整电路系统与开关的电路示意图;以及
图4为根据本申请一些实施例所绘示的一种漏电控制方法的流程图。
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述的词汇在普遍常用的字典中的定义,在本说明书的内容中包含任一于此讨论的词汇的使用例子仅为示例,不应限制到本揭示内容的范围与意涵。同样地,本揭示内容亦不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的『耦接』或『连接』,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或多个元件相互操作或动作。
于本文中,用语『电路系统(circuitry)』泛指包含一或多个电路(circuit)所形成的单一系统。用语『电路』泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。
参照图1,图1为根据本申请一些实施例所绘示的一种切换装置100的示意图。于一些实施例中,切换装置100可应用于各种连接器内,以连接不同的接脚。例如,于一些实施例中,切换装置100可应用于C型(type C)通用串行总线(USB)的连接器中,以支援正反插的连接方式。
切换装置100包含多个开关电路SW1~SW4。藉由开关电路SW1~SW4,接脚101可被连接至接脚111与接脚112中的一者,且接脚102可被连接至接脚111与接脚112中的另一者。
举例而言,当切换装置100应用于C型USB的连接器时,依据工业规范,C型USB连接器的配置通道(configuration channel,CC)接脚可用于侦测连接器的连接方式是正插或反插。当判断为正插时,切换装置100可基于具有第一逻辑值(例如为逻辑1)的致能信号EN操作于第一模式,以导通开关电路SW1与SW4并关断开关电路SW2与SW3。于此条件下,接脚101被连接至接脚111,且接脚102被连接至接脚112。或者,当判断为反插时,切换装置100可基于具有第二逻辑值(例如为逻辑0)的致能信号EN操作于第二模式,以导通开关电路SW2与SW3并关断开关电路SW1与SW4。于此条件下,接脚101被连接至接脚112,且接脚102被连接至接脚111。
于一些实施例中,当切换装置100应用于C型USB的连接器时,接脚101与接脚102可为工业规范中的边带信号(sideband use,SBU)接脚,且接脚111与接脚112可为系统中其他电路的输入输出端口。于一些实施例中,致能信号EN可由一主机端(host)装置或系统中其他控制电路产生。上述关于切换装置100的应用以及各接脚的类型用于示例,且本申请并不以此为限。
参照图2,图2为根据本申请的一些实施例所绘示的图1中的开关电路SW1的电路示意图。为易于理解,图1~图2中的类似元件将被指定为相同标号。于一些实施例中,开关电路SW1~SW4具有相同电路架构。
如图2所示,开关电路SW1包含开关MN1、开关MP1与临界电压调整电路系统210。开关MN1与开关MP1并联耦接于接脚101与接脚111之间,并用以根据控制信号GN与控制信号GP同时导通或关断。于一些实施例中,控制信号GN与控制信号GP可根据图1的致能信号EN产生。例如,如后图3所示,控制信号GP可响应于致能信号EN产生。
临界电压调整电路系统210耦接至开关MP1,以控制开关MP1的临界电压。例如,开关MP1可由P型晶体管实施,且临界电压调整电路系统210可耦接至开关MP1的体端,以根据致能信号EN以及电源201所提供的电压VDD调整开关MP1的体端的电位,以控制开关MP1的临界电压。此外,于一些实施例中,当电压VDD失效(de-asserted)时,临界电压调整电路系统210更用以关断开关MP1的体端与电源201之间的信号路径。如此,可确保接脚101上的信号或漏电流无法流至电源201,以避免损坏电源201。
于一些实施例中,上述用语『失效』可为电源201未上电而未提供电压VDD,或可为电压VDD处于浮动电位等等状态。相对地,于一些实施例中,用语『生效』可为电源201上电而提供具有预定电位的电压VDD等状态。
在一些相关技术中,为了让开关可以被关得更彻底,利用了体效应(Body effect)来增加开关的等效导通电阻,以避免有信号在开关关闭时不正确地泄漏出去。于此些技术中,开关电路的P型晶体管的体端被连接至一供应电源,以直接接收系统中的最高电压(例如为电压VDD)。然而,若此最高电压失效,在接脚101的电位高于体端的电位的情形下,P型晶体管内部的PN接面会导通,而让接脚上的信号或漏电流误流至供应电源,造成不必要的损耗。
相较于上述技术,在本申请一些实施例中,当电压VDD失效时,临界电压调整电路系统210可持续运作以切断开关MP1的体端与电源201之间的信号路径,以确保接脚101的信号或电流无法流入电源201。如此,可避免电源受到损耗。
参照图3,图3为根据本申请的一些实施例所绘示的图2中的临界电压调整电路系统210与开关MP1的电路示意图。为易于理解,图2~图3中的类似元件将被指定为相同标号。
如图3所示,临界电压调整电路系统210包含信号产生电路310、下拉电路320以及上拉电路330。信号产生电路310用以根据致能信号EN产生控制信号GP、G1以及G2。例如,信号产生电路310包含多个反相器I1~I4,其中多个反相器I1~I2串联耦接,以根据致能信号EN产生控制信号G1。反相器I3根据致能信号EN产生控制信号G2。反相器I4根据致能信号EN产生控制信号GP。
于一些实施例中,多个反相器I1~I4操作为缓冲器,以提高各个控制信号的驱动能力。上述反相器I1~I4的数量仅用于示例,且本申请并不以此为限。例如,于一些实施例中,可仅采用单一反相器来根据致能信号EN产生一输出信号,此输出信号可作为控制信号GP或G2,且致能信号EN可直接输出为控制信号G1。
下拉电路320耦接至开关MP1的体端、反相器I3以及上拉电路330。于一些实施例中,下拉电路320用以根据致能信号EN产生控制信号VC1。
例如,下拉电路320包含电阻R1~R2与开关MN2。电阻R1耦接于节点N-1与地之间,其中节点N-1还耦接至反相器I3以接收控制信号G2。换言之,节点N-1的电位会响应控制信号G2(或致能信号EN)变化。开关MN2的控制端耦接至节点N-1,开关MN2的第一端耦接至上拉电路330并用以输出控制信号VC1,且开关MN2的第二端耦接至地。如此,开关MN2可根据节点N-1的电位导通,以产生控制信号VC1。电阻R2的第一端耦接至开关MN2的第一端,且电阻R2的第二端耦接至开关MP1的体端。于一些实施例中,电阻R1~R2为大电阻,例如,其阻值至少为百万欧姆。
上拉电路330耦接至开关MP1的体端、反相器I2、下拉电路320以及电源201。于一些实施例中,上拉电路330用以根据致能信号EN与控制信号VC1选择性地导通,以调整开关MP1的体端的电位。
例如,上拉电路330包含开关MP2与开关MP3。于一些实施例中,开关MP2与开关MP3的体端(未绘示)设置为浮接。开关MP2的控制端耦接至反相器I2以接收控制信号G1,开关MP2的第一端耦接至电源201以接收电压VDD,且开关MP2的第二端耦接至开关MP3的第一端。开关MP2用以根据控制信号G1(或致能信号EN)导通。开关MP3的第二端耦接至电阻R2的第二端与开关MP1的体端。开关MP3的控制端耦接至电阻R2的第一端与开关MN2的第一端,以接收控制信号VC1。开关MP3根据控制信号VC1导通。
以下说明临界电压系统电路210的相关操作。当电压VDD生效且切换装置100操作于第一模式时,致能信号EN具有逻辑值1(例如具有电压VDD的电位)。如此,控制信号GP以及G2具有逻辑值0,且控制信号G1具有逻辑值1。响应于控制信号GP,开关MP1被导通以连接接脚101至接脚111。响应于控制信号G1,开关MP2被关断。响应于控制信号G2,开关MN2被关断。换言之,当操作于第一模式时,下拉电路320与上拉电路330皆为关断。于此条件下,开关MP1的体端等效连接至一高阻抗(即关闭的上拉电路330与下拉电路320)。据此,开关MP1可视为没有受到体效应的影响,而具有较低的临界电压。如此一来,开关MP1可具有更低的导通电阻,以连接接脚101至接脚111。
或者,当电压VDD生效且切换装置100操作于第二模式时,致能信号EN具有逻辑值0。如此,控制信号GP以及G2具有逻辑值1,且控制信号G1具有逻辑值0。响应于控制信号GP,开关MP1被关断以不连接接脚101至接脚111。响应于控制信号G1,开关MP2被导通。响应于控制信号G2,开关MN2被导通以产生具有低电位的控制信号VC1(亦即将开关MP3的控制端的电位下拉至地)。响应于控制信号VC1,开关MP3被导通。换言之,当操作于第二模式时,下拉电路320与上拉电路330皆为导通。于此条件下,上拉电路330传输电压VDD至开关MP1的体端。据此,根据体效应,开关MP1会具有最大的临界电压。如此一来,开关MP1可提供更高的阻抗,以切断接脚101与接脚111之间的连接。
另外,当电压VDD失效时,电压VDD与致能信号EN皆为未知的状态。于此条件下,电阻R2的第一端与第二端上的电位为相等,以关断开关MP3。同时,电阻R1将开关MN2的控制端的电位下拉至地,以关断开关MN2。据此,开关MP1的体端与电源201之间的信号路径或开关MP1经开关MN2至地的路径皆被关断。如此一来,可确保接脚101上的信号或漏电流不会经由开关MP1的体端流入电源201。
于一些实施例中,前述的开关MP1~MP3可由P型晶体管实现,且前述的开关MN1~开关MN2可由N型晶体管实现。于一些实施例中,电阻R1~R2可由多晶硅所形成的电阻器实现,或由实体的被动电阻实现。上述各晶体管的型式以及电阻R1~R2的实现方式用于示例,且本申请并不以此为限。
参照图4,图4为根据本申请一些实施例所绘示的一种漏电控制方法400的流程图。于一些实施例中,漏电控制方法400包含操作S410以及操作S420。
于操作S410,根据致能信号EN与电源201所提供的电压VDD调整开关MP1的体端的电位,其中开关MP1根据致能信号EN决定是否导通。
于操作S420,当电压VDD失效时,关断开关MP1的体端与电源201之间的信号路径。
上述各操作的说明可参照前述图1~图3的各实施例,故不重复赘述。上述漏电控制方法400的多个步骤仅为示例,并非限于上述示例的顺序执行。在不违背本揭示内容的各实施例的操作方式与范围下,在漏电控制方法400的下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述,本申请实施例提供的切换装置与漏电控制方法可在电压失效时确保漏电流不会流入电源。如此,可避免电源因为漏电流受到不必要的损耗。
虽然本申请已以实施方式揭露如上,然其并非限定本申请,任何熟习此技艺者,在不脱离本申请的精神和范围内,当可作各种更动与润饰,因此本申请的保护范围当视后附的申请专利范围所界定者为准。
【符号说明】
100:切换装置
101、102:接脚
EN:致能信号
MP1~MP3:开关
GN、GP:控制信号
201:电源
310:信号产生电路
330:上拉电路
N-1:节点
400:漏电控制方法
SW1~SW4:开关电路
111、112:接脚
MN1、MN2:开关
210:临界电压调整电路系统
VC1、G1、G2:控制信号
VDD:电压
320:下拉电路
I1~I4:反相器
R1~R2:电阻
S410、S420:操作

Claims (10)

1.一种切换装置,包含:
一第一开关,用以根据一致能信号选择性地导通,以连接一第一接脚至一第二接脚;以及
一临界电压调整电路系统,用以根据该致能信号与一电源所提供的一电压调整该第一开关的一体端的电位,
其中,当该电压失效时,该临界电压调整电路系统还用以关断该体端与该电源之间的一信号路径。
2.如权利要求1所述的切换装置,其中该临界电压调整电路系统包含:
一下拉电路,耦接至该体端,并用以根据该致能信号产生一控制信号;以及
一上拉电路,耦接至该电源与该下拉电路,并用以根据该致能信号以及该控制信号选择性地导通,以调整该体端的电位。
3.如权利要求2所述的切换装置,其中当该电压生效且该第一开关不导通时,该上拉电路被导通以传输该电压至该体端。
4.如权利要求2所述的切换装置,其中当该电压生效且该第一开关导通时,该下拉电路与该上拉电路皆被关断。
5.如权利要求2所述的切换装置,其中,该下拉电路包含:
一第一电阻,耦接至一第一节点与地之间,其中该第一节点的电位响应于该致能信号变化;
一第二开关,用以根据该第一节点的电位导通,以产生该控制信号;以及
一第二电阻,耦接至该第二开关与该体端之间。
6.如权利要求5所述的切换装置,其中,该上拉电路包含:
一第三开关,耦接至该体端与该第二开关,并用以根据该控制信号导通,其中该第二电阻与该第三开关并联耦接;以及
一第四开关,串联耦接于该电源与该第三开关之间,并用以根据该致能信号导通。
7.如权利要求6所述的切换装置,其中,当该电压失效时,该第三开关经由该第二电阻被关断。
8.如权利要求1所述的切换装置,其中该第一接脚为一C型通用串行总线的一接脚。
9.一种漏电控制方法,用以控制连接于一第一接脚与一第二接脚之间的一第一开关,该漏电控制方法包含:
根据一致能信号与一电源所提供的一电压调整该第一开关的一体端的电位,其中该第一开关根据该致能信号决定是否导通;以及
当该电压失效时,关断该体端与该电源之间的一信号路径。
10.如权利要求9所述的漏电控制方法,其中,关断该体端与该电源之间的该信号路径包含:
藉由一电阻在该电压失效时关断一第二开关,其中该第二开关耦接于该电源与该体端之间。
CN201910099342.6A 2019-01-31 2019-01-31 切换装置与漏电控制方法 Active CN111509693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910099342.6A CN111509693B (zh) 2019-01-31 2019-01-31 切换装置与漏电控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910099342.6A CN111509693B (zh) 2019-01-31 2019-01-31 切换装置与漏电控制方法

Publications (2)

Publication Number Publication Date
CN111509693A CN111509693A (zh) 2020-08-07
CN111509693B true CN111509693B (zh) 2022-08-19

Family

ID=71875657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910099342.6A Active CN111509693B (zh) 2019-01-31 2019-01-31 切换装置与漏电控制方法

Country Status (1)

Country Link
CN (1) CN111509693B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959494A (en) * 1997-08-22 1999-09-28 Exar Corporation High-voltage switch control
CN1265539A (zh) * 1998-12-28 2000-09-06 矢崎总业株式会社 电源控制设备及其控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760007B2 (en) * 2008-12-11 2010-07-20 Nuvoton Technology Corporation Low voltage analog CMOS switch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959494A (en) * 1997-08-22 1999-09-28 Exar Corporation High-voltage switch control
CN1265539A (zh) * 1998-12-28 2000-09-06 矢崎总业株式会社 电源控制设备及其控制方法

Also Published As

Publication number Publication date
CN111509693A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US9257973B1 (en) Supply-state-enabled level shifter interface circuit and method
EP1832951B1 (en) Latch-up prevention circuitry for integrated circuits with transistor body biasing
US8179160B1 (en) Input-output (I/O) circuit supporting multiple I/O logic-level swings
US10714934B2 (en) Electrostatic discharge protection device, detection circuit and protection method thereof
US20110080206A1 (en) System and method for negative voltage protection
EP1717955B1 (en) Buffer circuit
US6492686B1 (en) Integrated circuit having buffering circuitry with slew rate control
TWI715498B (zh) 連接埠控制裝置
US10291230B2 (en) Level shifter and level shifting method
CN112543021B (zh) 输入输出电路和电路系统
CN111509693B (zh) 切换装置与漏电控制方法
US7180331B2 (en) Voltage tolerant structure for I/O cells
US9479174B2 (en) Tristate gate
US7663398B1 (en) Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing
TWI685196B (zh) 切換裝置與漏電控制方法
US10498330B1 (en) Low leakage switch control circuit
CN114142842A (zh) 正负压双向开关电路
JPH0794969A (ja) 高速電流感知増幅器
US20230004180A1 (en) Over voltage detection and protection
US11705900B2 (en) Protection circuitry
US11215648B1 (en) Voltage on-off detector and electronic device including the same
CN111404538B (zh) 连接电路及其连接方法
TW202243366A (zh) 無線音訊輸出裝置
US20090237164A1 (en) Low leakage current amplifier
CN117810945A (zh) 电源反向保护电路、芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant