CN1265539A - 电源控制设备及其控制方法 - Google Patents

Abstract

当通过半导体开关QA以开关方式控制电源101向负载102供电时,基准电压发生装置(QB,Rr)产生基准电压(VDSB),基准电压的电压特性基本等价于连接到预定负载的半导体开关QA端子间的电压特性。检测装置CMP1检测半导体开关QA端子间电压和基准电压(VDSB)之间的差。由栅极驱动器111和CMP1组成的控制装置根据半导体端子间电压(VDSA)和基准电压(VDSB)之间的差执行半导体开关的接通/断开控制。

Description

电源控制设备及其控制方法

本发明涉及电源控制设备及其控制方法。更具体地说，本发明涉及具有半导体开关的电源控制设备及其控制方法，半导体开关响应控制信号，通过开关控制来控制电源向负载提供电能。

图19中所示带半导体开关的电源控制设备是已知的。这种常规电源控制设备由电池选择性地为机动车辆中的每个负载提供电能，并控制向负载的供电。

从图中可以看出，电源控制设备的布置使得旁路电阻RS和热FET QF串联连接在将电源101的输出电压VB加到负载102上的路径中，负载例如是头灯和自动关闭车窗的驱动电机(drive motors for power windows)。电源控制设备包括：驱动器901，用于检测流过旁路电阻RS的电流和通过硬件电路控制热FET QF的驱动；A/D转换器902，用于根据驱动器901监控的电流值执行对热FET QF驱动信号的开/关控制；以及微机(CPU)903。

其中包括温度传感器(未示出)的热FET QF具有过热切断功能，因此当热FET QF的温度升高到预定温度或更高温度时，包含在其中的栅极截止电路强迫截止热FET QF。图中，RG表示电阻器RG，ZD1是保持栅(G)-源(S)路径两端电压为12V的齐纳二极管，当过压到达栅极时，为过压提供旁路。

常规电源控制设备还具有防止过流流过负载102或热FET QF的漏-源路径的保护功能。电源控制设备包括驱动器901，作为电流监视电路的差分放大器911和913，作为电流限制电路的另一差分放大器912，电荷泵电路915，以及根据微机903的开/关控制信号和电流限制电路的过流判断结果信号驱动热FETQF的栅极G的驱动电路914。

当通过差分放大器912判断电流超过判断值(上限)时，通过旁路电阻器RS两端的压降，即检测过流，驱动电路914使热FET QF截止，当电流下降到判断值(下限)以下时，使热FET QF导通。

微机903利用电流监视电路(差分放大器911和913)一直监视电流。如果流过超过正常电流值的异常电流时，则中断热FET QF的驱动信号以断开热FET QF。在微机903输出断开控制的驱动信号之前，当热FET QF的温度超过预定温度值时，热FET QF通过过热切断功能截止。

在常规电源控制设备中，为了电流检测，需要将旁路电阻RS串联在供电路径中。最近的热FET QF的导通电阻降低，使得负载电流大。为此，旁路电阻器的热耗等于不可忽略的一个量。

当由于负载102或线路中完全短路而流过大电流时，过热切断功能和过流限制电路有效动作。当出现具有一定量短路电阻的不良短路例如层短路且流过小短路电流时，过热切断功能和过流限制电路不动作。在这种情况下，所允许的唯一一种选择方式是微机903通过电流监视电路检测异常电流并截止热FETQF。但是，微机控制的缺点是对异常电流响应慢。

使用旁路电阻RS，微机903以及类似物需要大的安装空间。此外，这些元件相对较贵，使得电源控制设备的生产成本高。

因此，本发明的目的是提供一种电源控制设备，该设备不需要使用串联在供电路径中以检测电流的旁路电阻器，从而减少了热耗，当出现具有一定量短路电阻的不良短路例如层短路时，它快速响应异常电流，它可以装配到集成电路中且生产成本低，以及控制这种电源控制设备的方法。

根据本发明，提供第一种电源控制设备，包括：

半导体开关，响应加到控制信号输入端的控制信号以进行切换，以及控制从电源向负载提供电能；

基准电压发生装置，产生基准电压，基准电压的电压特性基本等价于所述半导体开关端子间电压的电压特性；

检测装置，检测半导体开关端子间电压和基准电压之间的差；

控制装置，根据半导体开关端子间电压和基准电压之间的差执行半导体开关的接通/断开控制。

本发明的第二种电源控制设备相当于特定的第一种电源控制设备，其中基准电压发生装置包括与半导体开关和负载并联的电路，电路包含包括第二半导体开关和第二负载的串联电路，并产生第二半导体开关端子间电压作为基准电压。

本发明的第三种电源控制设备相当于特定的第一种或第二种电源控制设备，其中基准电压发生装置的基准电压的电压特性基本等价于超过正常工作范围内最大电流的目标电流流入半导体开关和负载状态下的电压特性。

本发明第四种电源控制设备相当于特定的第二或第三种电源控制设备，其中，当半导体开关从断开状态变为接通状态时，半导体开关端子间电压的瞬态电压特性等价于第二半导体开关如此转变其状态时的相应电压特性。

本发明的第五种电源控制设备相当于特定的第二至第四种中任何一种电源控制设备，其中，第二半导体开关的电流容量小于半导体开关的电流容量，负载和第二负载的电阻比与半导体开关和第二半导体开关的电流容量比基本成反比。

本发明的第六种电源控制设备相当于特定的第一至第五种中任何一种电源控制设备，它还包括：第二基准电压发生装置，产生第二基准电压，第二基准电压的电压特性基本等价于半导体开关端子间电压的电压特性，第二基准电压是第三半导体开关端子之间的电压，第二基准电压发生装置包括与半导体开关和负载并联、包含根据控制信号切换的第三半导体开关和第三负载组成的串联电路的电路；以及第二检测装置，检测半导体开关端子间的电压和第二基准电压之间的差。

本发明的第七种电源控制设备相当于特定的第六种电源控制设备，其中，第二基准电压发生装置的基准电压的电压特性基本等价于在正常工作范围内最小电流以下的目标电流流入半导体开关和负载状态下的电压特性。

本发明的第八种电源控制设备相当于特定的第六或第七种电源控制设备，其中，当半导体开关从断开状态变为接通状态时，半导体开关端子间电压的瞬态电压特性等价于第三半导体开关如此转变其状态时的相应电压特性。

本发明的第九种电源控制设备相当于特定的第六至第八种中任何一种电源控制设备，其中，第三半导体开关的电流容量小于半导体开关的电流容量，负载和第三负载的电阻比与半导体开关和第三半导体开关的电流容量比基本成反比。

本发明的第十种电源控制设备相当于特定的第二至第九种中任何一种电源控制设备，其中，第二或第三负载包括多个电阻器，通过选择性地连接多个电阻器可调整第二或第三负载的电阻值。

本发明的第十一种电源控制设备相当于特定的第二至第十种中任何一种电源控制设备，其中，第二或第三负载包括并联的可变电阻器，通过可变电阻器可调整第二和第三负载的电阻值。

本发明的第十二种电源控制设备相当于特定的第二至第十一种中任何一种电源控制设备，它还包括：分压装置，以基于电阻值比的分压比分配半导体开关端子间的电压，将所得结果电压加到检测装置，分压装置的分压比可通过电阻值变化而调整。

本发明的第十三种电源控制设备相当于特定的第一至第十二种中任何一种电源控制设备，其中，当检测到的端子-对-端子电压和基准电压之间的差超过第一阈值时，控制装置执行半导体开关的断开控制，当检测到的端子-对-端子电压和基准电压之间的差低于第二阈值时，控制装置执行半导体开关的接通控制。

本发明的第十四种电源控制设备相当于特定的第一至第十三种中任何一种电源控制设备，还包括：过热保护装置，当半导体开关被过度加热时，通过执行半导体开关的断开控制而保护半导体开关。

本发明的第十五种电源控制设备相当于特定的第一至第十四种中任何一种电源控制设备，其中，半导体开关，基准电压发生装置，检测装置，控制装置，第二基准电压发生装置，第二检测装置和过热保护装置装配在一个单个芯片上。

本发明的第十六种电源控制设备相当于特定的第十五种电源控制设备，其中，基准电压发生装置内的第二负载和第二基准电压发生装置内的第三负载安装在芯片外部。

本发明的第十七种电源控制设备相当于特定的第一至第十六种中任何一种电源控制设备，其中控制装置的半导体开关接通/断开控制的周期用作控制时钟信号。

本发明的第十八种电源控制设备相当于特定的第一至第十七种中任何一种电源控制设备，还包括阻止装置，在半导体开关接通后，在固定时间段内，通过半导体开关阻止控制装置执行接通/断开控制。

本发明的第十九种电源控制设备相当于特定的第十四至第十八种中任何一种电源控制设备，还包括：过热切断加快装置，当控制装置执行半导体开关的接通/断开控制时，通过过热保护装置加快断开控制。

本发明的第二十种电源控制设备相当于特定的第一至第十九种中任何一种电源控制设备，还包括：时间控制装置，其操作使得时间控制装置累加控制装置对半导体开关的接通/断开控制数，当接通/断开控制数达到预定次数时，时间控制装置执行半导体开关的断开控制。

根据本发明的另一方面，提供控制电源控制设备的第一种方法，电源控制设备具有响应加到控制信号输入端的控制信号进行切换的半导体开关并控制从电源向负载提供电能，方法包括以下步骤：

产生基准电压，基准电压的电压特性基本等价于半导体开关端子间电压的电压特性；

检测半导体开关端子间电压和基准电压之间的差；

根据半导体开关端子间电压和基准电压之间的差执行半导体开关的接通/断开控制。

本发明提供控制电源控制设备的第二种方法，它相当于特定的第一种方法，其中，在基准电压发生步骤中，基准电压的电压特性基本等价于超过正常工作范围内最大电流的目标电流流入半导体开关和负载状态下的电压特性。

本发明提供控制电源控制设备的第三种方法，它相当于特定的第一或第二种方法，其中，控制步骤包括断开控制步骤和接通控制步骤，断开控制步骤用于当检测到的端子-对-端子电压和基准电压之间的差超过第一阈值时，执行半导体开关的断开控制；接通控制步骤用于当检测到的端子-对-端子电压和基准电压之间的差低于第二阈值时，执行半导体开关的接通控制。

本发明的控制电源控制设备的第四种方法相当于第一至第三种方法中的任何一种方法，它还包括过热保护步骤，当半导体开关被过度加热时，通过执行半导体开关的断开控制来保护半导体开关。

本发明的控制电源控制设备的第五种方法相当于第一至第四种方法中的任何一种方法，它还包括：阻止步骤，在半导体开关接通后，在固定时间段内，通过半导体开关阻止控制装置执行接通/断开控制。

本发明的控制电源控制设备的第六种方法相当于第四或第五种方法，还包括：当在控制步骤中执行半导体开关接通/断开控制时，加速由过热保护步骤进行的断开控制。

本发明的控制电源控制设备的第七种方法相当于第一至第六种方法中的任何一种方法，第七种方法还包括时间控制步骤，累加控制装置对半导体开关的接通/断开控制数，当接通/断开控制数达到预定次数时，时间控制步骤执行半导体开关的断开控制。

在第一至第十四种电源控制设备和控制电源控制设备的第一至第四种方法中，当通过半导体开关以开关方式控制电源向负载的供电时，基准电压发生装置(基准电压发生步骤)产生具有基本等价于半导体开关端子间的电压的电压特性的基准电压。检测装置(检测步骤)检测半导体开关端子间电压和基准电压之间的电压差。控制装置(控制步骤)根据半导体开关端子间电压和基准电压之间的电压差执行半导体开关的接通/断开控制。

半导体开关(以及下文描述的第二和第三半导体开关)可以是下列开关元件中任何一种：FET(场效应晶体管)，SIT(静电感应晶体管)，MOS复合型半导体设备，例如MCT(MOS控制可控硅整流器)，绝缘栅型功率设备，例如IGBT(绝缘栅双极型晶体管)以及其它。这些开关元件可以是n-沟道型或p-沟道型。

在本发明的第二种电源控制设备中，优选地，基准电压发生装置包括与半导体开关和负载并联的电路，电路包含由第二半导体开关和第二负载组成的串联电路，并在第二半导体开关的端子间产生电压作为基准电压。在第六种电源控制设备中，优选地，第二基准电压发生装置包括一电路，该电路与半导体开关和负载并联，包含由第三半导体开关和第三负载组成的串联电路，并产生第三半导体开关的端子间的电压作为第二基准电压，第二检测装置检测半导体开关端子间的电压和第二基准电压之间的差。

在本发明的第三种电源控制设备及第一种控制方法中，优选地，基准电压发生装置的基准电压的电压特性基本等价于超过正常工作范围内最大电流的目标电流流入半导体开关和负载状态下的电压特性。在本发明的第七种电源控制设备中，优选地，第二基准电压发生装置的基准电压的电压特性基本等价于低于正常工作范围内最小电流的目标电流流入半导体开关和负载状态下的电压特性。在本发明的第四种或第八种电源控制设备中，优选地，当半导体开关从断开状态变为接通状态时，所述半导体开关端子间电压的瞬态电压特性等价于所述第二或第三半导体开关如此转换其状态时的相应电压特性。

令半导体开关为FET。在这种情况下，作为供电路径一部分的FET的端子间(漏-源路径两端)的电压根据供电路径和负载状态，即根据线路电感和线路的时间常数及供电路径的短路电阻而变化(当FET从截止状态变为导通状态时，电压特性(例如n-沟道FET的下降曲线)变化)。在未出现短路的电源控制设备的正常工作中，电压很快收敛到预定电压以下的一电压。当出现完全短路时，电压不降到预定电压以下。当出现具有某一电阻的不良短路时，电压仍花一定时间收敛到预定电压。

本发明利用半导体开关状态从断开状态变为接通状态时的瞬态电压特性。通过检测半导体开关端子间电压和基准电压发生装置(基准电压发生步骤)所产生的基准电压或第二基准电压发生装置产生的第二基准电压之间的差来判断作为供电路径一部分的半导体开关端子间电压(即供电路径电流)与正常电压之间的偏差。如果基准电压的电压特性基本等价于超过正常工作范围内最大电流的目标电流流入负载状态下的电压特性，通过检测装置(检测步骤)可检测过流。如果第二基准电压的电压特性基本等价于在正常工作范围内最小电流以下的目标电流流入负载状态下的电压特性，检测装置(检测步骤)能检测非常小或微小电流。

因此，对于电流检测，不需使用串联在供电路径中的旁路电阻器，而在常规电源控制设备中必须使用旁路电阻。再者，可以抑制设备的热耗。此外，电源控制设备不仅能用硬件电路或微机处理的软件连续检测完全短路引起的过流，而且能检测层短路引起的异常电流，例如出现的具有一定量电阻的不良短路。进一步，电源控制设备能在没有旁路电阻的情况下检测过流。尤其在通过硬件电路构建半导体开关的接通/断开控制时，不需要微机，从而节省了安装空间和设备生产成本。

尤其在本发明的第五种电源控制设备中，第二半导体开关的电流容量小于半导体开关的电流容量，负载和第二负载的电阻比与半导体开关和第二半导体开关的电流容量比基本成反比。当半导体开关和第二半导体开关是FET时，半导体开关和第二半导体开关的电流容量比可以通过并联连接的开关的晶体管数的比得到。第二负载的电阻由(负载电阻)×(半导体开关的电流容量/第二半导体开关的电流容量)确定。当第二负载例如是固定电阻器且当例如灯负载的灯丝冷却时的负载电阻与加热时的相应负载电阻不同时，将负载和第二负载的电阻比与电流容量比准确匹配是不可能的。在这种情况下，希望例如当灯负载连续点亮时通过将第二负载的电阻设为负载电阻来匹配那些比值。当电路如此确定时，包括半导体开关和第二负载的基准电压发生装置尺寸达到最小，从而缩小了元件装配空间，降低了设备装配费用。

尤其在第九种电源控制设备中，第三半导体开关的电流容量小于半导体开关的电流容量，负载和第三负载的电阻比与半导体开关和第三半导体开关的电流容量比基本成反比。当电路具体为第五种电源控制设备时，包括第三半导体开关和第三负载的第二基准电压发生装置尺寸达到最小，从而缩小了元件装配空间，降低了设备装配费用。

在第十种电源控制设备中，第二或第三负载包括多个电阻器，通过选择性地连接多个电阻器可调整第二或第三负载的电阻值。通过基准电压发生装置或第二基准电压发生装置的设定值来判断半导体开关端子间电压(即供电路径的电流)与正常值的偏差，即可以通过改变第二负载的电阻设定短路或类似情况引起的过流判断基准，可以通过改变第三负载的电阻设定判断微小电流的基准。当第二或第三负载例如形成在一个芯片上时，多个电阻器并行布置在芯片内。在芯片包装或对芯片安装阶段，通过选择那些电阻器中的适当的一个电阻器将基准电压发生装置或第二基准电压发生装置的设定值(基准)设为目标规格。由此，在将电源控制设备集成到一半导体芯片上时，一个芯片可以包括多种规格。由于可变电阻器的可变设置，能很好地在完全短路和负载类型(即，头灯、驱动电机、或类似物)不良短路之间加以区分。高度精确地保护不受短路的影响。

尤其是，在本发明的第十一种电源控制设备中，第二或第三负载包括并联的可变电阻器，通过利用可变电阻器可调整第二或第三负载的电阻值。当第二或第三负载例如形成在一个芯片上时，多个电阻器并行布置在芯片内。通过改变电阻器电阻可以将基准电压发生装置或第二基准电压发生装置的设定值(基准)设为目标规格。由此，在将电源控制设备集成到一半导体芯片上时，一个芯片可以包括多种规格。由于可变电阻器的可变设置，能很好地在完全短路和负载类型(头灯，驱动电机，或类似物)不良短路之间加以区分。高度精确地保护不受短路的影响。当第二负载电阻器形成在芯片上时，在电阻器中出现电阻的温度漂移，电阻值从根据电流容量比确定的负载电阻器的电阻值变化。为了解决这一问题，第二负载电阻器可以安装在芯片外部，以便对温度变化不敏感。在这种情况下，通过根据规格选择电阻值，一个芯片可以包括多种规格。

在第十二种电源控制设备中，分压装置以基于电阻值比的分压比分配半导体开关端子间的电压，将所得结果电压加到检测装置，分压装置的分压比可通过电阻值变化而调整。当例如第二负载形成在芯片上时，用于分压比调整的可变电阻器安装在芯片外部。通过调整可变电阻器的电阻可以将基准电压发生装置的设定值(基准)设为目标规格。由此，在将电源控制设备集成到一半导体芯片上时，一个芯片可以包括多种规格。由于可变电阻器的可变设置，能很好地在完全短路和负载类型(头灯，驱动电机，或类似物)不良短路之间加以区分。高度精确地保护不受短路的影响。

在第十三种电源控制设备和第二种电源控制方法中，当检测到的端子-对-端子电压(在断开控制步骤中)和基准电压之间的差超过第一阈值时，控制装置执行半导体开关的断开控制，当检测到的端子-对-端子电压(在接通控制步骤中)和基准电压之间的差低于第二阈值时，控制装置执行半导体开关的接通控制。由于该特征，通过利用简单控制电路实现了稳定周期的接通/断开控制。

在第十四种电源控制设备和第三种电源控制方法中，还设有过热保护装置(过热保护步骤)，在半导体开关被过分加热时通过执行半导体开关的断开控制来保护半导体开关。当出现具有某一短路电阻的不良短路时，控制装置(控制步骤，即断开控制步骤和接通控制步骤)重复半导体开关的接通/断开控制以大大改变电流。此时，半导体被周期性地加热，通过过热保护装置(过热保护步骤)快速切断半导体开关。在常规电源控制设备中，例如，仅允许使用微机的软件过程来处理出现层短路时造成的异常电流。另一方面，本发明的电源控制设备能通过包含在其中的硬件电路处理异常电流，而不通过使用微机的外部控制。该特征简化了电路，降低了生产成本。

在本发明的第十五种电源控制设备中，优选地，半导体开关，第二半导体开关，基准电压发生装置，检测装置，控制装置，第二基准电压发生装置或过热保护装置都集成到一个芯片上。在第十六种电源控制设备中，优选地，基准电压发生装置内的第二负载和第二基准电压发生装置内的第三负载安装在芯片外部。这样，电路集成到一个芯片上。缩减了设备电路、安装空间和生产成本。本发明的电流检测方法是以检测半导体开关端子间电压和基准电压或第二基准电压之间的差为基础的，通过检测装置或第二检测装置来完成。因此，由于半导体开关和第二或第三半导体开关装配到一个芯片上，能消除(减小)电流检测中共模偏差引起的误差，即由电源电压和温度漂移以及不同生产组之间变化带来的不想要的影响。此外，第二或第三负载安装在芯片外部使基准电压或第二基准电压对芯片的温度变化不敏感，实现了高度准确的电流检测。

半导体开关的电源侧端子和控制信号输入端分别连接到基准电压发生装置的第二半导体开关或第二基准电压发生装置的第三半导体开关的电源侧输入端和控制信号输入端。第二或第三半导体开关的负载侧端子连接到与该负载无关的第二或第三负载。由于这种连接，通过将半导体开关负载侧端子的电势与第二或第三半导体开关负载侧端子的电势相比较来判断流过供电路径的电流是正常的还是异常的。由此，半导体开关的端子为半导体开关和第二或第三半导体开关所共用。这使得容易将那些开关装配到同一半导体芯片上。

在本发明的第十七种电源控制设备中，通过控制装置对半导体开关进行接通/断开控制的周期用作控制时钟信号。由于有了这一特征，不需要专门使用产生时钟信号的振荡电路。在半导体开关为FET的情况下，FET的漏-源电压变化相对于夹断区内负载电流变化高于电阻区内的。由此，它在接通/断开控制期间在夹断区被断开(不存在在夹断区后的电阻区内被断开的情况)。因此，FET的接通/断开控制周期是稳定的，故产生稳定的时钟信号。

在本说明书中，术语“夹断区”和“电阻区”用作FET元件特征。这些术语的准确定义见Paul R.Gray，Robert G.Meyer的“模拟集成电路分析与设计”(第三版)(“Analysis and Design of ANALOG INTEGRATEDCIRCUITS”)。

在第十八种电源控制设备和第四种电源控制方法中，还设有阻止装置(阻止步骤)，在半导体开关接通后，在固定时间段内，通过半导体开关阻止控制装置执行接通/断开控制。在负载起动时，通常涌流流过电源控制设备。涌流的值等于在电路稳态下流动电流的电流值的几到几十倍。如果在涌流流动期间执行过流控制，花费一定时间直至负载102稳定下来。这是不希望的现象；接通头灯延迟且负载本身相应慢。本发明通过使用阻止装置(阻止步骤)解决了该问题。

在第十九种电源控制设备和第五种电源控制方法中，还设有过热切断加快装置(控制步骤)，当控制装置执行半导体开关的接通/断开控制时，通过过热保护装置(过热保护步骤)加快断开控制。当检测到由完全短路引起过流时，过热保护装置快速动作以切断(断开控制)半导体开关。当出现层短路时，重复半导体开关的接通/断开控制，所得到的半导体开关的周期性加热使保护装置工作。因此，仍会耗费一些时间直至半导体开关断开。通过利用过热切断加快装置，即使在层短路的情况下，本发明也能加快切断半导体开关。

在第二十种电源控制设备和第六种电源控制设备控制方法中，还设有时间控制装置(时间控制步骤)，其操作使得时间控制装置累加控制装置(在控制步骤中)对半导体开关的接通/断开控制数，当接通/断开控制数达到预定次数时，时间控制装置执行半导体开关的断开控制。当检测到由完全短路引起过流时，过热保护装置快速动作以切断(断开控制)半导体开关。当出现层短路时，重复半导体开关的接通/断开控制，所得到的半导体开关的周期性加热使保护装置工作。因此，仍会耗费一些时间直至半导体开关断开。在本发明中，半导体开关的接通/断开次数达到预定次数时，半导体开关断开。因此，甚至在层短路的情况下，也加快了半导体开关的切断，在预置时间断开开关。

图1是本发明第一实施例的电源控制设备的电路图。

图2是详细示出了该实施例中使用的半导体开关(热FET)的电路图。

图3是用于解释形成本发明第一实施例的电源控制设备及其控制方法的说明性图表，图表示出了FET的状态从截止状态变为导通状态时的漏-源电压特性曲线。

图4是用于解释电源控制设备及其控制方法原理的说明图表，图表示出了原理电路图。

图5是用于解释电源控制设备及其控制方法原理的说明图表，图表示出了热FET的漏极电流相对于栅-源电压的变化。

图6是电源控制设备遇到短路和正常工作时在电源控制设备中使用的半导体开关中电流图6(a)和电压图6(b)的波形图。

图7是本发明第二实施例的电源控制设备的电路图。

图8是本发明第三实施例的电源控制设备的电路图。

图9是本发明第四实施例的电源控制设备的电路图。

图10是本发明第四实施例的电源控制设备的电路图。

图11是本发明第五实施例的电源控制设备的电路图。

图12是本发明第五实施例的电源控制设备的电路图。

图13是本发明第六实施例的电源控制设备的电路图。

图14是本发明第六实施例的电源控制设备的电路图。

图15是电源控制设备修改例中第二负载(电阻器)的电路图。

图16是本发明第七实施例的电源控制设备的电路图。

图17是本发明第七实施例的电源控制设备的电路图。

图18是本发明第八实施例的电源控制设备的电路图。

图19是具有半导体开关的常规电源控制设备的电路图。

下面参考图1至18描述电源控制设备的最佳实施例及其控制方法。在说明书中，以第一实施例至第六实施例、第六实施例的修改、第七至第八实施例的顺序给出实施例。通过用电源控制设备控制电池组向包括例如汽车的车灯在内的负载提供电能来描述本发明的电源控制设备及其控制方法。但是，应当理解，本发明适用于任何电源控制设备，只要它能够以开关方式控制电源向负载供电，其控制方法也是如此。

图1是本发明第一实施例所述电源控制设备的电路图。图2是详细示出了该实施例中使用的半导体开关(主控FET)的电路图。图3、4和5是用于解释形成本发明第一实施例的电源控制设备及其控制方法的说明性图表。图6是电源控制设备遇到短路和正常工作时在电源控制设备中使用的半导体开关中电流和电压波形图。图7是本发明第二实施例的电源控制设备的电路图。图8是本发明第三实施例的电源控制设备的电路图。图9和10是本发明第四实施例的电源控制设备的电路图。图11和12是本发明第五实施例的电源控制设备的电路图。图13和14是本发明第六实施例的电源控制设备的电路图。图15是电源控制设备修改例中第二负载(电阻器)的电路图。图16和17是本发明第七实施例的电源控制设备的电路图。图18是本发明第八实施例的电源控制设备的电路图。

第一实施例

下面参考附图1描述本发明第一实施例的电源控制设备。在电源控制设备中，作为半导体开关的主控FET QA的漏D-源SA路径串联插在向负载102提供电源输出电压VB的路径中。电路中主控FET QA为NMOS型，也可以是PMOS型。

图中，驱动主控FET QA的电路部分包含基准FETQB，电阻器R1、R2、R5、R8、R10、RG、Rr和RV，齐纳二极管ZD1，二极管D1，比较器CMP1，驱动电路111和开关SW1。本说明书中，附加数字和符号的大写字母“Rs”用于表示电阻器及其电阻值。图1中，虚线包围的部分表示模拟集成电路片，包围部分内的电路元件集成在模拟集成电路片上。

负载102包括头灯、动力窗(power window)驱动电机及其它。当用户接通开关SW1时，负载工作。驱动电路111包括集电极连接电势VP的源晶体管Q5和发射极连接地电势(GND)的沟晶体管(sink transistor)Q6的串联电路。响应开关SW1的开/关信号，源晶体管Q5和沟晶体管Q6导通和截止，使得驱动电路111输出驱动FET QA的信号。图中，例如，VB表示12V输出电压。VP表示电荷泵(charge pump)的输出电压。例如VP是VB+-10V。

作为半导体开关的主控FET QA的细节如图2所示。如图2所示，主控FETQA包括内部晶体管RG，温度传感器121，闩锁电路122和过热切断FET QS。齐纳二极管ZD1将FET的栅极G和源极SA之间的电压保持在12V，并且当过压加到FET的栅极G时，形成过压流动和通过的旁路。

本实施例的主控FET QA具有过热切断功能，当温度传感器121检测到主控FET QA的温度升至预定温度或更高时，则将高温信息保持在闩锁电路122中，作为栅极截止电路的过热切断FET QS导通，从而迫使主控FET QA截止。

温度传感器121由四个串联连接的的二极管组成，装配时，温度传感器121位于主控FET QA附近。随着主控FET QA温度的升高，温度传感器121的这些二极管的电阻值降低。因此，当FET Q51的栅极电势低到相当于“L”电平的电势时，FET Q51的状态从导通状态转变到截止状态。结果，FET Q54的栅极电势被拉至主控FET QA栅极控制端G处的电势，FET Q54的状态从截止状态转变为导通状态，最终将“1”闩锁在闩锁电路122中。此时，闩锁电路122的输出信号电平为“H”电平，且过热切断FET QS从截止状态转变为导通状态。因此，主控FET QA的真实(true)栅极TG和源极SA处于等电势。主控FET QA从导通状态转变为截止状态。结果，导致过热切断工作。

电源控制设备还具有保护功能，防止负载102上或主控FET QA的源极SA和负载102之间出现短路所引起的过流，或者防止不良短路造成的异常电流。参考图1描述实现保护功能的电路结构。

权利要求中使用的基准电压发生装置由FET(第二半导体开关)QB和电阻器(第二负载)Rr组成。基准FETQB的漏极和栅极分别连接主控FET QA的漏极D和真实栅极TG。基准FETQB的源极SB连接电阻器Rr的其中一个端子，电阻器Rr的另一端连接地电势GND。这样，在主控FETQA和基准FETQB中共用漏极D和真实栅极TG。这使得很容易将那些FET装配到同一半导体芯片中。

主控FET QA和基准FETQB通过相同过程装配到同一个芯片上。在实施例中采用的电流检测方法是以主控FET QA的漏-源路径两端的电压V DSA和基准电压之差为基础，通过比较器CMP1执行检测。因此，由于基准FETQB和主控FET QA装配到同一芯片内，所以能消除(减小)电流检测中共模偏差所引起的误差，即，电源电压和温度漂移以及不同生产阶段之间变化带来的不期望影响。此外，在芯片110a外部安装电阻器(第二负载)Rr使得基准电压对芯片110a的温度变化不敏感，实现了高度准确的电流检测。因此，在主控FETQA和第二基准FETQB中共用漏极D和真实栅极TG。这使得很容易将那些FET装配到同一半导体芯片中。

为了使基准FETQB的电流容量小于主控FET QA的电流容量，形成那些FET的并联晶体管的数量比选择为：

(基准FETQB的晶体管数：1晶体管)＜(主控FET QA的晶体管数：1000晶体管)

如以下将描述的，电阻器Rr的电阻值设为(负载102的电阻值)×(主控FET QA的晶体管数：1000晶体管/基准FETQB的晶体管数：1晶体管)。通过如此设置电阻器Rr，当电源控制设备正常工作时流动的5A负载电流流过主控FET QA和5mA电流流过电阻器Rr时，FET QB的漏-源电压VDS等于相应的主控FET QA的漏-源电压。当电路被如此规定时，包括基准FETQB和电阻器Rr的基准电压发生装置尺寸达到最小，从而缩小了元件装配空间，降低了设备装配费用。

电阻器R2电阻通过改变可变电阻器RV的电阻而等价改变。

改变可变电阻RV电阻可以等价地改变电阻器R2的电阻值。分压装置，包括电阻器R1、R2和RV，根据这些电阻器的阻值比以分压比分配主控FETQA的漏-源电压VDSA，并将所得电压加到比较器CMP1。分压比随可变电阻器RV变化。由于使用了可变电阻器RV，可以改变根据基准电压发生装置的固定设定值(基准值)将比较器CMP1的输出信号电平从“H”电平切换到“L”电平的漏-源电压VDS的阈值。这使得相同类型的半导体芯片110a在电路装配到模拟集成电路内时能包括多种规格。

比较器CMP1包括在权利要求提出的“检测装置”中。比较器CMP1的“+”输入端通过电阻器R5接收电压，该电压通过由并联连接的电阻器R2和可变电阻器RV的并联电阻(R2‖RV)分配主控FET QA的漏-源电压VDSA而产生。比较器CMP1的“-”输入端接收基准FETQB的漏-源电压VDSB。当比较器CMP1的“+”输入端电势高于“-”输入端的电势时，比较器CMP1的输出是有效的(“H”电平)。相反，当比较器CMP1的“+”输入端电势低于“-”输入端的电势时，比较器CMP1的输出是无效的(“L”电平)。如后面将描述的，比较器CMP1具有滞后特性。

下面描述控制本发明第一实施例的电源控制设备的方法。参考图3、4和5描述本发明实施例的电源控制设备及其控制方法所基于的原理。图3是显示FET QA从截止状态变为导通状态时FET QA的漏-源路径两端的电压下降特征曲线的曲线图。图4是显示从电源101到负载102范围的供电路径原理的电路图。图5是用于解释热FET的漏极电流对栅-源电压的特性曲线的曲线图。

当主控FET QA用于半导体开关时，范围从电源101到负载102的供电路径从电学上可以如图4所示。负载102包括供电路径的线电感L0和线电阻R0。当供电路径或负载102中出现短路时，线电阻包括短路电阻。如果负载102是应用了本发明的汽车头灯，当发生完全短路时，短路电阻大约是40mΩ，当发生层短路时，约为40至500mΩ。

当作为供电路径一部分的主控FET QA从截止状态变为导通状态时，表示主控FET QA的漏-源路径两端电压下降的曲线如图3所示。图示的特性曲线是出现短路处的曲线，负载是参考负载(正常工作)，负载电阻是1kΩ。

因此，下降的特性曲线根据供电路径和负载的状态改变，即，根据供电路径的线电感和电阻所确定的时间常数以及短路电阻改变。

已知的利用漏-源电压VDS的特性变化检测过流的方法例子是下文描述的过流检测方法，和通过在预定时刻将当前电流值与预定基准值相比较来检测过流的方法。为了构建确定预定时刻的装置和将它与预定阈值相比较的装置，需要电容器和电阻器这样的电路元件。那些电路元件值的波动导致检测误差。此外，必须使用的电容器不能装配到半导体芯片内。所以，由于必须将它们装配到芯片外导致了制造成本的增加。

主控FET QA工作在夹断区直至主控FET QA变为导通状态且漏-源电压VDS饱和。

当负载102为1kΩ时，可通过以下方式考虑漏-源电压VDS的变化。首先，例如当主控FET QA是日本日立公司在电源电压12V时制造的“HAF2001”时，由于漏极电流ID＝12mA，栅-源电压VTGS保持在大约1.6V。第二，继续通过驱动电路111对栅极G充电。如果继续，栅-源电压VTGS就会上升。但是，漏-源电压VDS下降，栅-漏电容CGD放电。结果，将到达栅-源电压VTGS的电荷被吸收。换言之，漏-源电压VDS下降到使栅-漏电容CGD以使栅-漏电容CGD放电的电荷量足以防止栅极驱动电路所提供的电荷进一步增加VTGS电压这样一个等级。结果，栅-源电压VTGS保持在大约1.6V。随着栅-漏电压VFGD的降低，漏-源电压VDS也下降。此时出现吸收电荷的两个因素；第一因素是由于栅-漏电压VTGD下降，栅-漏电容CGD放电，第二因素是由于n-区的耗尽层减小，栅-漏电容CGD的电容增加。

以下说明还是当负载102为1kΩ时漏-源电压VDS的变化。

从特性曲线来看，人们可以知道，在主控FET QA导通后的相应时间点，漏-源电压VDS的值使得将通过驱动电路111送入真实栅极TG的充电电荷被吸收且真实栅极TG的栅-源电压VTGS保持恒定。

因此，如果经过一段时间后，负载电阻＝1kΩ时，漏-源电压VDS位于特性曲线之上，栅-源电压VTGS高于1.6V。

在通常是导通或截止FETQA的任何时刻，当从栅-源电压VTGS减去ΔVDSGAPXCGD的电荷量时，栅-源电压VTGS达到1.6V。这里，ΔVDSGAP表示垂直测量的当前特性曲线与负载电阻＝1kΩ(图3)时的特性曲线的距离。换言之，栅-源电压VTGS已经在1.6V上增加了该电荷量。其数学表达式是

VTGS-1.6＝ΔVDSGAPX2CGD/(CGS+2CGD)

由此，ΔVDSGAP与(栅-源电压VTGS-1.6V)成正比。

图5基本示出了漏极电流ID和栅-源电压VTGS之间的1∶1的线性比例关系。图5中所示的特性曲线是日立公司生产的“HAF2001”。图表中，漏-源电压VDS对应于栅-源电压VTGS。因此，根据图5所示的关系，ΔVDSGAP表示漏极电流ID。图5中，ID＝10A附近的分辨率(resolution)约为60mV/A。具体地说，漏极电流ID改变1A，栅-源电压VTGS改变60mV。漏极电流ID改变±5A，栅-源电压VTGS改变±0.3V。在常规的电源控制设备中，这种分辨率相当于60mΩ分流电阻RS的分辨率。

当漏极电流ID为零时，漏-源电压VDS的曲线仅由栅极和镜(mirror)电容的充电电路确定。当漏极电流ID流动时，它受到电路电感LC和整个电路电阻RC的影响。随着漏极电流ID的增加，漏-源电压VDS的曲线上升。在完全短路情况下当漏极电流ID大大增加时，曲线中所示以时间刻度为横轴、以ID电流为纵轴的漏极电流ID的上升斜率趋向固定值，该固定值由栅极充电电路的充电速率确定。因此，栅-源电压VTGS曲线也是收敛的。漏极电流ID的上升斜率是临界斜率，它由栅-漏电压VTGD的变化为零时栅-源电压VTGS曲线的上升来确定。

回到图4，描述驱动电路111执行截止控制时主控FET QA的工作情况(改变漏-源电压VDS的力和改变漏极电流ID的力之间的大小关系)。

当驱动电路111内的源晶体管Q5变为截止状态时且沟晶体管Q6变为导通状态时，存储在真实栅极TG内的电荷通过内部电阻器RG和电阻器R8以及沟晶体管Q6放电。

此时，即使栅极电荷被放电且栅-源电压VTGS下降，在主控FET QA工作在电阻区(ohmic region)期间，漏极电流ID几乎不受压降影响。此时，漏-源电压VDS也几乎不改变。

当主控FET QA进入夹紧区工作时，栅极电荷放电使栅-源电压VTGS下降并减小漏极电流ID。此时，漏极电流ID保持其在外部电路确定的条件下建立的电流状态。因此，漏-源电压VDS升高，为栅-漏电容CGD充电，使得中和栅极放电电荷，从而消除了它们对漏极电流ID的影响。这种现象的出现是由于维持漏极电流ID的力和维持漏-源电压VDS的力之间的大小关系。具体地说，这是由前者力远远大于后者力这一原因所造成。这种保护操作在漏-源电压VDS变化的范围内继续。

即使驱动电路111在漏极电流ID上升过程中执行截止控制，由于漏-源电压VDS变化(升高)，只要漏-源电压VDS的变化(升高)是允许的，漏极电流就继续增加。在漏-源电压VDS不能升高的时间点，漏极电流ID开始根据仅由栅极电荷放电确定的栅-源电压VTGS的下降而减小。换言之，在驱动电路111执行截止控制阶段，漏极电流ID几乎不受截止控制的影响直至漏-源电压VDS停止变化。主控FET QA的导通/截止操作是基于上面提及的机理。

当栅极充电电路变成另一栅极充电电路时，VDS曲线也换成同样的负载电流。由于这个原因，有必要总保持栅极充电电流恒定。如果栅极充电电流被减小，VDS曲线上移。通过利用这种特性，如果相对于漏极电流ID增加漏-源电压VDS，会加快过热保护功能的过热切断操作。利用这种想法设计下面所描述的过热切断快速电路(过热切断快速装置)。

在这种考虑的基础上描述电源控制设备的工作。首先描述基准电压发生装置(基准FETQB和电阻器Rr)。主控FET QA和基准FETQB形成1000∶1的电流镜像电路。当主控FET QA的源极电势等于基准FETQB的源极电势时，漏极电流IDQA＝1000×漏极电流IDQB。

所以，当主控FET QA的漏极电流IDQA＝5A且基准FETQB的漏极电流IDQB＝5mA时，主控FET QA的漏-源电压VDS等于基准FETQB的漏-源电压VDS，这对栅-源电压VTGS同样成立；VDSA＝VDSB、以及VTGSA＝VTGSB。这里，VDSA和VDSB是主控FETQA和FETQB的漏-源电压，VTGSA和VTGSB是主控FETQA和基准FETQB的栅-源电压。

因此，当基准FETQB在导通状态下处于饱和时，基本等于输出电压VB的电压加到电阻器Rr两端。所以，等价于5A负载的基准FETQB的负载连接到主控FETQA，即电阻器Rr的电阻为：Rr＝12V/5mA＝1.4kΩ。

当5A的电流流入主控FETQA时的漏-源电压VDS值(曲线)用作基准值。通过利用晶体管比(ratio)(＝电流容量比)相对小于主控FET QA的基准FETQB构建基准电压发生装置，减小了基准电压发生装置尺寸，从而实现很小的芯片占用区域。此外，通过用相同过程将主控FET QA和基准FETQB装配在同一芯片上，去除了生产腐蚀和温度漂移，从而大大改善了检测准确度。

下面描述主控FETQA在夹断区内的工作。当主控FET QA从截止状态变为导通状态时，漏极电流IDQA向由电路电阻确定的最终负载电流值上升。栅-源电压VTGSA取到由漏极电流IDQA确定的值，且也在被栅-漏电容CGD的镜像效应制动(brake)时上升，这是由于漏-源电压VDSA的降低。此外，基准FETQB的栅-源电压VTGSB通过作为具有1.4kΩ电阻器Rr为其负载的源极输出器的基准FETQB的工作来确定。

主控FET QA的栅-源电压VTGSA随着漏极电流IDQA的增加而增长，因此，VTGSB＜VTGSA。由于VDSA＝VTGSA+VTGD且VDSB＝VTGSB+VTGD，VDSA-VDSB＝VTGSA-VTGSB。VTGSA-VTGSB作为栅-源电压差表示IDQA-IDQB为漏极电流差。因此，通过检测差VTGSA-VTGSB得到漏极电流IDQA和流过基准电压发生装置的电流IDQB之差。由于VDSB变小(VDSA也变小)，电流IDQB达到5mA(该值相当于IDQA＝5A)。

基准FETQB的漏-源电压VDSB直接输入比较器CMP1，主控FETQA的漏-源电压VDSA由电阻R1和电阻R2分配(在这种情况下，不考虑可变电阻器RV的电阻)，将最后的结果加到比较器CMP1。即，加到比较器CMP1上的电压由下式给出

VDSA X_R1/(R1+R2)……(1)

就在主控FETQA的状态变为导通后，基准FETQB的VDSB＞(1)。随着主控FETQA漏电流IDQA的增加，表达式(1)的值减小但超过漏-源电压VDSB。此时，比较器CMP1的输出电平从“H”电平变为“L”电平以使主控FETQA截止。

比较器CMP1的滞后特性由二极管D1和电阻器R5形成。当主控FETQA截止时，栅极电势通过驱动电路111的沟晶体管Q6接地，二极管D1的阴极和主控FETQA的漏极D之间的电势差是VDSA+0.7V(齐纳二极管ZD1的正向压降)。因此，电流流过路径R1→r5→D1，比较器CMP1+输入端的电势降低到驱动电路111执行导通控制以下。因此，由于VDSA-VDSB低于其状态变为截止状态的时候，主控FETQA保持截止状态。由于VDSA和VDSB都增加并上升到VB，重新建立表达式(1)小于VDSB的条件，然后将其状态变为导通状态。有很多方式可以形成滞后，以上所提到的仅是其中一例。

假设当FET QA截止时出现的漏-源电压VDSA表示为阈值VDSAth，保持下面的关系：

VDSAth-VDSB＝R2/R1_X_VDSB(在5[mA])……(2)

通过等式(2)给出过流判断值。为了改变过流判断值，调整可变电阻器RV的电阻，可变电阻器RV与位于芯片110a外部的电阻器R2并联连接。具体地说，可以通过减小可变电阻器RV的电阻来减小过流判断值。

下面描述主控FETQA在电阻区内的工作。如果主控FETQA在正常接线状态下状态变为导通状态，则主控FETQA连续保持导通状态。因此，栅-源电压VTGSA和VTGSB都达到约10V，热FET QA和QB都工作在电阻区。

在该区域内，失去了栅-源电压VGS和漏电流ID之间的1∶1关系。在日立公司“HAF2001”的情况下，当VGS＝10V时，导通电阻RDS(ON)＝30mΩ。然后，我们有

VDSB＝5A×30mΩ＝0.15V

VDSA＝IDQA×30mΩ

VDSA-VDSB＝30mΩ×(IDQA-5A)……(3)

当漏电流IDQA由于线路短路而增加时，等式(3)的值升高，当它超过过流判断值时，主控FETQA变为截止状态。此后，主控FETQA进入其工作的夹断区，重复导通和截止状态。

图6是在本发明实施例的电源控制设备中使用的主控FETQA中电压和电流波形的波形图。

图6(a)示出了漏电流ID(A)的波形，图6(b)示出了漏-源电压VDS的波形。在这些图中，(2)表示电源控制设备正常工作时的波形；(3)表示过载状态时的波形(包括源极和负载之间的短路)。

在出现过载状态的情况下(波形(3))，重复主控FETQA的接通/断开控制使主控FETQA周期性地加热，以便导致过热保护功能。

如上所述，在电源控制设备及其控制方法中，为了电流检测，不需使用串联在供电路径中的旁路电阻器，而在常规电源控制设备中必须使用旁路电阻。电源控制设备能在没有旁路电阻器的情况下高度准确地检测过流。此外，电源控制设备不仅能使硬件电路连续地检测完全短路引起的过流，而且能检测具有如层短路的某一短路电阻的层短路引起的异常电流。

在层短路的情况下，电源控制设备重复主控FETQA接通/断开控制，使电流变化很大，从而导致半导体开关的周期性加热。周期性加热通过过热保护功能加快了主控FETQA的关断(截止控制)。

此外，半导体开关的接通/断开控制受到仅使用硬件而不使用微机的影响。该特征减小了设备安装空间，大大降低了设备生产成本。

当与作为本实施例中利用的漏-源电压VDS的特征变量的过流检测方法相比较时，但当前电流在预定时刻与电流的预定阈值相比较，本实施例的过流检测具有以下优点。电容器和多个电阻器这样的电路元件是不必需的。因此，那些元件电路常数变化所带来的检测误差得以消除。此外，不需要在芯片110a外部安装电容器。结果是减小了安装空间和安装成本。

由于调整可变电阻器RV，可以在完全短路和负载102类型(例如头灯、驱动电机、或类似物)层短路之间加以很好区分。高度准确地防止短路造成的损坏。

第二实施例

下面参考附图7描述形成本发明第二实施例的电源控制设备及其控制方法。第二实施例的电源控制设备相当于第一实施例的电源控制设备加上电阻器R3、R4、R6、R9和FET Q1和Q2以及齐纳二极管ZD2。图7中虚线包围的部分是模拟IC芯片110b，包围部分内的电路元件集成在芯片上。

电阻器R9将FET Q1的栅极和源极相互连接起来。主控FETQA的真实栅极TG通过齐纳二极管ZD2和电阻器R6连接到FET Q1的栅极。经电阻器R4，FETQ1的漏极连接至VB+5V。FET Q1的源极连接主控FETQA的源极SA。电阻器R1与电阻器R3和FET Q2的电路并联。主控FETQA漏-源电压VDSA的电压分配通过FET Q2的接通/断开控制而改变。

下面将描述第二实施例的电源控制设备的工作。首先描述其在夹断区内的工作。正如在第一实施例中那样，基准FETQB的漏-源电压VDSB直接连接比较器CMP1。FET QA的漏-源电压VDSA通过并联的电阻器R1和电阻器R3的并联电阻(R1‖R3)和电阻器R2(这里，不考虑可变电阻器RV)分压，并加到比较器CMP1。

具体地说，将以下表达式给出的电压值输入比较器CMP1。

VDSA×((R1‖R3)/((R-‖R3)+R2)……(1′)

就在FET QA导通之后，VDSB＞VDSB是基准FETQB的漏-源电压处。随着FETQA的漏电流IDQA增加，值(1′)基准FETQB的漏-源电压VDSB。此时，比较器CMP1的输出电平从“H”电平变为“L”电平。结果，FET QA截止。

假设将主控FETQA的状态变为截止状态时的漏-源电压VDSA指定为阈值VDSAth，则保持下列关系。

VDSAth-VDSB＝R2/(R1‖R3)×VDSB……(2′)

通过等式(2′)确定过流判断值。

为了改变过流判断值，调整与芯片110b外部的电阻器R2连接的可变电阻器RV的电阻。具体地说，可以通过减小可变电阻器RV的电阻减小过流判断值。

参考图6描述电源控制设备在电阻区内的工作，基本与第一实施例中相同，因此这里不再描述。

讨论过流判断值。假设夹断区的过流判断值等于电阻区的过流判断值。

首先计算夹断区内的(VDSA-VDSB)/ΔID。从HAF2001的特性曲线导出下面的关系。

ΔVTGSA/ΔIDQA＝60[mV/A]……(4)

ΔVTGSA＝Δ(VDSA-VDSB)×2CGD/(CGS+2CGD)

     ＝Δ(VDSA-VDSB)×2×1200PF/(1800PF+2×1200PF)

     ＝Δ(VDSA-VDSB)×0.57……(5)

重新排列等式(4)和(5)，则有

Δ(VDSA-VDSB)/ΔID＝105[mV/A]……(6)

由等式(3)，电阻区内的Δ(VDSA-VDSB)/ΔID为

Δ(VDSA-VDSB)/ΔID＝30[mV/A]……(7)

将等式(6)与等式(7)相比较，夹断区的电流灵敏度高于电阻区的电流灵敏度。电流判断值即使在电阻区合适，但在夹断区就太小了。在这种情况下，就存在着在该区域经常出现过流检测的危险。一种可能的解决方案是在夹断区和电阻区之间切换过流判断值。这通过加到第一实施例电路的电路完成。

通过栅-源电压VTGSA的幅值来判断FET的工作区是夹断区还是电阻区。随着漏电流ID的增加，夹断区内的栅-源电压VTGSA增长。但在这种情况下，即使出现完全短路也绝不会超过5V。因此，如果VTGSA＞5V，则判断FET的电流工作区为电阻区。

就在FET QA导通之后，FET Q1处于截止状态且FET Q2处于导通状态。为了使FET Q2导通，需要超过输出电压VB例如5V的电压。

设齐纳二极管ZD2的击穿电压为(5V-1.6V)(1.6V；FET Q1的阈值电压)，如果VTGSA(栅-源电压)＞5V，FET Q1导通且FET Q2截止。然后，从电路中除去与电阻器R1并联耦合的电阻器R3。

由于漏-源电压VDSA的分压比升高，更降低了使FETQA截止的源-漏电压差VDSA-VDSB。结果，在电阻区，在采取措施之前较小电流处作出过流判断。

但是，如果不采取实施例附加电路的措施，在适应使用中不会出现问题。具体地说，当最终的负载电流值小时，夹断区内的电流完全上升。换言之，当最终负载电流小时，电流达到夹断区内的最终负载电流值。当最终负载电流大时，电流仍处于夹断区内上升的中部。甚至在完全短路的情况下，电流限制在大约40A之内。

因此，由于最终负载电流值升高，电流变化收敛到具有固定斜率的电流上升特性曲线。漏-源电压VDSA的差不会大到每个负载电流充分饱和时的情况。由于这种现象的出现，在夹断区电流灵敏度大，漏-源电压差VDSA-VDSB不变大。因此，如果适当选择基准电压发生电路中的电流值，即使不使用本实施例的附加电路，通过第一实施例的结构也能实现具有过流保护功能的实际电源控制设备。

这种结构的电源控制设备及其控制方法与已经详细描述的第一实施例相比产生了有益效果。

最后，简要描述过流控制的基本原理。首先，当线路正常时，FET QA导通并在电阻区内工作。只要线路正常，它就保持在电阻区内工作并保持导通状态。当线路异常时，电流增加，当漏-源电压差VDSA-VDSB超过过流判断值时，FET QA截止并工作在夹断区。只要异常线路存在，FET QA重复导通和截止状态，并继续在夹断区内工作，最后由于过热被切断。

为了实现基本原理并优化过流控制，需要过流判断值满足以下两个条件。第一个条件是FET QA在正常电流范围内绝对不截止。第二个条件是判断出电阻区内检测的电流为过流之后，只要不去除线路中的异常，FET QA就继续夹断区内的导通和截止状态。这是稳定接通/断开控制周期所需要的。接通/断开控制周期稳定使控制稳定。用接通/断开控制周期设置计时器(见下文所述的第六实施例)。最后，需要稳定接通/断开控制周期。

为了满足第一个和第二个条件，电阻区内的过流判断值设为“正常电流最大值+α”的电流值(相当于(VDSA-VDSB))，夹断区内的过流判断值设为“正常电流最大值+β”的电流值。此时，α＞β。即，α-β是将FET放在夹断区内工作所需的偏差量。

第三实施例

下面参考图8描述本发明第三实施例的电源控制设备及其控制方法。该实施例的电源控制设备与第二实施例的电源控制设备(图7)不同，区别在于基准FETQB的栅极不连接FETQA的真实栅极TG，以及额外使用电阻器R41作为基准FETQB的栅极电阻器。电阻器R41一端连接基准FETQB的栅极，另一端连接FETQA的栅极G。本实施例电源控制设备其余的电路结构基本与图7电路结构相同。图8中，虚线包围的部分表示模拟IC芯片，所包围部分内的电路元件集成在芯片上。

电阻器R41的电阻需要设置为1000×RG。当RG＝10kΩ时，例如，R41＝10MΩ。由于电阻极高，当考虑生产时，晶体管数量的比例优选设为1∶100且R41＝1MΩ。

该实施例的电源控制设备的工作基本与第二实施例的电源控制设备相同，并与第一实施例的电源控制设备相比产生了有益效果。

第四实施例

下面参考图9和10描述本发明第四实施例的电源控制设备及其控制方法。该实施例的电源控制设备旨在改进第一实施例(图1)的电源控制设备电路中的分压装置(R1，R2和RV)。回想上文，分压装置以基于电阻值比的分压比分配FET QA的漏-源电压VDSA并将所分的电压加到比较器CMP1。图9中虚线包围的部分110a′和图10中虚线包围的部分110a″表示模拟IC芯片，所包围部分内的电路元件集成在芯片上。

在图9的该实施例电源控制设备中，FETQA的漏极D和源极SA串联插在电源101的输出电压VB向负载102供电的路径中。驱动FETQA的电路部分包括基准FETQB，晶体管Q7，电阻器R1至R6、R8至R10，RG，Rr，齐纳二极管ZD1，二极管D1至D3，比较器CMP1，驱动电路111和开关SW1。在该实施例中作为半导体开关使用的FETQA具有图2所示结构，如第一实施例那样。比较器CMP1、驱动电路111以及开关SW1的功能及工作、还有通过基准FETQB和电阻器Rr产生基准电压都和第一实施例一样。

下面描述与第一实施例的电源控制设备(图1)中相应电路部分不同的电路部分(晶体管Q7，电阻器R1至R6，二极管D2至D3)的功能及工作。

设有连接在电源101和电阻器R1之间的PNP晶体管Q7以克服暗电流。在第一实施例的电源控制设备(图1)中，甚至在没有发出向负载102提供电能的指示时，即FET QA未被驱动时，暗电流路径通过分压装置的电阻器R1和R2从电源101延伸到负载102。因此，甚至在开关SW1断开状态期间，也消耗电源101的少量电能。

为了减小暗电流对电源101的能量消耗，设置晶体管Q7，且设置成仅当开关SW1接通(发出向负载102供电的指示)时，晶体管Q7才导通。即，当开关SW1不导通时，晶体管Q7处于截止状态，从而切断暗电流路径。因此，换句话说，当晶体管Q7处于截止状态时，电流流过路径R1(电阻器)→R3(电阻器)→R2(电阻器)→GND(地)，路径R1(电阻器)→D3(二极管)→R5(电阻器)→负载102→GND(地)，以及路径R1(电阻器)→R3(电阻器)→D2(二极管)→R6(电阻器)→Rr(电阻器)→GND(地)。

电阻器R1至R6以及二极管D2和D3组成二极管箝位电路。假设电阻器R1和R3的节点电势为VC、电阻器R3和R2的节点电势为VE，则当晶体管Q7处于导通状态时，VC＞VE。

如果VSA≥VC-0.7V(VSA：FETQA的源极电压)，则源极电压VSA输入比较器CMP1的“+”输入端。如果VSA＜VC-0.7V，则“VC-0.7V”的电压输入比较器CMP1的“+”输入端，与源极电压VSA无关。换言之，即使源极电压VSA下降，比较器CMP1的“+”输入端也被箝位在“VC-0.7V”，不再低于该电压。即使基准FETQB的源极电压VSB下降到“VE-0.7V”以下，比较器CMP1的“-”输入端也被箝位到“VE-0.7V”。

由于设置了二极管箝位电路，当FETQA和基准FETQB都截止且源极电压VSA和VSB都下降时，比较器CMP1的“+”和“-”输入端被箝位到(VC-0.7V)和(VE-0.7V)。由于VC＞VE，比较器CMP1的输出信号电平设为“H”电平，从而FETQA可以可靠导通而与源极电压VS和源极电压VB的大小无关。此外，由于比较器CMP1输入端的电势绝不会降到预定电势值以下，改进了比较器CMP1“+”和“-”输入端的电压承受能力。

在图10的电源控制设备中，基准FETQB的栅极未连接FETQA的真实栅极TG，电阻器R41附加地用作基准FETQB的栅极电阻器。电阻器R41一端连接基准FETQB的栅极，另一端连接FETQA的栅极G。电阻器R41及其他元件的设置与已描述的第三实施例相同。

第五实施例

参考图11和12描述本发明第五实施例的电源控制设备及其控制方法。该实施例的电源控制设备相当于第一实施例的电源控制设备(图1)加上涌流屏蔽电路105和过热切断加快电路106。图11中虚线包围的部分110d和图12中虚线包围的部分110d′表示模拟IC芯片，所包围部分内的电路元件集成在芯片上。

当接通负载102(例如头灯)时，涌流流过电源控制设备。涌流的值等于在电路稳态下流动电流的电流值的几到几十倍。涌流流动的时间周期取决于负载102的类型和容量，通常为3至20msec。如果在涌流流动周期内执行第一、第二或第三实施例中所述的过流控制，经某一时间直至负载102稳定下来。这是不希望的现象；接通头灯延迟且负载本身响应慢。该实施例通过加上涌流屏蔽电路105(权利要求中的“阻止装置”)解决了图1电路中的问题。

在第一、第二、第三或第四实施例中，当检测到由于完全短路引起过流时，过热保护功能工作以切断FET QA(截止控制)。在层短路的情况下，重复FET QA的接通/断开控制。最后得到的FET QA的周期性加热使过热切断功能起作用。因此，切断功能起作用所经的时间相对较长。在本实施例中，过热切断加快电路106(过热切断加快装置)甚至在层短路的情况下也加快了FET QA的截止。

图11中，涌流屏蔽电路105包括FET Q11和Q12，二极管D11，电阻器R11至R13以及电容器C11。

下面描述涌流屏蔽电路105的工作。当FET QA导通时，栅-源电压VGSA通过二极管D11和电阻器R12加到FET Q12的栅极，还通过二极管D11和电阻器R11加到FET Q11的栅极。

FET Q12的栅极连接FET QA的源极SA。就在FET QA导通之后，电容器C11还未被充电。因此，FET Q12的栅极电势没有充分升高，FET Q12的状态不能变为导通状态。FET QH在FET Q12截止期间保持导通状态，并将比较器CMP1的“-”输入端与FET QA的源极SA耦合。因此，比较器CMP1的输出电平保持在“H”电平，在该状态下，如果大涌流流过，FET QA不被截止。

随着时间的推移，电容器C11通过电阻器R12进行充电，最后FET Q12的状态变为导通状态。随着FET Q12的导通，FET Q11截止且屏蔽状态终止，过流检测控制工作。

电阻器R13是放电电阻，用于在FET QA截止之后放电和复位电容器C11。在这种情况下，为了电容器C11的放电工作不影响屏蔽时间，需要选择R12＜＜R13。屏蔽时间由R12×C11的时间常数确定。这隐含着当电路装配到一片芯片上时，屏蔽时间可以通过适当改变电容器C11的电容来调整。

过热切断加快电路106由FET Q21至Q24以及二极管D21和D22，齐纳二极管ZD21以及电阻器R21至R27组成。

下面描述过热切断加快电路106的工作。电源控制设备置于过流控制模式，栅极驱动电路周期性地执行接通/断开控制，FET QA的栅极电势变为“L”电平电势。在该时间段内，由于源极电压VSA处于某一电压量，电容器C21通过晶体管Q22和Q24以及电阻器R22被充电。FET Q21的栅极电势低于初始阶段的阈值。随着电容器C21的充电过程，栅极电势升高，FET Q21导通。

电流通过电阻器R21从端子TG(FET QA的真实栅极)流到地(GND)，存储在端子TG中的电荷数量减少。因此，漏-源电压VDSA也相对于负载电阻器增加。FET QA的功耗增加，从而加快了过热切断动作。电阻器R21的电阻越小，过热切断动作越快。电阻器R23是电容器C21的放电电阻。优选R22＜＜R23。

图12所示电源控制设备相当于第四实施例的电源控制设备(图9)加上涌流屏蔽电路105′和过热切断加快电路106′。涌流屏蔽电路105′和过热切断加快电路106′的电路结构及其工作基本与图11的相同。

第六实施例

参考图13和14描述本发明第六实施例的电源控制设备。该实施例的电源控制设备相当于在第一实施例的电源控制设备(图1)中又使用了导通/截止时间累加电路107。图13中虚线包围的部分110e和图14中虚线包围的部分110e′表示模拟IC芯片，所包围部分内的电路元件集成在芯片上。

在第一、第二、第三和第四实施例中，在层短路的情况下，重复FET QA的接通/断开控制，所得到的FET QA的周期性加热动作导致过热截止起作用。因此，切断功能起作用所经的时间相对较长。这种问题通过以下方式来解决。具体地说，额外使用了在FET QA的接通/断开控制数达到预定数量时导致电源控制设备执行截止控制的导通/截止时间累加电路(时间控制装置)107，从而加快了FETQA的截止。

图13中，导通/截止时间累加电路107包括晶体管Q31至Q34，二极管D31至D33，齐纳二极管ZD31，电阻器R31至R37，以及电容器C31。

下面描述导通/截止时间累加电路107的工作。电源控制设备置于过流控制模式，在FET QA的导通/截止工作期间每次执行截止控制时，电容器C31通过晶体管Q31和Q34以及电阻器R32被充电(栅极电势被置为“L”电平)。在截止控制期间(栅极电势置为“L”电平)，仅当漏-源电压VDSA置为“H”电平时，电容器C31被充电。当连续执行导通或截止控制时，它不被充电。FETQ31的栅极电势在阈值以下，因此它处于截止状态。当栅极电势随着电容器C31的充电过程上升时，FET Q31导通。此时，温度传感器121的阳极(由四个二极管构成)电势降低。结果，建立与高温下相同的条件，过热切断FET QS导通，FETQA切断(截止控制)。

通过导通/截止累加的切断时间优选约1秒。为了使导通/载止时间累加电路107可靠工作，需要稳定FET QA的接通/断开控制周期。在本实施例中，在夹断区内FET QA的漏-源电压VDSA的变化相对于负载电流的变化大于电阻区内变化。由此，它在接通/断开控制期间在夹断区内截止(不存在在夹断区后的电阻区内截止的情况)。因此，FET QA的接通/断开控制的周期是稳定的。

本实施例的电源控制设备中，在导通/截止时间累加电路107，通过存储在电容器C31内的电荷量判断FET QA的接通/断开控制数。或者，可以导通/截止时间累加电路可以利用直接计数驱动电路111的输出信号的计数器构成。在这种情况下，当计数驱动电路111输出信号的计数器的计数值达到预定值时，过热切断FET QS导通，从而使FET QA截止(截止控制)。

图14是电路结构的电路图，在电路结构中，导通/截止时间累加电路107′加到第四实施例的电源控制设备上。导通/截止时间累加电路107的电路结构和工作基本与本发明第四实施例(图9)的相同。

此外，在第六实施例的电源控制设备中(如图13和14所示)，在通过导通/截止时间累加电路107计数输出信号之后，由温度传感器121、闩锁电路122和过热切断FET QS(图2所示)构成的过热切断功能控制主控FETQA至截止状态。但是，本发明能采用以下修改。即，根据第一修改例，FETQ31的漏极通过二极管和电阻器的串联电路连接到主控FETQA的真实栅极(TG)。在第二修改例中，在比较器CMP1的输出设置被禁止的栅极(二进制输入与门)，FETQ31的漏极电压用于被禁止的控制信号。

此外，在第三修改例中，FETQ31的漏极通过二极管和电阻器的串联电路连接到比较器CMP1的“+”输入端。

在这些修改例中，为了保持信息使得导通/截止时间累加电路107切断主控FETQA，，省略电阻器R31，须加上由PMOSFET和电阻器组成的闩锁电路。

PMOSFET的源极连接电源电压VB，PMOSFET的漏极连接FETQ31的栅极，PMOSFET的栅极则通过电阻器分别连接FETQ31的漏极及其本身的源极。

参考图15描述第一至第六实施例的电源控制设备及其控制方法的修改例。在上述每个实施例中，基准电压发生装置设置为固定电压值。当负载变化时，基准电压发生装置通过相应地改变过流判断值克服负载变化。

具体地说，在装配到半导体芯片上时，根据使用的最大负载设置电阻R1至R3。当负载102小时，可变电阻器RV位于芯片外部且同时与电阻器R2并联连接，从而降低了过流判断值。

该方法具有以下问题。第一个问题是由于过流判断值的升高，控制准确度下降。第二个问题是必须改变夹断区和电阻区之间的过流判断值。在这种情况下，准确地说，夹断区的过流判断值必须根据漏电流ID的下降斜率来设置。当线电感和线电阻改变时，漏电流ID的上升斜率变化。难以准确地设置过流判断值。

为了克服这些问题，根据负载102设置基准电压发生装置是有效的。为此，将基准电压发生装置设置到与超过负载102最大电流值的电流值相对应的电压值。

当负载驱动晶体管上的漏-源电压(即FET QA的漏-源电压VDSA)超过基准电压发生装置的漏-源电压VDS(即基准FETQB的漏-源电压VDSB)时，即使其超量是微小的，判断它为过流值。

在该方法中，同样的过流判断值既可以用于夹断区也可以用于电阻区。换言之，即使FET的工作区从夹断区变为电阻区，反之亦然，也不需要改变过流判断值。此外，在该方法中，通过判断负载驱动晶体管的漏-源电压是否超过基准电压发生装置的漏-源电压VDS来判断过流。因此，仅通过比较器CMP1的分辨率确定检测准确性。

此外，消除了温度漂移、不同IC组之间的变化，线电感和线电阻器带来的负面影响，只要比较器GMP1正常工作，就不受电源电压变化的影响。因此，成功实现了几乎没有误差因素的电源控制设备及其控制方法(基本无误差)。

设置基准电压发生装置及改变其设置的方法归纳如下：

a)与电阻器Rr并联连接外部可变电阻器RV。

b)电阻器Rr位于芯片外部，用于设置基准电压发生装置和根据所用的规

格选择相关的值。

c)改变电阻器Rr的电阻。

如图15所示，在芯片内设置多个并联的电阻器R1至R4。在芯片包装或成对芯片安装阶段，基准电压发生装置的设定值(基准)可以用开关SW2选择其中一个适当的电阻器来设置到目标规格。由此，在将电源控制设备集成到半导体芯片上时，一个芯片可以包含多个规格。由于可变电阻器RV的可变设置，对于负载102的类型来说(例如，头灯，驱动电机或类似物)，能够极好地区分完全短路和层短路。高度准确地保护不受短路损坏。

第七实施例

参考图16和17描述本发明第七实施例的电源控制设备。

图16的电源控制设备相当于第四实施例的电源控制设备(图9)中的热FETQA和QB为P-沟道型。图17的电源控制设备相当于第四实施例的电源控制设备(图9)中的热FETQA和QB为IGBT(绝缘栅双极型晶体管)。图16中包围在虚线中的部分110ap和图17中包围在虚线中的部分110ai表示模拟IC芯片，所包围部分内的电路元件集成在芯片上。

第八实施例

参考图18描述本发明第八实施例的电源控制设备及其控制方法。该实施例的电源控制设备是具有非常小或微小电流检测功能电路结构的电源控制设备，该非常小或微小电流检测功能电路结构加到由第一、第五和第六实施例组成的电源控制设备所形成的电路上。

作为半导体开关的FET QA的漏极D和源极S串插在电源101的输出电压VB向负载102供电的路径中。图18中，驱动主控FETQA的部分包括基准FETQB和第二基准QC，R1，R2，R5，RG，R10，Rr1，Rr2，齐纳二极管ZD1，二极管D1，比较器CMP1和CMP2，驱动电路111和开关SW1。图18中，包围在虚线中的部分表示模拟IC芯片，所包围部分内的电路元件集成在芯片上。

如第一实施例中的作为半导体开关的FET QA如图2所示构建。电荷泵305、切断箝位电路306、比较器CMP1、驱动电路111、开关SW1及其他部分的功能和工作以及通过基准FETQB和电阻器Rr产生基准电压也与第一实施例中类似。避免判断涌流流动的屏蔽电路303基本与第五实施例的涌流屏蔽电路相同。通过累加导通/截止操作执行截止控制的导通/截止时间累加电路304基本与第六实施例的导通/截止时间累加电路107相同。

下面描述与电路功能和工作有关的实现额外的微小电流检测功能的电路部分(第二基准FETQC，电阻器Rr2，比较器CMP2)。

FET(第三半导体开关)QC和电阻器(第三负载)Rr2都涉及权利要求中使用的词“第二基准电压发生装置”。第二基准FETQC的漏极和栅极分别连接FET QA的漏极D和真实栅极TG。第二基准FETQC的源极SC连接电阻器Rr2的一端。电阻器Rr2的另一端接地(GND)。因此，漏极D和真实栅极TG为热第二基准FETQC和FET QA所共用。这使得容易将那些FET装配到同一半导体芯片上。

第二基准FETQC和主控FETQA，如第一实施例中基准FETQB一样，通过同样过程装配在同一芯片上。如第一实施例那样，电流检测以检测主控FETQA漏-源路径两端的VDSA和基准电压及第二基准电压之差为基础的，通过比较器CMP1和CMP2执行检测。因此，将FET QA，QB，QC装配到同一芯片上将消除(减小)电流检测的误差，即电源电压和温度漂移以及不同生产组之间变化带来的不想要的影响。此外，电阻器(第二负载)Rr1和电阻器(第三负载)Rr2安装到芯片110af外部使基准电压对芯片110f的温度变化不敏感，实现了高度准确的电流检测。

为了第二基准FETQB的电流容量小于主控FETQA的电流容量，形成这些FET的并联晶体管的数目比选择为：

(第二基准FETQC的晶体管数：1晶体管)＜(主控FETQA的晶体管数：1000晶体管)

电阻器Rr2的电阻值设为(当极小电流流动时负载102的电阻值)×(主控FETQA的晶体管数：1000晶体管/第二基准FETQC的晶体管数：1晶体管)。

比较器CMP2形成权利要求中使用的“第二检测装置“的一部分。FET QA的源极电压VSA加到比较器CMP2的“+”输入端，第二基准FETQC的源极电压VSC加到其“-”输入端。当加到“+”输入端的电势高于加到“-”输入端的电势时，比较器的输出为有效(“H”电平)。当加到“+”输入端的电势低于加到“-”输入端的电势时，比较器的输出为无效(“L”电平)。

最后，给出本发明第八实施例的电源控制设备及其控制方法的特征及有益效果。首先，不需要使用用于电流检测的旁路电阻，这导致降低了电源供电路径的功耗。该特征在加到大电流电路中时是有益的。其次，采用利用半导体开关(FET QA)夹断区的动态检测系统。由此，电流灵敏度高(大约105mV/A)，所以电流检测准确性高。第三，半导体开关(FET QA)的接通/断开控制可以用简单驱动控制来实现。利用过热切断功能和导通/截止时间累加电路304与使用微处理器的软件(程序)相比实现了高速处理。第四，电路一个芯片装配容易，如果这样作了，设备电路小，减小了安装空间，降低了生产成本。第五，电流检测是以检测FETQA的漏-源电压VDSA和基准电压及第二基准电压之差为基础。所以，将FET QA，QB，QC装配到同一芯片上将消除电流检测中共模偏差引起的误差，即电源电压和温度漂移以及不同生产组之间变化带来的不想要的影响。

如上所述，根据本发明构建的电源控制设备及其控制方法，当通过半导体开关以开关方式控制电源向负载的供电时，基准电压发生装置(基准电压发生步骤)产生具有基本等价于连接到预定负载的半导体开关端子间的电压特性的电压特性的基准电压。检测装置(检测步骤)检测半导体开关端子间电压和基准电压之间的电压差。控制装置(控制步骤)根据半导体开关端子间电压和基准电压之间的电压差执行半导体开关的接通/断开控制。基准电压发生装置包括与半导体开关和负载并联的电路，电路包含由第二半导体开关和第二负载组成的串联电路，并在第二半导体开关的端子间产生电压作为基准电压。通过检测半导体开关端子间的电压和基准电压发生装置产生的基准电压(基准电压发生步骤)之间的差来判断作为供电路径的一部分的半导体开关端子间的电压(即，供电路径的电流)与正常电压的偏差。因此，不需要旁路电阻串联在供电路径中，而在常规电源控制设备中必须适用旁路电阻。再者，可以抑制设备的热耗。此外，电源控制设备不仅能用硬件电路或微机处理的软件连续检测完全短路引起的过流，而且能检测层短路引起的异常电流，例如出现的具有一定量电阻的不良短路。尤其在通过硬件构建半导体开关的接通/断开控制时，不需要微机，从而节省了安装空间和设备生产成本。

本发明中，第二基准电压发生装置包括一电路，该电路与半导体开关和负载并联，包含由第三半导体开关和第三负载组成的串联电路，并产生第三半导体开关的端子间的电压作为第二基准电压，第二检测装置检测半导体开关端子间的电压和第二基准电压之间的差。因此，如果第二基准电压发生装置的基准电压的电压特性基本等价于在正常工作范围内最小电流以下的目标电流流入半导体开关和负载状态下的电压特性，第二检测装置检测非常小或微小电流。

本发明中，第二或第三半导体开关的电流容量小于半导体开关的电流容量，负载和第二或第三负载的电阻比与半导体开关和第二或第三半导体开关的电流容量比基本成反比。因此，包括第二半导体开关和第二负载的基准电压发生装置以及包括第三半导体开关和第三负载的第二基准电压发生装置的电路结构在尺寸上得以缩小。这节省了包装空间和设备生产成本。

本发明中，第十种电源控制设备，第二或第三负载包括多个电阻器，那些电阻器选择性地连接起来或者可变电阻器与第二或第三负载并联连接。第二或第三负载的电阻通过改变可变电阻器的电阻等价地变化。通过以基于电阻比的分压比的分压装置分配半导体开关端子间的电压，最后得到的结果加到检测装置。由此，一个芯片可以覆盖多种规格。能极好地在完全短路和负载类型不良短路之间加以区分。高度精确地保护不受短路的影响。

本发明中，还设有过热保护装置(过热保护步骤)，在半导体开关被过分加热时通过执行半导体开关的断开控制来保护半导体开关。当出现具有某一短路电阻的不良短路时，控制装置(控制步骤，即断开控制步骤和接通控制步骤)重复半导体开关的接通/断开控制以大大改变电流。此时，半导体被周期性地加热，通过过热保护装置(过热保护步骤)快速切断半导体开关。在常规电源控制设备中，例如，仅允许使用微机的软件过程处理出现层短路时造成的异常电流。另一方面，本发明的电源控制设备能通过包含在其中的硬件电路处理异常电流，而非使用微机的外部控制。该特征简化了电路，降低了生产成本。由此，实现了在不良短路时刻对异常电流的高灵敏度。

本发明中，半导体开关，第二半导体开关，基准电压发生装置，检测装置，控制装置，第二基准电压发生装置或过热保护装置都集成到一个芯片上。这缩减了设备电路结构、安装空间和生产成本。本发明的电流检测方法是以检测半导体开关端子间电压和基准电压或第二基准电压之间的差为基础的，通过检测装置或第二检测装置来完成。因此，由于半导体开关和第二或第三半导体开关装配到一个芯片上，能消除(减小)电流检测中共模偏差引起的误差，即由电源电压和温度漂移以及不同生产组之间变化带来的不想要的影响。此外，第二或第三负载安装在芯片外部使基准电压或第二基准电压对芯片的温度变化不敏感，实现了高度准确的电流检测。

本发明中，通过控制装置对半导体开关进行接通/断开控制的周期用作控制时钟信号。由于有了这一特征，不需要专门使用产生时钟信号的振荡电路。由于半导体开关(FET)的接通/断开控制的周期是稳定的，因此产生稳定的时钟信号。

本发明中，还设有阻止装置(阻止步骤)，在半导体开关接通后，在固定时间段内，通过半导体开关阻止控制装置执行接通/断开控制。当涌流在负载起动时流动时，它阻止过流控制。减小了负载响应的缓慢。

本发明中，还设有过热切断加快装置(控制步骤)，当控制装置执行半导体开关的接通/断开控制时，通过过热保护装置(过热保护步骤)加快断开控制。因此，在层短路时加快切断半导体开关，实现了快速响应。

此外，本发明中，还设有时间控制装置(时间控制步骤)，其操作使得时间控制装置累加控制装置(在控制步骤中)累加对半导体开关的接通/断开控制数，当接通/断开控制数达到预定次数时，时间控制装置执行半导体开关的断开控制。因此，甚至在层短路的情况下，也加快了半导体开关的切断，在预置时间断开开关。

Claims (27)

1.一种电源控制设备，包括：

半导体开关，响应加到其控制信号输入端的控制信号以进行切换，以及控制从电源向负载提供电能；

基准电压发生装置，产生基准电压，所述基准电压的电压特性基本等价于所述半导体开关端子间电压的电压特性；

检测装置，检测所述半导体开关端子间电压和所述基准电压之间的差；以及

控制装置，根据所述半导体开关端子间电压和所述基准电压之间的所述差执行所述半导体开关的接通/断开控制。

2.根据权利要求1的电源控制设备，其中，所述基准电压发生装置包括与所述半导体开关和所述负载并联的电路，所述电路包含包括第二半导体开关和第二负载的串联电路，并产生所述第二半导体开关端子间电压作为所述基准电压。

3.根据权利要求1的电源控制设备，其中，所述基准电压发生装置的基准电压的电压特性基本等价于超过正常工作范围内最大电流的目标电流流入所述半导体开关和所述负载状态下的电压特性。

4.根据权利要求2的电源控制设备，其中，当所述半导体开关从断开状态变为接通状态时，所述半导体开关端子间电压的瞬态电压特性等价于所述第二半导体开关如此转变其状态时的相应电压特性。

5.根据权利要求2的电源控制设备，其中，所述第二半导体开关的电流容量小于所述半导体开关的电流容量，所述负载和所述第二负载的电阻比与所述半导体开关和所述第二半导体开关的电流容量比基本成反比。

6.根据权利要求1的电源控制设备，还包括：

第二基准电压发生装置，产生第二基准电压，所述第二基准电压的电压特性基本等价于所述半导体开关端子间电压的电压特性，所述第二基准电压是所述第三半导体开关端子之间的电压，所述第二基准电压发生装置包括与所述半导体开关和所述负载并联、包含根据所述控制信号切换的第三半导体开关和第三负载组成的串联电路的电路；以及

第二检测装置，检测所述半导体开关端子间的所述电压和所述第二基准电压之间的差。

7.根据权利要求6的电源控制设备，其中，所述第二基准电压发生装置的基准电压的电压特性基本等价于在正常工作范围内最小电流以下的目标电流流入所述半导体开关和所述负载状态下的电压特性。

8.根据权利要求6的电源控制设备，其中，当所述半导体开关从断开状态变为接通状态时，所述半导体开关端子间电压的瞬态电压特性等价于所述第三半导体开关如此转变其状态时的相应电压特性。

9.根据权利要求6的电源控制设备，其中，所述第三半导体开关的电流容量小于所述半导体开关的电流容量，所述负载和所述第三负载的电阻比与所述半导体开关和所述第三半导体开关的电流容量比基本成反比。

10.根据权利要求2的电源控制设备，其中，所述第二和第三负载之一包括多个电阻器，通过选择性地连接所述多个电阻器可调整所述第二和第三负载之一的电阻值。

11.根据权利要求2的电源控制设备，其中，所述第二和第三负载之一包括并联的可变电阻器，通过所述可变电阻器可调整所述第二和第三负载之一的电阻值。

12.根据权利要求2的电源控制设备，还包括：

分压装置，以基于电阻值比的分压比分配所述半导体开关端子间的电压，将所得电压加到所述检测装置，所述分压装置的分压比可通过电阻值变化而调整。

13.根据权利要求1的电源控制设备，其中，当检测到的端子-对-端子电压和所述基准电压之间的差超过第一阈值时，所述控制装置执行所述半导体开关的断开控制，当检测到的端子-对-端子电压和所述基准电压之间的差低于第二阈值时，所述控制装置执行所述半导体开关的接通控制。

14.根据权利要求1的电源控制设备，还包括：

过热保护装置，当所述半导体开关被过度加热超过预定值时，通过执行所述半导体开关的断开控制保护所述半导体开关。

15.根据权利要求14的电源控制设备，其中，所述半导体开关，所述基准电压发生装置，所述检测装置，所述控制装置，所述第二基准电压发生装置，所述第二检测装置和所述过热保护装置装配在一个单个芯片上。

16.根据权利要求15的电源控制设备，其中，所述基准电压发生装置内的所述第二负载和所述第二基准电压发生装置内的所述第三负载安装在所述芯片外部。

17.根据权利要求1的电源控制设备，其中所述控制装置的所述半导体开关接通/断开控制的周期用作控制时钟信号。

18.根据权利要求1的电源控制设备，还包括：

阻止装置，在所述半导体开关接通后，在固定时间段内，通过所述半导体开关阻止所述控制装置执行接通/断开控制。

19.根据权利要求14的电源控制设备，还包括：

过热切断加快装置，当所述控制装置执行所述半导体开关的接通/断开控制时，通过所述过热保护装置加快断开控制。

20.根据权利要求1的电源控制设备，还包括：

时间控制装置，其操作使得所述时间控制装置累加所述控制装置对所述半导体开关的接通/断开控制数，当接通/断开控制数达到预定次数时，所述时间控制装置执行所述半导体开关的断开控制。

21.一种控制电源控制设备的方法，所述电源控制设备具有响应加到控制信号输入端的控制信号以进行切换的半导体开关并控制从电源向负载提供电能，所述方法包括以下步骤：

产生基准电压，所述基准电压的电压特性基本等价于所述半导体开关端子间电压的电压特性；

检测所述半导体开关端子间电压和所述基准电压之间的差；

根据所述半导体开关端子间电压和所述基准电压之间的所述差执行所述半导体开关的接通/断开控制。

22.根据权利要求21的控制电源控制设备的方法，其中，在所述基准电压发生步骤中，基准电压的电压特性基本等价于超过正常工作范围内最大电流的目标电流流入所述半导体开关和所述负载状态下的电压特性。

23.根据权利要求21的控制电源控制设备的方法，其中，控制操作包括：

当检测到的端子-端子电压和所述基准电压之间的差超过第一阈值时，执行所述半导体开关的断开控制；以及

当检测到的端子-对-端子电压和所述基准电压之间的差低于所述第二阈值时，执行所述半导体开关的接通控制。

24.根据权利要求21的控制电源控制设备的方法，还包括：

当所述半导体开关被过度加热时，通过执行所述半导体开关的断开控制而保护所述半导体开关。

25.根据权利要求21的控制电源控制设备的方法，还包括：

阻止步骤，在所述半导体开关接通后，在固定时间段内，通过所述半导体开关阻止所述控制装置执行接通/断开控制。

26.根据权利要求24的控制电源控制设备的方法，还包括：

当在控制操作中执行半导体开关接通/断开控制时，加速控制操作中的断开控制。

27.根据权利要求21的控制电源控制设备的方法，还包括：

累加所述控制装置对所述半导体开关的接通/断开控制数，当接通/断开控制数达到预定次数时，所述时间控制步骤执行所述半导体开关的断开控制。

Images