JP7305987B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP7305987B2
JP7305987B2 JP2019041698A JP2019041698A JP7305987B2 JP 7305987 B2 JP7305987 B2 JP 7305987B2 JP 2019041698 A JP2019041698 A JP 2019041698A JP 2019041698 A JP2019041698 A JP 2019041698A JP 7305987 B2 JP7305987 B2 JP 7305987B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
input
switch element
power switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019041698A
Other languages
English (en)
Other versions
JP2020143643A (ja
Inventor
考徳 小▲浜▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019041698A priority Critical patent/JP7305987B2/ja
Priority to US16/775,493 priority patent/US11183494B2/en
Priority to CN202010078296.4A priority patent/CN111664043B/zh
Publication of JP2020143643A publication Critical patent/JP2020143643A/ja
Application granted granted Critical
Publication of JP7305987B2 publication Critical patent/JP7305987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02PIGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00Other installations
    • F02P3/02Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04Layout of circuits
    • F02P3/055Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • F02P3/0552Opening or closing the primary coil circuit with semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Description

本発明は、車両用内燃機関の点火システムのイグニッションコイルのような負荷を駆動するパワースイッチ素子とこのパワースイッチ素子を保護する制御回路とを備えたイグナイタとする半導体集積回路に関する。
イグナイタは、イグニッションコイルの一次コイルを通電または遮断することにより二次コイルにスパークプラグが電気放電を生じさせるだけの高電圧を発生させることができる半導体のパワースイッチ素子を備えている。パワースイッチ素子としては、IGBT(Insulated Gate Bipolar Transistor)のような電圧制御型半導体素子が使用されている。また、パワースイッチ素子として、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)のような他の電圧制御型半導体素子を用いることもある。
イグナイタでは、入力端子にゲート電圧が印加されることによってパワースイッチ素子がターンオンし、ゲート電圧が印加されていないときパワースイッチ素子がターンオフする。このとき、このパワースイッチ素子を保護する制御回路は、入力端子に印加されるゲート電圧を電源として動作するものがあり、このタイプのイグナイタでは、ゲート電圧が印加されていないとき、制御回路の動作を停止している。
イグナイタは、また、内燃機関の近傍に設置され、エンジン制御ユニット(ECU:Electronic Control Unit)とはワイヤハーネスによって接続されていて、エンジン制御ユニットから供給されるゲート電圧によって制御される。このため、イグナイタには、エンジン制御ユニットからゲート電圧しか供給されない。しかし、エンジン制御ユニット側のワイヤハーネスにおいて、他の回路装置のための電源供給用のワイヤがイグナイタの入力端子に接続されるゲート電圧用の信号ワイヤと接触してしまう場合がある。このような場合、イグナイタの入力端子には、バッテリの電圧が直接印加されるといった天絡事故が発生する可能性がある。
イグナイタでは、パワースイッチ素子および制御回路は、たとえば、5ボルト(V)程度の低いゲート電圧で動作しているが、天絡事故があると、バッテリ電圧である高電圧が印加されることになるので、場合によっては、破壊されることがある。
このため、たとえ天絡事故があってもパワースイッチ素子および制御回路が破壊から保護されるようにしたイグナイタが知られている(たとえば、特許文献1参照)。この特許文献1によれば、ゲート電圧が入力される入力端子と、パワースイッチ素子のゲートおよびパワースイッチ素子のゲート電圧を電源電圧として動作する制御回路との間に天絡保護回路を設置している。この天絡保護回路は、入力端子に印加された電圧を分圧して低い電圧にする第1分圧回路と、この第1分圧回路に直列に接続されて第1分圧回路を有効または無効にするスイッチ素子と、入力端子に印加された電圧を検出する第2分圧回路とを有している。ここで、入力端子に印加された電圧が通常のゲート電圧である場合、第2分圧回路がスイッチ素子をオフにし、第1分圧回路は、パワースイッチ素子のゲートに接続されるゲート抵抗の一部として機能するだけになっている。一方、入力端子に印加された電圧が所定の電圧以上になったことを第2分圧回路が検出すると、スイッチ素子がオンされて第1分圧回路は有効になる。これにより、入力電圧は、ゲート電圧に近い値にまで分圧されるので、天絡事故があったとしても、イグナイタは、パワースイッチ素子および制御回路が高電圧の印加による破壊から保護される。
また、特許文献1のイグナイタでは、ゲート電圧が入力される入力端子に、静電気放電(ESD:Electro-Static Discharge)に代表されるサージ電圧に対して保護する回路が設けられている。この保護回路は、ツェナーダイオードによって構成され、入力端子にツェナーダイオードの降伏電圧を超えるようなサージ電圧が印加されると導通してサージ電圧を吸収するようにしている。
このようにして、特許文献1のイグナイタは、入力端子に天絡保護回路およびサージ電圧保護用のツェナーダイオードが備えられている。これにより、パワースイッチ素子および制御回路は、天絡保護回路によって比較的直流的な高電圧から保護され、かつ、ツェナーダイオードによってパルス状のサージ電圧から保護されている。
特開2018-007539号公報
従来のイグナイタは、サージ電圧に対してツェナーダイオードによりある程度の保護はされる。しかしながら、そのときのツェナーダイオードの動作抵抗などを考慮すると、天絡保護回路には、ツェナーダイオードの降伏電圧にツェナーダイオードの動作抵抗による電圧降下が加えられる。この電圧は、天絡事故が起きたときの電圧より高くて天絡保護回路の保護動作が追従できない急峻に変化する電圧であるため、このような電圧が天絡保護回路に入力されることになる。天絡保護回路では、第2分圧回路が急峻に変化する高電圧を検出してスイッチ素子をオンし、その後、第1分圧回路を有効にするので、どうしても能動素子による動作遅れが生じ、その間、高電圧が内部にまで伝播されてしまうという問題点があった。
本発明はこのような点に鑑みてなされたものであり、パワースイッチ素子および制御回路をサージ電圧のように短時間に急峻な変化をする高電圧に対しても保護することができる天絡保護回路を備えた半導体集積回路を提供することを目的とする。
本発明では、上記の課題を解決するために、1つの案では、パワースイッチ素子と、パワースイッチ素子を制御するゲート電圧を電源電圧として使用する制御回路と、ゲート電圧が入力される入力端子に接続されてパワースイッチ素子および制御回路を静電気放電による破壊から保護する静電気放電保護デバイスと、天絡事故による高電圧が入力されたときにパワースイッチ素子および制御回路を高電圧による破壊から保護する天絡保護回路とを備えた半導体集積回路が提供される。この半導体集積回路の天絡保護回路は、ゲート電圧が入力される入力端子と制御回路との間に配置されて、入力端子にゲート電圧が入力されたときにゲート電圧を制御回路に給電し、入力端子に高電圧が入力されたときに高電圧を制御回路の電源電圧に近い第1の電圧まで降圧して第1の電圧を制御回路に給電して、制御回路への電源電圧の保護を行う第1の降圧回路と、入力端子とパワースイッチ素子のゲートとの間に配置されて、入力端子にゲート電圧が入力されたときにゲート電圧をパワースイッチ素子に給電し、入力端子に高電圧が入力されたときに高電圧をゲート電圧に近い第2の電圧まで降圧して第2の電圧をパワースイッチ素子に給電して、パワースイッチ素子へのゲート電圧の保護を行う第2の降圧回路と、を有している。
上記構成の半導体集積回路では、第1の降圧回路および第2の降圧回路が天絡事故による高電圧のみならず、静電気放電保護デバイスによりクランプされた急峻に変化する高電圧についても同様に降圧するので、印加されたサージ電圧が内部に伝搬することがないという利点がある。また、第1の降圧回路が制御回路への電源電圧を保護し、第2の降圧回路がパワースイッチ素子へのゲート電圧を保護するので、パワースイッチ素子および制御回路のそれぞれに適した降圧回路の設計が容易になる。
本発明の実施の形態に係るイグナイタを含む点火システムの構成例を示す図である。 第1の降圧回路の一例を示す図である。 第1の降圧回路の高電圧入力時における降圧状態を説明する説明図である。
以下、本発明の実施の形態について、半導体集積回路を車両用内燃機関の点火システムのイグナイタに適用した場合を例に図面を参照して詳細に説明する。なお、図示の例では、イグナイタのパワースイッチ素子にIGBTを用いた場合について説明するが、パワーMOSFETを用いることもできる。
図1は本発明の実施の形態に係るイグナイタを含む点火システムの構成例を示す図、図2は第1の降圧回路の一例を示す図、図3は第1の降圧回路の高電圧入力時における降圧状態を説明する説明図である。
点火システムは、イグナイタ1と、イグニッションコイル2と、スパークプラグ3とを備え、イグニッションコイル2の一次コイルおよび二次コイルの一方の端子には、バッテリ4の正極端子が接続されている。バッテリ4は、たとえば12Vの電圧を出力する自動車用バッテリである。イグナイタ1は、エンジン制御ユニットから供給されるゲート電圧に基づいてイグニッションコイル2を通電または遮断するように制御する。イグニッションコイル2は、通電時にバッテリ4から供給される電流が一次コイルを流れることによって一次コイルが電磁石になり、一次コイルが巻回されたコアの内部に磁力線の束が発生する。所定の点火タイミングでイグナイタ1がイグニッションコイル2を遮断すると、コアの内部の磁束が急になくなり、これにより同じコアに巻回されている二次コイルに電磁誘導による高電圧が発生する。この高電圧がスパークプラグ3に印加されると、スパークプラグ3は、そのギャップに放電を発生させ、エンジンの燃焼室内の混合気を点火して燃焼させる。
イグナイタ1は、パワースイッチ素子とするIGBT11と、このIGBTを保護する制御回路12とを備えているが、この実施の形態では、IGBT11を制御するゲート電圧が制御回路12の電源として働くよう構成している。このため、このイグナイタ1は、ゲート電圧が印加される入力端子IN、イグニッションコイル2の一次コイルに接続される出力端子OUTおよび車両のシャシに接続されるグランド端子GNDを有し、制御回路12のための電源端子は有していない。
イグナイタ1の入力端子INは、3つのツェナーダイオードを直列に接続したツェナーダイオード群13のカソードに接続され、ツェナーダイオード群13のアノードは、グランド端子GNDに接続されている。このツェナーダイオード群13は、入力端子INに組立装置などが接触することによって生じる静電気放電からイグナイタ1を保護する静電気放電保護デバイスである。ツェナーダイオード群13を構成するツェナーダイオードは、たとえば、降伏電圧が6V程度のものであり、したがって、ツェナーダイオード群13は、入力端子INに印加されたサージ電圧を18V程度にクランプすることができる。
入力端子INは、また、プルダウン抵抗14の一方の端子に接続され、プルダウン抵抗14の他方の端子は、グランド端子GNDに接続されている。このプルダウン抵抗14は、エンジン制御ユニットにおける駆動回路の出力回路を構成するトランジスタがシングルである場合に有用である。つまり、駆動回路の出力回路が1つのトランジスタで構成されている場合、IGBT11をターンオフするとき、ゲートには、単に電圧を供給しなくなるだけで、出力回路のインピーダンスが高くなる。この場合、プルダウン抵抗14は、IGBT11のゲート容量に蓄積された電荷を放電させることができるので、ゲート電圧を迅速にIGBT11の閾値電圧以下に低減することができる。なお、エンジン制御ユニットにおける駆動回路の出力回路がプッシュプルの回路構成を採っている場合、プルダウン抵抗14の役割の寄与度は小さい。これは、IGBT11をターンオフするとき、プッシュプルの低電位側のトランジスタがIGBT11のゲート容量に蓄積された電荷をシンク電流として引き抜くので、プルダウン抵抗14による放電を必要としないからである。
入力端子INは、さらに、天絡保護回路を構成する第1の降圧回路15および第2の降圧回路16の入力に接続されている。第1の降圧回路15の出力は、制御回路12の電源端子に接続され、第2の降圧回路16の出力は、ゲート抵抗17の一方の端子およびスピードアップダイオード18のカソードに接続されている。第1の降圧回路15および第2の降圧回路16の低電位側端子は、それぞれグランド端子GNDに接続されている。これら第1の降圧回路15および第2の降圧回路16は、それぞれ、入力端子INにバッテリ電圧またはサージ電圧が印加されたときだけ動作し、正常なゲート電圧が印加されているときには、何ら動作することはない。
ゲート抵抗17の他方の端子およびスピードアップダイオード18のアノードは、IGBT11のゲートに接続され、IGBT11のコレクタは、出力端子OUTに接続され、IGBT11のエミッタは、グランド端子GNDに接続されている。スピードアップダイオード18は、IGBT11をターンオフするとき、IGBT11のゲートから入力端子INへ向かう電流がゲート抵抗17をショートカットすることで、IGBT11のターンオフ時の動作を高速化する。
制御回路12の出力端子は、スイッチ素子19のゲートに接続されている。このスイッチ素子19は、たとえば、NチャネルMOSFETとすることができ、そのドレインは、IGBT11のゲートに接続され、スイッチ素子19のソースは、IGBT11のエミッタに接続されている。この制御回路12およびスイッチ素子19は、IGBT11の過電流状態または過熱またはタイマによる入力信号のハイロック状態を検出する図示しない回路からの異常検出信号に基づいてIGBT11のゲート電圧を強制的に低下させてIGBT11をその破壊から保護するためのものである。
以上の構成のイグナイタ1によれば、エンジン制御ユニットからたとえば5Vのゲート電圧が印加されると、そのゲート電圧は、第2の降圧回路16およびゲート抵抗17を介してIGBT11のゲートに印加される。これにより、IGBT11のゲート容量が充電されてIGBT11がターンオンすると、バッテリ4から供給される電流がイグニッションコイル2の一次コイルおよびIGBT11を介してグランドに流れ、イグニッションコイル2のコアの内部に磁束が発生する。
その後、エンジン制御ユニットから0Vのゲート電圧が印加されると、IGBT11のゲート容量に蓄積された電荷は、スピードアップダイオード18および第2の降圧回路16を介してプルダウン抵抗14により消費される。または、ゲート容量に蓄積された電荷は、スピードアップダイオード18および第2の降圧回路16を介してエンジン制御ユニットへ引き抜かれる。これにより、IGBT11がターンオフされるので、イグニッションコイル2のコアの内部の磁束がなくなるよう急変するので、イグニッションコイル2の二次コイルに電磁誘導により高電圧が発生し、スパークプラグ3のギャップに放電を発生させる。
以上のように、IGBT11がターンオンおよびターンオフを繰り返すことで、スパークプラグ3に周期的に放電を連続して発生させることができる。IGBT11がターンオンおよびターンオフを繰り返しているときに、制御回路12が何らかの異常を検出すると、制御回路12は、スイッチ素子19をオンすることで、IGBT11のゲート電圧を強制的に下げてIGBT11をターンオフする。これにより、イグナイタ1は、異常発生によるIGBT11の素子破壊から保護される。
次に、天絡保護回路としての第1の降圧回路15および第2の降圧回路16の具体例について説明する。第1の降圧回路15および第2の降圧回路16は、それぞれ同じ回路構成を有しているので、ここでは代表して第1の降圧回路15について説明する。
第1の降圧回路15は、図2に示した構成例では、抵抗R1a,R1b,R1cおよびツェナーダイオードD11,D12を有している。抵抗R1aの一方の端子は、入力端子INに接続され、抵抗R1aの他方の端子は、抵抗R1bの一方の端子に接続され、抵抗R1bの他方の端子は、ツェナーダイオードD11のカソードに接続され、ツェナーダイオードD11のアノードは、グランド端子GNDに接続されている。抵抗R1aの他方の端子は、また、抵抗R1cの一方の端子に接続され、抵抗R1cの他方の端子は、ツェナーダイオードD12のカソードに接続され、ツェナーダイオードD12のアノードは、グランド端子GNDに接続されている。ここで、制御回路12に常時接続される抵抗R1a,R1cは、制御回路12による消費電流を考慮して必要な電圧降下が得られるような値に設定され、抵抗R1a,R1bは、バッテリ電圧に対して降圧するときの分圧比を決めている。
まず、第1の降圧回路15は、入力端子INにツェナーダイオードD11,D12の降伏電圧より低いゲート電圧が入力されている場合、ツェナーダイオードD11,D12が導通することはない。このため、ゲート電圧は、抵抗R1a,R1cの直列回路を介して制御回路12に給電される。一方、入力端子INにバッテリ電圧が入力された場合、第1の降圧回路15は、1段目の降圧部で入力電圧V0を電圧V11まで降圧し、2段目の降圧部で電圧V11を電圧V12まで降圧して制御回路12に給電することになる。このときの電圧V12は、ツェナーダイオードD12の降伏電圧に等しく、制御回路12の電源電圧に近い電圧になっている。
ここで、ツェナーダイオードD11,D12は、それぞれツェナーダイオード群13を構成するツェナーダイオードと同じく降伏電圧が6V程度のものである。このため、第1の降圧回路15の最終段である2段目の降圧部は、ツェナーダイオードD12だけで制御回路12の電源電圧に近い6Vまで直接降圧できるので、1段目の抵抗R1bに相当する抵抗のように分圧比を稼ぐための抵抗は使用していない。
この第1の降圧回路15は、また、トランジスタのようにサージ電圧を受けてから保護動作を開始するまで遅延が生じるような素子の使用はなく、実質的に遅延動作を無視できる応答性のよい素子のみで構成している。したがって、この第1の降圧回路15は、バッテリ電圧に対する天絡保護はもちろんサージ電圧のように短時間に急峻な変化をする高電圧に対しても保護することができる。
次に、イグナイタ1の入力端子INにバッテリ電圧が入力された場合に第1の降圧回路15の中でどのようにエネルギを吸収して制御回路12に供給する電圧を低下させていくかについて図2および図3を参照しながら説明する。図2において、電圧V0は、入力端子INに入力される電圧であり、電圧V11は、第1の降圧回路15の1段目の降圧部によって降圧される電圧であり、電圧V12は、2段目の降圧部によって降圧される電圧である。電流I0は、ツェナーダイオード群13を流れる電流であり、電流I11は、1段目の降圧部の抵抗R1bおよびツェナーダイオードD11を流れる電流であり、電流I12は、2段目の降圧部のツェナーダイオードD12を流れる電流である。また、図3において、横軸は電圧、縦軸は電流を示しており、電圧Vzは、ツェナーダイオード群13の各ツェナーダイオードおよび第1の降圧回路15のツェナーダイオードD11,D12の降伏電圧である。
イグナイタ1の入力端子INにバッテリ電圧が入力されたとき、バッテリ電圧は、まず、ツェナーダイオード群13に印加される。ツェナーダイオード群13は、3個のツェナーダイオードを直列接続して構成しているので、全体の降伏電圧は、3×Vz(3×6=18V)になる。バッテリ電圧は、12Vであり、オルタネータが発電していて充電しているときで14Vであるので、高くても、16Vである。したがって、入力端子INにバッテリ電圧が入力されても、ツェナーダイオード群13に電流が流れることはない。ただし、入力端子INにサージ電圧が入力されたときには、ツェナーダイオード群13に電流I0が流れ、そのとき、ツェナーダイオード群13の両端の電圧は、電圧V0になる。ツェナーダイオード群13は、動作抵抗を有しているので、その電圧降下と電流との関係は、3×Vzの電圧を起点に動作抵抗に応じた傾きを有する直線で表される。
次に、第1の降圧回路15では、1段目の降圧部の抵抗R1aの負荷線は、電圧V0を起点とした直線で表され、ツェナーダイオードD11の動作抵抗および抵抗R1bの合計の抵抗に対する電圧降下と電流との関係は、Vzの電圧を起点にした直線で表される。したがって、1段目の降圧部で降圧される電圧は、電圧V0からこれらの直線の交点の電圧V11になり、このとき、抵抗R1bおよびツェナーダイオードD11を流れる電流は、電流I11となる。
次に、2段目の降圧部では、抵抗R1cの負荷線は、電圧V11を起点とした直線で表され、ツェナーダイオードD12の動作抵抗に対する電圧降下と電流との関係は、Vzの電圧を起点にした直線で表される。したがって、2段目の降圧部で降圧される電圧は、電圧V11からこれらの直線の交点の電圧V12になり、このとき、ツェナーダイオードD12を流れる電流は、電流I12となる。すなわち、バッテリ電圧が入力されたときに第1の降圧回路15が出力する電圧V12は、ツェナーダイオードD12の降伏電圧にツェナーダイオードD12の動作抵抗による電圧降下を加えた電圧となる。ツェナーダイオードD12の降伏電圧は、6V程度であり、ツェナーダイオードD12の動作抵抗による電圧降下は、かなり小さいので、入力端子INに入力されたバッテリ電圧は、6V程度の電圧にクランプされ、天絡保護されることになる。
また、入力端子INにサージ電圧が入力されたときにも、第1の降圧回路15には、ツェナーダイオード群13の動作抵抗により3×Vzの電圧より高い電圧V0が入力されるが、これも電圧V11にクランプされる。これにより、制御回路12へ印加されたサージ電圧が伝播されることが確実に阻止される。
第2の降圧回路16についても、第1の降圧回路15と同じ回路構成を有しているが、抵抗値に関しては、印加されたサージ電圧をIGBT11のゲートに印加されるべき電圧に近い電圧まで降圧するようにそれぞれ最適化されている。第2の降圧回路16は、第1の降圧回路15と同じ回路構成であるため、入力端子INにバッテリ電圧またはサージ電圧が入力されたときの動作は、上述の第1の降圧回路15の動作と同じである。
このように、このイグナイタ1が転落保護回路として同じ機能の第1の降圧回路15および第2の降圧回路16を備えているのは、入力端子INに入力されるゲート電圧の用途に違いがあるからである。すなわち、制御回路12は、ゲート電圧が入力されている間、そのゲート電圧を電源として保護動作をしているのに対し、IGBT11では、ゲートにソース電流が供給されたりゲートからシンク電流が引き抜きされたりしている。このため、このイグナイタ1では、特に制御回路12の消費電流による電圧降下がIGBT11のゲート電圧の低下に直接影響を与えることを回避するために、制御回路12のための第1の降圧回路15およびIGBT11のための第2の降圧回路16を設けている。
なお、この図2に示した構成例では、第1の降圧回路15を、抵抗R1a,R1bおよびツェナーダイオードD11による降圧部と抵抗R1cおよびツェナーダイオードD12による降圧部との2段で構成している。しかし、この第1の降圧回路15の段数は、この2段に限定されるものではなく、たとえばバッテリ電圧に応じて3段以上の降圧部で構成することもできる。
1 イグナイタ
2 イグニッションコイル
3 スパークプラグ
4 バッテリ
11 IGBT
12 制御回路
13 ツェナーダイオード群
14 プルダウン抵抗
15 第1の降圧回路
16 第2の降圧回路
17 ゲート抵抗
18 スピードアップダイオード
19 スイッチ素子
D11,D12 ツェナーダイオード
GND グランド端子
IN 入力端子
OUT 出力端子
R1a,R1b,R1c 抵抗

Claims (6)

  1. パワースイッチ素子と、前記パワースイッチ素子を制御するゲート電圧を電源電圧として使用する制御回路と、前記ゲート電圧が入力される入力端子に接続されて前記パワースイッチ素子および前記制御回路を静電気放電による破壊から保護する静電気放電保護デバイスと、天絡事故による高電圧が入力されたときに前記パワースイッチ素子および前記制御回路を前記高電圧による破壊から保護する天絡保護回路とを備えた半導体集積回路において、
    前記天絡保護回路は、
    前記ゲート電圧が入力される入力端子と前記制御回路との間に配置されて、前記入力端子に前記ゲート電圧が入力されたときに前記ゲート電圧を前記制御回路に給電し、前記入力端子に前記高電圧が入力されたときに前記高電圧を前記制御回路の前記電源電圧に近い第1の電圧まで降圧して前記第1の電圧を前記制御回路に給電して、前記制御回路への前記電源電圧の保護を行う第1の降圧回路と、
    前記入力端子と前記パワースイッチ素子のゲートとの間に配置されて、前記入力端子に前記ゲート電圧が入力されたときに前記ゲート電圧を前記パワースイッチ素子に給電し、前記入力端子に前記高電圧が入力されたときに前記高電圧を前記ゲート電圧に近い第2の電圧まで降圧して前記第2の電圧を前記パワースイッチ素子に給電して、前記パワースイッチ素子への前記ゲート電圧の保護を行う第2の降圧回路と、
    を有している、半導体集積回路。
  2. 前記第1の降圧回路および前記第2の降圧回路は、前記入力端子に入力された前記高電圧を順次降圧する複数段の降圧部を有している、請求項1記載の半導体集積回路。
  3. 前記入力端子の側に配置される前記降圧部は、直列に接続された第1の抵抗、第2の抵抗および第1のツェナーダイオードを有している、請求項2記載の半導体集積回路。
  4. 最終段に配置される前記降圧部は、直列に接続された第3の抵抗および第2のツェナーダイオードを有し、前段から受けた電圧を前記第2のツェナーダイオードの降伏電圧にクランプする、請求項3記載の半導体集積回路。
  5. 前記静電気放電保護デバイスに並列に接続されたプルダウン抵抗を有する、請求項1記載の半導体集積回路。
  6. 前記パワースイッチ素子がイグニッションコイルを通電または遮断するように制御するイグナイタである、請求項1記載の半導体集積回路。
JP2019041698A 2019-03-07 2019-03-07 半導体集積回路 Active JP7305987B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019041698A JP7305987B2 (ja) 2019-03-07 2019-03-07 半導体集積回路
US16/775,493 US11183494B2 (en) 2019-03-07 2020-01-29 Semiconductor integrated circuit
CN202010078296.4A CN111664043B (zh) 2019-03-07 2020-02-03 半导体集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019041698A JP7305987B2 (ja) 2019-03-07 2019-03-07 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2020143643A JP2020143643A (ja) 2020-09-10
JP7305987B2 true JP7305987B2 (ja) 2023-07-11

Family

ID=72335465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019041698A Active JP7305987B2 (ja) 2019-03-07 2019-03-07 半導体集積回路

Country Status (3)

Country Link
US (1) US11183494B2 (ja)
JP (1) JP7305987B2 (ja)
CN (1) CN111664043B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002310760A (ja) 2001-04-11 2002-10-23 Hitachi Ltd 気体流量計
JP2018007539A (ja) 2016-06-28 2018-01-11 富士電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3911566B2 (ja) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Mos型半導体装置
JP3706515B2 (ja) * 1998-12-28 2005-10-12 矢崎総業株式会社 電源供給制御装置および電源供給制御方法
JP3423957B2 (ja) * 1999-11-25 2003-07-07 Necエレクトロニクス株式会社 降圧回路
JP3484123B2 (ja) * 2000-01-12 2004-01-06 株式会社日立製作所 内燃機関用点火装置
JP3917865B2 (ja) * 2000-05-26 2007-05-23 株式会社日立製作所 内燃機関用点火装置
CN200941592Y (zh) * 2006-08-28 2007-08-29 中山大洋电机股份有限公司 可以与用户高压控制系统相连接的直流无刷电机的控制器
JP2011119236A (ja) * 2009-10-30 2011-06-16 Anden 負荷制御回路
JP5423378B2 (ja) * 2009-12-15 2014-02-19 三菱電機株式会社 イグナイタ用電力半導体装置
JP5876250B2 (ja) * 2011-08-19 2016-03-02 富士電機機器制御株式会社 電磁石コイルの駆動装置
US10305362B2 (en) 2016-06-28 2019-05-28 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002310760A (ja) 2001-04-11 2002-10-23 Hitachi Ltd 気体流量計
JP2018007539A (ja) 2016-06-28 2018-01-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN111664043B (zh) 2022-09-16
US11183494B2 (en) 2021-11-23
CN111664043A (zh) 2020-09-15
JP2020143643A (ja) 2020-09-10
US20200286882A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
US7176744B2 (en) Semiconductor device
US20110141640A1 (en) Power semiconductor device for igniter
US9531377B2 (en) Semiconductor device
US9771916B2 (en) Igniter semiconductor device, igniter system, and ignition coil unit
JP3530714B2 (ja) 内燃機関用点火装置
US6837230B2 (en) Ignition device for an internal combustion engine
US11028814B2 (en) Semiconductor device for internal combustion engine ignition
US7207325B2 (en) Engine ignition system having noise protection circuit
JP7020498B2 (ja) 半導体装置
US11128297B2 (en) Semiconductor integrated circuit
JP2018025167A (ja) 半導体装置
JP7305987B2 (ja) 半導体集積回路
US6095125A (en) Ignition system having ignition coil
JP6903894B2 (ja) 半導体装置
US11283439B2 (en) Semiconductor device
US6333604B1 (en) Integrated ignition circuit and method
EP1465342A1 (en) Multichannel electronic ignition device with high voltage controller
JP5831392B2 (ja) 点火装置
US20240007103A1 (en) Switching device, electronic appliance, and vehicle
JP7150039B2 (ja) 内燃機関用点火装置
JP7182902B2 (ja) イオン電流検出回路
JP2014218923A (ja) 負荷駆動回路およびサージ保護回路
JPH05248334A (ja) 内燃機関点火装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7305987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150