JP3741949B2 - 半導体スイッチング装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ランプ負荷やモータ負荷等の突入電流の発生する負荷を流れる電流のスイッチングを行う半導体スイッチング装置に関する。
【０００２】
【従来の技術】
従来の電源供給制御装置に用いる半導体スイッチング装置（電力用半導体装置）としては、自動車においてバッテリからの電源を選択的に各負荷に供給して、負荷への電力供給をサーマルＦＥＴにより制御する装置がある。電源供給制御装置は、出力電圧ＶＢを供給する電源ＶＢにシャント抵抗の一端が接続され、その他端にサーマルＦＥＴのドレイン端子が接続されている。さらに、サーマルＦＥＴのソース端子には負荷が接続されている。ここで、負荷としては、自動車のヘッドライトやパワーウィンドウの駆動モータ等々該当する。電源供給制御装置は、さらに、シャント抵抗を流れる電流を検出してハードウェア回路によりサーマルＦＥＴの駆動を制御するドライバと、このドライバでモニタした電流値に基づいてサーマルＦＥＴの駆動信号をオン／オフ制御するＡ／Ｄ変換器およびマイコン（ＣＰＵ）とを備えている。
【０００３】
半導体スイッチング装置の主デバイスとして動作するサーマルＦＥＴは、パワーデバイス（主ＦＥＴ）、抵抗、温度センサ、ラッチ回路および過熱遮断用ＦＥＴを内蔵しており、サーマルＦＥＴの接合温度が規定以上の温度まで上昇した場合には、内蔵するゲート遮断回路によってサーマルＦＥＴを強制的にオフ制御する過熱遮断機能を備えている。つまり、パワーデバイス（主ＦＥＴ）が規定以上の温度まで上昇したことが温度センサによって検出された場合には、その旨の検出情報がラッチ回路に保持され、ゲート遮断回路としての過熱遮断用ＦＥＴがオン動作となることによって、パワーデバイスを強制的にオフ制御する。
【０００４】
また、負荷としてランプ負荷を使用する場合、ランプ負荷に電圧を印可すると定常的に使用している場合の１０倍前後の突入電流が発生する。従来は上記方法に限らず電流を検出する際には、この突入電流をマスクして検出していない。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の電源供給制御装置にあっては、電流検出を行うために電力の供給経路に直列接続されるシャント抵抗を必要とした構成であり、近年の負荷の大電流化により、シャント抵抗の熱損失が無視できないという問題点がある。
【０００６】
また、上述の過熱遮断機能や過電流制御回路は、負荷や配線にほぼ完全な短絡状態が発生して大電流が流れる場合には機能するが、ある程度の短絡抵抗を持つ不完全短絡などのレアショートを発生して小さい短絡電流が流れた場合には機能せず、電流のモニタ回路を介してマイコンにより異常電流を検出してサーマルＦＥＴをオフ制御するしかなく、このような異常電流に対するマイコン制御による応答性が悪いという事情もあった。
【０００７】
また、シャント抵抗やＡ／Ｄ変換器、マイコン等が必要であるため、大きな実装スペースが必要であり、またこれらの比較的高価な物品により装置コストが高くなってしまうという問題点もある。
【０００８】
ランプ負荷等で発生する突入電流をマスクして検出していないため、過電流の検出が遅れて、スイッチング装置や配線が過剰に発熱する場合があった。
【０００９】
本発明の目的は、突入電流が発生していても過電流の検出が可能で、熱損失が小さく、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流に対しても高速応答を可能な半導体スイッチング装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記問題点を達成するための本発明の特徴は、メイン電界効果トランジスタ（ＦＥＴ）とリファレンスＦＥＴからなるマルチソースＦＥＴと、これらメインＦＥＴのソース電位とリファレンスＦＥＴのソース電位の大小関係を比較する電圧比較装置と、メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を上回っているときマルチソースＦＥＴのゲートに駆動電圧を印可し、メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回っているときマルチソースＦＥＴのゲートに駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、負荷側の電流が過渡的成分を含めて正常範囲にあるときは、リファレンスＦＥＴのソース電位がメインＦＥＴのソース電位を上回らないようにリファレンスＦＥＴの電流を制御する回路をリファレンスＦＥＴのソースと接地間に設置した半導体スイッチング装置であることである。このことにより、負荷側の電流に正常範囲を超えた電流が流れると過渡的成分であるなしにかかわらず、その電流遮断が可能であることである。
【００１１】
本発明の特徴は、メインＦＥＴのソース電位とリファレンスＦＥＴのソース電位が等しい場合に、メインＦＥＴを流れる電流をリファレンスＦＥＴを流れる電流で除した値をｎとすると、負荷の定常状態における電流値をｎで除した値より大きい電流を流す定常成分用回路と、負荷の過渡状態の電流値をｎで除した値より大きい電流を流す過渡成分用回路をリファレンスＦＥＴのソースと接地間に並列に配置したことにより一層効果的である。このことにより、正常範囲の上限値を示す電流を過渡的にリファレンスＦＥＴに流すことができる。
【００１２】
また、本発明の特徴は、リファレンス電流の定常成分回路は固定抵抗または定電流回路で構成したことにより効果的である。固定抵抗を用いることで、容易に定常成分回路を形成することができる。また、定電流回路を用いることで、安定して定常電流を流すことができる。
【００１３】
本発明の特徴は、リファレンス電流の過渡成分は第１の所定時間、一定電流値を通電し、その後コンデンサに蓄積された電荷の放電特性で決まる時定数で減少し、第２の所定時間内にほばゼロになるように設定することにより効果的である。このことにより、正常範囲の上限値を示す電流をばらつきを小さく安定して供給することができる。
【００１４】
本発明の特徴は、リファレンス電流の定常成分回路は半導体スイッチング装置がオン状態にあるときは常時作動させ、メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回ったとき、リファレンス電流の過渡成分回路をスタートさせ、その後の第２の所要時間内はメインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回っても、リファレンス電流の過渡的成分回路をスタートさせないことにより効果的である。このことにより、まず異常電流を検出してから、最終的に電流を遮断するか否かが決まるまでの時間として、第２の所要時間を確保することができる。
【００１５】
本発明の特徴は、定常成分用回路のみまたは定常成分用回路及び過渡成分用回路が動作している場合にメインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回ったとき過渡成分用回路を再スタートさせ、再スタート後第３の所定時間内に過渡成分用回路が更に再々スタートするという事象が所定の回数繰り返されたらメインＦＥＴを遮断することにより一層効果的である。第３の所定時間は異常電流を検出した回数をカウントしながら、最後に検出したときからはじまる次に発生する異常電流を検出可能な時間として設定している。すなわち第３の所定時間内に異常電流が検出されれば回数は積算されるが、第３の所定時間が過ぎても異常電流が検出されなければ、それまでの検出回数はキャンセルされるようにしている。これは連続的に発生する異常電流のみを検出対象にするためである。このことなしに、第２の所定時間内は過渡成分のスタートを禁止してしまうと、複数負荷の上流に本装置をヒューズの役目で使用したときに問題が生じる。すなわち、第１の負荷がオンすることにより過渡成分がスタートして、この後、過渡成分の電流が減少してきたとき、第２の負荷が第２の所定時間内にスタートするとリファレンスの過渡成分は小さくなっているので、メインＦＥＴのソース電位がレファレンスＦＥＴのソース電位を下回ることが起こりうる。そして、レファレンス過渡成分のスタートが禁止されているので、その時点でメインＦＥＴは遮断してしまう。第２の所定時間以下の時間差で２つの負荷がオンしたとき問題が生じるので、この解決策として効果的である。
【００１６】
本発明の特徴は、メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回り、メインＦＥＴおよびリファレンスＦＥＴがオフ状態に遷移したとき、メインＦＥＴのソース電位の代わりにそれより低い第１の電位を用いてリファレンスＦＥＴのソース電位と比較し、リファレンスＦＥＴのソース電位が第１の電位を下回ったら、メインＦＥＴおよびリファレンスＦＥＴをオン状態に遷移させ、リファレンスＦＥＴのソース電位が上昇して、第１の電位より大きい第２の電位に達するまではメインＦＥＴのソース電位とリファレンスＦＥＴのソース電位の大小関係に関係なく、オン状態を維持し、レファレンスＦＥＴのソース電圧が第２の電位を上回ったら、メインＦＥＴのソース電位とリファレンスＦＥＴのソース電位を比較して、前者が後者を下回ったらメインＦＥＴおよびリファレンスＦＥＴをオフ状態に遷移させることにより、メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回る限り、オン／オフ動作を継続することにより効果的である。
【００１７】
本発明の特徴は、メインＦＥＴおよびリファレンスＦＥＴがオン／オフ動作を所定の回数繰り返したら、ＦＥＴを遮断する場合に第１の所定時間内にオン／オフ動作したときのＦＥＴ遮断に至るまでの回数をその後の第２の所定時間内にオン／オフ動作したときＦＥＴ遮断に至るまでの回数より短くしたことにより一層効果的である。
【００１８】
本発明の特徴は、メインＦＥＴとリファレンスＦＥＴからなるマルチソースＦＥＴと、このメインＦＥＴのソース電位とこのリファレンスＦＥＴのソース電位の大小関係を比較する電圧比較装置と、メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を上回っているときマルチソースＦＥＴのゲートに駆動電圧を印加しメインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回っているときマルチソースＦＥＴのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、メインＦＥＴのソース電位とリファレンスＦＥＴのソース電位が等しい場合にメインＦＥＴを流れる電流をリファレンスＦＥＴを流れる電流で除した値をｎとすると負荷が正常範囲にあるときの定常状態における電流値をｎで除した値より大きい電流を流す定常成分用回路と、前記負荷が正常範囲にあるときの過渡状態の電流値をｎで除した値より大きい電流を第４の所定時間だけ通電する過渡成分用回路とを前期リファレンスＦＥＴのソースと前記接地間に並列に配置し、前記負荷を流れる電流が急増して前記メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回ったとき、前記過渡成分をスタートさせるように構成し、前記過渡成分回路がスタート後、第３の所定時間内に前記過渡成分回路が再スタートするという事象が所定の回数繰り返されたら前記マルチソースＦＥＴを遮断する半導体スイッチング装置であってもよい。ここで、過渡成分電流は一定電流であっても良いし、負荷電流の過渡的成分に類似した波形の電流であっても良い。第４の所定時間経過後、レファレンスＦＥＴの過渡成分電流が無くなり、定常成分のみとなるが、このときまだ、負荷側に過渡成分電流が流れていても良い。このことにより、そのときはレファレンスの過渡成分が再スタートするので、ＦＥＴは遮断されることはない。第４の所定時間が負荷側の過渡成分継続時間より短い場合は、レファレンス側の過渡成分回路が複数回スタートすることになるが、ＦＥＴ遮断に至る過渡成分スタート回数をこれより大きく設定しておけば、正常負荷の過渡電流成分でＦＥＴが遮断することはなく、異常発生時のみＦＥＴを遮断する保護機能を実現できる。
【００１９】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態と実施例において本発明に係る半導体スイッチング装置を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００２０】
図１は、本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置のブロック図である。
【００２１】
この半導体スイッチング装置１は、出力電圧ＶＢを供給する電源ＶＢと負荷１０との間に接続されて動作する。回路１では、主デバイス（パワーデバイス）としてマルチソース・電界効果トランジスタ（ＦＥＴ）Ｔｒ５を用いている。なお、マルチソースＦＥＴ（Ｔｒ５）は過熱遮断回路９を近傍に配置しているが、後述の説明から理解できるように、一定の場合は過熱遮断回路９は必須ではない。マルチソースＦＥＴ（Ｔｒ５）は、メインＦＥＴ（ＱＡ）とリファレンスＦＥＴ（ＱＢ）とを有し、ＱＡとＱＢのゲート電極は接続され、互いのドレイン電極も接続され電源ＶＢに接続される。ＱＡのソース電極は負荷１０と比較器ＣＭＰ１の“＋”入力端子に接続され、ＱＢのソース電極は比較器ＣＭＰ１の“−”入力端子に接続される。
【００２２】
このマルチソースＦＥＴ（Ｔｒ５）としては、例えば、ＤＭＯＳ構造、ＶＭＯＳ構造、或いはＵＭＯＳ構造のパワーＭＯＳＦＥＴや、ＦＥＴに代えてこれらと類似な構造のＭＯＳＳＩＴが使用可能である。また、ＥＳＴやＭＣＴ等のＭＯＳ複合型デバイスやＩＧＢＴ等の他の絶縁ゲート型パワーデバイスが使用可能である。更に、常にゲートを逆バイアスで使うのであれば、接合型ＦＥＴ、接合型ＳＩＴやＳＩサイリスタ等も使用可能である。このＴｒ５はｎチャネル型でもｐチャネル型でもかまわない。
【００２３】
半導体スイッチング装置１は、マルチソースＦＥＴ（Ｔｒ５）と、ＱＡとＱＢのソース電極の電圧を比較する比較手段（ＣＭＰ１）と、この比較手段（ＣＭＰ１）の出力に応じて、Ｔｒ５のゲート電極に制御電圧を供給するドライバー８とを少なくとも具備している。
【００２４】
このＱＡは、例えば、複数個のユニットセル（単位セル）が並列接続されたマルチ・チャネル構造のパワーデバイスを採用すればよい。そして、このＱＡに並列接続されるように、ＱＢがＱＡに隣接する位置に配置されている。ＱＢがＱＡと同一プロセスで隣接位置に配置されているので、温度ドリフトやロット間の不均一性の影響による互いの電気的特性のバラツキを除去できる。ＱＢの電流容量がＱＡの電流容量よりも小さくなるように、ＱＢを構成する並列接続のユニットセル数を調整している。例えば、ＱＢのユニットセル数１に対して、ＱＡのユニットセル数を１０００となるように構成することにより、ＱＢとＱＡのチャネル幅Ｗの比を１：１０００としている。この比は、ＱＡのソース電位とＱＢのソース電位が等しい場合に、ＱＢを流れる電流とＱＡを流れる電流の比に等しくなる。このようにＱＢを流れる電流を小さくできる。
【００２５】
また、過熱遮断回路９に接続するダイオードは温度センサとして機能する。このダイオードはＱＢ及びＱＡの上部に形成された層間絶縁膜の上部に堆積されたポリシリコン薄膜等で形成され、複数のダイオードが直列接続されている。ＱＡの温度が上昇するにつれて複数個直列接続されたダイオードの両端の電圧降下により過熱を検出する。
【００２６】
電流振動型遮断機能付き半導体スイッチング装置１は、より具体的には、Ｔｒ５と比較器ＣＭＰ１と過熱遮断回路９の他にも、ＣＭＰ１の“＋”入力端子の電圧（ダミー電圧）を制御するダミー電圧発生回路２と、ＣＭＰ１の出力信号のＨからＬへの立ち下がりの回数を数えるパルスカウンタ４と、カウンタ４のカウント時間を規定するタイマ３と、カウンタ４で所定の回数を数えた後に出力される遮断信号を保持する遮断信号保持回路５と、スイッチＳＷ１のオン信号である外部入力信号のチャタリングを防止するチャタリング防止回路６と、コレクタ側が電位ＶＰに接続されたソーストランジスタと、エミッタ側が接地電位（ＧＮＤ）に接続されたシンクトランジスタとを直列接続して備え、スイッチＳＷ１のオン／オフ切換えによる切換え信号等に基づき、ソーストランジスタおよびシンクトランジスタをオン・オフ制御して、Ｔｒ５のゲート電極に制御信号を出力するドライバ８と、電位ＶＰにまで昇圧するチャージポンプ７と、ランプ負荷に発生する突入電流が過電流か否か判定するためのリファレンス電流の過渡的電流成分を発生させる過渡的電流成分発生回路１１とを有している。そして、スイッチング装置１は、同一半導体基板（半導体チップ）上にモノリシックに搭載されている。抵抗Ｒ６とコンデンサーＣ１は、チップの外部に外付けされる。外付けにすることでそれぞれの抵抗値と容量値の変更が容易になり、リファレンス電流の波形を突入電流の波形に対してトレースさせることができる。
【００２７】
（第１の実施の形態）
電流振動型遮断機能付き半導体スイッチング装置１は、より具体的には、図２に示すような回路で構成されている。
【００２８】
ダミー電圧発生回路２は、抵抗Ｒ１、Ｒ２、Ｒ４と、ダイオードＤ１、Ｄ２とで構成できる。なお、抵抗Ｒ１等に添えられた数字は単位がΩの抵抗値を表している。同様にコンデンサーＣ１に添えられた数字は単位がＦの容量値を表している。タイマ３では、入力端子１にスタートの信号が入ると２０ｍ秒と２００ｍ秒を計る２つのタイマが同時にスタートする。出力端子２では、スタートから２０ｍ秒を計り終えるまでＨレベルを出力する。出力端子３では、スタートから２００ｍ秒を計り終えるまでＨレベルを出力する。これは、インバータＩＮＶ１によって２００ｍｓタイマの出力が反転してＡＮＤ３の入力端子に入力されているからである。カウンタ４では、リセット端子に信号が入るとカウントはクリアされる。ＣＭＰ１に接続される入力端子に入力されるＨからＬへの信号の回数を数え、回数が８回の時に８パルスの出力端子からＨレベルを出力する。また、回数が３２回の時に３２パルスの出力端子からＨレベルを出力する。遮断信号保持回路５はＤフリップフロップ１２を有している。端子ＤはＨレベルに接続され、端子ＴにＯＲ回路からＨレベルが入力されるとそのＨレベルが消えても、リセット端子にリセット信号が入力されるまで、出力端子からはＨレベルが出力され続ける。過渡的電流成分発生回路１１は、トランジスタＴｒ１乃至４と、抵抗Ｒ７乃至１０と、コンデンサーＣ１とで構成できる。更に半導体チップの外部には、スイッチＳＷ１があり更にＳＷ２を備えている場合もある。そして、この電流振動型遮断機能付きスイッチング・デバイスは、ユーザ等がスイッチＳＷ１とＳＷ２をオンさせることにより機能する。電源ＶＢの出力電圧ＶＢは、例えば１２．５Ｖで、チャージポンプ７の出力電圧ＶＰは、例えばＶＢ＋１０Ｖである。ＱＢのソース電極にはいわゆる基準抵抗Ｒｒの定常成分ＲｒｃとなるＲ６が接続されている。基準抵抗Ｒｒｃの抵抗値は、ＱＢとＱＡのチャネル幅Ｗの比に応じて選定すればよい。例えば、上述したように、ＱＢとＱＡのチャネル幅Ｗの比を１：１０００とした場合は、負荷の抵抗値の１／１０００を超える値となるように設定しておけばよい。この基準抵抗Ｒｒｃの設定により、ＱＡに正常動作の負荷電流を超える過電流が流れたときと同じドレイン−ソース間電圧Ｖ_ＤＳをＱＢに発生させることができる。
【００２９】
半導体スイッチング装置１は、メイン電界効果トランジスタ（ＦＥＴ：ＱＡ）とリファレンスＦＥＴ（ＱＢ）からなるマルチソースＦＥＴのＴｒ５と、ＱＡのソース電位ＶＳＡとＱＢのソース電位ＶＳＢの大小関係を比較する電圧比較装置ＣＭＰ１と、ＱＡのソース電位ＶＳＡがＱＢのソース電位ＶＳＢを上回っているときＴｒ５のゲートに駆動電圧を印加し、ＱＡのソース電位ＶＳＡがＱＢのソース電位ＶＳＢを下回っているときＴｒ５のゲートへの駆動電圧を遮断するゲート駆動回路となるドライバ８とを備えている。そして、負荷１０側の電流ＩＤが過渡的成分を含めて正常範囲にあるときは、ＱＢのソース電位ＶＳＢがＱＡのソース電位ＶＳＡを上回らないようにＱＢの電流Ｉｒｅｆを制御する過渡的電流成分発生回路をＱＢのソースと接地間に設置している。
【００３０】
この過渡的電流成分発生回路は、ＱＡのソース電位ＶＳＡとＱＢのソース電位ＶＳＢが等しい場合に電流ＩＤを電流Ｉｒｅｆで除した値をｎとすると、負荷１０の定常状態における電流ＩＤの値をｎで除した値より大きい電流を流す定常成分（Ｉｒｅｆｃ）用回路と、負荷１０の過渡状態の電流ＩＤの値をｎで除した値より大きい電流を流す過渡成分（Ｉｒｅｆｔ）用回路とを、ＱＢのソースと接地間に並列に配置してなる。
【００３１】
次に、本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置１の動作について説明する。ＶＳＡ＝ＶＳＢであれば、ＩＤ（ＱＡのドレイン電流）＝ｎ×Ｉｒｅｆ、ＲＬ×ｎ＝Ｒｒとなる。ここで、ＶＳＡはＱＡのソース電位、ＶＳＢはＱＢのソース電位、ＩＤはＱＡのドレイン電流、ｎはカレント・センシング・レシオ、ＩｒｅｆはＱＢのドレイン電流、ＲＬはＱＡとＧＮＤ間に接続する負荷の抵抗（値）、ＲｒはＱＢとＧＮＤ間に接続するReferenceの抵抗（値）である。
【００３２】
従って、ＶＳＡ＞ＶＳＢであれば、ＩＤ＜ｎ×Ｉｒｅｆ、ＲＬ×ｎ＞Ｒｒとなり、ＶＳＡ＜ＶＳＢであれば、ＩＤ＞ｎ×Ｉｒｅｆ、ＲＬ×ｎ＜Ｒｒとなる。このためＩｒｅｆまたはＲｒを基準値として設定しておけば、負荷側電流値または負荷抵抗値が基準値に比べて大きいか小さいかをＶＳＡとＶＳＢの大小関係で判定することが出来る。
【００３３】
ＩｒｅｆまたはＲｒを過電流または過負荷に相当する値に設定しておけば、ＶＳＢ＜ＶＳＡであれば、正常状態、ＶＳＢ＞ＶＳＡであれば過電流または過負荷状態と判定できる。過電流または過負荷状態と判定したときはＱＡ，ＱＢをオフする。すなわち、ゲート直列抵抗を介してＱＡ，ＱＢのゲートに印加していたチャージポンプ電圧Ｖｐを遮断し、ゲート直列抵抗を介してＱＡ，ＱＢのゲートを接地する。
【００３４】
なお、負荷電流ＩＤまたは負荷抵抗ＲＬは一般に一定値ではない。スイッチオン直後の突入電流のように過渡的に発生する成分とその後の安定した状態における定常的な成分とからなる。基準電流Ｉｒｅｆまたは基準抵抗Ｒｒも負荷側に合わせて過渡的な成分と定常的な成分を合成した値に設定する。すなわち、ＩｒｅｆまたはＲｒは一定ではなく、その値を時間的に変化させる。すなわち、（ａ）負荷側が正常なときに発生するＩＤまたはＲＬの値に対してＩＤ＜ｎ×ＩｒｅｆまたはＲＬ×ｎ＞Ｒｒとなるように設定し、（ｂ）その差は極力小さくなるように設定する。
【００３５】
ＩｒｅｆまたはＲｒの定常成分（Ｉｒｅｆｃ，Ｒｒｃ）は抵抗Ｒ６で設定する。もし、負荷電流の定常成分が電源電圧に依存しない場合にはＩｒｅｆの定常電流成分ＩｒｅｆｃはＲ６のような抵抗ではなく、定電流回路を用いて設定する。
【００３６】
一方、過渡的成分は図２のＴｒ１〜Ｔｒ４、Ｒ７〜Ｒ１０、およびコンデンサＣ１で設定する。過渡的成分の設定を開始するタイミングは次の２通りがある。（ｃ）入力信号ＳＷ１による入力信号に同期して過渡的成分の設定を開始するタイミングと、（ｄ）入力信号ＳＷ１に関係なく、負荷変動により過渡的成分の設定を開始するタイミングである。
【００３７】
（ｃ）は容易に理解できるから、ここでは（ｄ）について説明する。（ｄ）ではＱＡの下流（負荷側）にＳＷ２が必要になる。ＳＷ１がオンし、ＳＷ２がオフしているとする。この状態ではＱＡ，ＱＢはオンしているが、ＳＷ２がオフしているため負荷電流は流れない。一方ＩｒｅｆｃはＲ６を介して常に流れるから、Ｉｒｅｆ×ｎ＞ＩＤ（＝０）となり、ＶＳＡ＞ＶＳＢとなって、ＣＭＰ１の出力はＨになる。タイマおよびカウンタは入力立ち下がりで動作するようになっているので、この状態ではタイマおよびカウンタは動作しない。タイマは入力が立ち下がると作動開始し、２０ｍｓ間Ｈレベルになる出力と２００ｍｓ間Ｈレベルになる２つの出力を持つ。タイマは一旦作動すると２００ｍｓ出力、ＩＮＶ１、ＡＮＤ３により２００ｍｓ間は入力を受け付けないようになっている。タイマ２０ｍｓ出力がＬであるとＴｒ２、Ｔｒ３（ＰＭＯＳ）はオフになり、コンデンサＣ１の電荷はＴｒ４のベース電流により放電され、Ｔｒ１のゲート電位はゼロ電位となり、Ｔｒ１はオフになり、ＩｒｅｆはＲ６を流れる電流Ｉｒｅｆｃのみとなる。この状態でＳＷ２がオンするとメインＦＥＴＱＡを通して負荷電流が流れる。この負荷電流がＩｒｅｆｃ×ｎより大きくなるとＶＳＡ＜ＶＳＢとなり、ＣＭＰ１の出力はＨレベルからＬレベルになる。タイマおよびカウンタが動作し、タイマの２０ｍｓ出力がＨレベルになる。Ｔｒ２がオンし、次にＴｒ３がオンすると、Ｒ９を介して電流が流れ、Ｃ１がほぼ電源電圧ＶＢ近くまで充電される。そして、Ｔｒ１のゲート電圧が電源電圧近くまで持ち上げられ、Ｒ７にＩｒｅｆの過渡的成分Ｉｒｅｆｔが流れる。その大きさは式１で表される。
【００３８】
Ｉｒｅｆｔ＝（ＶＢ−Ｖｔｈ）／Ｒ７ …式１
ここで、ＶｔｈはＴｒ１のスレッショルド電圧である。タイマの２０ｍｓ出力がＨの間は、Ｔｒ２、Ｔｒ３はオン状態を維持し、上記式１で表される一定のＩｒｅｆｔとＩｒｅｆｃが流れる。このとき、Ｉｒｅｆ×ｎ＝（Ｉｒｅｆｔ＋Ｉｒｅｆｃ）×ｎ＞ＩＤ（過渡成分を含む）となるようにＩｒｅｆｔを設定しておくとＶＳＢ＜ＶＳＡとなる。タイマ２０ｍｓ出力がＬになるとＴｒ２、Ｔｒ３がオフし、コンデンサＣ１の電荷はＮＰＮトランジスタＴｒ４のベース電流となって放電する。放電時定数はＴｒ４の電流増幅率をｈｆｅ４＝２００とすると式２で表される。
【００３９】

Ｔｒ１のゲート電位の減少に連れて、Ｉｒｅｆｔは減少する。Ｉｒｅｆｔがほぼゼロまで減少する間はタイマに再入力するのを禁止する必要があり、図２ではそのために２００ｍｓのタイマを設けている。定常成分用回路は固定抵抗Ｒ６で構成しているが、これに限らず定電流回路であってもよい。
【００４０】
一方、過渡成分Ｉｒｅｆｔは、２０ｍｓタイマがオン状態を維持する第１の所定時間、式１で表される一定電流値を示し、その後ソース電位ＶＳＢがソース電位ＶＳＡを上回らない範囲で減少し、２００ｍｓタイマがオン状態を維持する第２の所定時間内にほばゼロになるように設定されている。
【００４１】
定常成分用回路は、Ｔｒ５がオン状態すなわち半導体スイッチング装置１がオン状態にあるときは常時作動し定常成分Ｉｒｅｆｃを流し続ける。
【００４２】
ＶＳＡがＶＳＢを下回ったとき、過渡成分用回路をスタートさせ、過渡成分Ｉｒｅｆｔを流す。その後の２００ｍｓタイマがオン状態を維持する第２の所要時間内は、ＶＳＡがＶＳＢを下回っても、過渡的成分回路を再スタートさせない。
【００４３】
次に、ダミー電圧回路２も含めた装置１の動作について説明する。抵抗Ｒ１〜Ｒ４、ダイオードＤ１、Ｄ２からなる回路がダミー電圧発生回路である。ＱＡが完全にオンしているときはＶＳＡが電源電圧ＶＢ近くまで上昇し、ゲート駆動回路のドライバー出力もＶｐまで上昇しているので、Ｄ１、Ｄ２が逆バイアスされ、ダミー電圧回路は周囲の回路から切り離されるので、何の影響も与えない。しかし、一旦ＣＭＰ１の出力がＬになり、ゲートドライバーがＡＮＤ２によりオフになるとＲ４はドライバーのシンクトランジスタを介してＧＮＤに接地されるため、電源電圧ＶＢ→Ｒ１→Ｂ点→Ｄ１→Ａ点→Ｄ２→Ｒ４→ドライバーシンクトランジスタ→ＧＮＤの経路で電流が流れ、Ａ点の電位は低下する。このとき、Ｒ３を通しての電流の出入りは無いという条件の下で、Ａ点の電位を計算する。Ｒ１からＲ２に至る回路について式３で表せ、Ｒ１からＢ点とＡ点と経てＲ４に至る回路について式４で表せる。
【００４４】
１０Ｋ（Ｉ１＋Ｉ２）＋２４Ｋ×Ｉ２＝１２．５（Ｖ） …式３
１０Ｋ（Ｉ１＋Ｉ２）＋３．３Ｋ×Ｉ１＋０．６×２＝１２．５（Ｖ） …式４
式３と式４より、Ｉ１＝０．７３６ＡとＩ２＝０．１５１Ａと求まる。これより、Ａ点の電位は式５のように求まる。一方、Ｉ１＝０のときＢ点の電位は式６のように求まる。
【００４５】
（Ａ点の電位）＝３．０３Ｖ …式５
（Ｂ点の電位：Ｉ１＝０）＝８．８２Ｖ …式６
図１の回路ではＡ点の電位は抵抗Ｒ３を通って出入りする電流があるので式５の値とは異なるが、抵抗Ｒ３を流れる電流がゼロ、すなわちＡ点の電位＝ＶＳＡのときは３．０３Ｖとなる。Ａ点の電位がＶＳＡより小さいときは式７となる。
【００４６】
Ａ点電位＝ＶＳＡ−（Ｒ３電圧降下） …式７
すなわち、一旦ＱＡがオフすると、ＣＭＰ１の＋入力端子にはＶＳＡより低い電位が入力される。そのため、ＶＳＡが少しくらい変動しても、その変動幅がＲ３電圧降下より小さければＣＭＰ１は安定してＬを維持することになる。ＱＡがオフを続けるとＶＳＡはＧＮＤに向かって低下し、ＱＡのゲート電位も低下する。ＱＢのゲートはＱＡのゲートに直結しているので、ＶＳＡの低下につれて、ＶＳＢも低下する。ＶＳＡの低下に連れてＡ点の電位は若干低下するが、その低下量は僅かである。
【００４７】
一方、ＶＳＢはＶＳＡの低下に連動して低下し続ける。ＣＭＰ１の＋端子電圧にはＡ点の電位が供給され、−端子にはＶＳＢの電位が供給されるので、やがてＣＭＰ１＋端子電位＞ＣＭＰ１−端子電位となり、ＣＭＰ１の出力はＬ→Ｈに反転する。この反転は負荷側の状態に関係なく、すなわちＶＳＡ＜ＶＳＢであっても発生する。これにより、ゲートドライバーは再びオンとなり、ＱＡ，ＱＢがオンし、ＶＳＡおよびＶＳＢは上昇に転じる。ゲートドライバー出力が０Ｖ→Ｖｐに上昇するのでＤ２が逆バイアスされ、Ａ点の電位はＶＳＡの上昇に連れて上昇する。そのときＡ点の電位＞ＶＳＡの関係にある。この状態はＡ点の電位がＢ点電位（電源電圧ＶＢをＲ１とＲ２で分圧した電位）になるまで続く。このときのＢ点の電位は電源電圧ＶＢをＲ１とＲ２で分圧した電圧となり、式６の８．８２Ｖとなる。
【００４８】
以上をまとめればダミー電圧回路はＶＳＢが式５で表されるダミー電圧Ｌ以下になると強制的にＱＡ、ＱＢをオンさせ、ＶＳＢが式６で表されるダミー電圧Ｈ以上になるまでは負荷側の状態に無関係にＱＡ、ＱＢのオンを維持するという役割を果たす。ＶＳＢが式６の値を上回るとＶＳＡとＶＳＢの大小関係でＱＡ，ＱＢのオン／オフは決定される。
【００４９】
なお、過渡的成分（ＩｒｅｆｔまたはＲｒｔ）の設定を開始するタイミングを（ｄ）の方法で行うと本スイッチングデバイスをヒューズの代わりに使用することが可能になる。ヒューズの代わりに使用する場合はＳＷ１がオン状態にセットされ、負荷のオン／オフはＳＷ２で制御され、そのオン／オフ信号は本スイッチングデバイスに入力されない。負荷電流の変化で過渡的成分の設定を開始する必要があるが、（ｄ）の方式はこの要件を満足する。また、通常のスイッチングデバイスとしてＳＷ１で本デバイスをオン／オフするような使用方法であっても、過渡的成分の設定開始を問題なく実施できる。
【００５０】
一方、タイマの２０ｍｓ出力がＨになり、Ｉｒｅｆｔが設定され、ＶＳＡ＞ＶＳＢとなると、一旦オフしたＱＡ、ＱＢがダミー電圧により再度オンされた後は負荷側回路が正常であれば、別な言い方をすれば配線ショート等が発生していなければ、ＱＡ，ＱＢはオンを続ける。
【００５１】
ダミー電圧発生回路２においては、ＶＳＡがＶＳＢを下回り、ＱＡおよびＱＢがオフ状態に遷移したとき、ＶＳＡの代わりにそれより低いダミー電圧Ｌレベルとなる５式のＡ点電位を用いてＶＳＢと比較し、ＶＳＢがダミー電圧Ｌレベルを下回ったら、ＱＡおよびＱＢをオン状態に遷移させる。
【００５２】
ＶＳＢが上昇して、ダミー電圧Ｌレベルより大きいダミー電圧Ｈレベルとなる６式のＢ点電位に達するまではＶＳＡとＶＳＢの大小関係に関係なく、ＱＡおよびＱＢをオン状態を維持し、ＶＳＢがダミー電圧Ｈレベルを上回ったら、ＶＳＡとＶＳＢを比較して、ＶＳＡが小さいとＱＡおよびＱＢをオフ状態に遷移させる。
【００５３】
これらのことにより、ＶＳＡがＶＳＢを下回る限り、オン／オフ動作を継続する。
【００５４】
ＱＡおよびＱＢがオン／オフ動作を所定の回数繰り返したら、マルチソースＦＥＴ Ｔｒ５を遮断する。遮断には、２つの場合があり、２０ｍｓタイマの第１の所定時間内に８回オン／オフ動作した場合と、２００ｍｓタイマの第２の所定時間内に３２回オン／オフ動作した場合である。
【００５５】
タイマーの２０ｍｓ出力がＨになっている間に過電流状態Ｉｒｅｆ×ｎ＜ＩＤ、または過負荷状態Ｒｒ＞ＲＬ×ｎとなった場合はＣＭＰ１がオン／オフを８回繰り返した時点でＱＡ、ＱＢを遮断する。また、タイマーの２０ｍｓ出力がＬで、２００ｍｓ出力がＨの間に過電流または過負荷状態になった場合はＣＭＰ１がオン／オフを３２回繰り返した時点でＱＡ，ＱＢを遮断する。前者はデッドショートのような状態で、この場合はオン／オフ動作によるＱＡの発熱が大きいので、出来るだけ短時間に遮断する。後者の場合は過電流値が前者に比べて小さく、ＱＡの発熱は少なくなるので、十分に確認することを優先させて、３２回としている。しかし、より好ましくは３２回を８回程度まで減少させ８回程度に統一することである。
【００５６】
【実施例１】
実施例１では、正常なランプ負荷を使用した場合の本発明に係るスイッチング装置１の動作について説明する。ランプは、遮断機能が働くことなく、点灯し、そして、点灯し続ける場合である。ランプ負荷１０には２１Ｗのバルブ２灯を並列に接続したものを用いた。図３は、バルブ点灯時のスイッチング回路の信号波形を示すグラフである。横軸は時間で１目盛りが５０ｍ秒である。縦軸には、Ｔｒ５のメインＦＥＴ（ＱＡ）のソース電位（ＶＳＡ）と、タイマ３のスタートから２００ｍ秒を計り終えるまで出力端子３で出力される２００ｍ秒のタイマ出力とを表す電圧と、ＱＡのドレイン電流ＩＤと、Ｔｒ５のリファレンスＦＥＴ（ＱＢ）のドレイン電流Ｉｒｅｆとを示している。縦軸の単位は、グラフ中のＶＳＡ、ＩＤ、Ｉｒｅｆそれぞれの右側に示している。ＶＳＡの縦軸は、（２Ｖ／ｄｉｖ、６Ｖ）と表され、１目盛りが２Ｖで、全８目盛り中の４目盛り目の電圧が６Ｖである。同様にＩＤとｎ×Ｉｒｅｆの縦軸は、（１０Ａ／ｄｉｖ、３０Ｖ）と表され、１目盛りが１０Ａで、全８目盛り中の４目盛り目の電流が３０Ａである。以下のグラフでも縦軸は同様な表記法で表している。
【００５７】
タイマ出力は、時間軸１目盛り目でオンし、オンから１８０ｍ秒後にオフしている。ＩＤは、タイマ出力のオンと同時に流れ始める。流れはじめの電流値は３０Ａに達するが、その後減少し、タイマ出力がオフになる前までには４Ａで一定値になる。ＩＤがランプ負荷を流れる電流で、電流の流れはじめからランプは点灯する。電流値が４Ａの時はランプが正常に連続点灯している。この電流４ＡがＩＤの定常成分であり、電流を流し始めた時の電流４Ａを超える電流値から電流４Ａ分を引いた分が過渡成分である。ｎ×Ｉｒｅｆは、タイマ出力がオンになる前から定常成分ｎ×Ｉｒｅｆｃの５Ａが流れている。そして、タイマ出力のオンと同時に過渡成分ｎ×Ｉｒｅｆｔが流れ始める。この流れはじめの電流値は４０Ａに達するが、その後減少し、タイマ出力がオフになる前までには過渡成分ｎ×Ｉｒｅｆｔは無くなり定常成分ｎ×Ｉｒｅｆｃの５Ａのみの一定値になる。ＩＤの電流値はどの時間においてもｎ×Ｉｒｅｆより小さくなっている。このことにより、ＶＳＡはＶＳＢよりどの時間においても大きくなり過剰電流が発生していないと判断できる。ＶＳＡは、タイマ出力のオンと同時に電圧が高くなり、ランプ負荷１０に１２Ｖを超える電圧が印可される。ｎ×Ｉｒｅｆ＞ＩＤなのでＦＥＴはオンを続ける。
【００５８】
図４におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形は、図３のそれらと同じ波形である。２０ｍｓタイマとの関係を示しており、横軸の時間軸を５倍に拡大している。これより、２０ｍｓタイマの信号がオンしてからオフするまでｎ×Ｉｒｅｆは４０Ａ程度の値に固定されており、オフした後に減少することがわかる。
【００５９】
図５におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形も、図３及び図４のそれらと同じ波形である。スイッチＳＷ１をオンにする際に発生するＳＷ１等によるドライバ８の入力信号のオン信号との関係を示しており、図４の横軸の時間軸をさらに１００倍に拡大している。これより、チャージポンプの立ち上がり遅れによって、ＳＷ１入力信号のオンからＩＤ等の立ち上がりまでに約８０μ秒の遅れがある。
【００６０】
図６におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆ、ゲート駆動信号の波形は、図５のそれらと同じ波形である。図５のＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形の立ち上がりの時間を図５の１０倍に拡大している。これより、時間３目盛り半過ぎでＩＤがｎ×Ｉｒｅｆより大きくなっている。この逆転により、ゲート駆動信号はオフし、増加していたＶＳＡは減少に転じる。そして、ＶＳＡが減少してダミー電圧のＬレベル以下になると、入力信号は再びオンし、ＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆも上昇する。
【００６１】
【実施例２】
実施例２では、正常なランプ負荷を点灯しているときに、さらにランプ負荷を追加して過負荷の状態が発生した場合の本発明に係るスイッチング装置１の動作について説明する。ランプが点灯しているところに、さらに別のランプを点灯させようとすると、遮断機能が働き、ランプがすべて消灯される。最初から点灯しているランプ負荷には２１Ｗのバルブ２灯を並列に接続したものを用いた。過負荷用の追加するランプ負荷には２１Ｗのバルブ１灯を使用し点灯している２灯に並列接続した。図７は、バルブ点灯時に過負荷を追加し遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で１目盛りが２０ｍ秒である。縦軸には、ＶＳＡと、ドライバ８への入力信号と、ＩＤと、ｎ×Ｉｒｅｆとを示している。ｎ×Ｉｒｅｆが立ち下がってきたとき、ｎ×Ｉｒｅｆ＜ＩＤとなり、ＱＡが遮断している。
【００６２】
図８におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆ、入力信号の波形は、図７のそれらと同じ波形である。図７のＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形の立ち上がりの時間を図７の２０００倍に拡大している。それぞれの波形は図６と同様に推移する。時間４目盛り半過ぎでＩＤがｎ×Ｉｒｅｆより大きくなっている。この逆転により、ゲート駆動信号はオフし、ＶＳＡは減少し始める。そして、ＶＳＡが減少してダミー電圧のＬレベル以下になると、ゲート駆動信号は再びオンし、ＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆも上昇する。このことにより追加した１灯を含め３灯が点灯する。
【００６３】
図９におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆ、入力信号の波形は、図７のそれらと同じ波形である。図７のＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形の立ち下がり遮断される時間を図７の４００倍に拡大している。時間４分の１目盛り手前でＩＤがｎ×Ｉｒｅｆよりわずかに大きくなっている。この逆転により、入力信号はオフし、ＶＳＡは減少する。この減少をパルスカウンタ４はカウントする。ＶＳＡが減少してダミー電圧のＬレベル以下になると、入力信号は再びオンし、ＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆも上昇する。ＶＳＡが増加してダミー電圧のＨレベル以上になると、入力信号は再びオフし、ＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆも減少する。このように波形は振動し、ＶＳＡが３２回目に減少するときに入力信号はオフに固定され、ＶＳＡとＩＤは出力しなくなる。このことにより追加した１灯を含め３灯が消灯する。過電流発生から電流遮断までに要した時間は４５０μ秒であった。
【００６４】
図１０におけるＶＳＡ、入力信号の波形は、図９のそれらと同じ波形である。図９のＶＳＡ、入力信号の波形の立ち下がり遮断される時間を図９の５倍に拡大している。Ａ点の電圧はダミー電圧である。Ａ点の電圧は、７Ｖから８Ｖ前後のＨレベルと、３Ｖから４Ｖ前後のＬレベルを有していることが分かる。ＶＳＡはＬレベルからＨレベルへ、ＨレベルからＬレベルへと振動する。
【００６５】
【実施例３】
実施例３では、過負荷となるランプ負荷を使用した場合の本発明に係るスイッチング装置１の動作について説明する。ランプは、遮断機能が働いて点灯しない。ランプ負荷１０には２１Ｗのバルブ３灯を並列に接続したものを用いた。装置１においては２灯では過負荷ではなく３灯で過負荷になるようにｎ×Ｉｒｅｆを設定している。図１１は、ドライバの入力信号オンから、遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で１目盛りが１００μ秒である。縦軸には、ＶＳＡと、入力信号と、ＩＤと、ｎ×Ｉｒｅｆとを示している。８回オン／オフを繰り返した時点でＱＡが遮断されている。１回毎に、ＩＤとｎ×Ｉｒｅｆが大きくなる過程で、ｎ×Ｉｒｅｆより小さかったＩＤが、３５Ａ付近でｎ×Ｉｒｅｆより大きくなっている。この反転により、ＶＳＡは増加から減少に転じている。ＶＳＡが減少してダミー電圧のＬレベル以下になると入力信号はオンし、ＶＳＡは再び増加する。このようにしてＶＳＡは振動する。
【００６６】
（第２の実施の形態）
電流振動型遮断機能付き半導体スイッチング装置１は、図１２に示すような回路で構成することもできる。
【００６７】
ダミー電圧発生回路２と、タイマ３と、Ｄフリップフロップ１２は、図２の第１の実施の形態と同じである。パルスカウンタ４が図２とは異なり、４パルスカウンタ１４を用いる。リセット端子に信号が入るとカウントはクリアされる。ＣＭＰ１に接続される入力端子に入力されるＨからＬへの信号の回数を数え、回数が４回の時に出力端子からＨレベルを出力する。過渡的電流成分発生回路１１は、抵抗Ｒ８の抵抗値が、３ＫΩから１ＫΩに変更している。
【００６８】
第２の実施の形態に係る半導体スイッチング装置１は、ＱＡとＱＢからなるマルチソースＦＥＴであるＴｒ５と、ＱＡのソース電位ＶＳＡとＱＢのソース電位ＶＳＢの大小関係を比較する電圧比較装置ＣＭＰ１と、ＶＳＡがＶＳＢを上回っているときＴｒ５のゲートに駆動電圧を印加し、ＶＳＡがＶＳＢを下回っているときＴｒ５のゲートへの駆動電圧を遮断するゲート駆動回路８とを備えている。
【００６９】
さらに、半導体スイッチング装置１は、ＶＳＡとＶＳＢが等しい場合にＱＡを流れる電流ＩＤをＱＢを流れる電流Ｉｒｅｆで除した値をｎとすると、負荷１０が正常範囲にあるときの定常状態における電流ＩＤの値をｎで除した値より大きい電流Ｉｒｅｆｃを流す定常成分（Ｉｒｅｆｃ）用回路と、負荷１０が正常範囲にあるときの過渡状態の電流の値をｎで除した値より大きい電流Ｉｒｅｆｔを第４の所定時間だけ通電する過渡成分（Ｉｒｅｆｔ）用回路とをリファレンスＦＥＴ（ＱＢ）のソースと接地間に並列に配置している。負荷１０を流れる電流が急増してメインＦＥＴのソース電位ＶＳＡがリファレンスＦＥＴのソース電位ＶＳＢを下回ったとき、過渡成分Ｉｒｅｆｔをスタートさせるように構成する。過渡成分用回路がスタート後、第３の所定時間内に過渡成分回路が再スタートするという事象が所定の回数繰り返されたらマルチソースＦＥＴ（Ｔｒ５）を遮断する。
【００７０】
定常成分用回路のみ、または、定常成分用回路及び過渡成分用回路が動作している場合に、ＶＳＡがＶＳＢを下回ったとき、ＣＭＰ１は反転パルスを出力し、タイマ３は再スタートする。この再スタートにより２０ｍｓタイマが再度オン状態に維持されるので、過渡成分用回路が再スタートする。
【００７１】
この再スタート後、再スタートした２００ｍｓタイマがオン状態を維持する時間内に過渡成分用回路が更に再々スタートするという事象が所定の４回繰り返されたらＱＡを遮断する。すなわち、２００ｍｓタイマがオン状態を維持する時間内にタイマ３を再スタートさせるＣＭＰ１の反転パルスは、連続パルスとみなされる。
【００７２】
次に、本発明の第２の実施の形態に係る電流振動型遮断機能付き半導体スイッチング装置１の動作について説明する。ＶＳＡとＶＳＢの大小を判定することと、Ｉｒｅｆ等の設定と、ダミー電圧回路の動作は、第１の実施の形態と同じである。ただ、抵抗Ｒ８等を変更しているので、タイマ２０ｍｓ出力がＬになるとＴｒ２、Ｔｒ３がオフし、コンデンサＣ１の電荷はＮＰＮトランジスタＴｒ４のベース電流となって放電する放電時定数が異なる。放電時定数はＴｒ４の電流増幅率をｈｆｅ４＝２５７とすると式２で表される。
【００７３】

Ｔｒ１のゲート電位の減少に連れて、Ｉｒｅｆｔは減少する。２００ｍｓタイマの出力は４パルスカウンタ１４のリセット端子に接続され、２００ｍｓタイマの出力がＨレベルになると４パルスカウンタ１４は動作し、Ｌレベルになると４パルスカウンタ１４はリセットされる。
【００７４】
一方、タイマの２０ｍｓ出力がＨになり、Ｉｒｅｆｔが設定され、ＶＳＡ＞ＶＳＢとなると、一旦オフしたＱＡ、ＱＢがダミー電圧により再度オンされた後は負荷側回路が正常であれば、別な言い方をすれば配線ショート等が発生していなければ、ＱＡ，ＱＢはオンを続ける。
【００７５】
タイマーの２０ｍｓ出力がＨになっている間に過電流状態Ｉｒｅｆ×ｎ＜ＩＤ、または過負荷状態Ｒｒ＞ＲＬ×ｎとなった場合は、ＣＭＰ１がオン／オフを４回繰り返した時点でＱＡ、ＱＢを遮断する。これは、デッドショートのような状態で、この場合はオン／オフ動作によるＱＡの発熱が大きいので、出来るだけ短時間で遮断する必要がある。
【００７６】
また、２０ｍｓタイマの出力がＬで、過電流または過負荷状態になった場合はＣＭＰ１の出力がＨ→Ｌに変化するので、２０ｍｓタイマの出力がＨになって、Ｉｒｅｆの過渡成分Ｉｒｅｆｔが再スタートする。同時に２００ｍｓタイマの出力もＨになる。従って最初の過渡成分がスタートしてから２００ｍｓ以内に過渡成分が再スタートすると４パルスカウンタはリセットされることなく、ＣＭＰ１出力の立ち下がり回数を積算する。図１３の（ａ）（ｂ）に示すように、連続パルスとみなされる２００ｍｓ以内の間隔で過渡成分の再スタートが４回連続すると、４パルスカウンタはオーバーフローし、ＱＡ、ＱＢは遮断される。２００ｍｓタイマの出力はＣＭＰ１出力の立ち下がり回数を「連続」と定義するために用いられている。
【００７７】
このように、マルチソースＦＥＴ Ｔｒ５を遮断する前に過渡成分を４回まで再スタートさせる方法は次の効果がある。
【００７８】
（１）過渡成分Ｉｒｅｆｔが短すぎて、負荷側の正常過渡成分がまだ残っているときにゼロになり、Ｉｒｅｆ×ｎ＜ＩＤとなった場合でも、過渡成分を再スタートさせることにより、ＦＥＴの誤遮断を回避できる。負荷が正常であれば過渡成分Ｉｒｅｆｔを４回再スタートさせるまでには、負荷側過渡成分はゼロになる。
【００７９】
（２）図１３（ｃ）に示すように、複数の負荷を短い間隔をおいてスタートさせた場合でも、それぞれの負荷が正常であれば、誤遮断することなしにスイッチオンできる。すなわち、４パルスカウンタ方式では３個の負荷まで対応可能である。負荷が増えた場合は、カウンタの設定値を増やすことで対応できる。
【００８０】
（３）スイッチオン時にチャタリングが発生した場合でも、（２）と同様に誤動作を回避できる。
【００８１】
（４）異常の度合いにより、遮断までの時間が変わる。すなわち、デッドショート時は、４パルスカウンタでは１００μ秒〜１５０μ秒で遮断する。また、軽過負荷では時間間隔を開けて、４回再確認し４００ｍ秒〜６００ｍ秒で遮断する。デッドショートの場合は誤判断する可能性が少なく、かつ、速く遮断することは配線保護、素子の保護に有効である。また、異常の度合いが軽微の場合は誤判断の可能性が高いので、時間間隔を長くして再判断することは誤判断回避のためには有効である。異常度合いが軽微の場合は配線の発熱、素子の発熱が少ないので、遮断時間が長くすることによる問題はない。過電流保護、過負荷保護としては理にかなった方式と言える。なお、異常度合いが軽微の場合は、図１３の（ａ）（ｂ）に示すように、電流ＩＤの大きさが大きいほど、負荷１０オンからＦＥＴ遮断までの時間を短くすることができる。
【００８２】
（５）間欠的な過負荷、過電流の検出が可能である。２００ｍｓタイマの出力では、２００ｍｓ以内の間欠的異常しか検出できないが、２００ｍｓを長くすることにより、長い間欠的異常にも対応できる。但し、タイマの出力を長くすることは、定性的には誤作動の機会が増えることになるので、むやみに長くすることは好ましくない。
【００８３】
【実施例４】
実施例４では、正常なランプ負荷を使用した場合の第２の実施の形態に係るスイッチング装置１の動作について説明する。実施例１と同様に、ランプは、遮断機能が働くことなく、点灯し、そして、点灯し続ける場合である。ランプ負荷１０には２１Ｗのバルブ２灯を並列に接続したものを用いた。
【００８４】
図１４は、バルブ点灯時のスイッチング回路の信号波形を示すグラフである。横軸は時間で１目盛りが１０ｍ秒である。縦軸には、Ｔｒ５のメインＦＥＴ（ＱＡ）のソース電位（ＶＳＡ）と、タイマ３のスタートから２０ｍ秒を計り終えるまで出力端子２で出力される２０ｍ秒のタイマ出力とを表す電圧と、ＱＡのドレイン電流ＩＤと、Ｔｒ５のリファレンスＦＥＴ（ＱＢ）のドレイン電流ｎ×Ｉｒｅｆとを示している。縦軸の単位は、グラフ中のＶＳＡ、ＩＤ、Ｉｒｅｆそれぞれの右側に示している。ＶＳＡの縦軸は、（２Ｖ／ｄｉｖ、６Ｖ）と表され、１目盛りが２Ｖで、全８目盛り中の４目盛り目の電圧が６Ｖである。同様にＩＤとｎ×Ｉｒｅｆの縦軸は、（１０Ａ／ｄｉｖ、３０Ｖ）と表され、１目盛りが１０Ａで、全８目盛り中の４目盛り目の電流が３０Ａである。以下のグラフでも縦軸は同様な表記法で表している。
【００８５】
タイマ出力は、時間軸１目盛り目でオンし、オンから１８ｍ秒後にオフしている。ＩＤは、タイマ出力のオンと同時に流れ始める。流れはじめの電流値は３０Ａに達するが、その後減少し、タイマ出力がオフになるときには８Ａまで低下する。ＩＤがランプ負荷を流れる電流で、電流の流れはじめからランプは点灯する。電流値がさらに低下し４Ａの時にランプは正常な連続点灯することになる。この電流４ＡがＩＤの定常成分であり、電流を流し始めた時の電流４Ａを超える電流値から電流４Ａ分を引いた分が過渡成分である。ｎ×Ｉｒｅｆは、タイマ出力がオンになる前から定常成分ｎ×Ｉｒｅｆｃの５Ａが流れている。そして、タイマ出力のオンと同時に過渡成分ｎ×Ｉｒｅｆｔが流れ始める。この流れはじめの電流値は４０Ａに達する。２０ｍｓタイマの信号がオンしてからオフするまでｎ×Ｉｒｅｆは４０Ａ程度の値に固定されており、オフした後に減少することがわかる。ＩＤの電流値はどの時間においてもｎ×Ｉｒｅｆより小さくなっている。このことにより、ＶＳＡはＶＳＢよりどの時間においても大きくなり過剰電流が発生していないと判断できる。ＶＳＡは、タイマ出力のオンと同時に電圧が高くなり、ランプ負荷１０に１２Ｖを超える電圧が印可される。ｎ×Ｉｒｅｆ＞ＩＤなのでＦＥＴはオンを続ける。
【００８６】
図１５におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形も、図１４のそれらと同じ波形である。スイッチＳＷ１をオンにする際に発生するＳＷ１等によるドライバ８の入力信号のオン信号との関係を示しており、図１４の横軸の時間軸を１００倍に拡大している。チャージポンプ７の立ち上がり遅れによって、ＳＷ１入力信号のオンからＩＤ等の立ち上がりまでに約８０μ秒の遅れがある。
【００８７】
図１６におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆは、図１５のそれらと同じ波形である。図１５のＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形の立ち上がりの時間を図１５の１０倍に拡大している。これより、時間３目盛り半過ぎでＩＤがｎ×Ｉｒｅｆより大きくなっている。この逆転により、ゲート駆動信号はオフし、増加していたＶＳＡは減少に転じる。そして、ＶＳＡが減少してダミー電圧のＬレベル以下になると、入力信号は再びオンし、ＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆも上昇する。
【００８８】
図１７におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形は、図１４のそれらと同じ波形である。２００ｍｓタイマとの関係を示しており、横軸の時間軸を５分の１に縮小している。これより、タイマ出力は、時間軸１目盛り目でオンし、オンから１８０ｍ秒後にオフしている。ＩＤは、タイマ出力のオンと同時に流れ始める。流れはじめの電流値は３０Ａに達するが、その後減少し、タイマ出力がオフになる前までには４Ａで一定値になる。ｎ×Ｉｒｅｆは、タイマ出力がオンになる前から定常成分ｎ×Ｉｒｅｆｃの５Ａが流れている。そして、タイマ出力のオンと同時に過渡成分ｎ×Ｉｒｅｆｔが流れ始める。この流れはじめの電流値は４０Ａに達するが、その後減少し、タイマ出力がオフになる前までには過渡成分ｎ×Ｉｒｅｆｔは無くなり定常成分ｎ×Ｉｒｅｆｃの５Ａのみの一定値になる。
【００８９】
【実施例５】
実施例５では、ＱＡと負荷１０の間の配線をデッドショートさせた場合の本発明の第２の実施の形態に係るスイッチング装置１の動作について説明する。
【００９０】
図１８は、ＱＡと負荷１０の間の配線をデッドショートさせた状態でスイッチＳＷ１をオンしたときの波形である。
【００９１】
ショートした状態で流れるＩＤは、Ｉｒｅｆを超えるので、一旦オンしたＱＡとＱＢがオフする。ＣＭＰ１の＋入力端子にはＶＳＡより低い電位が入力される。そのため、ＶＳＡが少しくらい変動しても、その変動幅がＲ３電圧降下より小さければＣＭＰ１は安定してダミー電圧Ｌレベル（式５のＡ点電位、図１８中のＡ点）を維持することになる。ＱＡがオフを続けるとＶＳＡはＧＮＤに向かって低下し、ＱＡのゲート電位も低下する。ＱＢのゲートはＱＡのゲートに直結しているので、ＶＳＡの低下につれて、ＶＳＢも低下する。ＶＳＡの低下に連れてＡ点の電位は若干低下するが、その低下量は僅かである。ＣＭＰ１の＋端子電圧にはＡ点の電位が供給され、−端子にはＶＳＢの電位が供給されるので、やがてＣＭＰ１＋端子電位＞ＣＭＰ１−端子電位となり、ＣＭＰ１の出力はＬ→Ｈに反転する。ゲートドライバー８は再びオンとなり、ＱＡ、ＱＢがオンし、ＶＳＡおよびＶＳＢは上昇に転じる。ゲートドライバー８の出力が０Ｖ→Ｖｐに上昇するのでＤ２が逆バイアスされ、Ａ点の電位はＶＳＡの上昇に連れて上昇する。そのときＡ点の電位＞ＶＳＡの関係にある。Ａ点の電位は式６のＢ点電位（ダミー電圧Ｈレベル、図１８中のＢ点）まで上昇する。ＱＢのオンによりＶＳＢも上昇しダミー電圧Ｈ以上になると、ＣＭＰ１の出力はＨ→Ｌに反転する。パルスカウンタ１４は１カウント目をカウントする。ゲートドライバー８は再びオフとなり、ＱＡ、ＱＢがオフする。ＱＡ、ＱＢのオン／オフは繰り返され、その度毎にカウンタ１４はカウント数を増やす。４カウント目にカウンタ１４から信号が出力され、ゲートドライバー８は再びオフとなり、ＱＡ、ＱＢがオフする。ショート発生から電流遮断までに要した時間は１１０μ秒であった。
【００９２】
図１９は、負荷１０には２１Ｗのバルブ２灯を並列に接続したものを用い、２灯点灯時にＱＡと負荷１０の間の配線をデッドショートさせた場合の波形である。図１８と同様のＱＡ、ＱＢのオン／オフが繰り返されている。ショート発生から電流遮断までに要した時間は１３０μ秒であった。
【００９３】
【実施例６】
実施例６では、過負荷となるランプ負荷を使用した場合の第２の実施の形態に係るスイッチング装置１の動作について説明する。ランプは、遮断機能が働いて点灯しない。ランプ負荷１０には２１Ｗのバルブ３灯を並列に接続したものを用いた。装置１においては２灯では過負荷ではなく３灯で過負荷になるようにｎ×Ｉｒｅｆを設定している。図２０は、ドライバの入力信号オンから、遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で１目盛りが２０μ秒である。縦軸には、ＶＳＡと、ゲート駆動信号と、ＩＤと、ｎ×Ｉｒｅｆとを示している。４回オン／オフを繰り返した時点でマルチソースＦＥＴ Ｔｒ５が遮断されている。１回毎に、ＩＤとｎ×Ｉｒｅｆが大きくなる過程で、ｎ×Ｉｒｅｆより小さかったＩＤが、３５Ａ付近でｎ×Ｉｒｅｆより大きくなっている。この反転により、ゲート駆動信号はオフし、ＶＳＡは増加から減少に転じている。ＶＳＡが減少してダミー電圧のＬレベル以下になると入力信号はオンし、ＶＳＡは再び増加する。このようにしてＶＳＡは振動する。ＶＳＡの振動をＣＭＰ１を介して４パルスカウンタ１４がカウントする。このカウントが４カウント目のとき、カウンタ１４はオン信号を出力し、ドライバ８の入力信号はオフする。この４カウント目のときタイマ３もオンしＩｒｅｆが流れる。このことにより、ＩＤがｎ×Ｉｒｅｆより小さい状態に回復する。この回復により再度ＶＳＡとＩＤがオンすることはない。負荷１０の３灯は消灯する。スイッチオンからから電流遮断までに要した時間は１８５μ秒であった。
【００９４】
【実施例７】
実施例７では、正常なランプ負荷を点灯しているときに、さらにランプ負荷を追加して過負荷の状態が発生した場合の本発明に係るスイッチング装置１の動作について説明する。ランプが点灯しているところに、さらに別のランプを点灯させようとすると、遮断機能が働き、ランプがすべて消灯される。最初から点灯しているランプ負荷には２１Ｗのバルブ２灯を並列に接続したものを用いた。過負荷用の追加するランプ負荷には２１Ｗのバルブ１灯を使用し点灯している２灯に並列接続した。図２１は、バルブ点灯時に過負荷を追加し遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で１目盛りが５０ｍ秒である。縦軸には、ＶＳＡと、ドライバ８への入力信号と、ＩＤと、ｎ×Ｉｒｅｆとを示している。図１３（ａ）の中過負荷、または、図１３（ｂ）の小過負荷の場合に相当している。過電流発生から電流遮断までに要した時間は４２０ｍ秒であった。
【００９５】
図２２におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆ、入力信号の波形は、図２１のそれらと同じ波形である。図２１のＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形の立ち上がりの時間を図２１の５０００倍に拡大している。それぞれの波形は図８と同様に推移する。時間４目盛り半過ぎでＩＤがｎ×Ｉｒｅｆより大きくなっている。この逆転により、ゲート駆動信号はオフし、ＶＳＡは減少し始める。そして、ＶＳＡが減少してダミー電圧のＬレベル以下になると、ゲート駆動信号は再びオンし、ＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆも上昇する。このことにより追加した１灯を含め３灯が点灯する。
【００９６】
図２３におけるＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆ、入力信号の波形は、図２１のそれらと同じ波形である。図２１のＶＳＡ、ＩＤ、ｎ×Ｉｒｅｆの波形の立ち下がり遮断される時間を図２１の５０００倍に拡大している。ＩＤがｎ×Ｉｒｅｆよりわずかに大きくなることにより、入力信号はオフし、ＶＳＡは減少する。この減少を４パルスカウンタ１４はカウントする。このカウントは４カウント目であるので、カウンタ１４はオン信号を出力し、ドライバ８の入力信号はオフする。この４カウント目のときタイマ３もオンしＩｒｅｆが流れる。このことにより、ＩＤがｎ×Ｉｒｅｆより小さい状態に回復する。この回復により再度ＶＳＡとＩＤがオンすることはない。追加した１灯を含め３灯が消灯する。
【００９７】
【発明の効果】
以上説明したように、本発明によれば、突入電流の発生していても過電流の検出が可能で、熱損失が小さく、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流に対しても高速応答を可能な半導体スイッチング装置を提供できる。
【００９８】
また、本発明によれば、リファレンス回路が定常成分と過渡成分からなるので、負荷側に発生する過渡現象（過渡成分）に対しても正常状態として取り扱ってオン／オフ動作を行わない。このため、ランプの点灯遅れ等の問題も無くなり、かつ、素子の発熱を減らすことができる。
【００９９】
本発明によれば、リファレンス回路の過渡的成分を負荷側の変化に応じてスタートさせることが出来るので、ヒューズ機能の代替が可能である。
【０１００】
本発明によれば、電流振動の制御に２つのレベルのダミー電圧を用いているので、マルチソースＦＥＴのゲート駆動回路の遅れ要素が必要なくなり、オン／オフ動作が安定し、かつ、オン／オフ動作の特性をコントロールし易くなる。
【０１０１】
本発明によれば、リファレンスに過渡的成分を組み込んだので、過渡的成分の大きさによって異常発生時の遮断時間を変えることが可能となった。具体的には、過渡的成分が大きいときに異常が発生した場合、または発生している場合は短時間で遮断する方法を取ることができる。このため、デッドショート時の電流制限が不充分の場合でも、遮断までの時間を短くすることにより、配線の保護が可能になり、かつ、素子の発熱を抑えることが出来て、特別な電流制限回路を設ける必要が無い。これにより制御回路が簡素化されるので、素子のチップ面積を縮小することや、ＦＥＴと制御回路を１チップ上に集積することが可能になり、コストが低減できる。
【０１０２】
さらに、本発明によれば、パルスカウンタにより、制御手段（制御ステップ）による半導体スイッチのオン／オフ制御回数をカウントし、この制御回数が所定回数に達したときに半導体スイッチをオフ制御することとしたので、不完全短絡でも半導体スイッチの遮断を任意に設定した時間まで速めることができ、高速応答を実現できる。
【０１０３】
特に半導体スイッチのオン／オフ制御をモノリシックに集積化した場合はマイコンも不要であるため、チップ面積を縮小できるとともに、装置コストを大幅に削減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置のブロック図である。
【図２】本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置の回路構成図である。
【図３】本発明の実施例１（負荷の正常な使用）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その１）である。２００ｍｓタイマの信号に対するＶＳＡ、ｎ×Ｉｒｅｆ、ＩＤの波形を表示している。
【図４】本発明の実施例１に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その２）である。２０ｍｓタイマの信号に対するＶＳＡ、ｎ×Ｉｒｅｆ、ＩＤの波形を表示している。
【図５】本発明の実施例１に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その３）である。スイッチＳＷ１がオンしたときのＶＳＡ、ｎ×Ｉｒｅｆ、ＩＤの波形を表示している。
【図６】本発明の実施例１に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その４）である。図５に比べ時間軸を１０倍拡大して表示している。
【図７】本発明の実施例２（負荷の正常な使用中に過負荷状態に移行した場合）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その１）である。
【図８】本発明の実施例２に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その２）である。図７のスイッチＳＷ１がオンしたときを、図７に比べ時間軸を２０００倍拡大して表示している。
【図９】本発明の実施例２に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その３）である。図７の遮断機能が働いたときを、図７に比べ時間軸を４００倍拡大して表示している。
【図１０】本発明の実施例２に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その４）である。Ａ点の電圧（ダミー電圧）とＶＳＡの波形について、図９の遮断機能が働いたときを、図９に比べ時間軸をさらに５倍拡大して表示している。
【図１１】本発明の実施例３（負荷の使用開始から過負荷状態である場合）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図である。
【図１２】本発明の第２の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置の回路構成図である。
【図１３】本発明の第２の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置の連続４パルスカウント方式によるＦＥＴの遮断を説明するための図である。
【図１４】本発明の実施例４（負荷の正常な使用）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その１）である。２０ｍｓタイマの信号に対するＶＳＡ、ｎ×Ｉｒｅｆ、ＩＤの波形を表示している。
【図１５】本発明の実施例４に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その２）である。スイッチＳＷ１がオンしたときのＶＳＡ、ｎ×Ｉｒｅｆ、ＩＤの波形を表示している。
【図１６】本発明の実施例４に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その３）である。図１５に比べ時間軸を１０倍拡大して表示している。
【図１７】本発明の実施例４に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その４）である。２００ｍｓタイマの信号に対するＶＳＡ、ｎ×Ｉｒｅｆ、ＩＤの波形を表示している。
【図１８】本発明の実施例５（負荷の使用開始からデッドショート状態である場合）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図である。
【図１９】本発明の実施例５の変形例（負荷の正常な使用中にデッドショート状態に移行した場合）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図である。
【図２０】本発明の実施例６（負荷の使用開始から過負荷状態である場合）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図である。
【図２１】本発明の実施例７（負荷の正常な使用中に過負荷状態に移行した場合）に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その１）である。
【図２２】本発明の実施例７に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その２）である。図２１のスイッチＳＷ１がオンしたときを、図２１０に比べ時間軸を５０００倍拡大して表示している。
【図２３】本発明の実施例７に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図（その３）である。図２１の遮断機能が働いたときを、図２１に比べ時間軸を５０００倍拡大して表示している。
【符号の説明】
１ 電流振動型遮断機能付き半導体スイッチング装置
２ ダミー電圧発生回路
３ タイマ
４、１４ パルスカウンタ
５ 遮断信号保持回路
６ チャタリング防止回路
７ チャージポンプ
８ ドライバー
９ 過熱遮断回路
１０ 負荷
１１ 過渡的電流成分発生回路
１２ Ｄ−フリップフロップ回路
Ｔｒ１乃至５ トランジスタ
Ｄ１、Ｄ２ ダイオード
Ｒ１乃至１０ 抵抗
ＳＷ１、ＳＷ２ スイッチ
Ｃ１ コンデンサー
ＣＭＰ１ 比較回路
ＡＮＤ１乃至４ ＡＮＤ回路
ＯＲ１ ＯＲ回路
ＩＮＶ１ インバータ

Claims (9)

1. メインＦＥＴとリファレンスＦＥＴからなるマルチソースＦＥＴと、
   前記メインＦＥＴのソース電位と前記リファレンスＦＥＴのソース電位の大小関係を比較する電圧比較装置と、
   前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を上回っているとき前記マルチソースＦＥＴのゲートに駆動電圧を印加し、前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を下回っているとき前記マルチソースＦＥＴのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、
   負荷側の電流が過渡的成分を含めて正常範囲にあるときは、前記リファレンスＦＥＴのソース電位が前記メインＦＥＴのソース電位を上回らないように前記リファレンスＦＥＴの電流を制御する回路を前記リファレンスＦＥＴのソースと接地間に設置したことを特徴とする半導体スイッチング装置。
2. 前記メインＦＥＴのソース電位と前記リファレンスＦＥＴのソース電位が等しい場合に、前記メインＦＥＴを流れる電流を前記リファレンスＦＥＴを流れる電流で除した値をｎとすると、
   前記負荷の定常状態における電流値をｎで除した値より大きい電流を流す定常成分用回路と、前記負荷の過渡状態の電流値をｎで除した値より大きい電流を流す過渡成分用回路を前記リファレンスＦＥＴのソースと前記接地間に並列に配置したことを特徴とする請求項１に記載の半導体スイッチング装置。
3. 前記定常成分用回路は固定抵抗または定電流回路で構成したことを特徴とする請求項２に記載の半導体スイッチング装置。
4. 前記リファレンスＦＥＴを流れる電流の過渡成分は、第１の所定時間、一定電流値で通電し、その後リファレンスＦＥＴのソース電位がメインＦＥＴのソース電位を上回らない範囲で減少し、第２の所定時間内にほばゼロになるように設定することを特徴とする請求項２に記載の半導体スイッチング装置。
5. 前記定常成分用回路は前記半導体スイッチング装置がオン状態にあるときは常時作動させ、前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を下回ったとき、前記リファレンスＦＥＴを流れる電流の過渡成分用回路をスタートさせ、その後の前記第２の所定時間内はメインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回っても、リファレンス電流の過渡的成分回路をスタートさせないことを特徴とする請求項４に記載の半導体スイッチング装置。
6. 前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を下回り、前記メインＦＥＴおよび前記リファレンスＦＥＴがオフ状態に遷移したとき、前記メインＦＥＴのソース電位の代わりにそれより低い第１の電位を用いて前記リファレンスＦＥＴのソース電位と比較し、前記リファレンスＦＥＴのソース電位が前記第１の電位を下回ったら、前記メインＦＥＴおよび前記リファレンスＦＥＴをオン状態に遷移させ、前記リファレンスＦＥＴのソース電位が上昇して、前記第１の電位より大きい第２の電位に達するまでは前記メインＦＥＴのソース電位と前記リファレンスＦＥＴのソース電位の大小関係に関係なく、オン状態を維持し、前記レファレンスＦＥＴのソース電圧が前記第２の電位を上回ったら、前記メインＦＥＴのソース電位と前記リファレンスＦＥＴのソース電位を比較して、前記メインＦＥＴのソース電位が小さいと前記メインＦＥＴおよび前記リファレンスＦＥＴをオフ状態に遷移させることにより、前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を下回る限り、オン／オフ動作を継続することを特徴とする請求項１乃至５のいずれか１つに記載の半導体スイッチング装置。
7. 前期マルチソースＦＥＴがオン／オフ動作を所定の回数繰り返したら、マルチソースＦＥＴを遮断する場合に、前期第１の所定時間内にオン／オフ動作して遮断に至るまでの回数を、前期第２の所定時間内にオン／オフ動作して遮断に至るまでの回数より少なくしたことを特徴とする請求項１乃至６のいずれか１つに記載の半導体スイッチング装置。
8. 前記定常成分用回路のみ、または、前記定常成分用回路及び過渡成分用回路が動作している場合に、前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を下回ったとき、前記過渡成分用回路を再スタートさせ、
   前記再スタート後、第３の所定時間内に前記過渡成分用回路が更に再々スタートするという事象が所定の回数繰り返されたら前記マルチソースＦＥＴを遮断することを特徴とする請求項４に記載の半導体スイッチング装置。
9. メインＦＥＴとリファレンスＦＥＴからなるマルチソースＦＥＴと、
   前記メインＦＥＴのソース電位と前記リファレンスＦＥＴのソース電位の大小関係を比較する電圧比較装置と、
   前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を上回っているとき前記マルチソースＦＥＴのゲートに駆動電圧を印加し、前記メインＦＥＴのソース電位が前記リファレンスＦＥＴのソース電位を下回っているとき前記マルチソースＦＥＴのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、
   前記メインＦＥＴのソース電位と前記リファレンスＦＥＴのソース電位が等しい場合に、前記メインＦＥＴを流れる電流を前記リファレンスＦＥＴを流れる電流で除した値をｎとすると、負荷が正常範囲にあるときの定常状態における電流値をｎで除した値より大きい電流を流す定常成分用回路と、前記負荷が正常範囲にあるときの過渡状態の電流値をｎで除した値より大きい電流を第４の所定時間だけ通電する過渡成分用回路とを前期リファレンスＦＥＴのソースと前記接地間に並列に配置し、前記負荷を流れる電流が急増して前記メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を下回ったとき、前記過渡成分をスタートさせるように構成し、前記過渡成分回路がスタート後、第３の所定時間内に前記過渡成分回路が再スタートするという事象が所定の回数繰り返されたら前記マルチソースＦＥＴを遮断することを特徴とする半導体スイッチング装置。

Images