JPH09182448A - インバータ制御装置の過電流保護回路 - Google Patents
インバータ制御装置の過電流保護回路Info
- Publication number
- JPH09182448A JPH09182448A JP7335213A JP33521395A JPH09182448A JP H09182448 A JPH09182448 A JP H09182448A JP 7335213 A JP7335213 A JP 7335213A JP 33521395 A JP33521395 A JP 33521395A JP H09182448 A JPH09182448 A JP H09182448A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- main transistor
- switch element
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】 インバータ制御装置の主トランジスタの有す
る破壊耐力の最大限でこの主トランジスタを動作させ
る。 【解決手段】 主トランジスタ３のコレクタ・エミッタ
間電圧Ｖｃｅを分圧抵抗１０，１１によって検出し、主
トランジスタ３のコレクタ電流Ｉｃを電流検出抵抗１３
によって検出する。主トランジスタ３のコレクタ電流Ｉ
ｃが規定値以上になると、過電流保護回路は、このとき
の主トランジスタ３のコレクタ・エミッタ間電圧Ｖｃｅ
に応じた破壊耐力に基づき、主トランジスタ３をオフし
て保護するまでの時間を制御する。
る破壊耐力の最大限でこの主トランジスタを動作させ
る。 【解決手段】 主トランジスタ３のコレクタ・エミッタ
間電圧Ｖｃｅを分圧抵抗１０，１１によって検出し、主
トランジスタ３のコレクタ電流Ｉｃを電流検出抵抗１３
によって検出する。主トランジスタ３のコレクタ電流Ｉ
ｃが規定値以上になると、過電流保護回路は、このとき
の主トランジスタ３のコレクタ・エミッタ間電圧Ｖｃｅ
に応じた破壊耐力に基づき、主トランジスタ３をオフし
て保護するまでの時間を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、インバータ制御装
置のスイッチ素子の過電流を検出し、スイッチ素子の破
壊を防止する過電流保護回路に関する。
置のスイッチ素子の過電流を検出し、スイッチ素子の破
壊を防止する過電流保護回路に関する。
【０００２】
【従来の技術】以下、インバータ制御装置のスイッチン
グ素子として、パワートランジスタを用いた場合におけ
る従来の過電流保護回路を図４を用いて説明する。
グ素子として、パワートランジスタを用いた場合におけ
る従来の過電流保護回路を図４を用いて説明する。
【０００３】スイッチング制御信号回路１は、例えばＮ
ＰＮ型の主トランジスタ３のスイッチングを制御する回
路であり、そのオン信号端ＴONは抵抗２を介して主トラ
ンジスタ３のベースに接続され、コモン端ＴCOM は、主
トランジスタ３のエミッタに接続されている。そして、
オン信号端ＴONから主トランジスタ３をオンするための
順バイアス電流を主トランジスタ３のベースに供給す
る。
ＰＮ型の主トランジスタ３のスイッチングを制御する回
路であり、そのオン信号端ＴONは抵抗２を介して主トラ
ンジスタ３のベースに接続され、コモン端ＴCOM は、主
トランジスタ３のエミッタに接続されている。そして、
オン信号端ＴONから主トランジスタ３をオンするための
順バイアス電流を主トランジスタ３のベースに供給す
る。
【０００４】また、オン信号端ＴONとコモン端ＴCOM と
の間には、抵抗８とコンデンサ９とで構成された時定数
回路が接続されている。時定数回路の出力端、即ち抵抗
８とコンデンサ９との接続点は、抵抗７を介し、一つ
は、ダイオード５を介して主トランジスタ３のコレクタ
に接続され、他の一つは、定電圧ダイオード６を介して
制御トランジスタ４のベースに接続されている。制御ト
ランジスタ４は、例えばＮＰＮ型のトランジスタであっ
て、そのコレクタが主トランジスタ３のベースに接続さ
れ、エミッタが主トランジスタ３のエミッタに接続され
ている。
の間には、抵抗８とコンデンサ９とで構成された時定数
回路が接続されている。時定数回路の出力端、即ち抵抗
８とコンデンサ９との接続点は、抵抗７を介し、一つ
は、ダイオード５を介して主トランジスタ３のコレクタ
に接続され、他の一つは、定電圧ダイオード６を介して
制御トランジスタ４のベースに接続されている。制御ト
ランジスタ４は、例えばＮＰＮ型のトランジスタであっ
て、そのコレクタが主トランジスタ３のベースに接続さ
れ、エミッタが主トランジスタ３のエミッタに接続され
ている。
【０００５】更に、スイッチング制御信号回路１のオフ
信号端ＴOFF は、主トランジスタ３のベースに接続さ
れ、オフ信号端ＴOFF −コモン端ＴCOM が主トランジス
タ３のベース・エミッタ区間に接続されるように構成さ
れている。そして、このオフ信号端ＴOFF から、主トラ
ンジスタ３のベースに主トランジスタ３のターンオフ時
間を短縮するためのベース逆バイアス電流が供給され
る。
信号端ＴOFF は、主トランジスタ３のベースに接続さ
れ、オフ信号端ＴOFF −コモン端ＴCOM が主トランジス
タ３のベース・エミッタ区間に接続されるように構成さ
れている。そして、このオフ信号端ＴOFF から、主トラ
ンジスタ３のベースに主トランジスタ３のターンオフ時
間を短縮するためのベース逆バイアス電流が供給され
る。
【０００６】以上のような構成において、スイッチング
制御信号回路１のオン信号端ＴONからオン信号が出力さ
れると、主トランジスタ３のベースに順バイアス電流が
流れ込んで主トランジスタ３がオン状態となり、コレク
タ電流Ｉｃが発生する。この時、コレクタ電流Ｉｃが規
定値以下であれば、主トランジスタ３のコレクタ・エミ
ッタ間電圧Ｖｃｅは十分に小さい値となる。そして、抵
抗８とコンデンサ９により構成された時定数回路では、
コンデンサ９が充電され、その両端電圧が、オン信号の
発生から数マイクロ秒後に、スイッチング制御信号回路
１のオン信号端の電圧値に近い電圧値になる。
制御信号回路１のオン信号端ＴONからオン信号が出力さ
れると、主トランジスタ３のベースに順バイアス電流が
流れ込んで主トランジスタ３がオン状態となり、コレク
タ電流Ｉｃが発生する。この時、コレクタ電流Ｉｃが規
定値以下であれば、主トランジスタ３のコレクタ・エミ
ッタ間電圧Ｖｃｅは十分に小さい値となる。そして、抵
抗８とコンデンサ９により構成された時定数回路では、
コンデンサ９が充電され、その両端電圧が、オン信号の
発生から数マイクロ秒後に、スイッチング制御信号回路
１のオン信号端の電圧値に近い電圧値になる。
【０００７】ここで、主トランジスタ３のコレクタ・エ
ミッタ間電圧Ｖｃｅとダイオード５の順方向電圧Ｖｆと
の和が、定電圧ダイオードのツェナー電圧Ｖｚと制御ト
ランジスタ４のベース・エミッタ間電圧Ｖｂｅとの和を
下回るように選定すれば、抵抗７を流れる電流は全てダ
イオード５を通って主トランジスタ３のコレクタに流れ
込み、制御トランジスタ４はオフ状態となる。
ミッタ間電圧Ｖｃｅとダイオード５の順方向電圧Ｖｆと
の和が、定電圧ダイオードのツェナー電圧Ｖｚと制御ト
ランジスタ４のベース・エミッタ間電圧Ｖｂｅとの和を
下回るように選定すれば、抵抗７を流れる電流は全てダ
イオード５を通って主トランジスタ３のコレクタに流れ
込み、制御トランジスタ４はオフ状態となる。
【０００８】一方、主トランジスタ３のコレクタ電流Ｉ
ｃが規定値以上流れると、主トランジスタ３のコレクタ
・エミッタ間電圧Ｖｃｅが大きくなる。よって、コレク
タ・エミッタ間電圧Ｖｃｅとダイオード５の順方向電圧
Ｖｆとの和が、定電圧ダイオード６のツェナー電圧Ｖｚ
と制御トランジスタ４のベース・エミッタ間電圧Ｖｂｅ
の和より大きくなる。この場合には、定電圧ダイオード
６を介して抵抗７から流れ出る電流が制御トランジスタ
のベースに供給され、制御トランジスタ４はオン状態と
なる。これにより、主トランジスタ３のオン時にそのベ
ースからエミッタに流れていた電流は制御トランジスタ
４のコレクタ・エミッタ間に流れ、主トランジスタ３が
オフして、コレクタ電流Ｉｃは遮断される。
ｃが規定値以上流れると、主トランジスタ３のコレクタ
・エミッタ間電圧Ｖｃｅが大きくなる。よって、コレク
タ・エミッタ間電圧Ｖｃｅとダイオード５の順方向電圧
Ｖｆとの和が、定電圧ダイオード６のツェナー電圧Ｖｚ
と制御トランジスタ４のベース・エミッタ間電圧Ｖｂｅ
の和より大きくなる。この場合には、定電圧ダイオード
６を介して抵抗７から流れ出る電流が制御トランジスタ
のベースに供給され、制御トランジスタ４はオン状態と
なる。これにより、主トランジスタ３のオン時にそのベ
ースからエミッタに流れていた電流は制御トランジスタ
４のコレクタ・エミッタ間に流れ、主トランジスタ３が
オフして、コレクタ電流Ｉｃは遮断される。
【０００９】図５は、インバータ制御装置の主トランジ
スタの破壊時間特性と、過電流保護回路の保護時間特性
を示しており、縦軸には時間ｔ、横軸には主トランジス
タのコレクタ・エミッタ間電圧Ｖｃｅをとっている。
スタの破壊時間特性と、過電流保護回路の保護時間特性
を示しており、縦軸には時間ｔ、横軸には主トランジス
タのコレクタ・エミッタ間電圧Ｖｃｅをとっている。
【００１０】図中、曲線ａは、主トランジスタ３に規定
値以上の電流が流れた場合に、トランジスタ３のコレク
タ・エミッタ間電圧Ｖｃｅと、主トランジスタ３が破壊
に至るまでの時間ｔとの関係を示す破壊時間曲線であ
る。破壊時間曲線で区分された領域１は、主トランジス
タ３が破壊される領域を示している。そして、この破壊
時間曲線ａが示すように、トランジスタが破壊されるま
での時間は、コレクタ・エミッタ間電圧Ｖｃｅが低けれ
ば長く、コレクタ・エミッタ間電圧Ｖｃｅが高ければ短
くなる傾向がある。
値以上の電流が流れた場合に、トランジスタ３のコレク
タ・エミッタ間電圧Ｖｃｅと、主トランジスタ３が破壊
に至るまでの時間ｔとの関係を示す破壊時間曲線であ
る。破壊時間曲線で区分された領域１は、主トランジス
タ３が破壊される領域を示している。そして、この破壊
時間曲線ａが示すように、トランジスタが破壊されるま
での時間は、コレクタ・エミッタ間電圧Ｖｃｅが低けれ
ば長く、コレクタ・エミッタ間電圧Ｖｃｅが高ければ短
くなる傾向がある。
【００１１】また、図５の直線ｂは、図４の過電流保護
回路が主トランジスタ３をオフさせる保護時間曲線を示
している。この保護時間曲線と各軸とで区画された領域
２は、主トランジスタ３がオン状態となる領域を示して
いる。従って、図５から明らかなように、図４の過電流
保護回路においては主トランジスタ３のコレクタ・エミ
ッタ間電圧Ｖｃｅが、ある一定の値を超えると一律に主
トランジスタ３のベースへの順バイアス電流を遮断す
る。
回路が主トランジスタ３をオフさせる保護時間曲線を示
している。この保護時間曲線と各軸とで区画された領域
２は、主トランジスタ３がオン状態となる領域を示して
いる。従って、図５から明らかなように、図４の過電流
保護回路においては主トランジスタ３のコレクタ・エミ
ッタ間電圧Ｖｃｅが、ある一定の値を超えると一律に主
トランジスタ３のベースへの順バイアス電流を遮断す
る。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
過電流保護回路では、上述のように主トランジスタ３の
コレクタ・エミッタ間電圧Ｖｃｅが固定の値を超える
と、主トランジスタ３をオフ制御してしまう。従って、
図５の曲線ａのように、主トランジスタ３のコレクタ・
エミッタ間電圧Ｖｃｅが低い時にも、主トランジスタ３
がまだ破壊には至らないにもかかわらず、主トランジス
タ３を必要以上に短時間でオフさせるように動作する。
このため、従来は主トランジスタ３をその最大限の能力
で動作させることができないという問題があった。
過電流保護回路では、上述のように主トランジスタ３の
コレクタ・エミッタ間電圧Ｖｃｅが固定の値を超える
と、主トランジスタ３をオフ制御してしまう。従って、
図５の曲線ａのように、主トランジスタ３のコレクタ・
エミッタ間電圧Ｖｃｅが低い時にも、主トランジスタ３
がまだ破壊には至らないにもかかわらず、主トランジス
タ３を必要以上に短時間でオフさせるように動作する。
このため、従来は主トランジスタ３をその最大限の能力
で動作させることができないという問題があった。
【００１３】本発明の目的は、簡単な回路構成により、
主トランジスタの持つ破壊耐力を最大限に活用すること
を可能とする安価な過電流保護回路を提供することにあ
る。
主トランジスタの持つ破壊耐力を最大限に活用すること
を可能とする安価な過電流保護回路を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明は、スイッチ素子
の端子に発生する電圧を検出する電圧検出手段と、この
スイッチ素子に流れる電流を検出する電流検出手段を設
け、スイッチ素子に所定以上の電流が流れると、スイッ
チ素子の端子間の電圧に応じた期間経過後にスイッチ素
子をオフ制御する。
の端子に発生する電圧を検出する電圧検出手段と、この
スイッチ素子に流れる電流を検出する電流検出手段を設
け、スイッチ素子に所定以上の電流が流れると、スイッ
チ素子の端子間の電圧に応じた期間経過後にスイッチ素
子をオフ制御する。
【００１５】また、上記過電流保護回路の具体的構成と
しては、例えば、前記電流検出手段及び前記電圧検出手
段に加え以下のような構成を有する。即ち、前記電流検
出手段からの電流検出信号と第１基準電圧とを比較する
第１比較手段と、前記第１比較手段による比較の結果、
前記電流検出手段からの電流検出信号が前記第１基準電
圧以上になると、所定の時定数で、前記電圧検出手段か
らの電圧検出信号に応じた電圧信号を出力する時定数回
路と、前記時定数回路から供給される信号の電圧と第２
基準電圧とを比較する第２比較手段と、前記第２比較手
段による比較の結果、前記時定数回路から供給された信
号が前記第２基準電圧以上になると前記スイッチ素子を
オフさせる制御素子と、を有する。
しては、例えば、前記電流検出手段及び前記電圧検出手
段に加え以下のような構成を有する。即ち、前記電流検
出手段からの電流検出信号と第１基準電圧とを比較する
第１比較手段と、前記第１比較手段による比較の結果、
前記電流検出手段からの電流検出信号が前記第１基準電
圧以上になると、所定の時定数で、前記電圧検出手段か
らの電圧検出信号に応じた電圧信号を出力する時定数回
路と、前記時定数回路から供給される信号の電圧と第２
基準電圧とを比較する第２比較手段と、前記第２比較手
段による比較の結果、前記時定数回路から供給された信
号が前記第２基準電圧以上になると前記スイッチ素子を
オフさせる制御素子と、を有する。
【００１６】一般的に、スイッチ素子の破壊までの時間
耐性は、スイッチ素子の端子間電圧に対応している。従
って、本発明の過電流保護回路のように、スイッチ素子
の端子間の電圧に応じてスイッチ素子をオフするまでの
時間を可変とすれば、この過電流保護回路が必要以上に
短時間で保護動作することはない。このため、常に、ス
イッチ素子をその能力の最大限の領域で動作させること
ができる。
耐性は、スイッチ素子の端子間電圧に対応している。従
って、本発明の過電流保護回路のように、スイッチ素子
の端子間の電圧に応じてスイッチ素子をオフするまでの
時間を可変とすれば、この過電流保護回路が必要以上に
短時間で保護動作することはない。このため、常に、ス
イッチ素子をその能力の最大限の領域で動作させること
ができる。
【００１７】
【発明の実施の形態】図１は、本発明の実施形態に係る
インバータ制御装置の過電流保護回路の構成例を示して
おり、図４と同一の構成要素には同一番号を付し説明を
簡略化する。
インバータ制御装置の過電流保護回路の構成例を示して
おり、図４と同一の構成要素には同一番号を付し説明を
簡略化する。
【００１８】（回路構成）スイッチング制御信号回路１
のオン信号端ＴONは、抵抗２を介して主トランジスタ３
のベースに接続され、このオン信号端ＴONより主トラン
ジスタ３のオン・オフを制御するための順バイアス電流
が主トランジスタ３のベースに供給される。コモン端Ｔ
COM は、主トランジスタ３のエミッタに対して、主トラ
ンジスタ３のエミッタに流れる電流を検出するための電
流検出抵抗１３を介して接続されている。この電流検出
抵抗１３は、主トランジスタ３が形成される半導体チッ
プに対して外付けされた抵抗で構成してもよく、あるい
は半導体チップ内に別途セルを設けてこのセル上に抵抗
を形成し、主トランジスタ３に流れる電流に比例した分
電流を検出する方式のいずれでもよい。
のオン信号端ＴONは、抵抗２を介して主トランジスタ３
のベースに接続され、このオン信号端ＴONより主トラン
ジスタ３のオン・オフを制御するための順バイアス電流
が主トランジスタ３のベースに供給される。コモン端Ｔ
COM は、主トランジスタ３のエミッタに対して、主トラ
ンジスタ３のエミッタに流れる電流を検出するための電
流検出抵抗１３を介して接続されている。この電流検出
抵抗１３は、主トランジスタ３が形成される半導体チッ
プに対して外付けされた抵抗で構成してもよく、あるい
は半導体チップ内に別途セルを設けてこのセル上に抵抗
を形成し、主トランジスタ３に流れる電流に比例した分
電流を検出する方式のいずれでもよい。
【００１９】主トランジスタ３のコレクタとコモン端Ｔ
COM との間には、主トランジスタ３のコレクタ・エミッ
タ電圧Ｖceを検出するための分圧抵抗１０、１１が設け
られている。分圧抵抗１０と分圧抵抗１１との接続点に
はオペアンプ１２の一方の入力端子が接続されており、
分圧抵抗１０、１１によって分圧されたコレクタ・エミ
ッタ電圧Ｖceが、オペアンプ１２に供給されている。ま
た、オペアンプ１２の出力側は、ダイオード５及び抵抗
２２を介して制御電源１５に接続されている。
COM との間には、主トランジスタ３のコレクタ・エミッ
タ電圧Ｖceを検出するための分圧抵抗１０、１１が設け
られている。分圧抵抗１０と分圧抵抗１１との接続点に
はオペアンプ１２の一方の入力端子が接続されており、
分圧抵抗１０、１１によって分圧されたコレクタ・エミ
ッタ電圧Ｖceが、オペアンプ１２に供給されている。ま
た、オペアンプ１２の出力側は、ダイオード５及び抵抗
２２を介して制御電源１５に接続されている。
【００２０】電流検出抵抗１３と主トランジスタ３のエ
ミッタとの接続点には第１比較器１４の一方の入力端子
が接続されており、電流検出抵抗１３の両端に発生する
電圧に応じた電圧値の電流検出信号が、第１比較器１４
の一方の入力端子に供給されている。第１比較器１４の
他方の入力端子には、基準電圧Ｖ１が供給されており、
第１比較器１４の出力側は、抵抗２１を介して制御電源
１５に接続されると共に、ダイオード１６及び抵抗２２
を介して制御電源１５に接続されている。
ミッタとの接続点には第１比較器１４の一方の入力端子
が接続されており、電流検出抵抗１３の両端に発生する
電圧に応じた電圧値の電流検出信号が、第１比較器１４
の一方の入力端子に供給されている。第１比較器１４の
他方の入力端子には、基準電圧Ｖ１が供給されており、
第１比較器１４の出力側は、抵抗２１を介して制御電源
１５に接続されると共に、ダイオード１６及び抵抗２２
を介して制御電源１５に接続されている。
【００２１】抵抗２２と、ダイオード５及びダイオード
１６との接続点には抵抗１７の一端が接続され、抵抗１
７の他端にはコンデンサ１８が接続されている。抵抗１
７とコンデンサ１８とで時定数回路が構成され、この時
定数回路は抵抗２２とコモン端ＴCOM との間に配置され
ている。抵抗１７の他端側、即ち時定数回路の出力端に
は第２比較器１９の一方の入力端子が接続されている。
第２比較器１９の出力側は、抵抗２０を介して制御電源
１５に接続されると共に、制御トランジスタ４のベース
に接続されている。制御トランジスタ４は、そのコレク
タが主トランジスタ３のベースに接続され、エミッタが
スイッチング制御信号回路１のコモン端ＴCOM に接続さ
れている。なお、スイッチング制御信号回路１のオフ信
号端ＴOFF は、従来同様に主トランジスタ３のベースに
接続され、主トランジスタ３のオフ時にベースに逆バイ
アス電流を供給する。
１６との接続点には抵抗１７の一端が接続され、抵抗１
７の他端にはコンデンサ１８が接続されている。抵抗１
７とコンデンサ１８とで時定数回路が構成され、この時
定数回路は抵抗２２とコモン端ＴCOM との間に配置され
ている。抵抗１７の他端側、即ち時定数回路の出力端に
は第２比較器１９の一方の入力端子が接続されている。
第２比較器１９の出力側は、抵抗２０を介して制御電源
１５に接続されると共に、制御トランジスタ４のベース
に接続されている。制御トランジスタ４は、そのコレク
タが主トランジスタ３のベースに接続され、エミッタが
スイッチング制御信号回路１のコモン端ＴCOM に接続さ
れている。なお、スイッチング制御信号回路１のオフ信
号端ＴOFF は、従来同様に主トランジスタ３のベースに
接続され、主トランジスタ３のオフ時にベースに逆バイ
アス電流を供給する。
【００２２】（回路動作）次に、上記過電流保護回路の
動作について図１及び図２を用いて説明する。なお、図
２は、本実施形態において、過電流保護回路が主トラン
ジスタ３に過電流が流れたことを検出し、主トランジス
タ３をオフ制御するまでの回路の動作を示すタイムチャ
ートを示している。
動作について図１及び図２を用いて説明する。なお、図
２は、本実施形態において、過電流保護回路が主トラン
ジスタ３に過電流が流れたことを検出し、主トランジス
タ３をオフ制御するまでの回路の動作を示すタイムチャ
ートを示している。
【００２３】スイッチング制御信号回路１のオン信号端
ＴONからオン信号が出力されると、主トランジスタ３の
ベースにこの主トランジスタ３をオンさせるために必要
な電圧が抵抗２を介して印加される。これにより、主ト
ランジスタ３のベースからエミッタ方向に向かって電流
が流れ、主トランジスタ３はオン状態となる。主トラン
ジスタ３のコレクタ・エミッタ間電圧Ｖｃｅは抵抗１
０、抵抗１１により分圧されてオペアンプ１２に入力さ
れる。オペアンプ１２はボルテージフォロワであり、分
圧された電圧をそのままの状態で図２（ｃ）に示すよう
な電圧検出信号として出力する。
ＴONからオン信号が出力されると、主トランジスタ３の
ベースにこの主トランジスタ３をオンさせるために必要
な電圧が抵抗２を介して印加される。これにより、主ト
ランジスタ３のベースからエミッタ方向に向かって電流
が流れ、主トランジスタ３はオン状態となる。主トラン
ジスタ３のコレクタ・エミッタ間電圧Ｖｃｅは抵抗１
０、抵抗１１により分圧されてオペアンプ１２に入力さ
れる。オペアンプ１２はボルテージフォロワであり、分
圧された電圧をそのままの状態で図２（ｃ）に示すよう
な電圧検出信号として出力する。
【００２４】第１比較器１４には、図２（ａ）に示すよ
うな電流検出抵抗１３の両端に発生する電圧に応じた電
流検出信号が供給される。主トランジスタ３のコレクタ
電流Ｉｃに規定値以上の電流が流れると、電流検出抵抗
１３から出力される電流検出信号の電圧が基準電圧Ｖ１
より高くなり、図２（ｂ）のように第１比較器１４から
の出力がＨレベルになる。
うな電流検出抵抗１３の両端に発生する電圧に応じた電
流検出信号が供給される。主トランジスタ３のコレクタ
電流Ｉｃに規定値以上の電流が流れると、電流検出抵抗
１３から出力される電流検出信号の電圧が基準電圧Ｖ１
より高くなり、図２（ｂ）のように第１比較器１４から
の出力がＨレベルになる。
【００２５】第１比較器１４の出力がＨレベルになる
と、ダイオード１６がオフし、抵抗１７とコンデンサ１
８により構成される時定数回路には、オン状態のダイオ
ード５を介して、図２（ｄ）のようにオペアンプ１２か
らの電圧検出信号に応じた電圧が入力される。時定数回
路はその時定数が予め定められており、この時定数回路
は、図２（ｅ）に示すように、第２比較器１９に対し
て、時定数と時定数回路への入力電圧とに応じた速度で
電圧値が上昇する電圧信号を出力する。第２比較器１９
は、図２（ｆ）に示すように、上記電圧信号と基準電圧
Ｖ２と比較して、基準電圧Ｖ２より電圧値が高くなると
これに応じてＨレベルとなる信号を出力する。
と、ダイオード１６がオフし、抵抗１７とコンデンサ１
８により構成される時定数回路には、オン状態のダイオ
ード５を介して、図２（ｄ）のようにオペアンプ１２か
らの電圧検出信号に応じた電圧が入力される。時定数回
路はその時定数が予め定められており、この時定数回路
は、図２（ｅ）に示すように、第２比較器１９に対し
て、時定数と時定数回路への入力電圧とに応じた速度で
電圧値が上昇する電圧信号を出力する。第２比較器１９
は、図２（ｆ）に示すように、上記電圧信号と基準電圧
Ｖ２と比較して、基準電圧Ｖ２より電圧値が高くなると
これに応じてＨレベルとなる信号を出力する。
【００２６】第２比較器１９からの出力信号がＨレベル
になると、制御電源１５から抵抗２０を介して制御トラ
ンジスタ４のベースに電流が流れ込み、制御トランジス
タ４はオン状態となる。その結果、主トランジスタ３の
ベースからエミッタに流れていた電流は制御トランジス
タ４のコレクタに流れ、図２（ｇ）に示すように、主ト
ランジスタ３が急速にオフ状態となり、主トランジスタ
３のコレクタ電流Ｉｃは遮断される。
になると、制御電源１５から抵抗２０を介して制御トラ
ンジスタ４のベースに電流が流れ込み、制御トランジス
タ４はオン状態となる。その結果、主トランジスタ３の
ベースからエミッタに流れていた電流は制御トランジス
タ４のコレクタに流れ、図２（ｇ）に示すように、主ト
ランジスタ３が急速にオフ状態となり、主トランジスタ
３のコレクタ電流Ｉｃは遮断される。
【００２７】一方、主トランジスタ３のコレクタ電流Ｉ
ｃが規定値以内の場合、電流検出抵抗１３の両端に発生
する電圧は基準電圧Ｖ１より低く、第１比較器１４から
の出力はＬレベルとなる。第１比較器１４の出力がＬレ
ベルになると、ダイオード１６がオンし、ダイオード５
がオフするため、時定数回路にはオペアンプ１２からの
電圧検出信号が供給されない。従って、時定数回路から
の出力電圧が基準電圧Ｖ２よりも低くなり、第２比較器
１９の出力はＬレベルとなり、制御トランジスタ４のベ
ースには電流が供給されず、制御トランジスタ４はオフ
状態となる。よって、スイッチング制御信号回路１から
のオン信号をベースに受けて主トランジスタ３はオン状
態を継続する。
ｃが規定値以内の場合、電流検出抵抗１３の両端に発生
する電圧は基準電圧Ｖ１より低く、第１比較器１４から
の出力はＬレベルとなる。第１比較器１４の出力がＬレ
ベルになると、ダイオード１６がオンし、ダイオード５
がオフするため、時定数回路にはオペアンプ１２からの
電圧検出信号が供給されない。従って、時定数回路から
の出力電圧が基準電圧Ｖ２よりも低くなり、第２比較器
１９の出力はＬレベルとなり、制御トランジスタ４のベ
ースには電流が供給されず、制御トランジスタ４はオフ
状態となる。よって、スイッチング制御信号回路１から
のオン信号をベースに受けて主トランジスタ３はオン状
態を継続する。
【００２８】図３は、本実施形態のインバータ制御装置
における主トランジスタの破壊時間特性と、過電流保護
回路の保護時間特性とを示す図であり、縦軸には時間
ｔ、横軸には主トランジスタのコレクタ・エミッタ間電
圧Ｖｃｅがとられている。図３において、曲線ａは主ト
ランジスタ３の破壊時間曲線を示し、曲線ｃは、本実施
形態の過電流検出回路における保護時間曲線を示してい
る。また、曲線ａで区画された領域１は、主トランジス
タ３が破壊される領域を示し、曲線ｃと各軸とで区画さ
れた領域２は、主トランジスタ３がオン状態となる領域
を示している。
における主トランジスタの破壊時間特性と、過電流保護
回路の保護時間特性とを示す図であり、縦軸には時間
ｔ、横軸には主トランジスタのコレクタ・エミッタ間電
圧Ｖｃｅがとられている。図３において、曲線ａは主ト
ランジスタ３の破壊時間曲線を示し、曲線ｃは、本実施
形態の過電流検出回路における保護時間曲線を示してい
る。また、曲線ａで区画された領域１は、主トランジス
タ３が破壊される領域を示し、曲線ｃと各軸とで区画さ
れた領域２は、主トランジスタ３がオン状態となる領域
を示している。
【００２９】ここで、図１の分圧抵抗１０、１１の分圧
比をＡ、抵抗１７とコンデンサ１８により構成される時
定数回路の時定数をτ、時定数回路を経て第２比較器１
９により比較される電圧をＶ２とすると、図１の過電流
保護回路では、主トランジスタ３のコレクタ・エミッタ
間電圧Ｖｃｅと、その電圧に応じて第２比較器１９がＨ
レベルになるまでの時間ｔとの関係は次式（１）のよう
になる。
比をＡ、抵抗１７とコンデンサ１８により構成される時
定数回路の時定数をτ、時定数回路を経て第２比較器１
９により比較される電圧をＶ２とすると、図１の過電流
保護回路では、主トランジスタ３のコレクタ・エミッタ
間電圧Ｖｃｅと、その電圧に応じて第２比較器１９がＨ
レベルになるまでの時間ｔとの関係は次式（１）のよう
になる。
【００３０】
【数１】 Ｖ２＝Ａ・Ｖｃｅ（１−ｅｘｐ（ｔ／τ）） ・・・・（１） この式（１）を変形すると式（２）が得られる。
【００３１】
【数２】 ｔ＝−τ・ｌｎ（１−Ｖ２／（Ａ・Ｖｃｅ）） ・・・・（２） 主トランジスタ３の破壊時間特性は、図３の曲線ａのよ
うな特性を有しているため、式（２）に示されるような
対数関数により簡易的に近似できる。従って、破壊時間
曲線ａ上の２点を式（２）に代入して、式（２）の各定
数τ、Ｖ２、Ａを算出すれば、得られた各定数に基づい
て図１の過電流保護回路における分圧抵抗１０，１１、
抵抗１７、コンデンサ１８の各定数の目安値を決定する
ことができる。そして、保護時間曲線が主トランジスタ
３が破壊される境界値を示す曲線ａより内側、即ち非破
壊領域を通るように、上記各定数τ、Ｖ２及びＡを所定
値に設定した場合の一例が、図３の曲線ｃである。
うな特性を有しているため、式（２）に示されるような
対数関数により簡易的に近似できる。従って、破壊時間
曲線ａ上の２点を式（２）に代入して、式（２）の各定
数τ、Ｖ２、Ａを算出すれば、得られた各定数に基づい
て図１の過電流保護回路における分圧抵抗１０，１１、
抵抗１７、コンデンサ１８の各定数の目安値を決定する
ことができる。そして、保護時間曲線が主トランジスタ
３が破壊される境界値を示す曲線ａより内側、即ち非破
壊領域を通るように、上記各定数τ、Ｖ２及びＡを所定
値に設定した場合の一例が、図３の曲線ｃである。
【００３２】以上明らかなように、本実施形態の過電流
保護回路の構成によれば、主トランジスタのコレクタ・
エミッタ間電圧Ｖｃｅに基づいて変化する主トランジス
タの破壊耐力に応じて、主トランジスタをオフさせるま
での時間（保護時間）を可変とする。従って、主トラン
ジスタをその破壊耐力の最大限の領域で駆動することが
できる。
保護回路の構成によれば、主トランジスタのコレクタ・
エミッタ間電圧Ｖｃｅに基づいて変化する主トランジス
タの破壊耐力に応じて、主トランジスタをオフさせるま
での時間（保護時間）を可変とする。従って、主トラン
ジスタをその破壊耐力の最大限の領域で駆動することが
できる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るインバータ制御装置
の過電流保護回路の構成を示す図である。
の過電流保護回路の構成を示す図である。
【図２】 図１の過電流保護回路の各部の動作を示す図
である。
である。
【図３】 インバータ制御装置における主トランジスタ
の破壊時間特性と過電流保護回路の保護時間特性とを示
す図である。
の破壊時間特性と過電流保護回路の保護時間特性とを示
す図である。
【図４】 従来のインバータ制御装置の過電流保護回路
の構成を示す図である。
の構成を示す図である。
【図５】 従来のインバータ制御装置における主トラン
ジスタの破壊時間特性と過電流保護回路の保護時間特性
とを示す図である。
ジスタの破壊時間特性と過電流保護回路の保護時間特性
とを示す図である。
１ スイッチング制御信号回路、２，１７，２０，２
１，２２ 抵抗、３ 主トランジスタ、４ 制御トラン
ジスタ、１０，１１ 分圧抵抗、１２ オペアンプ、１
３ 電流検出抵抗、５，１６ ダイオード、１４ 第１
比較器、１５ 制御電源、１８ コンデンサ、１９ 第
２比較器。
１，２２ 抵抗、３ 主トランジスタ、４ 制御トラン
ジスタ、１０，１１ 分圧抵抗、１２ オペアンプ、１
３ 電流検出抵抗、５，１６ ダイオード、１４ 第１
比較器、１５ 制御電源、１８ コンデンサ、１９ 第
２比較器。
Claims (2)
- 【請求項１】 微小駆動信号を制御電極に受けて大電流
を流すスイッチ素子に過電流が流れて破壊することを防
止するインバータ制御装置の過電流保護回路であって、 前記スイッチ素子に流れる電流を検出する電流検出手段
と、前記スイッチ素子の端子間にかかる電圧を検出する
電圧検出手段と、を有し、 前記スイッチ素子に所定以上の電流が流れると、前記ス
イッチ素子の端子間の電圧に応じた期間が経過した後に
前記スイッチ素子をオフ制御することを特徴とするイン
バータ制御装置の過電流保護回路。 - 【請求項２】 微小駆動信号を制御電極に受けて大電流
を流すスイッチ素子に過電流が流れて破壊することを防
止するインバータ制御装置の過電流保護回路であって、 前記スイッチ素子に流れる電流を検出する電流検出手段
と、 前記スイッチ素子の端子間にかかる電圧を検出する電圧
検出手段と、 前記電流検出手段からの電流検出信号と第１基準電圧と
を比較する第１比較手段と、 前記第１比較手段による比較の結果、前記電流検出手段
からの電流検出信号が前記第１基準電圧以上になると、
所定の時定数で、前記電圧検出手段からの電圧検出信号
に応じた信号を出力する時定数回路と、 前記時定数回路から供給される信号の電圧と第２基準電
圧とを比較する第２比較手段と、 前記第２比較手段による比較の結果、前記時定数回路か
ら供給された信号が前記第２基準電圧以上になると前記
スイッチ素子をオフさせる制御素子と、 を有することを特徴とするインバータ制御装置の過電流
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33521395A JP3309039B2 (ja) | 1995-12-22 | 1995-12-22 | インバータ制御装置の過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33521395A JP3309039B2 (ja) | 1995-12-22 | 1995-12-22 | インバータ制御装置の過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09182448A true JPH09182448A (ja) | 1997-07-11 |
| JP3309039B2 JP3309039B2 (ja) | 2002-07-29 |
Family
ID=18286035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33521395A Expired - Fee Related JP3309039B2 (ja) | 1995-12-22 | 1995-12-22 | インバータ制御装置の過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309039B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074403A1 (ja) * | 2009-12-17 | 2011-06-23 | 株式会社日立製作所 | パワー半導体スイッチ素子の保護装置および保護方法 |
| JPWO2021152734A1 (ja) * | 2020-01-29 | 2021-08-05 |
-
1995
- 1995-12-22 JP JP33521395A patent/JP3309039B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074403A1 (ja) * | 2009-12-17 | 2011-06-23 | 株式会社日立製作所 | パワー半導体スイッチ素子の保護装置および保護方法 |
| JP2011130564A (ja) * | 2009-12-17 | 2011-06-30 | Hitachi Ltd | パワー半導体スイッチ素子の保護装置および保護方法 |
| CN102656763A (zh) * | 2009-12-17 | 2012-09-05 | 株式会社日立制作所 | 功率半导体开关元件的保护装置以及保护方法 |
| JPWO2021152734A1 (ja) * | 2020-01-29 | 2021-08-05 | ||
| WO2021152734A1 (ja) * | 2020-01-29 | 2021-08-05 | 三菱電機株式会社 | 過電流検知回路及び電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3309039B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| US4721869A (en) | Protection circuit for an insulated gate bipolar transistor utilizing a two-step turn off | |
| US5485341A (en) | Power transistor overcurrent protection circuit | |
| JP3741949B2 (ja) | 半導体スイッチング装置 | |
| EP0580923A1 (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising errors amplifiers | |
| EP0369448A2 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| US3819986A (en) | Excess voltage protecting circuit | |
| US6369556B2 (en) | Power supply control device and method | |
| US9722594B2 (en) | Drive device | |
| EP0373694A1 (en) | Diagnostic circuit for units providing current control and protection against excessive heat dissipation for semiconductor power devices | |
| JPH11224131A (ja) | ボルテージ・レギュレータ | |
| KR0171713B1 (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| US4426960A (en) | Control circuitry for multistage fans | |
| US5453678A (en) | Programmable-output voltage regulator | |
| JPH05308717A (ja) | 短絡保護回路 | |
| KR100190353B1 (ko) | Mos 형 전력 트랜지스터에서의 전류 검출회로 | |
| US4513241A (en) | Foldback current limiting driver | |
| US5285346A (en) | Current driven control circuit for a power device | |
| JPH09182448A (ja) | インバータ制御装置の過電流保護回路 | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| US4329725A (en) | Control circuitry for multistage fans | |
| EP0149749A1 (en) | Current threshold detector | |
| US4400756A (en) | Inductive load driver protection circuits having minimal power dissipation | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| JPH04142468A (ja) | インテリジェントｉｃの過電流検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |