WO2021152734A1 - 過電流検知回路及び電力変換装置 - Google Patents

過電流検知回路及び電力変換装置 Download PDF

Info

Publication number
WO2021152734A1
WO2021152734A1 PCT/JP2020/003211 JP2020003211W WO2021152734A1 WO 2021152734 A1 WO2021152734 A1 WO 2021152734A1 JP 2020003211 W JP2020003211 W JP 2020003211W WO 2021152734 A1 WO2021152734 A1 WO 2021152734A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
voltage
switching element
semiconductor switching
overcurrent
Prior art date
Application number
PCT/JP2020/003211
Other languages
English (en)
French (fr)
Inventor
真也 倉地
翔太 森崎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/003211 priority Critical patent/WO2021152734A1/ja
Priority to DE112020006613.4T priority patent/DE112020006613T5/de
Priority to JP2021573695A priority patent/JP7241929B2/ja
Publication of WO2021152734A1 publication Critical patent/WO2021152734A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the present disclosure relates to an overcurrent detection circuit for a semiconductor switching element and a power conversion device including the overcurrent detection circuit.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the collector current exceeds a predetermined threshold and becomes an overcurrent, the collector voltage does not decrease and is maintained at a high voltage, and the semiconductor switching element is damaged. do. Therefore, in order to prevent damage to the semiconductor switching element used in the power conversion device, it is important to detect the overcurrent state of the semiconductor switching element as soon as possible.
  • the collector voltage is detected based on the current flowing through the voltage divider circuit connected to the collector terminal of the semiconductor switching element, and the current flowing through the semiconductor switching element is determined by determining whether the collector voltage exceeds the reference voltage. Overcurrent is detected.
  • the present disclosure has been made in view of the above, and an object of the present disclosure is to obtain an overcurrent detection circuit capable of suppressing a delay in overcurrent detection of a semiconductor switching element due to a capacitance parasitic on wiring.
  • the overcurrent detection circuit of the present disclosure includes the first electrode and the second electrode of the semiconductor switching element having the first electrode, the second electrode and the control electrode.
  • a semiconductor switching element is based on a voltage dividing circuit that reduces the voltage applied to the electrodes of the above, a current amplifier circuit that amplifies and outputs the current output from the voltage dividing circuit, and a current output from the current amplification circuit. It is characterized by including an overcurrent determination circuit for determining whether or not it is an overcurrent.
  • the overcurrent detection circuit has an effect that the delay of overcurrent detection of the semiconductor switching element due to the capacitance parasitic on the wiring can be suppressed.
  • FIG. The circuit diagram which shows the structure of the power conversion apparatus which concerns on Embodiment 1.
  • FIG. The circuit diagram which shows the structure of the power conversion apparatus which concerns on Embodiment 1.
  • FIG. A timing chart showing the operation of the power conversion device according to the first embodiment.
  • the circuit diagram which shows the structure of the power conversion apparatus which concerns on Embodiment 3. A timing chart showing the operation of the power conversion device according to the third embodiment.
  • FIG. 1 is a diagram showing a configuration example of the power conversion device 500 according to the first embodiment of the present disclosure.
  • the power conversion device 500 includes a semiconductor module 100 and a drive control device 300.
  • the semiconductor module 100 includes a semiconductor switching element 101 and a diode 102.
  • a semiconductor switching element 101 an example in which the IGBT is used as the semiconductor switching element 101 is shown, but the present invention is not limited to this.
  • a MOSFET, a bipolar transistor, or the like may be used.
  • the semiconductor switching element 101 has a first electrode 103, a second electrode 104, and a control electrode 105, and in response to a gate signal given to the control electrode 105, that is, a gate voltage Vge, the first electrode 103 and The current flowing between the second electrodes 104 is switched on and off.
  • the first electrode 103 corresponds to a collector in the case of an IGBT and a bipolar transistor, and a drain in the case of a MOSFET.
  • the second electrode 104 corresponds to an emitter in the case of an IGBT and a bipolar transistor, and a source in the case of a MOSFET.
  • the control electrode 105 corresponds to a gate in the case of an IGBT and a MOSFET, and a base in the case of a bipolar transistor.
  • the diode 102 is a freewheeling diode and is connected in antiparallel to the semiconductor switching element 101. That is, the cathode of the diode 102 is connected to the first electrode 103 of the semiconductor switching element 101, and the anode of the diode 102 is connected to the second electrode 104 of the semiconductor switching element 101.
  • the drive control device 300 includes a drive circuit 10 and an overcurrent detection circuit 200.
  • the drive circuit 10 and the overcurrent detection circuit 200 are each connected to the semiconductor module 100.
  • the drive circuit 10 sends a gate signal for controlling the on / off of the semiconductor switching element 101 to the control electrode 105 of the semiconductor switching element 101 by, for example, a control circuit by a microcomputer or the like.
  • the overcurrent detection circuit 200 detects the overcurrent of the semiconductor switching element 101. When an overcurrent is detected by the overcurrent detection circuit 200, a gate cutoff signal Ssc that turns off the semiconductor switching element 101 is transmitted to the drive circuit 10.
  • the overcurrent detection circuit 200 includes a voltage divider circuit 20, a current amplifier circuit 30, and an overcurrent determination circuit 40, and the current amplifier circuit 30 is connected between the voltage divider circuit 20 and the overcurrent determination circuit 40.
  • the voltage dividing circuit 20 reduces the voltage applied to the first electrode 103 and the second electrode 104 of the semiconductor switching element 101.
  • the current amplification circuit 30 amplifies and outputs the current output from the voltage dividing circuit 20.
  • the overcurrent determination circuit 40 determines whether or not the semiconductor switching element 101 is an overcurrent based on the current output from the current amplification circuit 30.
  • FIG. 2 is a circuit diagram showing a configuration example of the power conversion device 500 according to the first embodiment of the present disclosure.
  • the drive circuit 10 is composed of a control circuit 11, an ON MOSFET 12, an OFF MOSFET 13, an ON gate resistor 14, an OFF gate resistor 15, a first DC power supply 16, and a second DC power supply 17.
  • the on MOSFET 12 is connected between the on gate resistor 14 and the positive power node 18, and the off MOSFET 13 is connected between the off gate resistor 15 and the negative power node 19.
  • the connection point between the on-gate resistor 14 and the off-gate resistor 15 and the control electrode 105 of the semiconductor switching element 101 built in the semiconductor module 100 are connected by the wiring G.
  • the connection point between the first DC power supply 16 and the second DC power supply 17 and the second electrode 104 of the semiconductor switching element 101 built in the semiconductor module 100 are connected by wiring S.
  • the control circuit 11 controls the on / off of the semiconductor switching element 101 by controlling the on MOSFET 12 and the off MOSFET 13 according to the control signal Sg from an external device (not shown).
  • the voltage dividing circuit 20 is configured by connecting a plurality of resistance elements 21a, 21b, ..., 21n and a resistance element 22 in series.
  • the resistance element 21a which is one end of the plurality of resistance elements 21a, 21b, ..., 21n, is connected to the first electrode 103 side of the semiconductor switching element 101. Further, one end of the resistance element 22 is connected to the resistance element 21n and the base 31a of the npn transistor 31 described later, and the other end is connected to the emitter 31b of the npn transistor 31 described later.
  • the voltage dividing circuit 20 is composed of a plurality of resistance elements, but may be composed of a plurality of constant voltage diodes or may be composed of both a resistance element and a constant voltage diode. Further, the present invention is not limited to this as long as the voltage applied to the first electrode 103 and the second electrode 104 of the semiconductor switching element 101 is reduced.
  • the current amplifier circuit 30 is composed of an npn transistor 31.
  • the collector 31c of the npn transistor 31 is directly connected to the positive power supply voltage of the drive circuit 10 via the wiring V.
  • the emitter 31b of the npn transistor 31 is connected to the resistance element 51 of the overcurrent determination circuit 40 described later via the wiring C. Further, the base 31a and the emitter 31b of the npn transistor 31 are connected to both ends of the resistance element 22 of the voltage dividing circuit 20, respectively, and the npn transistor 31 is turned on and off according to the voltage across the resistance element 22.
  • the overcurrent determination circuit 40 is composed of an integration circuit 50 and a determination circuit 60.
  • the integrator circuit 50 is composed of a resistance element 51 and a capacitor 52, and outputs an output result of the integrator circuit 50 based on the current output from the current amplifier circuit 30.
  • the determination circuit 60 includes a diode 61, a comparator 62, and a DC power supply 63. Based on the output result of the integrating circuit 50, it is determined whether or not the semiconductor switching element 101 is overcurrent by comparing it with a predetermined operating threshold voltage Vref.
  • the resistance element 51 of the integrating circuit 50 is connected between the wiring C and the input node 64 of the comparator 62.
  • the capacitor 52 is connected between the input node 64 of the comparator 62 and the negative power supply node 19, and when the voltage generated across the capacitor 52 exceeds the operating threshold voltage Vref of the comparator 62, the control circuit from the comparator 62 A gate cutoff signal Ssc that turns off the semiconductor switching element 101 is output with respect to 11.
  • the anode of the diode 61 of the determination circuit 60 is connected to the input node 64 of the comparator 62, and the cathode of the diode 61 is connected to the drain of the OFF MOSFET 13.
  • FIG. 3 is a timing chart showing an operation example of the power conversion device 500 according to the first embodiment of the present disclosure.
  • the vertical axis of the timing chart of FIG. 3 shows, in order from the top, the external control signal Sg, the gate voltage Vge of the semiconductor switching element 101, the collector current Ic flowing through the semiconductor switching element 101, and the collector voltage Vce applied to the semiconductor switching element 101.
  • the base-emitter voltage Vbe31 of the npn transistor 31 of the current amplification circuit 30, and the voltage Vsc across the capacitor 52 are shown.
  • the horizontal axis is time t.
  • the on MOSFET 12 is off and the off MOSFET 13 is on.
  • the electric charge of the capacitor 52 is discharged via the diode 61 and the turning-off MOSFET 13, so that the potential of the input node 64 of the comparator 62 becomes equivalent to that of the negative power supply node 19.
  • the semiconductor switching element 101 enters a turn-on operation. Since the connection point 70 has a higher potential than the input node 64 of the comparator 62, the discharge of the capacitor 52 is stopped. At this time, a voltage corresponding to the bus voltage Vdd, which is the main voltage input to the power conversion device 500, is applied to both ends of the voltage dividing circuit 20. Since the voltage across the resistance element 22 exceeds the operating threshold voltage of the npn transistor 31, the npn transistor 31 is turned on. When the npn transistor 31 is turned on, an amplification current Iz flows from the first DC power supply 16 to the collector of the npn transistor 31 via the wiring V. This amplified current Iz flows through the wiring C and charges the capacitor 52 via the resistance element 51 of the overcurrent determination circuit 40.
  • the current flowing into the overcurrent determination circuit 40 is small, for example, several hundred ⁇ A, so it takes time to charge the capacitance parasitic on the wiring, and as a result, the time t is reached. On the other hand, it takes time for the voltage Vsc across the capacitor 52 to rise.
  • the amplification current Iz flowing through the wiring C by the current amplification circuit 30 is large enough to instantly charge the capacitance parasitic on the wiring C, for example, several tens of mA, and therefore the amplification current. Most of Iz flows into the overcurrent determination circuit 40.
  • the voltage Vsc across the capacitor 52 with respect to the time t is the difference value V + -V- between the positive power supply voltage V + and the negative power supply voltage V-, the resistance value R51 of the resistance element 51, and the capacitance value of the capacitor 52. It is determined by the time constants R51 and C52 determined by C52. That is, it can be expressed as the following equation (1), and as shown in time t0 to t4 in FIG. 3, the voltage Vsc across the capacitor 52 increases according to the equation (1).
  • Vsc (t) (V +-V-) ⁇ (1-exp (-t / (R51 ⁇ C52)) ... (1)
  • the time t3 to the time t5 is a mirror period in which the gate voltage Vge becomes constant due to the Miller effect of the semiconductor switching element 101.
  • the collector voltage Vce fluctuates greatly during this mirror period, and the collector voltage Vce drops to near 0V at time t5.
  • the voltage across the resistance element 22 of the voltage dividing circuit 20 does not exceed the operating threshold voltage of the npn transistor 31 of the current amplifier circuit 30, so that the base-emitter voltage Vbe31 of the npn transistor 31 decreases, that is, The npn transistor 31 turns off.
  • the amplification current Iz that charges the capacitor 52 of the overcurrent determination circuit 40 is cut off, and the voltage Vsc across the capacitor 52 does not rise.
  • the collector current Ic and collector voltage Vce do not change between time t7 and time t8. After the time t8, the collector voltage Vce applied to the semiconductor switching element 101 starts to increase, so that the mirror period becomes almost constant from the time t8 to the time t10, and the collector voltage Vce becomes the bus at the time t10. The voltage Vdd is reached.
  • the gate voltage Vge starts to decrease again.
  • the collector current Ic stops flowing. Then, the turn-off operation ends when the gate voltage Vge reaches the negative power supply voltage V ⁇ at time t13.
  • the collector voltage Vce of the semiconductor switching element 101 becomes equivalent to the bus voltage Vdd, so a voltage corresponding to the bus voltage Vdd is applied to both ends of the voltage dividing circuit 20. Therefore, since the voltage across the resistance element 22 of the voltage dividing circuit 20 exceeds the operating threshold voltage of the npn transistor 31 of the current amplifier circuit 30, the base-emitter voltage Vbe 31 of the npn transistor 31 rises, that is, the npn transistor 31 Turns on. As a result, the amplified current Iz flows from the first DC power supply 16 to the collector of the npn transistor 31 via the positive power supply node 18 and the wiring V, and this amplified current Iz flows into the overcurrent determination circuit 40 via the wiring C.
  • the collector current Ic starts to flow from the first electrode 103 to the second electrode 104.
  • the collector current Ic instantly becomes a large current, which is a larger value than the collector current Ic during normal operation.
  • the collector voltage Vce of the semiconductor switching element 101 drops to near 0 V, so that the load of the motor or the like holds the bus voltage Vdd.
  • the semiconductor switching element 101 continues to hold most of the bus voltage Vdd. Therefore, the base-emitter voltage Vbe31 of the npn transistor 31 of the current amplifier circuit 30 rises, that is, the npn transistor 31 keeps turning on, and the voltage Vsc across the capacitor 52 keeps rising according to the equation (1).
  • the voltage Vsc across the capacitor 52 reaches the operating threshold voltage Vref of the comparator 62 of the overcurrent determination circuit 40. Then, the comparator 62 of the overcurrent determination circuit 40 determines that the overcurrent is present, and transmits a gate cutoff signal Ssc that turns off the semiconductor switching element 101 from the comparator 62 to the control circuit 11 of the drive circuit 10. When the control circuit 11 receives the gate cutoff signal Ssc, the control circuit 11 turns off the on MOSFET 12 and turns on the off MOSFET 13.
  • the overcurrent detection circuit 200 includes a voltage divider circuit 20, a current amplifier circuit 30, and an overcurrent determination circuit 40, and includes a voltage divider circuit 20 and an overcurrent determination circuit 40.
  • the current amplification circuit 30 By connecting the current amplification circuit 30 between the two, it was decided to amplify the current flowing through the voltage dividing circuit 20.
  • the capacitance parasitic on the wiring C can be instantly charged, and the delay in overcurrent detection of the semiconductor switching element 101 due to the capacitance parasitic on the wiring can be suppressed.
  • FIG. 4 is a circuit diagram showing a configuration example of the power conversion device 500A according to the second embodiment of the present disclosure.
  • the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted, and only different parts will be described here.
  • the power conversion device 500A according to the present embodiment is different in that it has a drive control device 300A as shown in FIG. More specifically, the drive control device 300A has different circuit configurations of the voltage dividing circuit 20A and the current amplifier circuit 30A.
  • the voltage dividing circuit 20A is configured by connecting a plurality of resistance elements 21a, 21b, ..., 21n and a resistance element 23 in series.
  • the resistance element 21a which is one end of the plurality of resistance elements 21a, 21b, ..., 21n, is connected to the first electrode 103 side of the semiconductor switching element 101.
  • one end of the resistance element 23 is connected to the resistance element 21n and the base 32a of the npn transistor 32 described later, and the other end is connected to the wiring S which is the source wiring of the semiconductor switching element 101.
  • the voltage dividing circuit 20A is composed of a plurality of resistance elements, but may be composed of a plurality of constant voltage diodes or may be composed of both a resistance element and a constant voltage diode.
  • the current amplifier circuit 30A is composed of an npn transistor 32, resistance elements 33 and 34, and a pnp transistor 35.
  • the base 32a of the npn transistor 32 is connected between the resistance element 21n and the resistance element 23 of the voltage dividing circuit 20A.
  • the collector 32c of the npn transistor 32 is directly connected to the control electrode 105 and the drive circuit 10 of the semiconductor switching element 101 via the resistance element 33 and the wiring G.
  • the emitter 32b of the npn transistor 32 is directly connected to the second electrode 104 of the semiconductor switching element 101 via the wiring S.
  • the resistance element 33 functions as a collector current limiting resistor of the npn transistor 32.
  • the base 32a and the emitter 31b of the npn transistor 32 are connected to both ends of the resistance element 23 of the voltage dividing circuit 20A, respectively, so that the npn transistor 32 is turned on and off according to the voltage across the resistance element 23.
  • the resistance element 34 is connected to the base 35a of the pnp transistor 35, and the other end is connected between the collector 32c of the npn transistor 32 and the resistance element 33.
  • the resistance element 34 functions as a base current limiting resistor of the pnp transistor 35.
  • the emitter 35c is connected to the wiring G
  • the base 35a is connected to the resistance element 34
  • the collector 35b is connected to the resistance element 51 of the overcurrent determination circuit 40 via the wiring C.
  • FIG. 5 is a timing chart showing an operation example of the power conversion device 500A according to the second embodiment of the present disclosure.
  • the vertical axis of the timing chart of FIG. 5 shows, in order from the top, the external control signal Sg, the gate voltage Vge of the semiconductor switching element 101, the collector current Ic flowing through the semiconductor switching element 101, and the collector voltage Vce applied to the semiconductor switching element 101.
  • the base-emitter voltage Vbe32 of the npn transistor 32 of the current amplifier circuit 30A, the base-emitter voltage Vbe35 of the pnp transistor 35, and the voltage Vsc across the capacitor 52 are shown.
  • the horizontal axis is time t.
  • the on MOSFET 12 is off and the off MOSFET 13 is on.
  • the electric charge of the capacitor 52 is discharged via the diode 61 and the turning-off MOSFET 13, so that the potential of the input node 64 of the comparator 62 becomes equivalent to that of the negative power supply node 19.
  • the semiconductor switching element 101 enters a turn-on operation. Since the connection point 70 has a higher potential than the input node 64 of the comparator 62, the discharge of the capacitor 52 is stopped. At this time, a voltage equivalent to the bus voltage Vdd, which is the main voltage input to the power converter 500A, is applied to both ends of the voltage dividing circuit 20A, and the total resistance values up to the resistance elements 21a, 21b, ..., 21n are applied. The voltage is reduced by the resistance value of the resistance element 23. At this time, since the voltage across the resistance element 23 exceeds the operating threshold voltage of the npn transistor 32, the npn transistor 32 is turned on.
  • the turn-on operation increases the Vge of the semiconductor switching element 101, and at time t1, the wiring G, which is the gate wiring of the semiconductor switching element 101, has a higher potential than the wiring S, which is the source wiring of the semiconductor switching element 101.
  • a collector current flows from the first DC power supply 16 to the npn transistor 32 via the positive power supply node 18, the ON MOSFET 12, the ON gate resistor 14, the wiring G, and the resistance element 33, and the npn transistor 32
  • the collector 32c of the above has the same potential as the wiring S. Then, a current starts to flow in the base 35a of the pnp transistor 35, and the pnp transistor 35 is turned on.
  • the amplification current Iz flows through the pnp transistor 35 via the positive power supply node 18, the ON MOSFET 12, the ON gate resistor 14, and the wiring G.
  • This amplified current Iz flows through the wiring C and charges the capacitor 52 via the resistance element 51 of the overcurrent determination circuit 40.
  • the amplified current Iz flowing through the wiring C is large enough to instantly charge the capacitance parasitic on the wiring C, for example, several tens of mA, most of the amplified current Iz flows into the overcurrent determination circuit 40. ..
  • the emitter 35b of the pnp transistor 35 has the same potential as the wiring G, so that the voltage Vsc across the capacitor 52 with respect to time t is a positive power supply voltage V + and a negative power supply voltage V. It is determined by the difference value V + ⁇ V ⁇ of ⁇ and the time constants R51 and C52 determined by the resistance value R51 of the resistance element 51 and the capacitance value C52 of the capacitor 52. That is, it can be expressed as the following equation (2), and the voltage Vsc across the capacitor 52 increases according to the equation (2).
  • Vsc (t) (V +-V-) ⁇ (1-exp (-t / (R51 ⁇ C52)) ... (2)
  • the time t3 to the time t5 is a mirror period in which the gate voltage Vge becomes constant due to the Miller effect of the semiconductor switching element 101.
  • the collector voltage Vce fluctuates greatly during this mirror period, and the collector voltage Vce drops to near 0V at time t5.
  • the voltage across the resistance element 23 of the voltage divider circuit 20A falls below the operating threshold voltage of the npn transistor 32 of the current amplifier circuit 30A, and the base-emitter voltage Vbe32 of the npn transistor 32 decreases, that is, the npn transistor. 32 turns off.
  • the collector 32c of the npn transistor 32 has the same potential as the wiring G, so that no current flows through the base 35b of the pnp transistor 35, and the pnp transistor 35 is turned off.
  • the amplification current Iz for charging the capacitor 52 of the overcurrent determination circuit 40 is cut off, and the voltage Vsc across the capacitor 52 does not rise, that is, charging to the capacitor 52 is stopped.
  • the collector current Ic and collector voltage Vce do not change between time t7 and time t8. After the time t8, the collector voltage Vce applied to the semiconductor switching element 101 starts to increase, so that the mirror period becomes almost constant from the time t8 to the time t10, and the collector voltage Vce becomes the bus at the time t10. The voltage Vdd is reached.
  • the gate voltage Vge starts to decrease again.
  • the collector current Ic stops flowing. Then, the turn-off operation ends when the gate voltage Vge reaches the negative power supply voltage V ⁇ at time t13.
  • the collector voltage Vce of the semiconductor switching element 101 becomes equivalent to the bus voltage Vdd, so a voltage equivalent to the bus voltage Vdd is applied to both ends of the voltage dividing circuit 20A. Therefore, since the voltage across the resistance element 23 of the voltage dividing circuit 20A exceeds the operating threshold voltage of the npn transistor 32 of the current amplifier circuit 30A, the base-emitter voltage Vbe 32 of the npn transistor 32 rises and the npn transistor 32 is turned on. do.
  • the collector 32c of the npn transistor 32 When the npn transistor 32 is turned on, the collector 32c of the npn transistor 32 has the same potential as the wiring S, but at the time of turn-off, the potential of the wiring G is lower than that of the wiring S, so that the base current of the pn transistor 35 does not flow.
  • the base-emitter voltage Vbe35 of the pnp transistor 35 decreases, and the pnp transistor 35 turns off.
  • the current for charging the capacitor 52 of the overcurrent determination circuit 40 is cut off, and the capacitor 52 is discharged via the diode 61. Therefore, after the time t7, the voltage Vsc across the capacitor 52 during the turn-off period is maintained at 0 V.
  • the collector current Ic starts to flow from the first electrode 103 to the second electrode 104.
  • the collector current Ic instantly becomes a large current, which is a larger value than the collector current Ic during normal operation.
  • the collector voltage Vce of the semiconductor switching element 101 drops to near 0 V, so that a load such as a motor described later holds the bus voltage Vdd.
  • the semiconductor switching element 101 continues to hold most of the bus voltage Vdd.
  • the base-emitter voltage Vbe32 of the npn transistor 32 of the current amplifier circuit 30A and the base-emitter voltage Vbe35 of the pnp transistor 35 rise, that is, the npn transistor 32 and the pnp transistor 35 continue to be turned on, and both ends of the capacitor 52.
  • the voltage Vsc continues to rise according to equation (2).
  • the voltage Vsc across the capacitor 52 reaches the operating threshold voltage Vref of the comparator 62 of the overcurrent determination circuit 40. Then, the comparator 62 of the overcurrent determination circuit 40 determines that the overcurrent is present, and transmits a gate cutoff signal Ssc that turns off the semiconductor switching element 101 from the comparator 62 to the control circuit 11 of the drive circuit 10. When the control circuit 11 receives the gate cutoff signal Ssc, the control circuit 11 turns off the on MOSFET 12 and turns on the off MOSFET 13.
  • the voltage dividing circuit 20A and the current amplifier circuit 30A are connected to the drive circuit 10 and the overcurrent determination circuit 40 by using the wiring G, the wiring C, and the wiring S. did.
  • the number of wirings can be further reduced.
  • FIG. 6 is a circuit diagram showing a configuration example of the power conversion device 500B according to the third embodiment of the present disclosure.
  • the same parts as those in FIGS. 1, 2 and 4 are designated by the same reference numerals and the description thereof will be omitted, and only the different parts will be described here.
  • the power conversion device 500B according to the present embodiment is different in that it has a drive control device 300B as shown in FIG. More specifically, the drive control device 300B has a different circuit configuration of the voltage dividing circuit 20B.
  • a plurality of resistance elements 21a, 21b, ..., 21n and a resistance element 23 are connected in series, and capacitors 24a, 24b, ..., 24n are further connected to both ends of the resistance elements 21a, 21b, ..., 21n. It consists of connecting. That is, the resistance elements 21a, 21b, ..., 21n and the capacitors 24a, 24b, ..., 24n are connected in parallel.
  • the resistance element 21a which is one end of the plurality of resistance elements 21a, 21b, ..., 21n, is connected to the first electrode 103 side of the semiconductor switching element 101.
  • the voltage dividing circuit 20B is composed of a plurality of resistance elements, but may be composed of a plurality of constant voltage diodes or may be composed of both a resistance element and a constant voltage diode.
  • FIG. 7 is a timing chart showing an operation example of the power conversion device 500B according to the third embodiment of the present disclosure.
  • the external control signal Sg the gate voltage Vge of the semiconductor switching element 101, the collector current Ic flowing through the semiconductor switching element 101, and the collector voltage Vce applied to the semiconductor switching element 101.
  • the base-emitter voltage Vbe32 of the npn transistor 32 of the current amplifier circuit 30A, the base-emitter voltage Vbe35 of the pnp transistor 35, and the voltage Vsc across the capacitor 52 are shown.
  • the horizontal axis is time t.
  • since the operation up to time t3 and the operation from time t5 to time t13 are the same as those in the second embodiment, only time t3 to time t5 will be described.
  • the time t3 to the time t5 is a mirror period in which the gate voltage Vge becomes constant due to the Miller effect of the semiconductor switching element 101.
  • the collector voltage Vce fluctuates greatly during this mirror period, and the collector voltage Vce drops to near 0V at time t5.
  • the collector 32c of the npn transistor 32 has the same potential as the wiring G, so that no current flows through the base 35a of the pnp transistor 35, and the pnp transistor 35 is also turned off at time t3.
  • the amplification current Iz for charging the capacitor 52 of the overcurrent determination circuit 40 is cut off, and the voltage Vsc across the capacitor 52 does not rise, that is, charging to the capacitor 52 is stopped.
  • the collector current Ic starts to flow from the first electrode 103 to the second electrode 104.
  • the collector current Ic instantly becomes a large current, which is a larger value than the collector current Ic during normal operation.
  • the collector voltage Vce of the semiconductor switching element 101 drops to near 0 V, so that the load of the motor or the like holds the bus voltage Vdd.
  • the semiconductor switching element 101 continues to hold most of the bus voltage Vdd.
  • the base-emitter voltage Vbe32 of the npn transistor 32 of the current amplifier circuit 30A and the base-emitter voltage Vbe35 of the pnp transistor 35 rise, that is, the npn transistor 32 and the pnp transistor 35 continue to be turned on, and both ends of the capacitor 52.
  • the voltage Vsc continues to rise according to equation (2).
  • the voltage Vsc across the capacitor 52 reaches the operating threshold voltage Vref of the comparator 62 of the overcurrent determination circuit 40. Then, the comparator 62 of the overcurrent determination circuit 40 determines that the overcurrent is present, and transmits a gate cutoff signal Ssc that turns off the semiconductor switching element 101 from the comparator 62 to the control circuit 11 of the drive circuit 10. When the control circuit 11 receives the gate cutoff signal Ssc, the control circuit 11 turns off the on MOSFET 12 and turns on the off MOSFET 13.
  • the timing at which the npn transistor 32 or the pnp transistor 35 turns off after the turn-on starts at time t0 is time t4, but the power shown in embodiment 3 is shown.
  • the time t3 is the timing at which the collector voltage Vce starts to change significantly.
  • the voltage dividing circuit 20B is configured to connect capacitors 24a, 24b, ..., 24n to both ends of the resistance elements 21a, 21b, ..., 21n.
  • the time constants R51 and C52 determined by the resistance value R51 of the resistance element 51 of the overcurrent determination circuit 40 and the capacitance value C52 of the capacitor 52 are smaller than those of the second embodiment. It is possible to detect overcurrent and protect overcurrent more quickly.
  • FIG. 8 is a block diagram showing a configuration in which the power conversion device 500 according to the first embodiment described above is applied to the power conversion system 700.
  • FIG. 8 shows a case where the present disclosure is applied to a three-phase inverter, but the present disclosure is not limited to a specific power conversion system.
  • the power conversion system 700 shown in FIG. 8 includes a power supply 400, a power conversion device 500, and a load 600.
  • the power supply 400 is a DC power supply, and supplies DC power to the power converter 500.
  • the power supply 400 can be configured by various types, for example, it may be configured by a DC system, a solar cell, a storage battery, or may be configured by a rectifier circuit or an AC / DC converter connected to an AC system. good. Further, the power supply 400 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.
  • the power conversion device 500 is a three-phase inverter connected between the power supply 400 and the load 600, converts the DC power supplied from the power supply 400 into AC power, and supplies the AC power to the load 600. As shown in FIG. 8, the power conversion device 500 includes a main conversion circuit 110 that converts DC power into AC power and outputs it, and a drive control device 300 that outputs a control signal for controlling the main conversion circuit 110 to the main conversion circuit. And have.
  • the load 600 is a three-phase electric motor driven by AC power supplied from the power converter 500.
  • the load 600 is not limited to a specific application, and is an electric motor mounted on various electric devices.
  • the load 600 is used as an electric motor for a railroad vehicle, a hybrid vehicle, an electric vehicle, an elevator, or an air conditioner.
  • the main conversion circuit 110 converts the DC power supplied from the power supply 400 into AC power by switching the semiconductor switching element 101 described in the first embodiment, and supplies the DC power to the load 600.
  • the drive control device 300 of the power conversion device 500 detects the overcurrent of the semiconductor switching element 101. Since the drive control device 300 is the one to which the present disclosure is applied, it is possible to suppress the delay of overcurrent detection of the semiconductor switching element 101 due to the capacitance parasitic on the wiring.
  • the power conversion device 500 shows an example in which the first embodiment is applied, but the same applies to the case where the second and third embodiments are applied.
  • the voltage dividing circuit 20 is applied from the viewpoint of insulation.
  • 20A, 20B and the overcurrent determination circuit 40 are preferably arranged at a distance from each other.
  • the overcurrent determination circuit 40 is provided on a substrate different from the voltage dividing circuits 20, 20A, 20B and the current amplification circuits 30, 30A, and the distance between the substrates, that is, the wirings V, C, and so on.
  • the delay in overcurrent detection of the semiconductor switching element 101 due to the capacitance parasitic on the wiring can be suppressed. Further, by changing the current amplification factor according to the distance between the substrates, it is possible to suppress the variation in delay due to the difference in the distance between the substrates.
  • the overcurrent determination circuit 40 can be freely arranged by using a substrate different from the voltage dividing circuits 20, 20A, 20B and the current amplifier circuits 30, 30A. This makes it possible to reduce the size of the power conversion device 500.
  • the overcurrent detection circuit 200 operates only when the semiconductor switching element 101 is on.
  • the overcurrent determination circuit 40 is composed of the integrator circuit 50 and the determination circuit 60 as an example, but the present invention is not limited to this. Any circuit may be used as long as it is a circuit that determines whether or not the semiconductor switching element is overcurrent based on the current.
  • the overcurrent determination circuit 40 may be configured by replacing the capacitor 52 with a resistance element and arranging a control microcontroller or the like at the output destination of the comparator 62.
  • the circuit configuration of the drive circuits 10 of the first to third embodiments is an example, and the circuit is not limited to this as long as it is a circuit that controls the on / off of the semiconductor switching element 101.
  • the circuit configuration of the current amplification circuits 30 and 30A is also an example, and the circuit is not limited to this as long as it is a circuit that amplifies and outputs the current output from the voltage dividing circuits 20, 20A and 20B.
  • the material constituting the semiconductor switching element 101 is not only silicon (Si), but also silicon carbide (SiC), gallium nitride (GaN), and gallium oxide (Ga2O3), which are wide bandgap semiconductors. ), Diamond or the like may be used.
  • Si silicon
  • SiC silicon carbide
  • GaN gallium nitride
  • Ga2O3 gallium oxide
  • Diamond or the like may be used.

Abstract

過電流検知回路（２００）は、第１の電極（１０３）、第２の電極（１０４）及び制御電極（１０５）を有する半導体スイッチング素子（１０１）の第１の電極（１０３）と第２の電極（１０４）に印加された電圧を減圧する分圧回路（２０）と、分圧回路（２０）から出力された電流を増幅し出力する電流増幅回路（３０）と、電流増幅回路（３０）から出力された電流に基づき、半導体スイッチング素子（１０１）が過電流か否かを判定する過電流判定回路（４０）と、を備える。

Description

過電流検知回路及び電力変換装置
　本開示は、半導体スイッチング素子の過電流検知回路及び当該過電流検知回路を備えた電力変換装置に関する。
　近年、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）や金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）等の半導体スイッチング素子は、インバータやコンバータ等の電力変換装置に広く使用されている。通常、電力変換装置の半導体スイッチング素子は、半導体スイッチング素子のターンオンに伴いゲート電圧が上昇する。そして、ゲート電圧が半導体スイッチング素子の動作閾値電圧に到達するとコレクタ電流が流れ始める。その後、コレクタ電圧が低下し始め、最終的に０Ｖ近傍まで低下する。
　しかしながら、電力変換装置においてアーム短絡や負荷短絡等の異常が発生すると、コレクタ電流が所定の閾値を超えて過電流となり、コレクタ電圧は低下せずに高い電圧のまま維持され、半導体スイッチング素子が損傷する。従って、電力変換装置に使用される半導体スイッチング素子の損傷を防止するためには、半導体スイッチング素子の過電流状態を早急に検知することが重要となる。
　下記特許文献１では、半導体スイッチング素子のコレクタ端子に接続した分圧回路に流れる電流に基づいてコレクタ電圧を検出し、コレクタ電圧が基準電圧を超えているか判定することにより、半導体スイッチング素子に流れる電流の過電流を検知している。
特開２０１２－１９５９３７号広報
　しかし、特許文献１のようにコレクタ電圧を分圧回路で減圧する場合、分圧回路に流れる電流は小さくなる。この電流に基づき半導体スイッチング素子の過電流が検知されるが、小さくなった電流は配線に寄生する静電容量の充電に使用されてしまい、半導体スイッチング素子の過電流の検知が遅延してしまう。
　本開示は、上記に鑑みてなされたものであって、配線に寄生する静電容量による半導体スイッチング素子の過電流検知の遅延を抑制することができる過電流検知回路を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本開示の過電流検知回路は、第１の電極、第２の電極及び制御電極を有する半導体スイッチング素子の前記第１の電極と前記第２の電極に印加された電圧を減圧する分圧回路と、前記分圧回路から出力された電流を増幅し出力する電流増幅回路と、前記電流増幅回路から出力された電流に基づき、半導体スイッチング素子が過電流か否かを判定する過電流判定回路と、を備えることを特徴とする。
　本開示によれば、過電流検知回路は、配線に寄生する静電容量による半導体スイッチング素子の過電流検知の遅延を抑制することができる、という効果を奏する。
実施の形態１に係る電力変換装置の構成を示すブロック図。 実施の形態１に係る電力変換装置の構成を示す回路図。 実施の形態１に係る電力変換装置の動作を示すタイミングチャート。 実施の形態２に係る電力変換装置の構成を示す回路図。 実施の形態２に係る電力変換装置の動作を示すタイミングチャート。 実施の形態３に係る電力変換装置の構成を示す回路図。 実施の形態３に係る電力変換装置の動作を示すタイミングチャート。 実施の形態１に係る電力変換装置を適用した電力変換システムの構成を示すブロック図。
　以下に、本開示の実施の形態に係る過電流検知回路及び電力変換装置を図面に基づいて詳細に説明する。なお、この実施の形態により本開示が限定されるものではない。
実施の形態１．
　図１は、本開示の実施の形態１に係る電力変換装置５００の構成例を示す図である。電力変換装置５００は、半導体モジュール１００と駆動制御装置３００と、を備える。
　半導体モジュール１００は、半導体スイッチング素子１０１とダイオード１０２を備える。本実施の形態では、半導体スイッチング素子１０１としてＩＧＢＴを用いた例を示したが、これに限定されるものではない。例えば、ＭＯＳＦＥＴ、バイポーラトランジスタ等でもよい。
　半導体スイッチング素子１０１は、第１の電極１０３、第２の電極１０４、及び制御電極１０５を有し、制御電極１０５に与えられるゲート信号、すなわちゲート電圧Ｖｇｅに応答して、第１の電極１０３及び第２の電極１０４間に流れる電流のオンオフを切り替える。なお、第１の電極１０３は、ＩＧＢＴ及びバイポーラトランジスタの場合はコレクタ、ＭＯＳＦＥＴの場合はドレインに相当する。また、第２の電極１０４は、ＩＧＢＴ及びバイポーラトランジスタの場合はエミッタ、ＭＯＳＦＥＴの場合はソースに相当する。また、制御電極１０５は、ＩＧＢＴ及びＭＯＳＦＥＴの場合はゲート、バイポーラトランジスタの場合はベースに相当する。
　ダイオード１０２は、還流ダイオードであり、半導体スイッチング素子１０１と逆並列に接続される。すなわち、ダイオード１０２のカソードは半導体スイッチング素子１０１の第１の電極１０３に接続され、ダイオード１０２のアノードは半導体スイッチング素子１０１の第２の電極１０４に接続される。
　駆動制御装置３００は、駆動回路１０と過電流検知回路２００を備える。駆動回路１０と過電流検知回路２００は、それぞれ半導体モジュール１００と接続される。駆動回路１０は、例えば、マイクロコンピュータ等による制御回路により、半導体スイッチング素子１０１のオンオフを制御するゲート信号を半導体スイッチング素子１０１の制御電極１０５に送る。過電流検知回路２００は、半導体スイッチング素子１０１の過電流を検知する。過電流検知回路２００で過電流が検知された場合、半導体スイッチング素子１０１をオフするゲート遮断信号Ｓｓｃを駆動回路１０に対して送信する。
　過電流検知回路２００は、分圧回路２０、電流増幅回路３０及び過電流判定回路４０を備え、電流増幅回路３０は、分圧回路２０及び過電流判定回路４０の間に接続される。分圧回路２０は、半導体スイッチング素子１０１の第１の電極１０３と第２の電極１０４に印加された電圧を減圧する。電流増幅回路３０は、分圧回路２０から出力された電流を増幅し出力する。過電流判定回路４０は、電流増幅回路３０から出力された電流に基づき、半導体スイッチング素子１０１が過電流か否かを判定する。
　図２は、本開示の実施の形態１に係る電力変換装置５００の構成例を示す回路図である。
　駆動回路１０は、制御回路１１、オン用ＭＯＳＦＥＴ１２、オフ用ＭＯＳＦＥＴ１３、オン用ゲート抵抗１４、オフ用ゲート抵抗１５、第１の直流電源１６及び第２の直流電源１７により構成される。オン用ＭＯＳＦＥＴ１２は、オン用ゲート抵抗１４と正の電源ノード１８との間に接続され、オフ用ＭＯＳＦＥＴ１３は、オフ用ゲート抵抗１５と負の電源ノード１９との間に接続される。オン用ゲート抵抗１４とオフ用ゲート抵抗１５との接続点と、半導体モジュール１００に内蔵された半導体スイッチング素子１０１の制御電極１０５が、配線Ｇによって結線される。第１の直流電源１６と第２の直流電源１７との接続点と、半導体モジュール１００に内蔵された半導体スイッチング素子１０１の第２の電極１０４が、配線Ｓによって結線される。制御回路１１は、図示しない外部装置からの制御信号Ｓｇに従って、オン用ＭＯＳＦＥＴ１２及びオフ用ＭＯＳＦＥＴ１３を制御することにより、半導体スイッチング素子１０１のオンオフを制御する。
　分圧回路２０は、複数の抵抗素子２１ａ，２１ｂ，…，２１ｎ及び抵抗素子２２を直列に接続することで構成される。複数の抵抗素子２１ａ，２１ｂ，…，２１ｎの一端である抵抗素子２１ａは、半導体スイッチング素子１０１の第１の電極１０３側に接続される。また、抵抗素子２２は、一端が抵抗素子２１ｎ及び後述のｎｐｎトランジスタ３１のベース３１ａに接続され、他端が後述のｎｐｎトランジスタ３１のエミッタ３１ｂに接続される。本実施の形態では、分圧回路２０は複数の抵抗素子で構成したが、複数の定電圧ダイオードで構成してもよいし、抵抗素子と定電圧ダイオードの両方で構成してもよい。また、半導体スイッチング素子１０１の第１の電極１０３と第２の電極１０４に印加された電圧を減圧する構成であればこれに限らない。
　電流増幅回路３０は、ｎｐｎトランジスタ３１で構成される。ｎｐｎトランジスタ３１のコレクタ３１ｃは、配線Ｖを介して駆動回路１０の正の電源電圧に直接接続される。ｎｐｎトランジスタ３１のエミッタ３１ｂは、配線Ｃを介して、後述の過電流判定回路４０の抵抗素子５１に接続される。また、ｎｐｎトランジスタ３１のベース３１ａ及びエミッタ３１ｂは、分圧回路２０の抵抗素子２２の両端にそれぞれ接続され、抵抗素子２２の両端電圧に応じてｎｐｎトランジスタ３１をオンオフする。
　過電流判定回路４０は、積分回路５０及び判定回路６０から構成される。積分回路５０は、抵抗素子５１及びコンデンサ５２により構成され、電流増幅回路３０から出力された電流に基づき、積分回路５０の出力結果を出力する。判定回路６０は、ダイオード６１、コンパレータ６２、直流電源６３により構成される。積分回路５０の出力結果に基づき、予め定められた動作閾値電圧Ｖｒｅｆと比較することで半導体スイッチング素子１０１が過電流か否かを判定する。
　積分回路５０の抵抗素子５１は、配線Ｃとコンパレータ６２の入力ノード６４との間に接続される。コンデンサ５２は、コンパレータ６２の入力ノード６４と負の電源ノード１９との間に接続され、コンデンサ５２の両端に発生する電圧がコンパレータ６２の動作閾値電圧Ｖｒｅｆを超えたときに、コンパレータ６２から制御回路１１に対して半導体スイッチング素子１０１をオフするゲート遮断信号Ｓｓｃが出力される。
　判定回路６０のダイオード６１のアノードは、コンパレータ６２の入力ノード６４に接続され、ダイオード６１のカソードはオフ用ＭＯＳＦＥＴ１３のドレインに接続される。これにより、半導体スイッチング素子１０１がオフ状態の時、すなわち、オン用ＭＯＳＦＥＴ１２がオフ、オフ用ＭＯＳＦＥＴ１３がオンのときに、コンデンサ５２に溜まっている電荷がダイオード６１及びオフ用ＭＯＳＦＥＴ１３を介して放電される。
　図３は、本開示の実施の形態１に係る電力変換装置５００の動作例を示すタイミングチャートである。まず、電力変換装置５００の正常時の動作について図３を用いて説明する。図３のタイミングチャートの縦軸は、上から順に、外部制御信号Ｓｇ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅ、半導体スイッチング素子１０１に流れるコレクタ電流Ｉｃ、半導体スイッチング素子１０１に印加されているコレクタ電圧Ｖｃｅ、電流増幅回路３０のｎｐｎトランジスタ３１のベース－エミッタ間電圧Ｖｂｅ３１、及びコンデンサ５２の両端電圧Ｖｓｃを示している。横軸は時間ｔである。
　図３の時刻ｔ０以前、すなわち半導体モジュール１００のターンオフ期間中は、オン用ＭＯＳＦＥＴ１２がオフし、オフ用ＭＯＳＦＥＴ１３がオンしている。これにより、コンデンサ５２の電荷はダイオード６１、オフ用ＭＯＳＦＥＴ１３を介して放電されるため、コンパレータ６２の入力ノード６４の電位は負の電源ノード１９と同等となる。
　時刻ｔ０において、外部制御信号Ｓｇがオフ指令からオン指令に切り替わるのに応答して、制御回路１１により、オン用ＭＯＳＦＥＴ１２がオンし、オフ用ＭＯＳＦＥＴ１３がオフする。これにより、第１の直流電源１６から、正の電源ノード１８、オン用ＭＯＳＦＥＴ１２、オン用ゲート抵抗１４、配線Ｇを介して、半導体スイッチング素子１０１の入力容量に充電電流が流れ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅは増加し始める。
　ゲート電圧Ｖｇｅの増加により、半導体スイッチング素子１０１はターンオン動作に入る。コンパレータ６２の入力ノード６４よりも接続点７０のほうが高電位となるため、コンデンサ５２の放電は中止される。このとき、分圧回路２０の両端には、電力変換装置５００に入力される主電圧である母線電圧Ｖｄｄに相当する電圧が印加される。抵抗素子２２の両端電圧はｎｐｎトランジスタ３１の動作閾値電圧を超えるため、ｎｐｎトランジスタ３１がオンする。ｎｐｎトランジスタ３１がオンすると、第１の直流電源１６から配線Ｖを介してｎｐｎトランジスタ３１のコレクタに増幅電流Ｉｚが流れる。この増幅電流Ｉｚが配線Ｃを流れ、過電流判定回路４０の抵抗素子５１を介してコンデンサ５２を充電する。
　電流増幅回路３０がない場合、過電流判定回路４０に流入する電流は小さく、例えば数百μＡであるため、配線に寄生する静電容量への充電に時間を要し、その結果、時間ｔに対してコンデンサ５２の両端電圧Ｖｓｃの上昇に時間を要する。しかし、本実施の形態では、電流増幅回路３０によって配線Ｃに流れる増幅電流Ｉｚは、配線Ｃに寄生する静電容量を瞬時に充電できるほどの大きさ、例えば数十ｍＡであるため、増幅電流Ｉｚの大部分が過電流判定回路４０に流入する。そのため、時間ｔに対してコンデンサ５２の両端電圧Ｖｓｃは、正の電源電圧Ｖ＋と負の電源電圧Ｖ－の差分値Ｖ＋－Ｖ－、抵抗素子５１の抵抗値Ｒ５１及びコンデンサ５２の静電容量値Ｃ５２で決まる時定数Ｒ５１・Ｃ５２と、によって決まる。すなわち、次の式（１）のように表すことができ、図３の時刻ｔ０からｔ４に示すように、式（１）に従ってコンデンサ５２の両端電圧Ｖｓｃが上昇していく。
　Ｖｓｃ（ｔ）＝（Ｖ＋－ Ｖ－）・（１－ｅｘｐ（－ｔ／（Ｒ５１・Ｃ５２））　…（１）
　時刻ｔ２にてゲート電圧Ｖｇｅが半導体スイッチング素子１０１の閾値電圧Ｖｔｈを超えたとき、第１の電極１０３から第２の電極１０４にコレクタ電流Ｉｃが流れ始める。このとき、コレクタ電流Ｉｃの時間変化率ｄＩｃ／ｄｔと、主回路に寄生するインダクタンスＬｓの積で表される誘導起電力ＶＬ＝Ｌｓ・ｄＩｃ／ｄｔが生じる。そして、半導体スイッチング素子１０１に印加されているコレクタ電圧Ｖｃｅは、母線電圧Ｖｄｄよりも誘導起電力ＶＬ分減少する。しかし、依然としてコレクタ電圧Ｖｃｅは高い電圧を保つため、ｎｐｎトランジスタ３１のオン状態は継続され、コンデンサ５２の両端電圧Ｖｓｃは式（１）に従って上昇し続ける。
　時刻ｔ３から時刻ｔ５までは、半導体スイッチング素子１０１のミラー効果によってゲート電圧Ｖｇｅが一定となるミラー期間である。このミラー期間でコレクタ電圧Ｖｃｅが大きく変動し、コレクタ電圧Ｖｃｅは時刻ｔ５にて０Ｖ近傍まで低下する。時刻ｔ４において、分圧回路２０の抵抗素子２２の両端電圧が、電流増幅回路３０のｎｐｎトランジスタ３１の動作閾値電圧を超えないため、ｎｐｎトランジスタ３１のベース－エミッタ間電圧Ｖｂｅ３１が減少する、すなわち、ｎｐｎトランジスタ３１がオフする。その結果、過電流判定回路４０のコンデンサ５２を充電する増幅電流Ｉｚが遮断され、コンデンサ５２の両端電圧Ｖｓｃが上昇しなくなる。
　時刻ｔ５にてミラー期間を脱すると、ゲート電圧Ｖｇｅは再び増加し、時刻ｔ６にてゲート電圧Ｖｇｅが正の電源電圧Ｖ＋に到達することによってターンオン動作が終了する。
　次に、時刻ｔ７から時刻ｔ１３までのターンオフ動作について説明する。図３の時刻ｔ７において、外部制御信号Ｓｇがオン指令からオフ指令に切り替わるのに応答して、制御回路１１により、オン用ＭＯＳＦＥＴ１２がオフし、オフ用ＭＯＳＦＥＴ１３がオンする。これによって、半導体スイッチング素子１０１の入力容量から、配線Ｇ、オフ用ゲート抵抗１５、オフ用ＭＯＳＦＥＴ１３、負の電源ノード１９を介して、第２の直流電源１７に放電電流が流れ、ゲート電圧Ｖｇｅは減少し始める。これにより、半導体スイッチング素子１０１はターンオフ動作に移行する。このとき、接続点７０の電位が瞬時にＶ－となるため、コンデンサ５２の残留電荷は、ダイオード６１を介して素早く放電される。
　時刻ｔ７から時刻ｔ８の間は、コレクタ電流Ｉｃ及びコレクタ電圧Ｖｃｅは変化しない。時刻ｔ８以降、半導体スイッチング素子１０１に印加されているコレクタ電圧Ｖｃｅが増加し始めることにより、時刻ｔ８から時刻ｔ１０までゲート電圧Ｖｇｅがほぼ一定となるミラー期間になり、時刻ｔ１０においてコレクタ電圧Ｖｃｅが母線電圧Ｖｄｄに到達する。
　時刻ｔ１０でミラー期間を脱すると、ゲート電圧Ｖｇｅが再び減少し始める。時刻ｔ１１においてゲート電圧Ｖｇｅが半導体スイッチング素子１０１の閾値電圧Ｖｔｈを下回ると、コレクタ電流Ｉｃは流れなくなる。そして、時刻ｔ１３のようにゲート電圧Ｖｇｅが負の電源電圧Ｖ－に到達することによってターンオフ動作が終了する。
　ターンオフ期間中は、半導体スイッチング素子１０１のコレクタ電圧Ｖｃｅが母線電圧Ｖｄｄと同等となるため、分圧回路２０の両端には母線電圧Ｖｄｄに相当する電圧が印加される。従って、分圧回路２０の抵抗素子２２の両端電圧が、電流増幅回路３０のｎｐｎトランジスタ３１の動作閾値電圧を超えるため、ｎｐｎトランジスタ３１のベース－エミッタ間電圧Ｖｂｅ３１が上昇する、すなわち、ｎｐｎトランジスタ３１がオンする。その結果、第１の直流電源１６から正の電源ノード１８、配線Ｖを介してｎｐｎトランジスタ３１のコレクタに増幅電流Ｉｚが流れ、この増幅電流Ｉｚが配線Ｃを介して過電流判定回路４０に流入する。しかし、増幅電流Ｉｚのほとんどが抵抗素子５１及びダイオード６１を介して放電されるため、コンデンサ５２の充電が抑制される。従って、時刻ｔ７以降、ターンオフ期間中のコンデンサ５２の両端電圧Ｖｓｃは０Ｖ相当を維持する。
　次に、電力変換装置５００の短絡異常時の動作について図３を用いて説明する。なお、時刻ｔ１４から時刻ｔ１６までの動作、すなわち、半導体モジュール１００がターンオフ状態からターンオン動作に入り、式（１）に従ってコンデンサ５２の両端電圧Ｖｓｃが上昇するまでの動作については、正常時の動作と同様である。
　時刻ｔ１６において、ゲート電圧Ｖｇｅが半導体スイッチング素子１０１の閾値電圧Ｖｔｈを超えたとき、第１の電極１０３から第２の電極１０４にコレクタ電流Ｉｃが流れ始める。このとき、短絡異常が発生し、無負荷状態にあると、コレクタ電流Ｉｃは瞬時に大電流となり、正常動作時のコレクタ電流Ｉｃに比べて大きな値となる。正常動作時は、半導体スイッチング素子１０１のコレクタ電圧Ｖｃｅが０Ｖ近傍まで低下するため、モータ等の負荷が母線電圧Ｖｄｄを保持していた。しかし、短絡異常時ではモータ等の負荷が無いため、半導体スイッチング素子１０１が母線電圧Ｖｄｄの大部分を保持し続ける。そのため、電流増幅回路３０のｎｐｎトランジスタ３１のベース－エミッタ間電圧Ｖｂｅ３１が上昇し、すなわち、ｎｐｎトランジスタ３１はオンし続け、コンデンサ５２の両端電圧Ｖｓｃは式（１）に従い上昇し続ける。
　時刻ｔ１７においてコンデンサ５２の両端電圧Ｖｓｃが、過電流判定回路４０のコンパレータ６２の動作閾値電圧Ｖｒｅｆに到達する。そして、過電流判定回路４０のコンパレータ６２は過電流と判定し、コンパレータ６２から駆動回路１０の制御回路１１に対して半導体スイッチング素子１０１をオフするゲート遮断信号Ｓｓｃを送信する。制御回路１１は、ゲート遮断信号Ｓｓｃを受信すると、オン用ＭＯＳＦＥＴ１２をオフし、オフ用ＭＯＳＦＥＴ１３をオンする。これにより、半導体スイッチング素子１０１の入力容量から、配線Ｇ、オフ用ゲート抵抗１５、オフ用ＭＯＳＦＥＴ１３及び負の電源ノード１９を介して、第２の直流電源１７に放電電流が流れ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅが減少する。半導体スイッチング素子１０１のゲート電圧Ｖｇｅが減少することにより、時刻ｔ１７において短絡電流が遮断され、半導体スイッチング素子１０１を過電流から保護することができる。
　以上説明したように、本実施の形態によれば、過電流検知回路２００は、分圧回路２０、電流増幅回路３０、及び過電流判定回路４０を備え、分圧回路２０と過電流判定回路４０の間に電流増幅回路３０を接続することで、分圧回路２０を流れる電流を増幅させることとした。これにより、配線Ｃに寄生する静電容量を瞬時に充電することができ、配線に寄生する静電容量による半導体スイッチング素子１０１の過電流検知の遅延を抑制することができる。
実施の形態２．
　図４は、本開示の実施の形態２に係る電力変換装置５００Ａの構成例を示す回路図である。図１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。本実施の形態による電力変換装置５００Ａは、図４に示すように駆動制御装置３００Ａを有している点で異なる。より詳細には、駆動制御装置３００Ａは分圧回路２０Ａ及び電流増幅回路３０Ａの回路構成が異なる。
　分圧回路２０Ａは、複数の抵抗素子２１ａ，２１ｂ，…，２１ｎ及び抵抗素子２３を直列に接続することで構成される。本実施の形態では、複数の抵抗素子２１ａ，２１ｂ，…，２１ｎの一端である抵抗素子２１ａは、半導体スイッチング素子１０１の第１の電極１０３側に接続される。また、抵抗素子２３は、一端が抵抗素子２１ｎ及び後述のｎｐｎトランジスタ３２のベース３２ａに接続され、他端が半導体スイッチング素子１０１のソース配線である配線Ｓに接続される。本実施の形態では、分圧回路２０Ａは複数の抵抗素子で構成したが、複数の定電圧ダイオードで構成してもよいし、抵抗素子と定電圧ダイオードの両方で構成してもよい。
　電流増幅回路３０Ａは、ｎｐｎトランジスタ３２、抵抗素子３３，３４、ｐｎｐトランジスタ３５によって構成される。ｎｐｎトランジスタ３２のベース３２ａは、分圧回路２０Ａの抵抗素子２１ｎと抵抗素子２３の間に接続される。ｎｐｎトランジスタ３２のコレクタ３２ｃは、抵抗素子３３及び配線Ｇを介して半導体スイッチング素子１０１の制御電極１０５及び駆動回路１０に直接接続される。ｎｐｎトランジスタ３２のエミッタ３２ｂは、配線Ｓを介して半導体スイッチング素子１０１の第２の電極１０４に直接接続される。抵抗素子３３は、ｎｐｎトランジスタ３２のコレクタ電流制限抵抗として機能する。ｎｐｎトランジスタ３２のベース３２ａ及びエミッタ３１ｂはそれぞれ分圧回路２０Ａの抵抗素子２３の両端に接続されることで、抵抗素子２３の両端電圧に応じてｎｐｎトランジスタ３２をオンオフする。
　抵抗素子３４は、一端がｐｎｐトランジスタ３５のベース３５ａに接続され、他端がｎｐｎトランジスタ３２のコレクタ３２ｃと抵抗素子３３の間に接続される。抵抗素子３４は、ｐｎｐトランジスタ３５のベース電流制限抵抗として機能する。ｐｎｐトランジスタ３５は、エミッタ３５ｃが配線Ｇに接続され、ベース３５ａが抵抗素子３４に接続され、コレクタ３５ｂが配線Ｃを介して過電流判定回路４０の抵抗素子５１に接続されている。
　図５は、本開示の実施の形態２に係る電力変換装置５００Ａの動作例を示すタイミングチャートである。まず、電力変換装置５００Ａの正常時の動作について図５を用いて説明する。図５のタイミングチャートの縦軸は、上から順に、外部制御信号Ｓｇ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅ、半導体スイッチング素子１０１に流れるコレクタ電流Ｉｃ、半導体スイッチング素子１０１に印加されているコレクタ電圧Ｖｃｅ、電流増幅回路３０Ａのｎｐｎトランジスタ３２のベース－エミッタ間電圧Ｖｂｅ３２、ｐｎｐトランジスタ３５のベース－エミッタ間電圧Ｖｂｅ３５、及びコンデンサ５２の両端電圧Ｖｓｃを示している。横軸は時間ｔである。
　図５の時刻ｔ０以前、すなわち半導体モジュール１００のターンオフ期間中は、オン用ＭＯＳＦＥＴ１２がオフし、オフ用ＭＯＳＦＥＴ１３がオンしている。これにより、コンデンサ５２の電荷はダイオード６１、オフ用ＭＯＳＦＥＴ１３を介して放電されるため、コンパレータ６２の入力ノード６４の電位は負の電源ノード１９と同等となる。
　時刻ｔ０において、外部制御信号がオフ指令からオン指令に切り替わるのに応答して、制御回路１１により、オン用ＭＯＳＦＥＴ１２がオンし、オフ用ＭＯＳＦＥＴ１３がオフする。これにより、第１の直流電源１６から、正の電源ノード１８、オン用ＭＯＳＦＥＴ１２、オン用ゲート抵抗１４、配線Ｇを介して、半導体スイッチング素子１０１の入力容量に充電電流が流れ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅは増加し始める。
　ゲート電圧Ｖｇｅの増加により、半導体スイッチング素子１０１はターンオン動作に入る。コンパレータ６２の入力ノード６４よりも接続点７０のほうが高電位となるため、コンデンサ５２の放電は中止される。このとき、分圧回路２０Ａの両端には、電力変換装置５００Ａに入力される主電圧である母線電圧Ｖｄｄと同等の電圧が印加され、抵抗素子２１ａ，２１ｂ，…，２１ｎまでの総抵抗値と抵抗素子２３の抵抗値とで減圧される。このとき、抵抗素子２３の両端電圧はｎｐｎトランジスタ３２の動作閾値電圧を超えるため、ｎｐｎトランジスタ３２がオンする。
　また、ターンオン動作により、半導体スイッチング素子１０１のＶｇｅが増加し、時刻ｔ１にて、半導体スイッチング素子１０１のゲート配線である配線Ｇの方が、半導体スイッチング素子１０１のソース配線である配線Ｓよりも電位が高くなると、第１の直流電源１６から、正の電源ノード１８、オン用ＭＯＳＦＥＴ１２、オン用ゲート抵抗１４、配線Ｇ及び抵抗素子３３を介して、ｎｐｎトランジスタ３２にコレクタ電流が流れ、ｎｐｎトランジスタ３２のコレクタ３２ｃが配線Ｓと同電位となる。そして、ｐｎｐトランジスタ３５のベース３５ａに電流が流れ始め、ｐｎｐトランジスタ３５がオンする。ｐｎｐトランジスタ３５がオンすると、正の電源ノード１８、オン用ＭＯＳＦＥＴ１２、オン用ゲート抵抗１４及び配線Ｇを介して、ｐｎｐトランジスタ３５に増幅電流Ｉｚが流れる。この増幅電流Ｉｚが配線Ｃを流れ、過電流判定回路４０の抵抗素子５１を介してコンデンサ５２を充電する。
　配線Ｃに流れる増幅電流Ｉｚは、配線Ｃに寄生する静電容量を瞬時に充電できるほどの大きさ、例えば数十ｍＡであるため、増幅電流Ｉｚの大部分が過電流判定回路４０に流入する。時刻ｔ１でｐｎｐトランジスタ３５がオンすると、ｐｎｐトランジスタ３５のエミッタ３５ｂが配線Ｇと同電位となるため、時間ｔに対してコンデンサ５２の両端電圧Ｖｓｃは、正の電源電圧Ｖ＋と負の電源電圧Ｖ－の差分値Ｖ＋－Ｖ－と、抵抗素子５１の抵抗値Ｒ５１及びコンデンサ５２の静電容量値Ｃ５２で決まる時定数Ｒ５１・Ｃ５２と、によって決まる。すなわち、次の式（２）のように表すことができ、式（２）に従ってコンデンサ５２の両端電圧Ｖｓｃが上昇していく。
　Ｖｓｃ（ｔ）＝（Ｖ＋ － Ｖ－）・（１－ｅｘｐ（－ｔ／（Ｒ５１・Ｃ５２））　…（２）
　時刻ｔ２にてゲート電圧Ｖｇｅが半導体スイッチング素子１０１の閾値電圧Ｖｔｈを超えたとき、第１の電極１０３から第２の電極１０４にコレクタ電流Ｉｃが流れ始める。このとき、コレクタ電流Ｉｃの時間変化率ｄＩｃ／ｄｔと、主回路に寄生するインダクタンスＬｓの積で表される誘導起電力ＶＬ＝Ｌｓ・ｄＩｃ／ｄｔが生じる。そして、半導体スイッチング素子１０１に印加されているコレクタ電圧Ｖｃｅは、母線電圧Ｖｄｄよりも誘導起電力ＶＬ分減少する。しかし、依然としてコレクタ電圧Ｖｃｅは高い電圧を保つため、ｎｐｎトランジスタ３２のオン状態は継続され、コンデンサ５２の両端電圧Ｖｓｃは式（２）に従って上昇し続ける。
　時刻ｔ３から時刻ｔ５までは、半導体スイッチング素子１０１のミラー効果によってゲート電圧Ｖｇｅが一定となるミラー期間である。このミラー期間でコレクタ電圧Ｖｃｅが大きく変動し、コレクタ電圧Ｖｃｅは時刻ｔ５にて０Ｖ近傍まで低下する。時刻ｔ４において、分圧回路２０Ａの抵抗素子２３の両端電圧が、電流増幅回路３０Ａのｎｐｎトランジスタ３２の動作閾値電圧を下回り、ｎｐｎトランジスタ３２のベース－エミッタ間電圧Ｖｂｅ３２が減少する、すなわち、ｎｐｎトランジスタ３２がオフする。ｎｐｎトランジスタ３２がオフすると、ｎｐｎトランジスタ３２のコレクタ３２ｃが配線Ｇと同電位となるため、ｐｎｐトランジスタ３５のベース３５ｂに電流が流れなくなり、ｐｎｐトランジスタ３５はオフする。その結果、過電流判定回路４０のコンデンサ５２を充電する増幅電流Ｉｚが遮断され、コンデンサ５２の両端電圧Ｖｓｃが上昇しなくなる、すなわち、コンデンサ５２への充電が停止する。
　時刻ｔ５にてミラー期間を脱すると、ゲート電圧Ｖｇｅは再び増加し、時刻ｔ６にてゲート電圧Ｖｇｅが正の電源電圧Ｖ＋に到達することによってターンオン動作が終了する。
　次に、時刻ｔ７から時刻ｔ１３までのターンオフ動作について説明する。図５の時刻ｔ７において、外部制御信号Ｓｇがオン指令からオフ指令に切り替わるのに応答して、制御回路１１により、オン用ＭＯＳＦＥＴ１２がオフし、オフ用ＭＯＳＦＥＴ１３がオンする。これによって、半導体スイッチング素子１０１の入力容量から、配線Ｇ、オフ用ゲート抵抗１５、オフ用ＭＯＳＦＥＴ１３、負の電源ノード１９を介して、第２の直流電源１７に放電電流が流れ、ゲート電圧Ｖｇｅは減少し始める。これにより、半導体スイッチング素子１０１はターンオフ動作に移行する。このとき、接続点７０の電位が瞬時にＶ－となるため、コンデンサ５２の残留電荷は、ダイオード６１を介して素早く放電される。
　時刻ｔ７から時刻ｔ８の間は、コレクタ電流Ｉｃ及びコレクタ電圧Ｖｃｅは変化しない。時刻ｔ８以降、半導体スイッチング素子１０１に印加されているコレクタ電圧Ｖｃｅが増加し始めることにより、時刻ｔ８から時刻ｔ１０までゲート電圧Ｖｇｅがほぼ一定となるミラー期間になり、時刻ｔ１０においてコレクタ電圧Ｖｃｅが母線電圧Ｖｄｄに到達する。
　時刻ｔ１０でミラー期間を脱すると、ゲート電圧Ｖｇｅが再び減少し始める。時刻ｔ１１においてゲート電圧Ｖｇｅが半導体スイッチング素子１０１の閾値電圧Ｖｔｈを下回ると、コレクタ電流Ｉｃは流れなくなる。そして、時刻ｔ１３のようにゲート電圧Ｖｇｅが負の電源電圧Ｖ－に到達することによってターンオフ動作が終了する。
　ターンオフ期間中は、半導体スイッチング素子１０１のコレクタ電圧Ｖｃｅが母線電圧Ｖｄｄと同等となるため、分圧回路２０Ａの両端には母線電圧Ｖｄｄと同等の電圧が印加される。従って、分圧回路２０Ａの抵抗素子２３の両端電圧が、電流増幅回路３０Ａのｎｐｎトランジスタ３２の動作閾値電圧を超えるため、ｎｐｎトランジスタ３２のベース－エミッタ間電圧Ｖｂｅ３２が上昇し、ｎｐｎトランジスタ３２がオンする。
　ｎｐｎトランジスタ３２がオンすると、ｎｐｎトランジスタ３２のコレクタ３２ｃは配線Ｓと同電位となるが、ターンオフ時は配線Ｇの方が配線Ｓよりも電位が低いため、ｐｎｐトランジスタ３５のベース電流が流れなくなり、ｐｎｐトランジスタ３５のベース－エミッタ間電圧Ｖｂｅ３５が減少し、ｐｎｐトランジスタ３５はオフする。その結果、過電流判定回路４０のコンデンサ５２を充電する電流が遮断され、コンデンサ５２はダイオード６１を介して放電される。そのため、時刻ｔ７以降、ターンオフ期間中のコンデンサ５２の両端電圧Ｖｓｃは０Ｖ相当を維持する。
　次に、電力変換装置５００Ａの短絡異常時の動作について図５を用いて説明する。なお、時刻ｔ１４から時刻ｔ１６までの動作、すなわち、半導体モジュール１００がターンオフ状態からターンオン動作に入り、式（２）に従ってコンデンサ５２の両端電圧Ｖｓｃが上昇するまでの動作については、正常時の動作と同様である。
　時刻ｔ１６において、ゲート電圧Ｖｇｅが半導体スイッチング素子１０１の閾値電圧Ｖｔｈを超えたとき、第１の電極１０３から第２の電極１０４にコレクタ電流Ｉｃが流れ始める。このとき、短絡異常が発生し、無負荷状態にあると、コレクタ電流Ｉｃは瞬時に大電流となり、正常動作時のコレクタ電流Ｉｃに比べて大きな値となる。正常動作時は、半導体スイッチング素子１０１のコレクタ電圧Ｖｃｅが０Ｖ近傍まで低下するため、後述のモータ等の負荷が母線電圧Ｖｄｄを保持していた。しかし、短絡異常時ではモータ等の負荷が無いため、半導体スイッチング素子１０１が母線電圧Ｖｄｄの大部分を保持し続ける。そのため、電流増幅回路３０Ａのｎｐｎトランジスタ３２のベース－エミッタ間電圧Ｖｂｅ３２及びｐｎｐトランジスタ３５のベース－エミッタ間電圧Ｖｂｅ３５が上昇し、すなわち、ｎｐｎトランジスタ３２及びｐｎｐトランジスタ３５はオンし続け、コンデンサ５２の両端電圧Ｖｓｃは式（２）に従い上昇し続ける。
　時刻ｔ１７においてコンデンサ５２の両端電圧Ｖｓｃが、過電流判定回路４０のコンパレータ６２の動作閾値電圧Ｖｒｅｆに到達する。そして、過電流判定回路４０のコンパレータ６２は過電流と判定し、コンパレータ６２から駆動回路１０の制御回路１１に対して半導体スイッチング素子１０１をオフするゲート遮断信号Ｓｓｃを送信する。制御回路１１は、ゲート遮断信号Ｓｓｃを受信すると、オン用ＭＯＳＦＥＴ１２をオフし、オフ用ＭＯＳＦＥＴ１３をオンする。これにより、半導体スイッチング素子１０１の入力容量から、配線Ｇ、オフ用ゲート抵抗１５、オフ用ＭＯＳＦＥＴ１３及び負の電源ノード１９を介して、第２の直流電源１７に放電電流が流れ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅが減少する。半導体スイッチング素子１０１のゲート電圧Ｖｇｅが減少することにより、時刻ｔ１７において短絡電流が遮断され、半導体スイッチング素子１０１を過電流から保護することができる。
　以上説明したように、本実施の形態によれば、分圧回路２０Ａ及び電流増幅回路３０Ａは、配線Ｇ、配線Ｃ、配線Ｓを用いて駆動回路１０及び過電流判定回路４０と接続することとした。これにより、実施の形態１と同様の効果に加え、さらに配線数を削減することができる。
実施の形態３．
　図６は、本開示の実施の形態３に係る電力変換装置５００Ｂの構成例を示す回路図である。図１、図２及び図４と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。本実施の形態による電力変換装置５００Ｂは、図６に示すように駆動制御装置３００Ｂを有している点で異なる。より詳細には、駆動制御装置３００Ｂは分圧回路２０Ｂの回路構成が異なる。
　分圧回路２０Ｂは、複数の抵抗素子２１ａ，２１ｂ，…，２１ｎ及び抵抗素子２３を直列に接続し、さらに抵抗素子２１ａ，２１ｂ，…，２１ｎの各両端にコンデンサ２４ａ，２４ｂ，…，２４ｎを接続することで構成される。つまり、抵抗素子２１ａ，２１ｂ，…，２１ｎとコンデンサ２４ａ，２４ｂ，…，２４ｎが並列接続される構成となる。本実施の形態では、複数の抵抗素子２１ａ，２１ｂ，…，２１ｎの一端である抵抗素子２１ａは、半導体スイッチング素子１０１の第１の電極１０３側に接続される。また、抵抗素子２３は、一端が抵抗素子２１ｎ及びｎｐｎトランジスタ３２のベース３２ａに接続され、他端が半導体スイッチング素子１０１のソース配線である配線Ｓに接続される。本実施の形態では、分圧回路２０Ｂは複数の抵抗素子で構成したが、複数の定電圧ダイオードで構成してもよいし、抵抗素子と定電圧ダイオードの両方で構成してもよい。
　図７は、本開示の実施の形態３に係る電力変換装置５００Ｂの動作例を示すタイミングチャートである。まず、電力変換装置５００Ｂの正常時の動作について図７を用いて説明する。図７のタイミングチャートは、縦軸の上から順に、外部制御信号Ｓｇ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅ、半導体スイッチング素子１０１に流れるコレクタ電流Ｉｃ、半導体スイッチング素子１０１に印加されているコレクタ電圧Ｖｃｅ、電流増幅回路３０Ａのｎｐｎトランジスタ３２のベース－エミッタ間電圧Ｖｂｅ３２、ｐｎｐトランジスタ３５のベース－エミッタ間電圧Ｖｂｅ３５、及びコンデンサ５２の両端電圧Ｖｓｃを示している。横軸は時間ｔである。なお、電力変換装置５００Ｂの正常時の動作について、時刻ｔ３までの動作及び時刻ｔ５から時刻ｔ１３までの動作は、実施の形態２と同様であるため、時刻ｔ３から時刻ｔ５についてのみ説明する。
　時刻ｔ３から時刻ｔ５までは、半導体スイッチング素子１０１のミラー効果によってゲート電圧Ｖｇｅが一定となるミラー期間である。このミラー期間でコレクタ電圧Ｖｃｅが大きく変動し、コレクタ電圧Ｖｃｅは時刻ｔ５にて０Ｖ近傍まで低下する。
　このとき、分圧回路２０Ｂの抵抗素子２１ａ，２１ｂ，…，２１ｎの両端にもコレクタ電圧Ｖｃｅと同等の電圧変化が生じる。そのため、この電圧変化に応じて、コンデンサ２４ａ，２４ｂ，…，２４ｎを介して変位電流Ｉｄｐが流れる。この変位電流Ｉｄｐは、抵抗素子２３にも流れるため、ｎｐｎトランジスタ３２のエミッタ３２ｂの電位よりもベース３２ａの電位の方が低くなる。そのため、時刻ｔ３において、ｎｐｎトランジスタ３２のベース－エミッタ間電圧Ｖｂｅ３２が減少し、ｎｐｎトランジスタ３２がオフする。
　ｎｐｎトランジスタ３２がオフすると、ｎｐｎトランジスタ３２のコレクタ３２ｃが配線Ｇと同電位となるため、ｐｎｐトランジスタ３５のベース３５ａに電流が流れなくなり、時刻ｔ３において、ｐｎｐトランジスタ３５もオフする。その結果、過電流判定回路４０のコンデンサ５２を充電する増幅電流Ｉｚが遮断され、コンデンサ５２の両端電圧Ｖｓｃが上昇しなくなる、すなわち、コンデンサ５２への充電が停止する。
　次に、電力変換装置５００Ｂの短絡異常時の動作について図６及び図７を用いて説明する。なお、時刻ｔ１４から時刻ｔ１６までの動作、すなわち、半導体モジュール１００がターンオフ状態からターンオン動作に入り、式（２）に従ってコンデンサ５２の両端電圧Ｖｓｃが上昇するまでの動作については、実施の形態２及び３の正常時の動作と同様である。
　時刻ｔ１６において、ゲート電圧Ｖｇｅが半導体スイッチング素子１０１の閾値電圧Ｖｔｈを超えたとき、第１の電極１０３から第２の電極１０４にコレクタ電流Ｉｃが流れ始める。このとき、短絡異常が発生し、無負荷状態にあると、コレクタ電流Ｉｃは瞬時に大電流となり、正常動作時のコレクタ電流Ｉｃに比べて大きな値となる。正常動作時は、半導体スイッチング素子１０１のコレクタ電圧Ｖｃｅが０Ｖ近傍まで低下するため、モータ等の負荷が母線電圧Ｖｄｄを保持していた。しかし、短絡異常時ではモータ等の負荷が無いため、半導体スイッチング素子１０１が母線電圧Ｖｄｄの大部分を保持し続ける。そのため、電流増幅回路３０Ａのｎｐｎトランジスタ３２のベース－エミッタ間電圧Ｖｂｅ３２及びｐｎｐトランジスタ３５のベース－エミッタ間電圧Ｖｂｅ３５が上昇し、すなわち、ｎｐｎトランジスタ３２及びｐｎｐトランジスタ３５はオンし続け、コンデンサ５２の両端電圧Ｖｓｃは式（２）に従い上昇し続ける。
　時刻ｔ１７ａにおいてコンデンサ５２の両端電圧Ｖｓｃが、過電流判定回路４０のコンパレータ６２の動作閾値電圧Ｖｒｅｆに到達する。そして、過電流判定回路４０のコンパレータ６２は過電流と判定し、コンパレータ６２から駆動回路１０の制御回路１１に対して半導体スイッチング素子１０１をオフするゲート遮断信号Ｓｓｃを送信する。制御回路１１は、ゲート遮断信号Ｓｓｃを受信すると、オン用ＭＯＳＦＥＴ１２をオフし、オフ用ＭＯＳＦＥＴ１３をオンする。これにより、半導体スイッチング素子１０１の入力容量から、配線Ｇ、オフ用ゲート抵抗１５、オフ用ＭＯＳＦＥＴ１３及び負の電源ノード１９を介して、第２の直流電源１７に放電電流が流れ、半導体スイッチング素子１０１のゲート電圧Ｖｇｅが減少する。半導体スイッチング素子１０１のゲート電圧Ｖｇｅが減少することにより、時刻ｔ１７ａにおいて短絡電流が遮断され、半導体スイッチング素子１０１を過電流から保護することができる。
　実施の形態１及び２で示す電力変換装置５００，５００Ａでは、時刻ｔ０でターンオン開始してからｎｐｎトランジスタ３２又はｐｎｐトランジスタ３５がオフするタイミングは時刻ｔ４であったが、実施の形態３で示す電力変換装置５００Ｂではコレクタ電圧Ｖｃｅが大きく変化開始するタイミングである時刻ｔ３となる。
　以上説明したように、本実施の形態によれば、分圧回路２０Ｂは、抵抗素子２１ａ，２１ｂ，…，２１ｎの各両端にコンデンサ２４ａ，２４ｂ，…，２４ｎを接続するよう構成したため、実施の形態１及び２と同様の効果に加えて、過電流判定回路４０の抵抗素子５１の抵抗値Ｒ５１及びコンデンサ５２の静電容量値Ｃ５２で決まる時定数Ｒ５１・Ｃ５２を、実施の形態２よりも小さくすることができ、より早く過電流検知及び過電流保護をすることができる。
　図８は上述した実施の形態１に係る電力変換装置５００を電力変換システム７００に適用した構成を示すブロック図である。図８では、三相のインバータに本開示を適用した場合について示したが、本開示は特定の電力変換システムに限定されるものではない。
　図８に示す電力変換システム７００は、電源４００、電力変換装置５００、負荷６００から構成される。電源４００は直流電源であり、電力変換装置５００に直流電力を供給する。電源４００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成してもよいし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成してもよい。また、電源４００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
　電力変換装置５００は、電源４００と負荷６００の間に接続された三相のインバータであり、電源４００から供給された直流電力を交流電力に変換し、負荷６００に交流電力を供給する。電力変換装置５００は、図８に示すように、直流電力を交流電力に変換して出力する主変換回路１１０と、主変換回路１１０を制御する制御信号を主変換回路に出力する駆動制御装置３００とを備えている。
　負荷６００は、電力変換装置５００から供給された交流電力によって駆動される三相の電動機である。なお、負荷６００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、鉄道車両、ハイブリッド自動車や電気自動車、エレベータ、もしくは、空調機器向けの電動機として用いられる。
　主変換回路１１０は、実施の形態１で説明した半導体スイッチング素子１０１がスイッチングすることによって、電源４００から供給される直流電力を交流電力に変換し、負荷６００に供給する。主変換回路１１０又は負荷６００において短絡異常が発生した場合、電力変換装置５００の駆動制御装置３００によって半導体スイッチング素子１０１の過電流を検知する。駆動制御装置３００は本開示を適用したものであるため、配線に寄生する静電容量による半導体スイッチング素子１０１の過電流検知の遅延を抑制することができる。
　なお、図８において、電力変換装置５００は実施の形態１を適用した例を示したが、実施の形態２、３を適用した場合においても同様である。
　実施の形態１～３で説明した、電力変換装置５００，５００Ａ，５００Ｂの半導体スイッチング素子１０１及び分圧回路２０，２０Ａ，２０Ｂには高い電圧が印加されるため、絶縁の観点から分圧回路２０，２０Ａ，２０Ｂと過電流判定回路４０の距離を離して配置することが好ましい。本開示によれば、例えば、過電流判定回路４０は、分圧回路２０，２０Ａ，２０Ｂ及び電流増幅回路３０，３０Ａと異なる基板に設け、それらの基板間の距離、すなわち、配線Ｖ，Ｃ，Ｇ，Ｓの距離を離した場合においても、配線に寄生する静電容量による半導体スイッチング素子１０１の過電流検知の遅延を抑制することができる。また、基板間の距離に応じて、電流増幅率を変化させることで基板間の距離の違いによる遅延のばらつきを抑制することができる。
　さらに、実施の形態１～３の構成において、過電流判定回路４０を、分圧回路２０，２０Ａ，２０Ｂ及び電流増幅回路３０，３０Ａと異なる基板にすることで、基板を自由に配置することが可能となり、電力変換装置５００を小型化することができる。
　また、実施の形態１～３の構成において、電流増幅回路３０，３０Ａは、半導体スイッチング素子１０１がオンし、且つ、分圧回路２０，２０Ａ，２０Ｂによって減圧された電圧が電流増幅回路３０，３０Ａの動作閾値電圧以上となった場合に、分圧回路２０，２０Ａ，２０Ｂに流れる電流を増幅する。すなわち、半導体スイッチング素子１０１がオンの状態の時のみ過電流検知回路２００が動作する。本開示の回路構成とすることにより、過電流検知回路２００を簡易に構成することができる。
　なお、実施の形態１～３の構成において、一例として過電流判定回路４０を積分回路５０及び判定回路６０で構成したが、これに限らない。電流に基づいて半導体スイッチング素子が過電流か否かを判定する回路であればよい。例えば、コンデンサ５２を抵抗素子に置き換え、コンパレータ６２の出力先に制御用のマイクロコントローラ等を配置することで、過電流判定回路４０を構成してもよい。
　実施の形態１～３の駆動回路１０の回路構成は一例であり、半導体スイッチング素子１０１のオンオフを制御する回路であればこれに限らない。また、電流増幅回路３０，３０Ａも回路構成は一例であり、分圧回路２０，２０Ａ，２０Ｂから出力された電流を増幅し出力する回路であればこれに限らない。
　また、実施の形態１～３において、半導体スイッチング素子１０１を構成する材料は、ケイ素（Ｓｉ）だけでなく、ワイドバンドギャップ半導体である炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド等を用いてもよい。半導体スイッチング素子１０１を、ケイ素よりもバンドギャップが広いワイドギャップ半導体で形成された自己消弧型半導体デバイスとすることで、低損失化及び高速スイッチング化を図ることができる。
　本開示において「直接接続される」と記したが、電気的に構成が変わらなければ物理的に直接接続されていなくてもよく、例えば、抵抗値がゼロの抵抗素子を介してもよい。
　なお、以上の実施の形態に示した構成は、本開示の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
１０　駆動回路、１１　制御回路、
１２　オン用ＭＯＳＦＥＴ、１３　オフ用ＭＯＳＦＥＴ、
１４，１５　抵抗素子、
１６　第１の直流電源、１７ 第２の直流電源、
１８　正の電源ノード、１９　負の電源ノード、
２０，２０Ａ，２０Ｂ　分圧回路、
２１ａ，２１ｂ，２１ｎ，２２，２３　抵抗素子、
２４ａ，２４ｂ，２４ｎ　コンデンサ、
３０，３０Ａ　電流増幅回路、
３１，３２　ｎｐｎトランジスタ、３３，３４　抵抗素子、
３５　ｐｎｐトランジスタ、
３２ａ，３５ａ　ベース、３２ｂ，３５ｂ　エミッタ、３２ｃ，３５ｃ　コレクタ、
４０　過電流判定回路、
５０　積分回路、５１　抵抗素子、５２　コンデンサ、
６０　判定回路、６１　ダイオード、６２　コンパレータ、６３　直流電源、
７０　接続点、
１００　半導体モジュール、
１０１　半導体スイッチング素子、
１０２　ダイオード、
１０３　第１の電極、１０４　第２の電極、
１０５　制御電極、
１１０　主変換回路、
２００　過電流検知回路、
３００，３００Ａ，３００Ｂ　駆動制御装置、
４００　電源、
５００，５００Ａ，５００Ｂ　電力変換装置、
６００　負荷、
７００　電力変換システム。

Claims (11)

  1. 　第１の電極、第２の電極及び制御電極を有する半導体スイッチング素子の前記第１の電極と前記第２の電極に印加された電圧を減圧する分圧回路と、
    　前記分圧回路から出力された電流を増幅し出力する電流増幅回路と、
    　前記電流増幅回路から出力された電流に基づき、前記半導体スイッチング素子が過電流か否かを判定する過電流判定回路と、
    　を備えた過電流検知回路。
  2. 　前記分圧回路は、前記半導体スイッチング素子の前記第１の電極側に接続されていることを特徴とする請求項１に記載の過電流検知回路。
  3. 　前記過電流判定回路は、前記分圧回路及び前記電流増幅回路と異なる基板に設けられたことを特徴とする請求項１又は２に記載の過電流検知回路。
  4. 　前記電流増幅回路は、前記半導体スイッチング素子がオンし、且つ、前記分圧回路によって減圧された電圧が前記電流増幅回路の動作閾値電圧以上となった場合に、前記分圧回路に流れる電流を増幅する
    　ことを特徴とする請求項１から３のいずれか１項に記載の過電流検知回路。
  5. 　前記過電流判定回路は、前記半導体スイッチング素子が過電流と判定した時、前記半導体スイッチング素子のオンオフを制御する駆動回路に対して前記半導体スイッチング素子をオフするゲート遮断信号を送信することを特徴とする請求項１から４のいずれか１項に記載の過電流検知回路。
  6. 　前記電流増幅回路は、前記駆動回路の正の電源電圧に直接接続されることを特徴とする請求項５に記載の過電流検知回路。
  7. 　前記電流増幅回路は、前記半導体スイッチング素子の前記制御電極、前記第２の電極及び前記駆動回路に直接接続されることを特徴とする請求項５又は６に記載の過電流検知回路。
  8. 　前記分圧回路は、抵抗素子とコンデンサが並列接続されることを特徴とする請求項１から７のいずれか１項に記載の過電流検知回路。
  9. 　前記半導体スイッチング素子は、ケイ素よりもバンドギャップが広いワイドギャップ半導体で形成された自己消弧型半導体デバイスであることを特徴とする請求項１から８の何れか１項に記載の過電流検知回路。
  10. 　前記ワイドギャップ半導体は、炭化ケイ素、窒化ガリウム、ダイヤモンドのうち何れか１つであることを特徴とする請求項９に記載の過電流検知回路。
  11. 　前記半導体スイッチング素子で構成される主変換回路と、
    　前記主変換回路の前記半導体スイッチング素子のオンオフを制御する駆動回路と、
    　請求項１から１０の何れか１項に記載の過電流検知回路と、
    　を備えた電力変換装置。
PCT/JP2020/003211 2020-01-29 2020-01-29 過電流検知回路及び電力変換装置 WO2021152734A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/003211 WO2021152734A1 (ja) 2020-01-29 2020-01-29 過電流検知回路及び電力変換装置
DE112020006613.4T DE112020006613T5 (de) 2020-01-29 2020-01-29 Überstromdetektionsschaltung und leistungswandler
JP2021573695A JP7241929B2 (ja) 2020-01-29 2020-01-29 過電流検知回路及び電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/003211 WO2021152734A1 (ja) 2020-01-29 2020-01-29 過電流検知回路及び電力変換装置

Publications (1)

Publication Number Publication Date
WO2021152734A1 true WO2021152734A1 (ja) 2021-08-05

Family

ID=77078718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/003211 WO2021152734A1 (ja) 2020-01-29 2020-01-29 過電流検知回路及び電力変換装置

Country Status (3)

Country Link
JP (1) JP7241929B2 (ja)
DE (1) DE112020006613T5 (ja)
WO (1) WO2021152734A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225618A (ja) * 1990-12-27 1992-08-14 Toyota Motor Corp 比較回路
JPH09182448A (ja) * 1995-12-22 1997-07-11 Okuma Mach Works Ltd インバータ制御装置の過電流保護回路
JP2005086940A (ja) * 2003-09-10 2005-03-31 Toshiba Corp ゲート駆動回路
JP2010259313A (ja) * 2009-04-02 2010-11-11 Fuji Denki Thermosystems Kk 電力変換装置
JP2012075263A (ja) * 2010-09-29 2012-04-12 Mitsubishi Electric Corp 電力変換装置
JP2012195937A (ja) * 2011-03-16 2012-10-11 Ct-Concept Holding Ag パワー半導体スイッチの制御回路及びその制御方法
JP2012244720A (ja) * 2011-05-18 2012-12-10 Denso Corp スイッチング素子の駆動回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860152A (en) * 1989-01-30 1989-08-22 Delco Electronics Corporation Two stage protection circuit for a power MOSFET driving an inductive load
JP2003079129A (ja) 2001-09-04 2003-03-14 Hitachi Ltd ゲート駆動回路とそれを用いた電力変換器
JP2011130564A (ja) 2009-12-17 2011-06-30 Hitachi Ltd パワー半導体スイッチ素子の保護装置および保護方法
US9048831B2 (en) * 2012-07-13 2015-06-02 General Electric Company Systems and methods for regulating semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225618A (ja) * 1990-12-27 1992-08-14 Toyota Motor Corp 比較回路
JPH09182448A (ja) * 1995-12-22 1997-07-11 Okuma Mach Works Ltd インバータ制御装置の過電流保護回路
JP2005086940A (ja) * 2003-09-10 2005-03-31 Toshiba Corp ゲート駆動回路
JP2010259313A (ja) * 2009-04-02 2010-11-11 Fuji Denki Thermosystems Kk 電力変換装置
JP2012075263A (ja) * 2010-09-29 2012-04-12 Mitsubishi Electric Corp 電力変換装置
JP2012195937A (ja) * 2011-03-16 2012-10-11 Ct-Concept Holding Ag パワー半導体スイッチの制御回路及びその制御方法
JP2012244720A (ja) * 2011-05-18 2012-12-10 Denso Corp スイッチング素子の駆動回路

Also Published As

Publication number Publication date
JP7241929B2 (ja) 2023-03-17
DE112020006613T5 (de) 2022-11-24
JPWO2021152734A1 (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
US9461640B2 (en) Switching element drive circuit, power module, and automobile
US9476916B2 (en) Overcurrent detection apparatus and intelligent power module using same
US10651839B2 (en) Power switching apparatus
US9698654B2 (en) Soft shutdown for isolated drivers
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
US9608618B2 (en) Gate driving circuit including a temperature detection circuit for reducing switching loss and switching noise
JP6742528B2 (ja) 電力変換装置
US20160241242A1 (en) Drive unit
US20180375423A1 (en) Semiconductor device, power converting device, driving device, vehicle, and elevator
JP2002281761A (ja) 半導体電力変換装置
CN110401335B (zh) 驱动电路、功率模块以及电力变换系统
US20130229840A1 (en) Semiconductor device
CN113056864B (zh) 电力转换装置
JP5619673B2 (ja) スイッチング回路及び半導体モジュール
JP2011024382A (ja) ゲート駆動回路
WO2021152734A1 (ja) 過電流検知回路及び電力変換装置
US11824464B2 (en) Semiconductor device with switching element protection
JP2018061301A (ja) 半導体駆動装置ならびにそれを用いた電力変換装置
US11496041B2 (en) Gate drive device, gate drive method, power semiconductor module, and electric power conversion device
JP3325303B2 (ja) 保護機能を備えたスイッチ装置
EP3958467A1 (en) Switch module, driver circuit and methods
JP2022015427A (ja) 電子回路及び半導体モジュール
US20220311431A1 (en) Power semiconductor module and power converter
US20240014813A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20916272

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021573695

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20916272

Country of ref document: EP

Kind code of ref document: A1