JP2006005581A - 半導体スイッチの制御装置 - Google Patents

Abstract

【課題】短絡電流と突入電流の識別精度を高めると同時に、短絡電流の発生を検出するまでの判定時間をできるだけ短くすることにより、短絡電流発生時における回路の遮断を早め、半導体素子の電力損失及び温度上昇を最小限とすることのできる半導体スイッチの制御装置を提供する。
【解決手段】直流電源ＶＢと負荷１１との間に配置されたＭＯＳＦＥＴ（Ｔ１）を制御することにより負荷１１のオン、オフを制御すると共に、短絡電流が流れた際にＭＯＳＦＥＴ（Ｔ１）を保護する機能を具備した半導体スイッチの制御装置において、所定の閾値電圧を設定し、ＭＯＳＦＥＴ（Ｔ１）と、直流電源ＶＢとを結ぶ第１の配線に発生する逆起電力Ｅ１が閾値電圧よりも大きいか否かを判定する逆起電力検出回路１３と、逆起電力検出回路１３にて、逆起電力Ｅ１の大きさが閾値電圧よりも大きいと判定された際に、ＭＯＳＦＥＴ（Ｔ１）をオフとする制御を行う制御回路１２とを備える。
【選択図】 図１

Description

本発明は、直流電源と負荷との間に配置して該負荷のオン、オフ操作を行う半導体スイッチの制御装置に係り、特に短絡電流発生時に半導体スイッチを保護する技術に関する。

例えば、車両に搭載されるパワーウインド駆動用モータ、或いはランプ類等の負荷（電気機器）は、直流電源としてのバッテリより直流電圧が供給されて駆動する。この際、負荷とバッテリとの間に配置されるＭＯＳＦＥＴ等の半導体スイッチをオン、オフ動作させることにより、その駆動、停止が制御される。

また、負荷に過電流が流れた場合には、いち早く半導体スイッチをオフとして、回路及び負荷を保護するための過電流保護装置が搭載されている。このような過電流保護装置として、例えば、特開２０００−２５３５６０号公報（特許文献１）に記載されたものが知られている。

図８は、特許文献１に記載された過電流保護装置の構成を示す回路図である。同図に示すように、この過電流保護装置は半導体スイッチとして、マルチソースを形成する２つのＮ型ＭＯＳＦＥＴ（ＴＡ），（ＴＢ）を有しており、各ＭＯＳＦＥＴ（ＴＡ），（ＴＢ）のドレインは、直流電源ＶＢのプラス側端子に接続されている。

また、ＭＯＳＦＥＴ（ＴＡ）のソースは負荷（ＲＬ）を経由して、電源ＶＢのマイナス端子（グランド）に接続される。一方、ＭＯＳＦＥＴ（ＴＢ）のソースは抵抗Ｒｒを経由して接地される。抵抗Ｒｒには、ランプ負荷等の過渡時に発生する突入電流に対応して、過渡成分抵抗Ｒ１０が並列に配置されている。

また、ＭＯＳＦＥＴ（ＴＡ）のソース電圧ＶSAと、ＭＯＳＦＥＴ（ＴＢ）のソース電圧ＶSBの電圧レベルを比較する比較器ＣＭＰ１０と、該比較器ＣＭＰ１０の出力側に設けられたラッチＤＦ１００を備えており、ラッチＤＦ１００の出力端子は、アンド回路ＡＮＤ１００の一方の入力端子に接続されている。

更に、ＭＯＳＦＥＴ（ＴＡ），（ＴＢ）をオン、オフ操作するためのスイッチＳＷ１００及び抵抗Ｒ１０２を有しており、スイッチＳＷ１００の一端側は電源ＶＢに接続され、他端側、即ち抵抗Ｒ１０２との接続点は、アンド回路ＡＮＤ１００の他方の入力端子に接続されている。

アンド回路ＡＮＤ１００の出力端子は、ドライバー回路１００に接続され、該ドライバー回路１００の出力端子は、抵抗Ｒ１００を介してＭＯＳＦＥＴ（ＴＡ），（ＴＢ）のゲートに接続されている。

過渡成分抵抗Ｒ１０は、負荷ＲＬに突入電流が流れる期間、即ちスイッチＳＷ１００が投入された時点より一定時間だけ接続され、その後、回路から切り離される。ラッチＤＦ１００はスイッチＳＷ１００がオフのときリセットされ、その出力信号はＨレベルとなる。

以下、動作について説明する。スイッチＳＷ１００が投入されるとアンド回路ＡＮＤ１００の２つの入力信号がＨレベルとなるので、その出力信号がＨレベルとなり、ドライバー回路１００がチャージポンプ電圧を、マルチソースＦＥＴのゲートＧ（各ＭＯＳＦＥＴ（ＴＡ），（ＴＢ）に共通のゲート）に供給する。

これにより、各ＭＯＳＦＥＴ（ＴＡ），（ＴＢ）はオン状態となり、ＭＯＳＦＥＴ（ＴＡ）を介して負荷電流ＩＤが流れ、同時に、ＭＯＳＦＥＴ（ＴＢ）を介してReference電流Ｉrefが流れる。

ここで、ＭＯＳＦＥＴ（ＴＢ）は、ＭＯＳＦＥＴ（ＴＡ）と同一の特性で、チャンネル幅が通常、ＭＯＳＦＥＴ（ＴＡ）の１０００〜２０００分の１に設定されている。従って、（ＴＡのチャンネル幅）／（ＴＢのチャンネル幅）＝ｎとすると、ｎ＝１０００〜２０００程度である。そして、ＭＯＳＦＥＴ（ＴＡ）及び（ＴＢ）のソース電圧をそれぞれＶSA、ＶSBとすると、ＶSA＝ＶSBのとき、負荷電流ＩＤは、ＩＤ＝ｎ＊Ｉrefとなる。

電圧ＶSAの大きさは、負荷抵抗ＲＬの大きさに依存し、ＶSBの大きさは抵抗Ｒｒ、或いは抵抗Ｒｒと過渡成分抵抗Ｒ１０の並列合成抵抗に依存する。配線及び負荷が正常の状態では、突入電流期間を含めＶSA＞ＶSBとなるように、抵抗Ｒｒ及び過渡成分抵抗Ｒ１０が設定されている。従って、正常状態では比較器ＣＭＰ１０の出力信号はＬレベルに保持される。

ここで、何らかの原因でＭＯＳＦＥＴ（ＴＡ）と負荷ＲＬの間の配線が短絡接地されると、電流ＩＤが急激に増大し、ＶSA＜ＶSBとなり、比較器ＣＭＰ１０の出力信号がＨレベルに変化し、ラッチＤＦ１００の出力信号がＬレベルへと切り替わる。これにより、アンド回路ＡＮＤ１００出力がＬレベルとなり、ドライバー１００の出力端子側が接地され、マルチソースＦＥＴのゲートＧは抵抗Ｒ１００を経由して接地され、ＭＯＳＦＥＴ（ＴＡ），（ＴＢ）がオフとなる。これにより、ＭＯＳＦＥＴ（ＴＡ）に流れる短絡電流が遮断され、配線およびＭＯＳＦＥＴ（ＴＡ）を保護することができる。

図９は、突入電流が流れていないとき、即ち負荷ＲＬが定常状態にあるときに、ＭＯＳＦＥＴ（ＴＡ）と負荷ＲＬとの間の配線が短絡接地したときの電流ＩＤの変化を示す特性図である。

図示のように、定常状態の負荷電流ＩＤが流れているときに、ポイントＡ１となる時刻で短絡接地が発生すると電流ＩＤは急激に増加し始める。電流ＩＤが流れる配線の抵抗をＲｗ、インダクタンスをＬｗ、ＭＯＳＦＥＴ（ＴＡ）のドレイン〜ソース間抵抗をＲonＡ、電源電圧をＶＢ、電源の内部抵抗をＲbattとすると、短絡時に流れる電流ＩＤは、下記（１）式で示す電流値ＩＤ１を目標値として、（２）式で表される時定数τ１の指数関数曲線で増加する。

ＩＤ１＝ＶＢ／（ＲonＡ＋Ｒｗ＋Ｒbatt）・・・（１）
τ１＝Ｌｗ／（ＲonＡ＋Ｒｗ＋Ｒbatt）・・・（２）
そして、ポイントＡ２となる時刻を超えると、ＩＤ≧ｎ＊Ｉrefとなり、マルチソースＦＥＴは遮断される。この際、マルチソースＦＥＴのゲートＧが抵抗Ｒ１００を介して接地され、ゲートＧに蓄積されていた電荷が放電される。この際、ゲート容量をＣｇとすると、放電時定数はＣｇ＊Ｒ１００となる。

ＭＯＳＦＥＴ（ＴＡ）のゲート〜ソース間電圧ＶGSAは遮断前には約１０Ｖ程度に達しているので、ゲート電荷の放電が完了するまでには有限の時間が必要となる。放電によりゲート〜ソース間電圧ＶGSAが低下すると、ＭＯＳＦＥＴ（ＴＡ）のドレイン〜ソース間抵抗ＲonＡが増大する。

即ち、ポイントＡ２となる時刻までは抵抗ＲonＡは一定であるが、Ａ２を過ぎるとＲonＡが増大して、上記の（１）式に示す電流ＩＤ１が小さくなり、同時に時定数τ１も小さくなるので、指数関数からずれてほぼ直線的に増加してポイントＡ３となる時刻にてピークに達する。マルチソースＦＥＴのゲート電荷放電が速いほど、即ち、抵抗Ｒ１００が小さいほどポイントＡ３に早く到達し、電流ＩＤのピークは低くなる。抵抗ＲonＡは増大を継続するので、ポイントＡ３を過ぎると、電流ＩＤは減少し、ポイントＡ４となる時刻にてゼロになる。

図１０は、スイッチＳＷ１００をオンとした直後の過渡期間、即ち抵抗Ｒｒに過渡成分抵抗Ｒ１０が並列接続されているときに短絡接地が発生した場合の、電流ＩＤの変化を示す特性図である。同図にて２点鎖線で示す曲線は、短絡接地が発生しない正常な状態における電流ＩＤの変化を示している。電流ＩＤはいわゆる突入電流であり、ピークでは定常状態の電流ＩＤに比べて５〜１０倍となる電流値にまで達する。

そして、この突入電流が短絡電流と誤判定されることを防ぐために、短絡電流判定値（ｎ＊Ｉref）は突入電流ピークより大きな値に設定される。つまり、図１０中で、（ｎ＊Ｉref）を示す一点鎖線は、二点鎖線で示す突入電流のピーク値よりも大きくなるように設定されている。ここで、Reference電流Ｉrefを大きく設定するために、抵抗Ｒｒに対して並列に過渡成分抵抗Ｒ１０が一定時間（突入電流期間）加えられる。

図１０のポイントＢ１で短絡接地が発生すると電流ＩＤが急激に増大し、ポイントＢ２にてマルチソースＦＥＴが遮断され、電流ＩＤはポイントＢ３まで上昇し、その後減少する。動作は上述した図９の場合と似ている。ポイントＢ１〜Ｂ４は、図９のポイントＡ１〜Ａ４に対応する。

相違点としては、電流Ｉrefの大きさである。図１０では短絡電流判定値（ｎ＊Ｉref）が突入電流を上回る値に設定されるため、マルチソースＦＥＴ遮断時、即ちポイントＢ２における電流ＩＤが大きくなり、短絡電流のピーク値（ポイントＢ３）が大きくなる。ＭＯＳＦＥＴ（ＴＡ）がオンとなっているポイントＢ２までは、ドレイン〜ソース間電圧が小さな値となり、大電流が流れてもＭＯＳＦＥＴ（ＴＡ）の電力損失は小さい。

そして、ポイントＢ２を過ぎると、ＭＯＳＦＥＴ（ＴＡ）がオフとなるので、ドレイン〜ソース間電圧が増加する。この状態で大電流が流れるとＭＯＳＦＥＴ（ＴＡ）の電力損失が大きくなる。図９では、ポイントＡ３における短絡電流ピーク値が小さいので、電力損失は比較的小さいが、図１０の場合では、ポイントＢ２を経過した後の電流ＩＤが大きくなるので、ＭＯＳＦＥＴ（ＴＡ）の電力損失が大きな値になり、チャンネル温度を上昇させる。短絡電流が流れる期間Ｂ１〜Ｂ４は、３００［μsec］以下の短い時間であるので、ＭＯＳＦＥＴ（ＴＡ）のチャンネル温度上昇は過渡熱抵抗で規制される。

この時間帯の過渡熱抵抗はチップサイズで決まるので、短絡電流によるチャンネル温度上昇を抑制するには大きなチップサイズの素子を使用しなければならない。言い換えれば、小さなチップサイズの素子は使用できないことになり、設計自由度を制限し、コストアップの要因となる。

また、Reference電流Ｉrefのばらつきの問題があり、突入電流による誤遮断を回避するためには突入電流判定値の精度を上げるか、或いは突入電流ピークと判定値の間隔を十分に開けるかの対策を採る必要がある。どちらの方法も最終的にはコストアップを招く要因となる。その他の方法として、半導体素子の過熱を検出して電流を遮断する過熱遮断機能を付加してＦＥＴを保護する方法もあるがこの方法についても同様にコストアップを伴う。
特開２０００−２５３５６０号公報

上述したように、従来における過電流保護装置では、正常な状態である突入電流と異常な状態である短絡電流の識別が、ＭＯＳＦＥＴを流れる電流レベルの違いを検出して行われるので、突入電流ピークが大きくなると判定値に達するまでの時間が長くなり、そのために短絡判定が遅れ、短絡電流を遮断するタイミングが遅れてしまう。これにより、半導体素子の電力損失が増大し、その結果として素子の温度上昇を大きくしてしまうという問題が発生する。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、短絡電流と突入電流の識別精度を高めると同時に、短絡電流の発生を検出するまでの判定時間をできるだけ短くすることにより、短絡電流発生時における回路の遮断を早め、半導体素子の電力損失及び温度上昇を最小限とすることのできる半導体スイッチの制御装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷との間に配置された半導体スイッチを制御することにより前記負荷のオン、オフを制御すると共に、短絡電流が流れた際に前記半導体スイッチを保護する機能を具備した半導体スイッチの制御装置において、所定の閾値電圧を設定し、前記半導体スイッチと、前記直流電源とを結ぶ第１の配線に発生する逆起電力が前記閾値電圧よりも大きいか否かを判定する逆起電力判定手段と、前記逆起電力判定手段にて、逆起電力の大きさが前記閾値電圧よりも大きいと判定された際に、前記半導体スイッチをオフとする制御を行う制御手段と、を備えたことを特徴とする。

請求項２に記載の発明は、前記逆起電力判定手段にて設定される閾値電圧は、前記負荷に流れる過渡電流により前記第１の配線に発生する逆起電力よりも大きい電圧値に設定されることを特徴とする。

請求項３に記載の発明は、前記逆起電力判定手段は、前記半導体スイッチと前記第１の配線との接続点に接続された基準電圧生成用抵抗、及び該基準電圧生成用抵抗の他端に接続された基準電圧生成用コンデンサとを有し、前記基準電圧生成用抵抗と前記基準電圧生成用コンデンサとの接続点の電圧を基準電圧とし、該基準電圧に基づいて、前記閾値電圧を生成することを特徴とする。

請求項４に記載の発明は、前記基準電圧生成用抵抗と前記基準電圧生成用コンデンサからなる回路は、充電時の時定数と放電時の時定数が同一となるように設定されることを特徴とする。

請求項５に記載の発明は、前記第１の配線に発生する逆起電力の大きさは、前記基準電圧生成用抵抗の一部または全部に生じる電圧を測定することにより求めることを特徴とする。

請求項６に記載の発明は、前記逆起電力判定手段は、前記直流電源の電圧値に応じて前記閾値電圧を変化させることを特徴とする。

請求項７に記載の発明は、前記逆起電力判定手段は、前記半導体スイッチと前記第１の配線のとの接続点に接続された基準電圧生成用抵抗、及び該基準電圧生成用抵抗の他端に接続された基準電圧生成用コンデンサとを有し、前記制御手段は、前記基準電圧生成用抵抗の前記半導体スイッチ側の端子に生じる電圧と、前記基準電圧生成用抵抗の前記基準抵抗生成用コンデンサ側の端子に生じる電圧を分圧して得られる電圧を比較する比較手段を備え、前記比較手段の比較結果に基づいて、逆起電力の発生を検出することを特徴とする。

請求項８に記載の発明は、前記半導体スイッチの制御入力端子とグランドとの間に介置されたスイッチ手段を備え、前記第１の配線に発生する逆起電力の大きさが前記閾値電圧を超えたと判断された際には、前記スイッチ手段をオンとして、前記半導体スイッチの制御入力端子をグランドに接地することにより、前記半導体スイッチをオフとすることを特徴とする。

請求項９に記載の発明は、前記第１の配線は、一端側が前記直流電源と接続されると共に、他端側が複数の半導体スイッチに連結され、前記逆起電力判定手段にて、第１の配線に生じる逆起電力が前記閾値電圧を超えたと判定された際には、前記複数の半導体スイッチを全てオフとし、その後、前記半導体スイッチを所定時間間隔で順次オンとすることを特徴とする。

請求項１０に記載の発明は、前記直流電源は、車両に搭載されるバッテリであり、前記負荷は、車両に搭載される電気機器であることを特徴とする。

本発明に係る半導体スイッチの制御装置では、負荷のハイサイドに半導体スイッチを配置するスイッチング回路において、半導体スイッチと負荷を接続する配線が短絡接地して、過大な短絡電流が流れた際に、電源プラス端子と半導体スイッチを接続する第１の配線に発生する逆起電力Ｅ１の大きさが所定の値を超えたか否かを判定することにより、短絡電流発生直後の最小限の時間で短絡電流を検出することができ、短絡電流の遮断を早めて、短絡電流が半導体スイッチに発生させる電力損失を最小に抑えることが可能になる。

その結果、スイッチとして用いる半導体素子を選択するとき、短絡電流に対する耐性による制限が緩和され、比較的小容量の半導体素子まで使用可能となり、製品コストを低減することができる。

また、ランプ負荷等の突入電流も逆起電力Ｅ１の発生要因となるが、半導体スイッチと負荷との間の配線が接地したことによる短絡電流の増加勾配は突入電流の増加勾配よりも必ず大きくなることを利用して、突入電流により発生するＥ１（Ｅ１rush）を上回る値を判定値とすることにより、突入電流と短絡電流の識別を確実に行うことができる。また、その識別は電流増加を待つことなく、短絡電流発生直後に行うことができる。

更に、突入電流を上回る電流増加勾配は短絡電流しかないこと、そのときの電流増加現象は大きなエネルギー変化を伴うことから、本発明が用いる判定方法は誤判定の可能性が小さく、信頼性に優れる。

また、短絡電流が半導体素子に加える破壊エネルギーは電源電圧が大きくなればなるほど大きくなり、車両のバッテリを例に挙げた場合には、４２Ｖ系では１２Ｖ系よりも短絡電流はより一層深刻な問題となる。しかし、本発明によれば、短絡電流発生時の電流増大、及び継続期間を従来の方法に比べて理論的に最小にできるので、４２Ｖ系等の高圧系においても負荷のハイサイドに用いる半導体素子を短絡電流から保護する手段として使用することができる。

突入電流を上回る電流急増は短絡接地事故以外では発生しない。また、電流急増は大きなエネルギー変化を伴う現象なので、ノイズとは確実に識別できる。言い換えればノイズではこのような現象（第１の配線を流れる電流の急増）は発生しない。従って、突入電流を上回る電流急増を検出したら、短絡接地事故と判定しても誤判定の虞は無い。すなわち、判定に用いる現象のＳ／Ｎ比が大きいので、判定までの時間が短いにもかかわらず確実な判定が可能となる。

また、短絡電流を判定する際に使用する閾値電圧を、直流電源の電圧値に対して連動させることにより、例えば、車両のバッテリのように、状況により電圧値が大幅に変動するような場合であっても、常時最適な閾値電圧を設定することができ、高精度な短絡電流検出が可能となる。

更に、半導体スイッチ及びこれと連結した負荷からなるチャンネルが複数設けられた回路において、各チャンネル共通の第１の配線にて閾値電圧を超える過大な逆起電力Ｅ１が発生した場合には、一旦複数チャンネルを全て遮断した後、順次各チャンネルが有する半導体スイッチをオンとする。

すると、短絡接地が発生しているチャンネルについては、半導体スイッチがオンとなった瞬間に過大な逆起電力が発生するので、この半導体スイッチは遮断され、その他の正常なチャンネルについては、半導体スイッチはオンとなる。従って、複数のチャンネルを有する場合であっても、このうちいずれかのチャンネルで短絡接地が発生した場合には、即時にこのチャンネルを特定することができ、このチャンネルのみを停止させることができる。

以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１の実施形態に係る半導体スイッチの制御装置を含む負荷駆動回路の構成を示す回路図である。本実施形態では、負荷駆動回路の一例として、車両に搭載されるバッテリ（直流電源）を用いて、例えば、パワーウインド駆動用モータ、ヘッドライト等の負荷（電気機器）を駆動させる回路を用いて説明する。

同図に示すように、この負荷駆動回路は、内部抵抗Ｒｚ、内部インダクタンスＬｚを有する負荷１１と、直流電源ＶＢと、負荷１１と直流電源ＶＢとの間に介置され、負荷１１のオン、オフ操作を行う半導体スイッチとしてのＮ型ＭＯＳＦＥＴ（Ｔ１）とを備えている。

そして、電源ＶＢのプラス端子（ポイントＰ０）と、ＭＯＳＦＥＴ（Ｔ１）のドレイン（ポイントＰ１）とを連結する配線を第１の配線とし、この第１の配線の抵抗をＲｗ１とし、インダクタンスをＬ１とする。また、ＭＯＳＦＥＴ（Ｔ１）のソース（ポイントＰ２）と負荷１１とを連結する配線を第２の配線とし、この第２の配線の抵抗をＲｗ２、インダクタンスをＬ２とする。そして、負荷１１の他端は、電源ＶＢのマイナス端子（グランド）に接続されている。

なお、上記では半導体スイッチとして、Ｎ型ＭＯＳＦＥＴを例に挙げて説明しているが、ＰＭＯＳ、ＩＧＢＴ、ＰＮＰ、ＮＰＮ等、負荷のハイサイド側で使用することができるスイッチング素子であれば、その他の半導体素子を使用することも可能である。

また、ＭＯＳＦＥＴ（Ｔ１）のオン、オフを制御する制御回路（制御手段）１２と、ＭＯＳＦＥＴ（Ｔ１）と負荷１１との間で短絡事故が発生した際に第１の配線に発生する逆起電力Ｅ１を検出する逆起電力検出回路（逆起電力判定手段）１３とを備えている。

制御回路１２は、電源ＶＢと接続され操作者によるオン、オフの切り替えを行うスイッチＳＷ１と、スイッチＳＷ１とグランドとの間に配置される抵抗Ｒ６と、アンド回路ＡＮＤ１と、このアンド回路ＡＮＤ１の出力信号がＨレベルとなったときにＭＯＳＦＥＴ（Ｔ１）のゲートに駆動信号を出力するドライバー１４と、ドライバー１４の出力側に接続された抵抗Ｒ５と、ドライバー１４に電力を供給するチャージポンプ１５とを備えている。

更に、抵抗Ｒ５とＭＯＳＦＥＴ（Ｔ１）のゲートとの接続点は、ＭＯＳＦＥＴ（Ｔ３；スイッチ手段）のドレインと接続され、そのソースは接地され、ゲートはラッチＤＦ１の入力端子に接続されている。そして、このラッチＤＦ１の出力端子、及びスイッチＳＷ１と抵抗Ｒ６との接続点が、アンド回路ＡＮＤ１の２つの入力端子に接続されている。また、スイッチＳＷ１と抵抗Ｒ６との接続点は、ラッチＤＦ１のリセット端子とも接続されている。

更に、ＭＯＳＦＥＴ（Ｔ３）のゲートは、抵抗Ｒ４を介して接地され、且つツェナーダイオードＺＤ１を介して接地され、更に、抵抗Ｒ３を介して逆起電力検出回路１３に接続されている。

逆起電力検出回路１３は、ＭＯＳＦＥＴ（Ｔ１）のドレイン、即ちポイントＰ１とグランド間に抵抗Ｒ１，Ｒ２（基準電圧生成用抵抗）及びコンデンサＣ１（基準電圧生成用コンデンサ）からなる直列回路を配置している。更に、ＭＯＳＦＥＴ（Ｔ２）を備えており、該ＭＯＳＦＥＴ（Ｔ２）のソース、及びゲートが抵抗Ｒ１の両端に接続され、ドレインが抵抗Ｒ３の一端に接続されている。

以下、上述のように構成された本実施形態に係る半導体スイッチの制御装置の、動作について説明する。本実施形態に係る半導体スイッチの制御装置では、スイッチＳＷ１を操作することにより、ＭＯＳＦＥＴ（Ｔ１）のオン、オフを切り替えて負荷１１のオン、オフを操作し、また、短絡事故が発生した場合には、速やかにＭＯＳＦＥＴ（Ｔ１）をオフとすることにより、回路及びＭＯＳＦＥＴ（Ｔ１）を保護することができるものである。そして、本実施形態では、第１の配線即ち、ポイントＰ１〜Ｐ０間に発生する逆起電力Ｅ１を測定することにより、短絡電流が流れているかどうかの判定を行う。

しかし、実際には、ＭＯＳＦＥＴ（Ｔ１）がオンとなったときに過渡的に生じる突入電流が存在するので、この突入電流と短絡電流とを識別する必要があり、以下、第１の配線に生じる逆起電力Ｅ１が、突入電流と短絡電流でどのように相違するかについて説明する。

具体的な回路説明に入る前に、図２に示すインダクタンスＬ、抵抗Ｒ、電源ＶＢ、スイッチＳＷからなる単純な回路を用いて、スイッチＳＷをオンしたときに回路に流れる電流Ｉを求める。

図２に示す回路において、時刻ｔ＝０でＳＷを投入したとすると、回路に流れる電流Ｉは、次の（３）式で示すことができる。

Ｌ＊ｄＩ／ｄｔ＋Ｒ＊Ｉ＝ＶＢ ・・・（３）
（３） 式を解くと、以下の（４）式が得られる。

Ｉ＝ＶＢ／Ｒ｛１−Exp（−Ｒ／Ｌ＊ｔ）｝ ・・・（４）
即ち、電流Ｉは到達目標電流値ＶＢ／Ｒに向かって、時定数Ｌ／Ｒで増加することになる。

次いで、（４）式の両辺を微分すると、以下の（５）式が得られる。

ｄＩ／ｄｔ＝ＶＢ／Ｒ＊Ｒ／Ｌ＊Exp（−Ｒ／Ｌ＊ｔ）
＝ ＶＢ／Ｌ＊Exp（−Ｒ／Ｌ＊ｔ） ・・・（５）
（５）式から判るように、電流勾配ｄＩ／ｄｔは、ｔ＝０で最大となる。このときの勾配は（５）式においてｔ＝０とおいて、（６）式で求めることができる。

ｄＩ／ｄｔ（＠ｔ＝０）＝ＶＢ／Ｌ ・・・（６）
従って、ｔ＝０における電流Ｉの勾配は電圧ＶＢとインダクタンスＬの大きさのみで決定され、抵抗Ｒには関係しない。このとき、インダクタンスＬの両端に発生する逆起電力は、Ｌ＊ｄＩ／ｄｔ（＠ｔ＝０）＝Ｌ＊ＶＢ／Ｌ＝ＶＢとなる。即ち、ｔ＝０でＬの両端に発生する逆起電力が最大になり、大きさは電源電圧ＶＢに等しい。

上記の内容を本発明の回路図である図１に適用する。負荷１１のインダクタンスをＬｚ、抵抗をＲｚとし、短絡経路を含むポイントＰ２と接地（ＧＮＤ）間のインダクタンスをＬ３、抵抗をＲｗ３とする。短絡経路の非接地側はポイントＰ２と負荷を結ぶ第２の配線上のどこかに存在する。突入電流または短絡電流はｔ＝０でスタートするものとする。突入電流スタート時の電流勾配はＶＢ／（Ｌ１＋Ｌ２＋Ｌｚ）となり、このときの逆起電力Ｅ１をＥ１rushとすると、以下の（７）式で与えられる。

Ｅ１rush＝Ｌ１＊ＶＢ／（Ｌ１＋Ｌ２＋Ｌｚ）
＝ＶＢ＊Ｌ１／（Ｌ１＋Ｌ２＋Ｌｚ） ・・・（７）
他方、短絡電流スタート時の電流勾配はＶＢ／（Ｌ１＋Ｌ３）となり、このときの逆起電力Ｅ１をＥ１shortとすると、以下の（８）式で求めることができる。

Ｅ１short＝Ｌ１＊ＶＢ／（Ｌ１＋Ｌ３）
＝ＶＢ＊Ｌ１／（Ｌ１＋Ｌ３） ・・・（８）
上記の（７），（８）式の最右辺を比較すると分子は同じで分母が異なり（８）式の分母の方が小さい。何故ならば、（８）式の分母にはＬｚが無く、かつ短絡経路は通常のケースでは第２の配線上にあるどこかの点が車体（接地レベル）に短絡接地して形成されるので、Ｌ２≧Ｌ３となるからである。

従って、Ｅ１short＞Ｅ１rushとなる。また、インダクタンスＬ１、Ｌ２、Ｌｚは負荷と配線構造から決まる定数なので、Ｅ１rushは電圧ＶＢにより変化する。そして、明確に特定できる値（電圧）となる。従って、使用電圧範囲の上限（通常は、１２±４Ｖの上限で１６Ｖ）に相当するＥ１rushより大きいレベルに短絡判定値を設定すれば、Ｅ１が判定値を超えたら短絡電流が発生したものと判定することができる。換言すれば、電圧変動による誤動作を招くことがない。短絡接地ポイントが第２の配線上でポイントＰ２に近づくほど短絡接地による影響が大きくなり、短絡電流が大きくなるが、この際、逆起電力Ｅ１shortも同時に大きくなるので、検出がより確実になる。

更に、短絡判定値を電源電圧ＶＢに比例させるように設定すれば、短絡判定値をより小さい値に設定することができる。これについては、後述する第２の実施形態にて説明する。

次に、図１に示す回路における逆起電力Ｅ１shortの検出方法について説明する。逆起電力検出回路１３として、ポイントＰ１とグランド間に抵抗Ｒ１、Ｒ２及びコンデンサＣ１を直列接続した回路を配置しているので、負荷１１を通常に動作させている際には、コンデンサＣ１の非接地側端子電圧Ｖ３は、ポイントＰ１の電圧Ｖ１まで充電される。正常な状態では第１の配線に負荷電流ＩＤが流れることによる電圧降下は小さいので、Ｖ３≒ＶＢとなる。

この電圧Ｖ３が逆起電力Ｅ１の大きさを測定する際の基準電圧となる。本実施形態では、逆起電力Ｅ１が発生してポイントＰ１の電圧Ｖ１が低下した際に、この電圧Ｖ１と基準電圧Ｖ３との差分を測定することにより、短絡電流が流れているかどうかを判定する。

つまり、差分電圧（Ｖ３−Ｖ１）が予め設定した閾値電圧を超えた場合に、短絡電流が流れているものと判定する。そして、この差分電圧（Ｖ３−Ｖ１）は抵抗Ｒ１，Ｒ２の両端に生じる電圧となるが、ここでは、その一部に生じる電圧として、抵抗Ｒ１の両端の電圧を測定することにより、短絡電流の発生を判定する。

また、短絡電流と判定するまでの間は、ポイントＰ１の電圧Ｖ１が低下しても基準電圧Ｖ３が低下しないように、時定数Ｃ１＊（Ｒ１＋Ｒ２）の値を設定する。そして、コンデンサＣ１の非接地側端子にＰ型ＭＯＳＦＥＴ（Ｔ２）のソースが接続され、ゲートが抵抗Ｒ１とＲ２との結合点に接続されている。ここで、ＭＯＳＦＥＴ（Ｔ２）のスレッショルド電圧をＶth2とすると、次の（９）式を満足するように抵抗Ｒ１、Ｒ２を選定する。

Ｅ１rush＜Ｖth2＊（Ｒ１＋Ｒ２）／Ｒ１ ・・・（９）
ＭＯＳＦＥＴ（Ｔ２）のドレインとＧＮＤ間には、抵抗Ｒ３、Ｒ４を直列接続した回路が配置され、抵抗Ｒ３、Ｒ４の接続点の電圧Ｖ４がラッチＤＦ１に入力される。ツェナーダイオードＺＤ１は、電圧Ｖ４がロジック回路の電源電圧５Ｖを越えないようにするために配置している。ツェナーダイオードＺＤ１のツェナー電圧は５Ｖ以下としている。

ラッチＤＦ１は、スイッチＳＷ１がオフ状態でリセットされ、出力信号がＨレベルとなる。そして、入力（＝電圧Ｖ４）がＬからＨに立ち上がると、出力（＝ＡＮＤ１の一方の入力）をＬにラッチする。

スイッチＳＷ１は、一端が電源ＶＢに接続され抵抗Ｒ６を介して接地されているので、スイッチＳＷ１がオンとなると、アンド回路ＡＮＤ１の出力信号がＨレベルとなり、ドライバー１４がチャージポンプ１５の電圧をＭＯＳＦＥＴ（Ｔ１）のゲートに供給し、ＭＯＳＦＥＴ（Ｔ１）をオンとさせる。

これにより、負荷１１に直流電圧ＶＢが印加されることになり、該負荷１１は駆動する。また、スイッチＳＷ１をオフとすると、アンド回路ＡＮＤ１の出力信号がＬとなり、ＭＯＳＦＥＴ（Ｔ１）がオフとなって、負荷１１への電圧供給が遮断される。

次に、短絡電流が発生した際に回路を遮断する際の動作について説明する。スイッチＳＷ１がオフのとき、コンデンサＣ１の非接地側端子電圧Ｖ３は電源電圧ＶＢにまで充電され、ＭＯＳＦＥＴ（Ｔ２）はソース〜ゲート間に電位差が生じないので、オフとなっている。

一方、ラッチＤＦ１の出力はＨレベルとなっている。スイッチＳＷ１を投入するとＭＯＳＦＥＴ（Ｔ１）はオンとなる。これにより、負荷１１に接続される回路には負荷電流ＩＤが流れることになる。また、オン直後の過渡状態となる期間には突入電流が流れる。特に、負荷１１がランプ負荷或いはモータ負荷の場合には大きな突入電流となる。

そして、突入電流により第１の配線（ポイントＰ０〜ポイントＰ１）に逆起電力Ｅ１が図示の矢印の向き（左側から右側）に発生する。電源電圧を１２．５Ｖ、負荷１１を２１Ｗ×３灯のランプ負荷としたときの突入電流ＩＤ、基準電圧Ｖ３、ポイントＰ１の電圧Ｖ１の波形を図４に示す。

図４のスケールは、ＩＤ（１０Ａ／ｄｉｖ、３０Ａ）、Ｖ３（４Ｖ／ｄｉｖ、１２Ｖ）、Ｖ１（４Ｖ／ｄｉｖ、１２Ｖ）である。スケールの表現（１０Ａ／ｄｉｖ、３０Ａ）は縦軸１目盛りが１０Ａで上下方向中央の水平線が３０Ａという意味である。

横軸は５μsec／ｄｉｖである。突入電流により逆起電力Ｅ１が発生し、ポイントＰ１の電圧Ｖ１は電源電圧ＶＢよりも低い電圧となる。一方、コンデンサＣ１の非接地側電圧Ｖ３は、抵抗Ｒ１、Ｒ２により放電が抑制されるので、電圧Ｖ１の低下に追随することができず、ほとんど変化しない。

図４に示す波形より、Ｅ１＝Ｖ３−Ｖ１は突入電流立ち上がりから１２μsec経過したあたりで最大となり、その値は１．８Ｖであることが読み取れる。Ｅ１（＝Ｅ１rush）に対してＲ１、Ｒ２、及びＭＯＳＦＥＴ（Ｔ２）のスレッショルド電圧Ｖth2が上記の（９）式を満足するように設定されているので、ＭＯＳＦＥＴ（Ｔ２）はオンとならない。

従って、ＭＯＳＦＥＴ（Ｔ１）は遮断されること無く、突入電流ＩＤが立ち上がって行く。突入電流の勾配は最大１．２５Ａ／μsecで、電流ピークは４５Ａに達する。

次に、第２の配線（ポイントＰ２〜負荷）で短絡接地が発生したときの波形を図５に示す。短絡電流ＩＤは短絡経路を通って流れ、逆起電力Ｅ１は、上述した（８）式で示すＥ１shortとなる。短絡電流ＩＤのスケールは、縦軸（５Ａ／ｄｉｖ、１５Ａ）、横軸１μsec／ｄｉｖで図４と異なるが、波形から読取れる短絡電流ＩＤの勾配は７Ａ／μsecであり、突入電流に比べて５．６倍勾配が大きくなっている。これにより、ポイントＰ１の電圧Ｖ１の低下量が突入電流のときに比べ大きくなる。またＥ１＝Ｖ３−Ｖ１は、短絡接地発生後、０．２μsec時点で最大となり、最大値は６〜７Ｖである。

逆起電力Ｅ１の平均値は４Ｖに達している。突入電流により発生するＥ１の波形と比較すると最大値に達する時間が突入電流の１２μsecに対して短絡電流では０．２μsecと大幅に短縮されている。また、逆起電力Ｅ１の最大値も突入電流の１．８Ｖに対して短絡電流では６〜７Ｖで３倍以上になっている。従って、Ｖ３−Ｖ１が判定電圧Ｖth2＊（Ｒ１＋Ｒ２）／Ｒ１を上回ることになり、ＭＯＳＦＥＴ（Ｔ２）がオンとなる。これにより、抵抗Ｒ３とＲ４の結合点電圧Ｖ４が上昇して短絡接地発生後約１．５μsecでＭＯＳＦＥＴ（Ｔ３）がオンとなっている。ＭＯＳＦＥＴ（Ｔ３）のオンは、電圧Ｖ１の急低下から判断することができる。

そして、ＭＯＳＦＥＴ（Ｔ３）のオンにより、ＭＯＳＦＥＴ（Ｔ１）のゲート電荷が急速に放電し、該ＭＯＳＦＥＴ（Ｔ１）がオフとなる。１．８μsec時点で短絡電流ＩＤのピークとなっている。

ＭＯＳＦＥＴ（Ｔ１）がオフとなってから短絡電流ＩＤがピークに達するまでの時間は約０．３μsecと短い。短絡電流ＩＤを急速に遮断したにも関わらず、短絡電流ＩＤピーク時点の電圧Ｖ１は１８Ｖで、それほど大きくなっていない。その理由は、遮断時の短絡電流ＩＤが、１５〜１７Ａ程度と小さいため、短絡電流が流れる回路に蓄積される電磁エネルギー「１／２＊（Ｌ１＋Ｌ３）＊ＩＤ^２」が小さいためである。

Ｖ３−Ｖ１は、短絡発生直後（０．２μsec後）に６〜７Ｖに達しているので、この時点で短絡電流の判定が終了している。即ち、短絡発生から判定までの時間が最小限になっていると言える。この実施例では回路の応答遅れにより、ＭＯＳＦＥＴ（Ｔ１）の遮断が遅れているが、回路の応答をもっと早めることができれば、短絡電流ＩＤのピーク値はより一層小さくなり、遮断時にＭＯＳＦＥＴ（Ｔ１）に発生する電力損失を更に減らすことが可能となる。

一方、電圧Ｖ４の立ち上がりにより、ラッチＤＦ１の出力がＬに変化してＡＮＤ１出力がＬになりドライバー１４の出力端子が接地され、ＭＯＳＦＥＴ（Ｔ１）のオフ状態が保持される。

なお、ＭＯＳＦＥＴ（Ｔ３）を用いずに、ドライバー出力を接地するだけでもＭＯＳＦＥＴ（Ｔ１）を遮断することができるが、本実施形態では、ＭＯＳフェッチ（Ｔ３）を用いてドライバー１４の出力端子を接地することにより、より迅速にＭＯＳＦＥＴ（Ｔ１）を遮断する。

このようにして、本実施形態に係る半導体スイッチの制御装置では、直流電源ＶＢとＭＯＳＦＥＴ（Ｔ１）とを接続する第１の配線に生じる逆起電力Ｅ１を検出し、この逆起電力Ｅ１が予め設定した閾値より大きい場合、即ち、逆起電力検出回路１２の抵抗Ｒ１の両端に生じる電圧がＭＯＳＦＥＴ（Ｔ２）のスレッショルド電圧Ｖth2よりも大きい場合には、スイッチ手段としてのＭＯＳＦＥＴ（Ｔ３）をオンとすることにより、ＭＯＳＦＥＴ（Ｔ１）を遮断する。

従って、短絡接地が発生した際には、即時に回路を遮断することができ、ＭＯＳＦＥＴ（Ｔ１）の温度上昇を防止することができる。このため、短絡電流に対する耐性による制限を緩和することができ、小容量の半導体素子を使用することができるので、省スペース化、及びコストダウンを図ることができる。

また、（９）式にて示したように、突入電流により生じる逆起電力Ｅ１rushでは、抵抗Ｒ１に生じる電圧がＭＯＳＦＥＴ（Ｔ２）のスレッショルド電圧Ｖth2を上回ることがないように、抵抗Ｒ１，Ｒ２の大きさが設定されるので、突入電流による誤遮断を防止することができる。

更に、コンデンサＣ１と、抵抗Ｒ１，Ｒ２との直列接続からなる時定数回路を用いることにより、コンデンサＣ１と抵抗Ｒ１との接続点の電圧Ｖ３が、ポイントＰ１における電圧Ｖ１の急激な変化に追随することができないようにすることにより、逆起電力Ｅ１を（Ｖ３−Ｖ１）で求めるようにしているので、確実且つ簡単な方法で逆起電力Ｅ１を検出することができる。

更に、コンデンサＣ１と、抵抗Ｒ１，Ｒ２との直列接続からなる時定数回路は、充電時の時定数と放電時の時定数が同一となっているので、逆起電力Ｅ１を高精度に検出ができるようになる。

また、抵抗Ｒ１，Ｒ２（基準電圧生成用抵抗）の両端に生じる逆起電力Ｅ１のうち、抵抗Ｒ１の両端に生じる電圧の大きさに基づいて、逆起電力の大きさを判定するので、抵抗Ｒ１，Ｒ２の抵抗値の比率を任意に設定することにより、所望の閾値電圧を設定することができる。

更に、逆起電力Ｅ１の大きさが閾値電圧を超えてＭＯＳＦＥＴ（Ｔ２）がオンとなった場合には、スイッチ手段としてのＭＯＳＦＥＴ（Ｔ３）をオンとすることにより、ＭＯＳＦＥＴ（Ｔ１）のゲートを即時にグランドに接続して、該ＭＯＳＦＥＴ（Ｔ１）をオフとするので、短絡接地発生時には極めて迅速にＭＯＳＦＥＴ（Ｔ１）をオフとして回路を保護することができるようになる。

次に、本発明の第２の実施形態について説明する。逆起電力Ｅ１の判定値は、正常な電流である突入電流によって第１の配線（図１のポイントＰ０〜Ｐ１間）に生じる逆起電力よりも大きい値に設定しなければならないことは上述した通りである。他方、検出感度を向上させるためには、できるだけこの判定値を小さな値に設定することが望ましい。

しかし、車両のバッテリを例に挙げると、電源電圧ＶＢより出力される電圧値は変動する場合があり、従って、電源電圧ＶＢが最大であることを想定して、逆起電力Ｅ１の判定値を設定しなければならないことになる。この場合、電源電圧ＶＢが低い電圧値となると、判定値が無意味に高い値に設定されていることになり、非効率である。

そこで、第２の実施形態では、上述した第１の実施形態に対し、電源電圧ＶＢの大きさに連動して応じて逆起電力Ｅ１の判定値を変化させることにより、常に好適な判定値となるように制御する機能を付加している。これにより、突入電流による逆起電力Ｅ１と、判定値とのギャップを縮めることができるので、判定値設定における無駄が解消し、保護性能が向上することになる。以下、具体的に説明する。

図６は、第２の実施形態に係る半導体スイッチの制御装置の構成を示す回路図である。図１と相違する点のみを説明すると、図１に示した制御回路１２が制御回路１２ａとなっており、比較器（比較手段）ＣＭＰ１、及び抵抗Ｒ８，Ｒ９を備えている。

また、逆起電力検出回路１３が逆起電力検出回路１３ａとなっており、抵抗（基準電圧生成用抵抗）Ｒ１，Ｒ７，Ｒ８及びコンデンサ（基準電圧生成用コンデンサ）Ｃ１を備えている。ここで、抵抗Ｒ７，Ｒ８は、抵抗Ｒ１に比べ、抵抗値が十分大きな値に設定されている。

次に、図６に示した回路の動作について説明する。Ｅ１＝０Ｖ、即ち第１の配線に流れる電流が変化しないときには、Ｖ３＝Ｖ１≒ＶＢとなり、コンデンサＣ１の非接地側端子は電源電圧ＶＢに等しくなる。

また、比較器ＣＭＰ１の正転端子には電圧Ｖ３を抵抗Ｒ７とＲ８で分圧した電圧Ｖ５が入力され、反転端子にはポイントＰ１の電圧Ｖ１が入力される。そして、逆起電力Ｅ１が発生して電圧Ｖ１が低下し、電圧Ｖ５より低くなるとＣＭＰ１出力がＬレベルからＨレベルに変化しラッチＤＦ１が動作する。即ち、電圧（Ｖ３−Ｖ５）が逆起電力Ｅ１の判定電圧となる。

そして、以下の（１０）式が成立する。

Ｖ３−Ｖ５＝Ｒ７／（Ｒ７＋Ｒ８）＊Ｖ３
＝Ｒ７／（Ｒ７＋Ｒ８）＊ＶＢ ・・・（１０）
従って、判定電圧（Ｖ３−Ｖ５）は電源電圧ＶＢに比例することになる。その結果、電源電圧ＶＢが変動した場合であっても、これに連動して反転電圧（Ｖ３−Ｖ５）が追随するので、突入電流による逆起電力Ｅ１と、判定値とのギャップを縮めることができる。これにより、より高精度に短絡接地時において発生する逆起電力を検出することができ、回路を保護することができる。

このようにして、第２の実施形態に係る半導体スイッチの制御装置では、電源電圧ＶＢの変動に応じて逆起電力の判定値を変化させるので、常に突入電流により発生する逆起電力と逆起電力の判定値との間のギャップを小さい値に保持することができるようになり、高精度な短絡接地の検出が可能となり、半導体スイッチ及び回路を確実に保護することができるようになる。

次に、本発明の第３の実施形態について説明する。上述した第１，第２の実施形態では、第１の配線に対してＭＯＳＦＥＴ（Ｔ１）及び負荷１１が１個（１チャンネル）取り付けられている場合の例を説明したが、ポイントＰ１と接地（ＧＮＤ）間に複数のＭＯＳＦＥＴと負荷の直列回路（ＦＥＴチャンネルと呼称する）が並列に接続されることがある。

このような場合において、複数のＦＥＴチャンネルが同時にオンになったとき、どのチャンネルが短絡接地して所定の値を超える逆起電力Ｅ１を発生させたのかを検出する必要がある。

本実施形態では、複数のチャンネルのうち、いずれかのチャンネルにて短絡接地が発生した場合には、各チャンネルを一旦全てオフとし、その後、一定間隔で順番に再度オンとすることにより、短絡接地が発生しているチャンネルを特定する。この操作はロジック回路により行われる。

図７は、ロジック回路の一例として、５チャンネルの順番スタート回路を示す回路図である。図示のようにこの順番スタート回路は、５チャンネルの各負荷回路が有するＭＯＳＦＥＴをオン、オフ操作するためのスイッチＳＷ１〜ＳＷ５と、アンド回路ＡＮＤ１１〜ＡＮＤ１９と、ＤフリップフロップＤＦ１１〜ＤＦ１５と、エクスクルーシブノア回路ＸＮＯＲ１〜ＸＮＯＲ５と、クロック回路ＣＬとを有している。そして、アンド回路ＡＮＤ１１〜ＡＮＤ１５の出力信号（ＳＷ１１〜ＳＷ１５）が、図１或いは図６に示したアンド回路ＡＮＤ１の入力端子に供給される。

そして、この順番スタート回路では、例えば、スイッチング時間（過渡期間）が６０μsecであるとすると、６０μsec間隔で１チャンネルずつ順番にオンさせる。

正常なチャンネルは過渡期間中に、所定の値を超える逆起電力Ｅ１が発生しないのでオンを継続し、短絡接地の発生している異常なチャンネルでは再度遮断される。異常なチャンネルをオンすることにより、逆起電力Ｅ１が発生したとき、他の正常なチャンネルのうち、既にオンが完了したチャンネルは遮断されることはない。

また、未だスタートの順番がこない正常なチャンネルは、逆起電力Ｅ１の発生により遮断信号が発生するけれども、この時点でオフ状態となっているので影響はない。即ち、短絡接地による逆起電力Ｅ１が検出されると、全チャンネルを一旦オフとした後、１チャンネルずつ順番に立ち上げることにより、正常チャンネルと異常チャンネルの識別が可能となる。

チャネル数が１０チャンネルあったとしても６０μsec間隔で順番にスタートすることに要する時間は６００μsecで済み、この遅れ時間はほとんどのケースで実用上の問題にはならない。

次いで、図７に示す回路の動作について説明する。１〜５チャンネルの各入力スイッチＳＷ１〜ＳＷ５が同時に入力されると、スタート回路からＳＷ１１〜ＳＷ１５の信号がクロック信号に同期して順番に出力される。

クロック回路ＣＬより出力されるクロック信号の周期は６０μsecとする。入力スイッチＳＷ１〜ＳＷ５はオフのときＬレベル（＝０）、オンでＨレベル（＝１）になるものとする。スイッチＳＷ１〜ＳＷ５がオフのとき、各ＤフリップフロップＤＦ１１〜ＤＦ１５のＱ出力が０となり、Ｑバー出力が１になる。

アンド回路ＡＮＤ１１〜１５は２入力がともに０になるので０を出力し、スイッチＳＷ１１〜ＳＷ１５はオフ信号状態となる。そして、スイッチＳＷ１〜５が同時に入力されるとエクスクルーシブノア回路（ＸＮＯＲ１〜４）の出力が０になる。

クロックが立ち上がると、クロック信号が直接入力されるＤフリップフロップＤＦ１１のＱ出力は１になり、アンド回路ＡＮＤ１１の出力であるＳＷ１が１になって第１チャンネルがオンとなる。

ところが、クロック信号がアンド回路ＡＮＤ１６〜１９を経由して入力されるＤフリップフロップＤＦ１２〜１５は、エクスクルーシブノア回路（ＸＮＯＲ１〜４）の０出力によりこれらのアンド回路が閉じるので、クロックが入力されず、０のままとなり、アンド回路ＡＮＤ１２〜１５の出力ＳＷ１２〜ＳＷ１５は０のままとなり第２〜５チャンネルはオンできない。

そして、ＤフリップフロップＤＦ１１の出力が１になったことにより、ＸＮＯＲ１の出力が０から１に変化し、アンド回路ＡＮＤ１６の一方入力を１に変える。２回目のクロック立ち上がりにより、クロック信号がアンド回路ＡＮＤ１６を通過してＤフリップフロップＤＦ１２のＱ出力を１に変え、アンド回路ＡＮＤ１２の出力ＳＷ１２が１になる。

これにより、２回目のクロック立ち上がりにより第２チャンネルがオンする。第３〜５チャンネルはエクスクルーシブノア回路ＸＮＯＲ２〜４の０出力によりオンできない。第２チャンネルのオンにより、エクスクルーシブノア回路ＸＮＯＲ２の出力が０から１に変化する。

以上の動作を整理すると、エクスクルーシブノア回路ＸＮＯＲ１〜４とアンド回路ＡＮＤ１６〜ＡＮＤ１９により、スイッチＳＷ１からＳＷ５の順番に優先順位がつけられ、クロックが立ち上がる毎に優先順位の高いチャンネルから順番にオンする。

スイッチＳＷ１１（第１チャンネル）はクロックの立ち上がりに同期して無条件でオンするが、スイッチＳＷ１５（第５チャンネル）はエクスクルーシブノア回路ＸＮＯＲ１〜ＸＮＯＲ４の出力が全て１になったときのみクロックに同期してオンできる。エクスクルーシブノア回路ＸＮＯＲ１〜ＸＮＯＲ４の出力が１ということはそのチャンネルがオフ→オン、またはオン→オフの過渡期間にない、言い換えれば安定してオンかオフの状態であることを示す。このロジック回路を用いれば２チャンネル以上にオン信号が同時に入っても１チャンネルづつ順番に立ち上げる動作が可能となる。

このようにして、第３の実施形態に係る半導体スイッチの制御装置では、複数チャンネルの負荷回路が存在する際に、第１の配線（図１中のＰ０〜Ｐ１の配線）にて短絡接地時の逆起電力Ｅ１が発生した場合には、各チャンネルを全て遮断し、その後、図７に示すスイッチＳＷ１１〜ＳＷ１５を順次オンとしていく。これにより、短絡接地が発生しているチャンネルは起動することができず、短絡接地の発生していない正常なチャンネルは起動することができる。

従って、複数チャンネルを有する場合においても、確実且つ迅速に短絡接地の発生しているチャンネルを特定してこれを遮断し、その他の正常なチャンネルについては通常通り駆動させることができるようになる。

以上、本発明の半導体スイッチの制御装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

例えば、上記した実施形態では、電源を車両に搭載されるバッテリとし、負荷が車両に搭載されるランプ、モータ等である場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、その他の回路にも適用することができるものである。

短絡接地が発生した際に直ちに回路を遮断して、半導体スイッチを保護する上で極めて有用である。

本発明の第１の実施形態に係る半導体スイッチの制御装置の構成を示す回路図である。 過渡電流の変化説明するための回路図である。 図２に示した回路で発生する過渡電流の変化を示す特性図である。 過渡電流が流れたときの、電圧Ｖ１、Ｖ３及び電流ＩＤの変化を示す特性図である。 短絡電流が流れたときの、電圧Ｖ１、Ｖ３及び電流ＩＤの変化を示す特性図である。 本発明の第２の実施形態に係る半導体スイッチの制御装置の構成を示す回路図である。 複数のチャンネルを有する回路を一旦停止させた後、順次起動させるための回路を示す説明図である。 従来における半導体スイッチの制御装置の構成を示す回路図である。 図８に示す回路にて短絡電流が流れた際の負荷電流ＩＤの変化を示す特性図である。 図８に示す回路にて過渡期間に短絡電流が流れた際の負荷電流ＩＤの変化を示す特性図である。

符号の説明

１１ 負荷
１２，１２ａ 制御回路（制御手段）
１３，１３ａ 逆起電力検出回路（逆起電力判定手段）
１４ ドライバー
１５ チャージポンプ
Ｔ１ ＭＯＳＦＥＴ（半導体スイッチ）
Ｔ２ ＭＯＳＦＥＴ
Ｔ３ ＭＯＳＦＥＴ（スイッチ手段）

Claims (10)

1. 直流電源と負荷との間に配置された半導体スイッチを制御することにより前記負荷のオン、オフを制御すると共に、短絡電流が流れた際に前記半導体スイッチを保護する機能を具備した半導体スイッチの制御装置において、
   所定の閾値電圧を設定し、前記半導体スイッチと、前記直流電源とを結ぶ第１の配線に発生する逆起電力が前記閾値電圧よりも大きいか否かを判定する逆起電力判定手段と、
   前記逆起電力判定手段にて、逆起電力の大きさが前記閾値電圧よりも大きいと判定された際に、前記半導体スイッチをオフとする制御を行う制御手段と、
   を備えたことを特徴とする半導体スイッチの制御装置。
2. 前記逆起電力判定手段にて設定される閾値電圧は、前記負荷に流れる過渡電流により前記第１の配線に発生する逆起電力よりも大きい電圧値に設定されることを特徴とする請求項１に記載の半導体スイッチの制御装置。
3. 前記逆起電力判定手段は、前記半導体スイッチと前記第１の配線との接続点に接続された基準電圧生成用抵抗、及び該基準電圧生成用抵抗の他端に接続された基準電圧生成用コンデンサとを有し、
   前記基準電圧生成用抵抗と前記基準電圧生成用コンデンサとの接続点の電圧を基準電圧とし、該基準電圧に基づいて、前記閾値電圧を生成することを特徴とする請求項１または請求項２のいずれかに記載の半導体スイッチの制御装置。
4. 前記基準電圧生成用抵抗と前記基準電圧生成用コンデンサからなる回路は、充電時の時定数と放電時の時定数が同一となるように設定されることを特徴とする請求項３に記載の半導体スイッチの制御装置。
5. 前記第１の配線に発生する逆起電力の大きさは、前記基準電圧生成用抵抗の一部または全部に生じる電圧を測定することにより求めることを特徴とする請求項３に記載の半導体スイッチの制御装置。
6. 前記逆起電力判定手段は、前記直流電源の電圧値に応じて前記閾値電圧を変化させることを特徴とする請求項１または請求項２のいずれかに記載の半導体スイッチの制御装置。
7. 前記逆起電力判定手段は、前記半導体スイッチと前記第１の配線のとの接続点に接続された基準電圧生成用抵抗、及び該基準電圧生成用抵抗の他端に接続された基準電圧生成用コンデンサとを有し、
   前記制御手段は、前記基準電圧生成用抵抗の前記半導体スイッチ側の端子に生じる電圧と、前記基準電圧生成用抵抗の前記基準抵抗生成用コンデンサ側の端子に生じる電圧を分圧して得られる電圧を比較する比較手段を備え、
   前記比較手段の比較結果に基づいて、逆起電力の発生を検出することを特徴とする請求項６に記載の半導体スイッチの制御装置。
8. 前記半導体スイッチの制御入力端子とグランドとの間に介置されたスイッチ手段を備え、前記第１の配線に発生する逆起電力の大きさが前記閾値電圧を超えたと判断された際には、前記スイッチ手段をオンとして、前記半導体スイッチの制御入力端子をグランドに接地することにより、前記半導体スイッチをオフとすることを特徴とする請求項１〜請求項７のいずれか１項に記載の半導体スイッチの制御装置。
9. 前記第１の配線は、一端側が前記直流電源と接続されると共に、他端側が複数の半導体スイッチに連結され、
   前記逆起電力判定手段にて、第１の配線に生じる逆起電力が前記閾値電圧を超えたと判定された際には、前記複数の半導体スイッチを全てオフとし、その後、前記半導体スイッチを所定時間間隔で順次オンとすることを特徴とする請求項１〜請求項８のいずれか１項に記載の半導体スイッチの制御装置。
10. 前記直流電源は、車両に搭載されるバッテリであり、前記負荷は、車両に搭載される電気機器であることを特徴とする請求項１〜請求項９のいずれか１項に記載の半導体スイッチの制御装置。