JP6635439B2 - 電源装置 - Google Patents

Description

本発明は、負荷に直流電力を供給する電源装置に関し、特に、効率を向上させることができる電源装置に関する。

負荷に直流電力を供給する電源装置として、特開平９−４７０２４号公報に開示されている電源装置が知られている。図６に従来の一般的な電源装置の回路図が示されている。
図６に示されている電源装置４００は、全波整流回路４１０、ローパスフィルタ４８０、負荷４２０に直流電力を供給する電力供給回路４３０、電力供給回路４３０を制御する制御回路４４０を備える降圧型ＡＣ−ＤＣコンバータとして構成されている。全波整流回路４１０は、交流電源１０の交流電圧Ｖａｃを全波整流して直流電圧（脈動直流電圧）Ｖｄｃに変換する。電力供給回路４３０のスイッチング素子Ｔ４３１として、Ｎ型ＭＯＳＦＥＴが用いられている。また、電力供給回路４３０は、高調波電流の振幅を制限値（「ＰＦＣ規格」と呼ばれる）以下に抑制するための力率改善（ＰＦＣ：Power Factor Correction）機能を有している。制御回路４４０は、固定された制御周期でスイッチング素子Ｔ４３１をオンし、スイッチング素子Ｔ４３１のドレイン電流（電流検出抵抗Ｒ４３１の電圧降下）が閾値より大きくなるとスイッチング素子Ｔ４３１をオフする。

図６に示されている電源装置４００では、スイッチング素子Ｔ４３１がオンすると、全波整流回路４１０、ローパスフィルタ４８０、インダクタＬ４３１、負荷４２０とコンデンサＣ４３１との並列回路、スイッチング素子Ｔ４３１、電流検出抵抗Ｒ４３１および接地（グラウンド）の経路で電流Ｉ１が流れる。この時、インダクタＬ４３１（インダクタンスＬ）に、電磁エネルギーが蓄積される。そして、スイッチング素子Ｔ４３１がオフすると、インダクタＬ４３１に蓄積された電磁エネルギーにより、インダクタＬ４３１、負荷４２０とコンデンサＣ４３１との並列回路、ダイオードＤ４３１（「還流ダイオード」あるいは「フリーホイールダイオード」と呼ばれる）の経路で還流電流Ｉ３が流れる。

図６に示されている電源装置４００では、電流Ｉ１の大きさ（振幅）が直流電圧Ｖｄｃの大きさ（振幅）に連動する。これにより、交流入力電力の力率ｃｏｓθ（θ：交流電圧Ｖａｃと交流入力電流Ｉａｃの位相差）が「１」に近づく。
なお、スイッチング素子Ｔ４３１がオフの間は電流Ｉ１が遮断される。すなわち、電流Ｉ１は、間欠的に流れる。このため、電流Ｉ１に高調波電流が含まれる。この高調波電流が交流電源側に伝搬するのを防止するためにローパスフィルタ４８０が設けられている。

特開平９−４７０２４号公報

従来の電源装置４００に設けられているローパスフィルタ４８０は、力率の悪化を防止するために、小さい容量を有するコンデンサと大きいインダクタンスを有するインダクタにより構成されている。大きいインダクタンスを有するインダクタは、導線の巻数が多くなる。ここで、太い導線を用いてインダクタを形成するとインダクタが大型になるため、細い導線を用いて形成する必要がある。一方、細い導線を用いてインダクタを形成すると、インダクタの抵抗値が大きくなり、インダクタの損失が増加する。
このように、従来の電源装置は、高調波電流が流れるのを防止するためのローパスフィルタを構成するインダクタの損失が大きいため、効率を向上させるには限界があった。
また、従来の電源装置４００は、スイッチング素子Ｔ４３１のドレイン電流を検出する電流検出抵抗Ｒ４３１を備え、電流検出抵抗Ｒ４３１に発生する電圧降下（スイッチング素子Ｔ４３１のドレイン電流）が閾値を超えた場合にスイッチング素子Ｔ４３１をオフしている。このため、制御回路が複雑となり、コストも増加する。
本発明は、このような点に鑑みて創案されたものであり、簡単な構成で、安価に、効率を向上させることができる電源装置を提供することを目的とする。

第１の発明は、交流電圧を整流した直流電圧を正極端と負極端の間に発生する第１の直流電源、第１の直流電源と負荷の間に設けられている電力供給回路、電力供給回路を制御する制御回路を備えている。
第１の直流電源としては、好適には、交流電圧を整流して直流電圧（脈動直流電圧）に変換する整流回路を有する直流電源が用いられる。整流回路としては、典型的には、全波整流回路が用いられる。「正極端」および「負極端」という用語は、直流電圧が発生する箇所を表す用語として用いられている。
電力供給回路は、第１および第２のコンデンサ、第１および第２のインダクタ、ダイオードおよび第１のスイッチング素子を有している。
制御回路は、固定された制御周期Ｍ毎に、固定されたオン期間Ｍｏｎの間第１のスイッチング素子をオンし、固定されたオフ期間Ｍｏｆｆ（＝Ｍ−Ｍｏｎ）の間第１のスイッチング素子をオフする。例えば、制御周期Ｍに等しいクロック信号周期Ｍ毎に、オン期間Ｍｏｎに等しい第１の期間Ｋａの間Ｈレベル（あるいはＬレベル）となり、オフ期間Ｍｏｆｆに等しい第２の期間Ｋｂの間Ｌレベル（あるいはＨレベル）となるクロック信号に同期して第１のスイッチング素子を制御する。
第１のスイッチング素子がオンすると、第２のコンデンサに蓄積された電荷により、第１のインダクタ、第１のコンデンサと負荷との並列回路および第１のスイッチング素子を介して放電電流が流れるように構成されている。また、第１のスイッチング素子がオフすると、第１のスイッチング素子のオン時に第１のインダクタに蓄積された電磁エネルギーにより、第１のコンデンサと負荷との並列回路およびダイオードを介して還流電流が流れ、同時に、第１の直流電源から第２のインダクタを介して第２のコンデンサに充電電流が流れるように構成されている。
さらに、第１の発明では、第２のインダクタのインダクタンスをＬ２、第２のコンデンサの容量をＣｐとしたとき、制御周期Ｍが、［制御周期Ｍ＜π×（Ｌ２×Ｃｐ） ^１／２ ］を満足するように設定され、第２のインダクタのインダクタンスＬ２の存在により、第１の直流電源から第２のインダクタおよび第２のコンデンサに流れる電流が、オン期間Ｍｏｎからオフ期間Ｍｏｆｆに移行する時点を始点とする制御周期Ｍの両端で極小となり、中点で極大となる、上に凸状の正弦波の一部となるように構成されている。
第１の発明では、制御周期を通して直流電源から連続して電流が供給されるため、当該電流に含まれる高調波成分を大幅に抑制することができる。これにより、交流入力電力の力率を改善することができるとともに、高調波電流が交流電源側に伝搬するのを防止することができる。したがって、従来の電源装置で用いられているローパスフィルタを削除することができ、電源装置を小型化することができるとともに、効率を向上させることができる。また、第１のスイッチング素子を流れる電流を検出するための部品や処理等が不要である。これにより、構成を簡略化することができる。さらに、ローパスフィルタや電流を検出するための部品等が不要となるため、電源装置を安価に構成することができる。
第２の発明は、第１の発明と同様に、第１の直流電源、電力供給回路および制御回路を備えている。第２の発明では、第１の発明の電力供給回路と異なる構成の電力供給回路が用いられている。すなわち、第１の発明の電力供給回路は、バックコンバータを構成し、第２の発明の電力供給回路は、ブーストバックコンバータを構成している。
第２の発明の電力供給回路は、第１の発明の電力供給回路と同様に、第１および第２のコンデンサ、第１および第２のインダクタ、ダイオードおよび第１のスイッチング素子を有している。
本発明では、第１のスイッチング素子がオンすると、第２のコンデンサに蓄積された電荷により、第１のインダクタおよび第１のスイッチング素子を介して放電電流が流れるように構成されている。また、第１のスイッチング素子がオフすると、第１のスイッチング素子のオン時に第１のインダクタに蓄積された電磁エネルギーにより、ダイオードおよび第１のコンデンサと負荷との並列回路を介して還流電流が流れ、同時に、第１の直流電源から第２のインダクタを介して第２のコンデンサに充電電流が流れるように構成されている。
さらに、第１の発明と同様に、第２のインダクタのインダクタンスをＬ２、第２のコンデンサの容量をＣｐとしたとき、制御周期Ｍが、［制御周期Ｍ＜π×（Ｌ２×Ｃｐ） ^１／２ ］を満足するように設定され、第２のインダクタのインダクタンスＬ２の存在により、第１の直流電源から第２のインダクタおよび第２のコンデンサに流れる電流が、オン期間Ｍｏｎからオフ期間Ｍｏｆｆに移行する時点を始点とする制御周期Ｍの両端で極小となり、中点で極大となる、上に凸状の正弦波の一部となるように構成されている。
第２の発明は、第１の発明と同様の効果を得ることができる。
第１および第２の発明の異なる形態では、第１のスイッチング素子がオフしている期間内に還流電流が消滅するように構成されている。例えば、第１のスイッチング素子のオフ期間Ｍｏｆｆが適切に設定されている。
本形態では、還流電流が流れている状態で第１のスイッチング素子がオンすることによる効率の低下や電流波形の乱れ等を防止することができる。
第１および第２の発明の他の異なる形態では、制御回路は、設定された直流電圧を第１の端子と第２の端子の間に発生する第２の直流電源と、第１のスイッチング素子のオン期間Ｍｏｎを設定するオン期間設定回路を有している。なお、制御周期Ｍは固定であるから、オン期間Ｍｏｎが設定されると、オフ期間Ｍｏｆｆ（＝Ｍ−Ｍｏｎ）も設定されることになる。
オン期間設定回路は、第1および第２のＰ型ＭＯＳＦＥＴ、第１および第２のＮ型ＭＯＳＦＥＴ、第１〜第３の抵抗、第３のコンデンサおよび第２のスイッチング素子を有する。
第２の直流電源の第１の端子と第２の端子の間に、第１のＰ型ＭＯＳＦＥＴ、第１の抵抗、第１のＮ型ＭＯＳＦＥＴおよび第２の抵抗が直列に配置されている。第１のＰ型ＭＯＳＦＥＴおよび第１のＮ型ＭＯＳＦＥＴそれぞれのゲートとドレインが短絡されている。これにより、この直列回路は定電流回路を構成している。
また、第２の直流電源の第１の端子と第２の端子の間に、第２のＰ型ＭＯＳＦＥＴ、第２のＮ型ＭＯＳＦＥＴおよび第３の抵抗が直列に配置されている。第２のＰ型ＭＯＳＦＥＴのゲートが第１のＰ型ＭＯＳＦＥＴのゲートに接続されているとともに、第２のＮ型ＭＯＳＦＥＴのゲートが第１のＮ型ＭＯＳＦＥＴのゲートに接続されている。第３のコンデンサおよび第２のスイッチング素子は、第３の抵抗に並列に配置されている。
本形態では、第２のスイッチング素子がオンしているときは、第２のＰ型ＭＯＳＦＥＴの端子間電圧（ドレイン・ソース間電圧）が第２のＮ型ＭＯＳＦＥＴの端子間電圧より大きくなり、また、第２のスイッチング素子がオフで、かつ、第３のコンデンサが完全に充電されているときは、第２のＰ型ＭＯＳＦＥＴの端子間電圧が第２のＮ型ＭＯＳＦＥＴの端子間電圧より小さくなるように、第１および第２のＰ型ＭＯＳＦＥＴのチャンネル幅の比（チャンネル幅比）、第１および第２のＮ型ＭＯＳＦＥＴのチャンネル幅の比（チャンネル幅比）、第２および第３の抵抗の抵抗値の比（抵抗値比）が設定されている。また、制御周期Ｍの開始時点で、第２のスイッチング素子がオフされるように構成されている。
オン期間設定回路は、制御周期Ｍの開始時点から、第２のＰ型ＭＯＳＦＥＴの端子間電圧が第２のＮ型ＭＯＳＦＥＴの端子間電圧より小さくなるまでの期間をオン期間Ｍｏｎとして設定する。
本形態では、第１のスイッチング素子のオン期間Ｍｏｎの長さを容易に調整することができる。
第１および第２の発明の他の異なる形態では、交流電圧を整流した直流電圧を正極端と負極端の間に発生する第１の直流電源に換えて、設定された直流電圧を正極端と負極端の間に発生する第３の直流電源を用いている。第３の直流電源としては、好適には、バッテリーが用いられる。
本形態では、高調波成分の発生を抑制することができ、また、第１のスイッチング素子を流れる電流を検出する必要がない降圧型ＤＣ−ＤＣコンバータを得ることができる。

本発明の電源装置は、簡単な構成で、安価に、効率を向上させることができる。
本発明の他の特徴、作用および効果は、本明細書、特許請求の範囲、添付図面を参照することで直ちに理解することができる。

本発明の電源装置の第１の実施形態の回路図である。 本発明の電源装置の第２の実施形態の回路図である。 第１の実施形態のシミュレーション波形である。 図３のＩＶの部分の拡大図である。 本発明の電源装置の第３の実施形態の回路図である。 従来の電源装置の回路図である。

以下の詳細な説明は、本発明の好ましい適用例を実施するための詳細情報を当業者に教示するに留まり、本発明の技術的範囲は、詳細な説明によって制限されず、特許請求の範囲の記載に基づいて定められる。このため、以下の詳細な説明における構成や方法の組み合わせは、広義の意味において、本発明を実施するのに全て必須であるというものではなく、添付図面の参照番号とともに記載された詳細な説明において、本発明の代表的形態を開示するに留まるものである。

以下に、本発明の実施形態を、図面を参照しながら説明する。
以下では、交流電圧を直流電圧に変換する全波整流回路を備え、発光ダイオード（ＬＥＤ）を有する負荷に直流電力を供給する降圧型ＡＣ−ＤＣコンバータとして構成した場合について説明する。勿論、本発明の電源装置は、ＬＥＤ負荷以外の種々の負荷に直流電力を供給する電源装置として用いることができる。
また、「電圧」、「電流」という記載は、特に断りがない限り、それぞれ「電圧の大きさ（振幅）」、「電流の大きさ（振幅）」を意味するものとして用いている。

［第１の実施形態］
図１に、本発明の電源装置の第１の実施形態１００の回路図が示されている。本実施形態の電源装置１００は、交流電源１０からの交流電圧Ｖａｃを直流電圧Ｖｄｃに変換する全波整流回路１１０、電力供給回路１３０、制御回路１４０、電源回路１６０および駆動信号出力回路１７０により構成されている。
全波整流回路１１０は、ブリッジ接続された複数のダイオードＤ１１１〜Ｄ１１４を有し、交流入力端ａおよびｂ間に印加される交流電圧Ｖａｃを全波整流し、正極端ｃおよび負極端ｄ間に直流電圧Ｖｄｃを発生する。なお、直流電圧Ｖｄｃは、交流電圧Ｖａｃの大きさ（振幅）に応じて変化する大きさ（振幅）を有する脈動直流電圧である。
本実施形態では、全波整流回路１１０の負極端ｄが接地されている。このため、いずれかの端子を接地することは、当該端子を負極端ｄに接続することを意味する。
本実施形態では、全波整流回路１１０により、本発明の「第１の直流電源」が構成されている。

電力供給回路１３０は、全波整流回路１１０の正極端ｃおよび負極端ｄと負荷１２０の一方端１３１および他方端１３２間に配置され、負荷１２０に直流電力を供給する。
以下に、電力供給回路１３０の構成を説明する。
負荷１２０の一方端１３１と他方端１３２の間に、容量Ｃ１を有するコンデンサＣ１３１が配置されている。
負荷１２０の一方端１３１と正極端ｃの間には、インダクタンスＬ１を有するインダクタＬ１３１とインダクタンスＬ２を有するインダクタＬ１３２が直列に配置されている。この時、インダクタＬ１３１が一方端１３１に接続され、インダクタＬ１３２が正極端ｃに接続される。
負荷１２０の他方端１３２と接地の間には、スイッチング素子Ｔ１３１が配置されている。本実施形態では、スイッチング素子Ｔ１３１として、Ｎ型ＭＯＳＦＥＴが用いられている。
インダクタＬ１３１とインダクタＬ１３２の接続点ｒと接地の間に、容量Ｃｐを有するコンデンサＣ１３２が配置されている。
負荷１２０の他方端１３２と接続点ｒの間に、ダイオードＤ１３１（還流ダイオード）が配置されている。この時、ダイオードＤ１３１のアノードが他方端１３２に接続され、カソードが接続点ｒに接続される。
スイッチング素子Ｔ１３１が、本発明の「第１のスイッチング素子」に対応し、コンデンサＣ１３１が、本発明の「第１のコンデンサ」に対応し、コンデンサＣ１３２が、本発明の「第２のコンデンサ」に対応し、インダクタＬ１３１が、本発明の「第１のインダクタ」に対応し、インダクタＬ１３２が、本発明の「第２のインダクタ」に対応する。

電源回路１６０は、正極端ｃと接地の間に配置され、抵抗Ｒ１６１、ツェナーダイオードＺＤ１６１およびコンデンサＣ１６１により構成されている。電源回路１６０は、ツェナーダイオードＺＤ１６１のツェナー電圧により定まる電圧Ｖｚｄを制御回路１４０および駆動信号出力回路１７０に印加する。
駆動信号出力回路１７０は、抵抗Ｒ１６１とツェナーダイオードＺＤ１６１との接続点（電圧Ｖｚｄ）と接地の間に配置され、スイッチＳＷ１７１、抵抗Ｒ１７１およびＲ１７２により構成されている。駆動信号出力回路１７０は、スイッチＳＷ１７１がオンされると、負荷１２０への直流電力の供給の開始を指示するＨレベルの駆動信号を、制御回路１４０のクロック信号発生回路１４１に出力する。

制御回路１４０は、クロック信号発生回路１４１と駆動回路１４２により構成されている。
クロック信号発生回路１４１は、駆動信号出力回路１７０からＨレベルの駆動信号が入力されると、クロック信号を駆動回路１４２の入力端子に出力する。
駆動回路１４２は、電源回路１６０により発生される直流電圧Ｖｚｄと接地間に直列に接続されたスイッチング素子Ｔ１４２ａとＴ１４２ｂにより構成されている。本実施形態では、スイッチング素子Ｔ１４２ａとしてＰ型ＭＯＳＦＥＴが用いられ、スイッチング素子Ｔ１４２ｂとしてＮ型ＭＯＳＦＥＴが用いられている。スイッチング素子Ｔ１４２ａとＴ１４２ｂの接続点（出力端子）は、電力供給回路１３０のスイッチング素子Ｔ１３１のゲートに接続されている。駆動回路１４２は、入力端子に入力されるクロック信号に基づいて、スイッチング素子Ｔ１３１をオンする駆動電圧およびオフする駆動電圧を出力端子に発生する。

本実施形態では、クロック信号発生回路１４１は、固定されたクロック信号周期Ｍ毎に、固定された第１の期間Ｋａの間Ｈレベルとなり、固定された第２の期間Ｋｂ（＝Ｍ−Ｋａ）の間Ｌレベルとなるクロック信号を発生する。
そして、駆動回路１４２の出力端子には、クロック信号がＨレベルである第１の期間Ｋａの間、スイッチング素子Ｔ１３１をオンするＨレベルの駆動電圧が発生し、クロック信号がＬレベルである第２の期間Ｋｂの間、スイッチング素子Ｔ１３１をオフするＬレベルの駆動電圧が発生する。
本実施形態では、スイッチング素子Ｔ１３１は、固定された制御周期Ｍ（＝クロック信号周期Ｍ）毎に、固定されたオン期間Ｍｏｎ（＝クロック信号の第１の期間Ｋａ）の間オンし、固定されたオフ期間Ｍｏｆｆ（＝クロック信号の第２の期間Ｋｂ）の間オフする。すなわち、本実施形態では、Ｔ１３１のオン期間Ｍｏｎおよびオフ期間Ｍｏｆｆは、クロック信号の第１の期間Ｋａおよび第２の期間Ｋｂと等しい（「略等しい」を含む）。
なお、本実施形態では、スイッチング素子Ｔ１３１を流れる電流を検出する部品は設けられてなく、電流検出処理や検出した電流と閾値を比較する処理等は行われない。

次に、本実施形態の電源装置１００の動作を説明する。
なお、以下では、各素子を、符号のみで表すこともある。例えば、Ｎ型ＭＯＳＦＥＴであるスイッチング素子Ｔ１３１を、「Ｔ１３１」で表す。

スイッチＳＷ１７１がオフされている時は、駆動信号出力回路１７０からＬレベルの駆動信号が出力されている。このため、Ｔ１３１はオフ状態を維持する。Ｔ１３１がオフしている時は、全波整流回路１１０（直流電圧Ｖｄｃ）、インダクタＬ１３２、コンデンサＣ１３２および接地の経路で電流Ｉ１（コンデンサＣ１３２の充電電流）が流れる。
この状態でスイッチＳＷ１７１がオンされると、駆動信号出力回路１７０からＨレベルの駆動信号が出力される。これにより、クロック信号発生回路１４１は、クロック信号の発生を開始する。

駆動回路１４２は、クロック信号がＨレベルである第１の期間Ｋａの間、Ｔ１３１をオンするＨレベルの駆動電圧を出力端子に発生する。
Ｔ１３１がオンすると、コンデンサＣ１３２に蓄積された電荷により、コンデンサＣ１３２、インダクタＬ１３１、負荷１２０とコンデンサＣ１３１との並列回路、Ｔ１３１および接地の経路で電流Ｉ２（コンデンサＣ１３２の放電電流）が流れる。この時、インダクタＬ１３１に電磁エネルギー［Ｌ１×（Ｉ２）^２／２］が蓄積される。
Ｔ１３１がオンしているときは、コンデンサＣ１３２の放電によりｒ点の電圧がＶｄｃより低くなる。このため、Ｔ１３１がオンしている間も、全波整流回路１１０、インダクタＬ１３２、コンデンサＣ１３２および接地の経路で電流Ｉ１が流れる。

また、駆動回路１４２は、クロック信号がＬレベルである第２の期間Ｋｂの間、Ｔ１３１をオフするＬレベルの駆動電圧を出力端子に発生する。
Ｔ１３１がオフすると、インダクタＬ１３１に蓄積された電磁エネルギーにより、インダクタＬ１３１、負荷１２０とコンデンサＣ１３１との並列回路およびダイオードＤ１３１の経路で電流Ｉ３（還流電流）が流れる。
同時に、全波整流回路１１０、インダクタＬ１３２、コンデンサＣ１３２および接地の経路で電流Ｉ１が流れる。これにより、Ｔ１３１のオン期間中に放電したコンデンサＣ１３２の電荷が補充される。
本実施形態では、Ｔ１３１がオフしている間、電流Ｉ１が流れ続けるように、クロック信号周期Ｍ、インダクタＬ１３２のインダクタンスＬ２およびコンデンサＣ１３２の容量Ｃｐが設定されている。詳しくは後述する。

前述したように、Ｔ１３１がオンしている時も電流Ｉ１が流れる。また、Ｔ１３１がオフしている間、電流Ｉ１が流れ続けるように設定されている。
これにより、１クロック信号周期Ｍ（＝Ｋａ＋Ｋｂ）、すなわち、１制御周期Ｍ（＝オン期間Ｍａ＋オフ期間Ｍｂ）の間、電流Ｉ１が流れ続けることになる。その結果、電流Ｉ１は、直流電圧（脈動直流電圧）Ｖｄｃに同期した大きさの電流成分と、制御周期Ｍで変動する電流成分を加算した電流となる。
ここで、電流Ｉ１と電源回路１６０を流れる電流を加算した電流は、交流入力電流Ｉａｃの絶対値に等しい。従って、Ｔ１３１のオフ期間中も電流Ｉ１を流し続けることにより、Ｔ１３１の１制御周期Ｍ（＝１クロック信号周期Ｍ）の間、交流入力電流Ｉａｃが流れ続けることになり、交流電流Ｉａｃに含まれる高調波電流の発生が抑制される。
これにより、図６に示されている従来の電源装置４００で用いているローパスフィルタ４８０を除去することができる。したがって、電源装置の効率を向上させることができるとともに、大幅に製品形状を小型化することが可能になる。

次に、本実施形態の電源装置１００の各動作について説明する。なお、各波形は、図３および図４に示されている。図３および図４に示されている各波形については、後述する。
先ず、コンデンサＣ１３２の充放電動作を説明する。
Ｔ１３１がオンすると、前述したように、コンデンサＣ１３２が放電して電流Ｉ２が流れる。電流Ｉ２が流れる経路の抵抗値は非常に小さいので、到達電流値（飽和電流値）が非常に大きくなり、立ち上がり直後の電流Ｉ２は、直線的に増大する。

負荷１２０の電圧（負荷電圧）をＶＬＥＤとし、コンデンサＣ１３２のプラス端子電圧（ｒ点の電圧）をＶＣｐすると、Ｔ１３１がオンした時のインダクタＬ１３１の端子間電圧ＶＬ１は、（１）式で表される。

ＶＣｐは、Ｔ１３１のオン期間中、コンデンサＣ１３２の放電により減少する。
ＶＣｐは、Ｔ１３１がオンした時点ではＶｄｃより大きく［ＶＣｐ＞Ｖｄｃ］、Ｔ１３１のオン期間中に急激に低下し、低下過程においてＶｄｃと等しくなり［ＶＣｐ＝Ｖｄｃ］、Ｔ１３１がオフからオンに移行する時点ではＶｄｃより小さくなる［ＶＣｐ＜Ｖｄｃ］。

［ＶＣｐ＝Ｖｄｃ］となる位置は、後述するように、ＶＣｐの変化範囲の中間点またはその近傍となるので、Ｔ１３１のオン期間におけるＶＣｐの平均値は、Ｖｄｃで近似することができる。この近似を用いると、（１）式は、（２）式に書き替えることができる。

すなわち、Ｉ２の増加率（増加勾配）は、（Ｖｄｃ−ＶＬＥＤ）に比例し、Ｌ１に反比例する。
制御周期Ｍの期間内におけるＶｄｃは、一定と見なすことができる。また、Ｔ１３１が、時点［ｔ＝ｔ０（＝０）］でオンするものとすると、時点［ｔ＝ｔ０］では、［Ｉ２＝０］である。したがって、Ｉ２は、（３）式で表される。

（３）式から、Ｉ２は、（Ｖｄｃ−ＶＬＥＤ）に比例し、Ｌ１に反比例する勾配で、直線的に増加することが分かる。

Ｔ１３１が、時点［ｔ＝ｔ１］でオンからオフに移行するものとすると、Ｔ１３１のオン期間Ｍｏｎ中にコンデンサＣ１３２から放電される放電電荷量Ｑ１は、（４）式で表される。この場合、Ｔ１３１は時点［ｔ＝０］から時点［ｔ＝ｔ１］の間オンするため、［オン期間Ｍｏｎ＝ｔ１］である。なお、放電電荷量Ｑ１の初期値は、ゼロである。

Ｔ１３１はクロック信号がＨレベルである第１の期間Ｋａの間オンするため、Ｔ１３１のオン期間Ｍｏｎは固定である。このため、Ｔ１３１のオン期間Ｍｏｎ（＝ｔ１）中におけるコンデンサＣ１３２の放電電荷量Ｑ１は、（Ｖｄｃ−ＶＬＥＤ）に比例する。
なお、（４）式から、放電電荷量Ｑ１は、Ｔ１３１のオン期間Ｍｏｎ（＝ｔ１）の２乗に比例する。このため、Ｔ１３１のオン期間Ｍｏｎがばらつくと、放電電荷量Ｑ１が大きく変化する。従って、Ｔ１３１のオン期間Ｍｏｎを固定することは、放電電荷量Ｑ１のばらつきを防ぐ効果がある。

Ｔ１３１のオフ期間ＭｏｆｆにおけるコンデンサＣ１３２の充電電荷量は、制御周期Ｍの期間内におけるＶｄｃは一定であると仮定すれば、Ｔ１３１のオン期間Ｍｏｎ（＝ｔ１）におけるコンデンサＣ１３２の放電電荷量Ｑ１と等しくなる。
しかしながら、実際には、Ｖｄｃは、制御周期Ｍより長い期間では脈動するので、制御周期Ｍの期間内でもわずかながら変動する。Ｔ１３１の１制御周期ＭにおけるＶｄｃの変動量（電圧差）を△Ｖｄｃとすると、Ｖｄｃの増加過程では［△Ｖｄｃ＞０］となり、Ｖｄｃがピークの時に［△Ｖｄｃ＝０］となり、Ｖｄｃの減少過程では［△Ｖｄｃ＜０］となる。

コンデンサＣ１３２は、Ｖｄｃの増加過程では（△Ｖｄｃ×Ｃｐ）の電荷が充電され、Ｖｄｃの減少過程では（△Ｖｄｃ×Ｃｐ）の電荷が放電される。従って、Ｔ１３１の１制御周期ＭにおけるコンデンサＣ１３２の充電電荷量（以下、「Ｃｐ充電電荷量」という）は、（５）式で表される。
Ｃｐ充電電荷量＝Ｑ１＋△Ｖｄｃ×Ｃｐ （５）
［△Ｖｄｃ×Ｃｐ≪Ｑ１］となるようにコンデンサＣ１３２の容量Ｃｐを設定すると、Ｃｐ充電電荷量は、放電電荷量Ｑ１に等しいと見なすことができる。
Ｃｐ充電電荷量は、交流入力電流Ｉａｃにより供給される。したがって、Ｃｐ充電電荷量が放電電荷量Ｑ１に等しいと見なすことができれば、制御期間Ｍにおける交流入力電流Ｉａｃは、放電電荷量Ｑ１によって決まる。
ここで、放電電荷量Ｑ１が、（Ｖｄｃ−ＶＬＥＤ）に比例すれば、交流入力電流Ｉａｃは、（Ｖａｃ−ＶＬＥＤ）に比例する。すなわち、ＶＬＥＤ一定と見なすことができれば、交流電圧Ｖａｃの変化に同期して、交流入力電流Ｉａｃが変化することになる。

次に、Ｔ１３１がオフした時に流れる還流電流Ｉ３について説明する。
Ｔ１３１がオフすると、インダクタＬ１３１に発生する逆起電力により、Ｔ１３１のドレイン電圧が持ち上げられる。このため、ダイオードＤ１３１が順方向にバイアスされ、インダクタＬ１３１、負荷１２０とコンデンサＣ１３１との並列回路およびダイオードＤ１３１の経路で還流電流Ｉ３が流れる。ダイオードＤ１３１の順方向電圧降下をＶＤ１とすると、Ｉ３は、（６）式で表される。

Ｔ１３１は、時点ｔ０（＝０）でオンし、時点ｔ１でオフする。時点ｔ１におけるＩ３をＩ３（ｔ１）とすると、Ｉ３は、（７）式で表すことができる。

ここで、（８）式が成立する。

したがって、（７）式は、（９）式に書き替えられる。

［Ｉ３＝０］となるときの時点をｔ２とすると、（１０）式が成立する。

Ｔ１３１のオフ期間Ｍｏｆｆが（ｔ２−ｔ１）より短いと、ダイオードＤ１３１に還流電流Ｉ３が流れている状態でＴ１３１がオンすることになる。この場合、ダイオードＤ１３１のターンオフ電流が大きくなるため、コンデンサＣ１３２、ダイオードＤ１３１、Ｔ１３１および接地の経路で瞬間的に大電流が流れ、コンデンサＣ１３２が放電する。この電流は、負荷１２０を流れないので、効率低下の要因となる。
また、還流電流Ｉ３が流れている状態でＴ１３１がオンすると、還流電流Ｉ３により、Ｉ２がばらつき、コンデンサＣ１３２の放電電荷量Ｑ１にばらつきが発生する。放電電荷量Ｑ１にばらつきが発生すると、Ｉ１、すなわち交流入力電流Ｉａｃが変動し、交流入力電流Ｉａｃの波形が乱れる。
したがって、Ｔ１３１のオフ期間Ｍｏｆｆを、Ｔ１３１のオフ期間Ｍｏｆｆ内に還流電流Ｉ３が消滅するように設定する必要がある。
例えば、［Ｖａｃ＝１００Ｖ］、［ＶＬＥＤ＝１５Ｖ］、［ＶＤ１＝０．６Ｖ］である場合には、Ｖｄｃの最大値が約１４１Ｖであり、［（ｔ２−ｔ１）＝８．０８×ｔ１（ｍｓ）］となる。すなわち、この例では、Ｔ１３１のオフ期間Ｍｏｆｆ内にＩ３を消滅させるためには、Ｔ１３１のオフ期間Ｍｏｆｆをオン期間Ｍｏｎの８．０８倍以上に設定する必要がある。

次に、Ｔ１３１がオフしたときのＩ１について説明する。
Ｔ１３１が、時点ｔ１でオンからオフに移行するものとする。時点ｔ１におけるＩ１およびＶＣｐをそれぞれＩ１（ｔ１）およびＶＣｐ（ｔ１）とすると、Ｉ１は、（１１）式で表される。

Ｖｄｃを一定として（１１）式を解くと、（１２）式が得られる。

Ｔ１３１がオンの時にコンデンサＣ１３２が放電するので、Ｔ１３１がオンからオフに移行する時点ｔ１では、［Ｖｄｃ−ＶＣｐ（ｔ１）＞０］となる。このため、ＶｄｃからインダクタＬ１３２を介してコンデンサＣ１３２にＩ１が流れる（Ｃ１３２が充電される）。Ｉ１が流れると、ＶＣｐが上昇する。Ｉ１は、（１２）式で表されるように、時点ｔ１において、位相進みφから始まる正弦波の一部となる。
正弦波の周期は、

である。
また、Ｉ１は、

で、すなわち、

でピークとなる。この時、［Ｖｄｃ−ＶＣｐ＝０］となる。
その後、ＶＣｐは、Ｖｄｃを超えて上昇するが、Ｉ１は、減少する。
次のＴ１３１のオン期間でＶＣｐが急減し、オン期間中にＩ１が減少から増加に反転する。そして、次のＴ１３１のオフ期間の開始時点で一周期が終了する。
すなわち、Ｔ１３１がオンからオフに移行する時点ｔ１から始まるＩ１波形の１周期（＝制御周期Ｍ）は、正弦波の半周期の一部からなる、上に凸状の波形となる。Ｉ１は、上に凸状の波形が連なる波形となる。

Ｉ１の波形を説明する（図３および図４参照）。
時点ｔ１でＴ１３１がオフすると、Ｉ１が増加する。これにより、コンデンサＣ１３２のプラス端子電圧（ｒ点の電圧）ＶＣｐが上昇する。ＶＣｐの上昇により［Ｖｄｃ−ＶＣｐ］が変化すると、Ｉ１も変化する。このとき、インダクタＬ１３２は、Ｉ１の変化が最少になるように作用する。ここで、Ｉ１は、［Ｖｄｃ＝ＶＣｐ］となる時点ｔ３でピークとなる。この時点でＩ１の勾配がゼロとなり、その前後の領域で勾配が最も小さくなる。すなわち、時点ｔ１を始点とする制御周期Ｍ（＝オフ期間Ｍｏｆｆ＋オン期間Ｍｏｎ）の中間（［Ｖｄｃ＝ＶＣｐ］）となる時点ｔ３でピークとなる波形の場合に、波形の変化が最小になる。この場合、Ｉ１は、時点ｔ１を始点とする制御周期Ｍの中点ｔ３で極大となり、Ｉ１の制御周期Ｍの両端で極小となる波形（上に凸状の正弦波の一部）となる。
何らかの外乱によりＩ１の波形がこの波形からずれても、インダクタＬ１３２の作用により、Ｉ１の波形はこの波形に復帰する。

Ｉ１に対応するＶＣｐの波形を説明する（図３および図４参照）。
ＶＣｐは、Ｔ１３１のオン期間Ｍｏｎ［時点ｔ０〜時点ｔ１］におけるコンデンサＣ１３２の放電により［Ｖｄｃ＞ＶＣｐ］となり、Ｔ１３１のオフ期間Ｍｏｆｆ［時点ｔ１〜時点ｔ０］におけるコンデンサＣ１３２の充電により［Ｖｄｃ＜ＶＣｐ］となる。すなわち、ＶＣｐの波形は、Ｔ１３１がオフする時点ｔ１で極小になり、わずかに下に凸状の曲線で中点（［Ｖｄｃ＝ＶＣｐ］となる時点ｔ３まで上昇し、その後、わずかに上に凸状の曲線で上昇し、Ｔ１３１がオフからオンに移行する時点ｔ０で極大になり、次のＴ１３１のオン期間Ｍｏｎ［時点ｔ０〜時点ｔ１］で減少し、次にＴ１３１がオンからオフに移行する時点ｔ１で極小になる波形となる。

（４）式に示されているように、Ｔ１３１のオン期間Ｍｏｎ［時点ｔ０〜時点ｔ１］が一定であれば、放電電荷量Ｑ１は、（Ｖｄｃ−ＶＬＥＤ）に比例する。
また、（５）式に示されている電荷量（△Ｖｄｃ×Ｃｐ）により、交流電圧Ｖａｃに対する交流入力電流Ｉａｃの位相が進められる。前述したように、制御周期Ｍにおいて［Ｑ１≫ΔＶｄｃ×Ｃｐ］となるようにＣｐを選定すれば、制御周期ＭにおけるＩ１積分値（＝Ｃｐ充電電荷量）が放電電荷量Ｑ１にほぼ等しくなり、交流電圧Ｖａｃに対する交流入力電流Ｉａｃの位相進みを無視することができる。

Ｉ１の凸状波形の変動幅（極大値と極小値の差）は、制御周期Ｍと、Ｉ１の凸状波形を表す正弦波の半周期［π（Ｌ２×Ｃｐ）^１／２］の比に依存する。正弦波の半周期が制御周期Ｍより長くなると、Ｉ１は、Ｔ１３１の制御周期Ｍを通して、コンデンサＣ１３２の充電電流として流れ続ける。正弦波の半周期が制御周期Ｍより長くなるにしたがって、Ｉ１の凸状波形の変動幅が小さくなり、交流入力電流Ｉａｃの高調波分が小さくなる。
前述したように、Ｉ１の制御周期Ｍにおける平均値は、（Ｖｄｃ−ＶＬＥＤ）に比例するので、制御周期Ｍを通してＩ１が連続して流れ続けると、交流入力電流Ｉａｃは、（Ｖｄｃ−ＶＬＥＤ）に比例する。これにより、Ｉ１は、交流電圧Ｖａｃに同期した、高調波成分の少ない電流になり、高調波電流の規格（ＥＮ６１０００−３−２）を満足する。

以上をまとめると次のようになる。
１）固定された制御周期ＭでＴ１３１をオン・オフする場合、Ｔ１３１のオン期間Ｍｏｎを固定すると、コンデンサＣ１３２（容量Ｃｐ）から放電される放電電荷量Ｑ１は、（Ｖｄｃ−ＶＬＥＤ）に比例する。
放電電荷量Ｑ１は、Ｔ１３１のオン期間Ｍｏｎの間に電流Ｉ２として負荷１２０に供給され、同時に、インダクタＬ１３１（インダクタンスＬ１）に電磁エネルギーを蓄積させる。インダクタＬ１３１に蓄積された電磁エネルギーは、Ｔ１３１のオフ期間Ｍｏｆｆの間に、還流電流Ｉ３として負荷１２０に供給される。
２）制御周期ＭにおけるＶｄｃの変化量を△Ｖｄｃとしたとき、（ΔＶｄｃ×Ｃｐ）が放電電荷量Ｑ１に対して無視できるようにＣｐを選定すると、制御周期ＭにおいてＶｄｃからインダクタＬ１３２（インダクタンスＬ２）を経由して流れる電流Ｉ１によりコンデンサＣ１３２（容量Ｃｐ）に充電される充電電荷量は、当該制御周期ＭにおいてコンデンサＣ１３２から放電される放電電荷量Ｑ１に等しくなる。
これは、固定された制御周期Ｍ内におけるＴ１３１のオン期間Ｍｏｎを固定することにより、コンデンサＣ１３２が、（Ｖｄｃ−ＶＬＥＤ）に比例する電荷量を計る計量カップとして動作することに例えることができる。
これにより、制御周期Ｍ毎に、（Ｖｄｃ−ＶＬＥＤ）に比例した交流入力電流Ｉａｃが流れることなる。
すなわち、Ｔ１３１のオン期間Ｍｏｎを固定することにより、コンデンサＣ１３２による電荷量の計量精度を高めることができる。
３）Ｔ１３１のオフ期間Ｍｏｆｆに、インダクタＬ１３２を経由してコンデンサＣ１３２を充電する電流Ｉ１は、正弦波の半波長またはその一部として表される。Ｉ１の正弦波の半周期［π（Ｌ２×Ｃｐ）^１／２］が制御周期Ｍより長くなるように、Ｌ２とＣｐを設定すると、インダクタＬ１３２を流れる電流Ｉ１、すなわち、交流入力電流Ｉａｃは、制御周期Ｍを通して流れ続けるようになる。
これにより、制御周期Ｍ毎の交流入力電流Ｉａｃの変動を抑制することができ、交流入力電流Ｉａｃに含まれる高調波成分を抑制することができる。
４）制御周期Ｍ毎のＩ１の平均値は、Ｖｄｃに比例することが理想である。しかしながら、［Ｖｄｃ＜ＶＬＥＤ］となると、Ｉ１は流れない。また、その後、［Ｖｄｃ＞ＶＬＥＤ］となってＩ１が流れ始めるとき、Ｉ１がＶｄｃに比例する場合には、Ｉ１がゼロから階段的に増加するため、交流入力電流Ｉａｃの基本波の周波数に近接した高調波成分が増大する。
一方、Ｉ１が（Ｖｄｃ−ＶＬＥＤ）に比例する場合には、［Ｖｄｃ＞ＶＬＥＤ］となってＩ１が流れ始めるとき、Ｉ１がゼロから滑らかに増加するため、高調波成分の発生を抑制することができる。

［第２の実施形態］
前述したように、スイッチング素子の制御周期Ｍおよび制御周期Ｍ内におけるオン期間Ｍｏｎとオフ期間Ｍｏｆｆを固定することにより、交流入力電流Ｉａｃに含まれる高調波成分を抑制することができる。
一方、制御周期Ｍ内におけるオン期間Ｍｏｎおよびオフ期間Ｍｏｆｆが常に固定されたままであると、交流電圧Ｖａｃが定格値を超えて大きくなった場合に、出力が増大する。また、負荷であるＬＥＤの光量を調整することができない。交流電圧Ｖａｃが定格値を超えて大きくなった場合における出力の増大を防止し、また、負荷であるＬＥＤの光量を調整することができるようにするためには、制御周期Ｍ内におけるオン期間Ｍｏｎの長さを調整可能とする必要がある。
第２の実施形態は、スイッチング素子の、制御周期Ｍ内におけるオン期間Ｍｏｎを任意に設定可能なオン期間設定回路を備えている。なお、制御周期Ｍ（＝Ｍｏｎ＋Ｍｏｆｆ）は固定であるから、オン期間Ｍｏｎが設定されると、オフ期間Ｍｏｆｆ（＝Ｍ−Ｍｏｎ）も設定される。

図２に、第２の実施形態の電源装置２００の回路図が示されている。本実施形態の電源装置２００は、第１の実施形態１００と同様に、全波整流回路２１０、電力供給回路２３０、制御回路２４０、電源回路２６０および駆動信号出力回路２７０により構成されている。
第２の実施形態の電源装置２００は、制御回路２４０が第１の実施形態の制御回路１４０と相違している。したがって、以下では、制御回路２４０の構成についてのみ説明する。なお、図２において、図１に示されている各構成要素に付されている符号と３桁目を除いて同じである符号が付されている構成要素は、同じ構成要素である。

制御回路２４０は、クロック信号発生回路２４１、駆動回路２４２、オン期間設定回路２５０を有している。クロック信号発生回路２４１、駆動回路２４２は、第１の実施形態の制御回路１４０のクロック信号発生回路１４１、駆動回路１４２と同じ構成である。
なお、本実施形態では、クロック信号発生回路２４１から発生されるクロック信号のクロック信号周期Ｍは、スイッチング素子Ｔ２３１の制御周期Ｍと等しいが、クロック信号がＨレベルである第１の期間ＫａおよびＬレベルである第２の期間Ｋｂは、スイッチング素子Ｔ２３１のオン期間Ｍａおよびオフ期間Ｍｂと異なる。

オン期間設定回路２５０は、クロック信号発生回路２４１から固定のクロック信号周期Ｍで発生されるクロック信号に基づいて、スイッチング素子Ｔ２３１のオン期間Ｍｏｎを設定する。
オン期間設定回路２５０は、スイッチング素子Ｔ２５１〜Ｔ２５７、抵抗Ｒ２５１〜Ｒ２５３、可変抵抗（ボリューム）Ｒ２５４、コンデンサＣ２５１、シュミットトリガーＳＴ２５１、ＤフリップフロップＤＦＦ２５１、アンドゲートＡＮＤ２５１、インバータＩＮＶ２５１を有している。本実施形態では、スイッチング素子Ｔ２５１、Ｔ２５３としてＰ型ＭＯＳＦＥＴが用いられ、スイッチング素子Ｔ２５２、Ｔ２５４〜Ｔ２５７としてＮ型ＭＯＳＦＥＴが用いられている。

電源回路２６０により発生される電圧Ｖｚｄと接地間に、Ｔ２５１、Ｒ２５１、Ｔ２５２およびＲ２５２の直列回路が配置されている。Ｔ２５１およびＴ２５２は、ゲート・ドレイン間が短絡されている。また、Ｖｚｄと接地間に、Ｔ２５３、Ｔ２５４およびＲ２５３の直列回路が配置されている。Ｔ２５３のゲートがＴ２５１のゲートに接続され、Ｔ２５１とＴ２５３によりカレントミラー回路が構成されている。Ｔ２５４のゲートがＴ２５２のゲートに接続され、Ｔ２５２とＴ２５４によりカレントミラー回路が構成されている。
また、Ｃ２５１とＴ２５５が、Ｒ２５３に並列に配置されている。
ＡＮＤ２５１の出力端子は、ＩＮＶ２５１を介してＴ２５５のゲートに接続されているとともに、駆動回路２４２の入力端子に接続されている。
ＡＮＤ２５１の入力端子は、駆動信号出力回路２７０の出力端子、ＤＦＦ２５１の反転出力端子（−Ｑ）およびクロック信号発生回路２４１の出力端子に接続されている。
Ｔ２５３のドレインとＴ２５４のドレインとの結合点ｓの電圧は、ＳＴ２５１を介してＤＦＦ２５１のクロック端子（ＣＬＫ）に入力される。ＤＦＦ２５１は、クロック端子（ＣＬＫ）にＨレベルの信号が入力されると、反転出力端子（−Ｑ）がＬレベルとなる。また、ＤＦＦ２５１は、Ｌレベルのクロック信号がリセット端子（Ｒバー）に入力されるとリセット（反転出力端子（−Ｑ）がＨレベル）される。
また、Ｖｚｄと接地間に、Ｒ２５４とＴ２５７の直列回路が配置されている。Ｔ２５７は、ゲート・ドレイン間が短絡されている。
Ｔ２５６は、ゲートがＴ２５７のゲートに接続され、ドレインがＲ２５１とＴ２５２との結合点に接続され、ソースが接地されている。Ｔ２５６とＴ２５７によりカレントミラー回路が構成されている。
設定された電圧Ｖｚｄを発生する電源回路２６０が、本発明の「第２の直流電源」に対応する。また、抵抗Ｒ２６１とツェナーダイオードＺＤ２６１との接続点および接地の一方が、本発明の「第２の直流電源の第１の端子」に対応し、他方が、本発明の「第２の直流電源の第２の端子」に対応する。
Ｔ２５１およびＴ２５３が、本発明の「第１および第２のＰ型ＭＯＳＦＥＴ」に対応し、Ｔ２５２およびＴ２５４が、本発明の「第１および第２のＮ型ＭＯＳＦＥＴ」に対応し、Ｔ２５５が、本発明の「第２のスイッチング素子」に対応し、Ｒ２５１〜Ｒ２５３が、本発明の「第１〜第３の抵抗」に対応し、Ｃ２５１が、本発明の「第３のコンデンサ」に対応する。

次に、制御回路２４０の動作を説明する。なお、Ｒ２５１を流れる電流をＩ４、Ｒ２５２を流れる電流をＩ５、Ｔ２５３およびＴ２５４を流れる電流をＩ６、Ｔ２５６のドレイン電流をＩ７とする。

先ず、オン期間調整機能がない場合について説明する。これは、図２において、［Ｉ７＝０］、［Ｉ４＝Ｉ５］に設定されている場合に相当する。

Ｔ２５１とカレントミラー回路を構成するＴ２５３のチャンネル幅は、Ｔ２５１のチャンネル幅より大きく設定されている。Ｔ２５２とカレントミラー回路を構成するＴ２５４のチャンネル幅は、Ｔ２５２のチャンネル幅より小さく設定されている。また、Ｒ２５３の抵抗値は、Ｒ２５２の抵抗値に対して、Ｔ２５２とＴ２５４のチャンネル幅比に反比例した大きさに設定されている。
このように設定されていると、Ｔ２５５がオフで、かつ、Ｃ２５１が完全に充電されている場合に、Ｔ２５４のソース電圧がＴ２５２のソース電圧と等しくなり、［Ｉ４＝Ｉ５＞Ｉ６］となる。
Ｔ２５３は、Ｉ４より大きい電流を流すことができるようにチャンネル幅が設定されている。このため、Ｔ２５３およびＴ２５４を流れるＩ６は、Ｔ２５４の飽和電流と等しくなる。一方、このときのＩ６は、Ｔ２５３に対しては不飽和電流となる。従って、ｓ点の電位が上昇し、ＳＴ２５１の出力信号がＨレベルとなる。

この状態で、Ｔ２５５がオンすると、コンデンサＣ２５１が放電し、Ｔ２５４のソースが接地される。これにより、Ｔ２５４のゲート・ソース間電圧が、Ｔ２５２のゲート・ソース間電圧より（Ｒ２５２の抵抗値×Ｉ５）だけ大きくなるため、Ｔ２５４が流すことができる電流が増大する。
Ｔ２５３のチャンネル幅は、Ｔ２５１のチャネル幅より大きく設定されているが、Ｔ２５４のソースが接地したときに流れるＩ６が、その状態のＴ２５４が流すことができる最大電流を超えないように設定されている。このため、このときのＩ６は、Ｔ２５３の飽和電流となるが、Ｔ２５４に対しては不飽和電流となる。従って、ｓ点の電位が低下し、ＳＴ２５１の出力信号がＬレベルとなる。

クロック信号とｓ点の電位との関係を説明する。
駆動信号出力回路２７０からＬレベルの駆動信号が出力されているときには、ＡＮＤ２５１の出力信号はＬレベルである。この場合、Ｔ２３１はオフであるが、Ｔ２５５はオンする。これにより、Ｔ２５４のソースが接地され、Ｔ２５３の飽和電流がＩ６として流れる。従って、ｓ点の電位がＬレベルとなり、ＳＴ２５１の出力信号がＬレベルとなる。
駆動信号出力回路２７０からＨレベルの駆動信号が出力され、かつ、クロック信号がＬレベルになると、ＤＦＦ２５１がリセットされ、反転出力端子（−Ｑ）がＨレベルとなる。この状態でクロック信号がＨレベルとなると、ＡＮＤ２５１から駆動回路２４２にＨレベルの駆動信号が出力され、Ｔ２３１がオンする。同時に、ＩＮＶ２５１によりＴ２５５のゲートが接地されるため、Ｔ２５５がオフする。

Ｔ２５５がオフすると、Ｉ６は、Ｒ２５３とＣ２５１との並列回路に流れる。これにより、Ｃ２５１が充電されるとともに、Ｒ２５３に電圧降下が発生する。このときのＩ６は、Ｔ２５３の飽和電流であるため、定電流となる。これにより、Ｔ２５４のソース電圧が直線的に増加する。
Ｔ２５４のソース電圧がＴ２５２のソース電圧に接近すると、Ｔ２５４のドレイン電流が、不飽和電流から飽和電流に移行し、Ｉ６が減少する。これにより、Ｔ２５３のドレイン電流が飽和電流から不飽和電流に移行する。従って、ｓ点の電位が急上昇し、ＳＴ２５１の出力信号がＨレベルとなる。
ＳＴ２５１からＤＦＦ２５１クロック端子（ＣＬＫ）にＨレベルの信号が入力されると、ＤＦＦ２５１の反転出力端子（−Ｑ）がＬレベルとなる。これにより、ＡＮＤ２５１の出力信号がＬレベルとなってＴ２３１がオフする。同時に、Ｔ２５５がオンする。これにより、ｓ点の電位が低下し、ＳＴ２５１の出力信号がＬレベルとなる。

本実施形態では、Ｔ２３１のオン期間Ｍｏｎは、クロック信号がＨレベルに立ち上がった時点から、コンデンサＣ２５１が充電され、ｓ点の電位が設定電位となってＳＴ２５１の出力信号がＬレベルからＨレベルに反転するまでの期間となる。
なお、本実施形態では、クロック信号がＨレベルである第１の期間Ｋａは、クロック信号がＨレベルに立ち上がった時点（第１の期間Ｋａの開始時点）から、ｓ点の電位が設定電位となってＳＴ２５１の出力信号がＬレベルからＨレベルに反転するまでの期間を超えるように設定される。
クロック信号がＬレベルになると、ＤＦＦ２５１がリセットされ、反転出力端子（−Ｑ）がＨレベルとなる。
Ｔ２３１のオフ期間Ｍｏｆｆは、ＳＴ２５１がＬレベルからＨレベルに反転した時点から、次にクロック信号がＨレベルに立ち上がる（次の第１の期間Ｋａの開始時点）までの期間となる。
すなわち、オン期間設定回路２５０は、クロック信号の第１の期間Ｋａの開始時点から、設定時間が経過するまでの期間をＴ２３１のオン期間Ｍｏｎとして設定する。なお、Ｔ２３１のオフ期間Ｍｏｆｆは、設定時間が経過してから、次の第１の期間Ｋａの開始時点までの期間とされる。

次に、Ｉ７がゼロではない任意の値のときの動作を説明する。
Ｔ２３１のオン期間Ｍｏｎは、Ｔ２５４のソース電圧の増加勾配により変化する。このため、例えば、コンデンサＣ２５１の容量を大きくすると、Ｔ２５４のソース電圧の増加勾配が緩やかになり、Ｔ２３１のオン期間Ｍｏｎが長くなる。
また、Ｔ２３１のオン期間Ｍｏｎは、（抵抗Ｒ２５２の抵抗値×Ｉ５）に比例する。このため、例えば、Ｉ５を小さくすると、Ｔ２３１のオン期間Ｍｏｎが短くなる。
本実施形態では、可変抵抗Ｒ２５４によって設定された調整量に対応する電流Ｉ７を流すことによって、電流Ｉ５（＝Ｉ４−Ｉ７）を調整し、Ｔ２３１のオン期間Ｍｏｎを調整している。

Ｔ２５６のドレイン電流Ｉ７は、Ｔ２５６とカレントミラー回路を構成しているＴ２５７のドレインとＶｚｄの間に配置されている可変抵抗Ｒ２５４の抵抗値に反比例する。
Ｉ７が流れると、Ｉ５（＝Ｉ４−Ｉ７）が減少する。Ｉ５の減少により、Ｔ２５２のソース電圧（＝抵抗Ｒ２５２の抵抗値×Ｉ５）も低下する。
これにより、Ｔ２５５がオンからオフに移行してから、ｓ点の電位が設定電位に増加してＳＴ２５１の出力信号がＬレベルからＨレベルに反転するまでの期間が短縮される（短くなる）。
すなわち、Ｉ７が流れていない（調整量が設定されていない）場合におけるＴ２３１のオン期間Ｍｏｎに対して、Ｒ２５４により設定されたＩ７に対応する期間だけ短縮されたオン期間Ｍｏｎが設定される。
クロック信号周期Ｍ（＝制御周期Ｍ）は固定である。このため、Ｔ２３１のオフ期間Ｍｏｆｆは、Ｉ７がゼロの場合におけるオフ期間Ｍｏｆｆに対して、オン期間Ｍｏｎの短縮された期間だけ延長される（長くなる）。
なお、Ｉ７が流れてＴ２５２のソース電圧が低下すると、Ｒ２５１に印加される電圧が増大し、Ｉ４が増加する。Ｉ４の増加により、Ｔ２５３の飽和電流が増大し、Ｔ２５３のソース電圧の増加勾配が増加する。このため、Ｔ２３１のオン期間Ｍｏｎの減少割合は、Ｉ５の減少割合より若干大きくなるが、Ｔ２３１のオン期間Ｍｏｎを短縮するという目的は達成される。
固定された制御周期Ｍ内におけるＴ２３１のオン期間Ｍｏｎを短縮する（短くする）ことにより、交流電圧Ｖａｃの上昇による出力の増大を防止することができる。また、負荷であるＬＥＤの光量を減少させることができる。
本実施形態では、オン期間設定回路２５０は、クロック信号の第１の期間Ｋａの開始時点から、調整量設定回路（可変抵抗Ｒ２５４）で設定された調整量により調整された設定時間が経過するまでの期間をＴ２３１のオン期間Ｍｏｎとして設定する。

第１の実施形態の電源装置１００についてシミュレーションを行った結果を図３および図４に示す。なお、図４は、図３のＩＶの部分（３１ｍｓ〜３１．１２ｍｓ）の拡大図である。
シミュレーションに用いた回路定数は以下のとおりである。
Ｖａｃ：ＡＣ１００Ｖ（実効電圧），６０Ｈｚ、Ｌ１：３０μＨ、Ｌ２：６００μＨ、Ｃｐ：０．５μＦ、Ｃ１：２００μＦ、制御周期（クロック信号周期）：３０μｓ（オン期間（Ｈレベル期間）：４．５０９μｓ）、ＶＬＥＤ平均値：２６．３Ｖ、負荷電流平均値：２．９２Ａ。
なお、制御周期Ｍおよび制御周期Ｍ内のオン期間Ｍｏｎの調整は、アナログ回路を用いて行っているが、マイクロコンピュータ等を用いてソフトウエアで行うことも可能である。

図３において、横軸は時間（単位：ｍｓ）を表し、縦軸の第１軸（単位：Ｖ）はグラフ（Ａ）の電圧を表し、縦軸の第２軸（単位：Ａ）はグラフ（Ｃ）の電流を表している。
また、グラフ（Ａ）は、直流電圧Ｖｄｃを表し、グラフ（Ｃ）は、ＶｄｃからコンデンサＣ１３２に供給される電流（充電電流）Ｉ１を表している。
図４は、図３におけるＩＶの部分の拡大図である。但し、図３には表示されていないグラフ（Ｂ）（コンデンサＣ１３２のプラス端子電圧ＶＣｐ）とグラフ（Ｄ）（インダクタＬ１３１を流れる電流（Ｉ２＋Ｉ３））が追加されている。グラフ（Ｂ）の電圧値は、図４の第１軸（単位：Ｖ）で表され、グラフ（Ｄ）の電流値は、図４の第３軸（単位：Ａ）で表されている。

Ｖｄｃは、図４に示されている拡大範囲では一定値と見なすことができる。
ＶＣｐは、Ｔ１３１のオフ期間Ｍｏｆｆ（時点ｔ１〜時点ｔ０）の後半でＶｄｃより大きくなり［ＶＣｐ＞Ｖｄｃ］、オフ期間Ｍｏｆｆの終了時点で極大となる。
Ｔ１３１がオフからオンに移行すると（時点ｔ０）、ＶＣｐは、上に凸状の放物線に沿って急速に低下する。これは、（４）式に示されているように、コンデンサＣ１３２の放電電荷量Ｑ１がオン期間Ｍｏｎ（時点ｔｏ〜時点ｔ１）の２乗に比例するため、ＶＣｐの極大値からの低下量を△ＶＣｐとすると、［△ＶＣｐ＝Ｑ１／Ｃｐ］となるからである。
ＶＣｐは、Ｔ１３１がオンからオフに移行する時点ｔ１で極小になる。このとき、［ＶＣｐ＜Ｖｄｃ］である。
その後、（Ｖｄｃ−ＶＣｐ）の電圧差とインダクタＬ１３２の作用によりＩ１が増加し、コンデンサＣ１３２が充電されてＶＣｐが上昇する。［ＶＣｐ＝Ｖｄｃ］の時点ｔ３で、Ｉ１はピーク（極大）となる。その後、インダクタＬ１３２の逆起電力によりＶＣｐは上昇を続けるが、Ｉ１は減少に転じる。
Ｉ１は、（１２）式で示される正弦波の一部であり、Ｔ１３１のオフ期間Ｍｏｆｆ（時点ｔ１〜時点ｔ０）の中点（時点ｔ３）でピーク（極大）となり、Ｔ１３１がオンからオフに移行する時点ｔ１で極小となる、上に凸状の波形となる。Ｉ１の波形がこのような波形になるのは、前述したように、勾配変化が最小となるようにインダクタＬ１３２が作用するからである。
ＶＣｐは、Ｔ１３１のオフ期間（ｔ１〜ｔ０）においてほぼ直線的に増加するが、［ＶＣｐ＝Ｖｄｃ］となる箇所が、Ｉ１がピークとなる箇所より若干遅れている。このため、ＶＣｐの波形全体が、Ｖｄｃより相対的に低下している。これは、インダクタＬ１３２の内部抵抗（０．８Ω）にＩ１が流れることによる電圧降下分だけ、ＶＣｐが、Ｖｄｃに対して押し下げられることによる。
インダクタＬ１３１を流れる電流（Ｉ２＋Ｉ３）は、Ｔ１３１のオン期間Ｍｏｎ（時点ｔ０〜時点ｔ１）において直線的に増加し、Ｔ１３１がオンからオフに移行すると、直線的に減少し、オフ期間Ｍｏｆｆ（時点ｔ１〜時点ｔ０）内で消滅している。Ｔ１３１のオン期間Ｍｏｎにおいて直線的に増加している部分は、Ｉ２を表している。また。Ｔ１３１のオフ期間Ｍｏｆｆにおいて直線的に減少している部分は、Ｉ３を表している。
シミュレーションを行った結果、力率が９９．７％、効率が９５．２％となり、高調波電流は、規格（ＥＮ６１０００−３−２）のクラスＣを満足していることが分かった。

［第３の実施形態］
図５に、本発明の電源装置の第３の実施形態３００の回路図が示されている。
本実施形態では、電力供給回路３３０の構成が、第１の実施形態の電力供給回路１３０と異なっている。したがって、以下では、電力供給回路３３０の構成についてのみ説明する。
なお、図５において、各構成要素に付されている符号が３桁目を除いて図１の符号と一致する構成要素は、図１で用いられている構成要素と同じである。

電力供給回路３３０は、第１の実施の形態の電力供給回路１３０と同様に、第１および第２のコンデンサＣ３３１およびＣ３３２、第１および第２のインダクタＬ３３１およびＬ３３２、ダイオード（還流ダイオード）Ｄ３３１および第１のスイッチング素子Ｔ３３１を有している。
本実施形態では、正極端ｃと接地の間には、インダクタンスＬ２を有するインダクタＬ３３２と容量Ｃｐを有するコンデンサＣ３３２が直列に配置されている。
コンデンサＣ３３２には、インダクタンスＬ１を有するインダクタＬ３３１とスイッチング素子Ｔ３３１が直列に配置されている。
インダクタＬ３３１には、容量Ｃ１を有するコンデンサＣ３３１と負荷３２０との並列回路およびダイオードＤ３３１の直列回路が並列に配置されている。このとき、ダイオードＤ３３１のアノードがインダクタＬ３３１とスイッチング素子Ｔ３３１との結合点に接続される。このため、負荷３２０のＬＥＤ３２１の極性が反転している。

Ｔ３３１がオンすると、コンデンサＣ３３２に蓄積された電荷により、インダクタＬ３３１、Ｔ３３１および接地の経路で放電電流Ｉ２が流れる。この時、ダイオードＤ３３１の存在により、コンデンサＣ３３１と負荷３２０との並列回路には電流が流れない。
Ｔ３３１がオフすると、Ｔ３３１のオン時にインダクタＬ３３１に蓄積された電磁エネルギーにより、ダイオードＤ３３１およびコンデンサＣ３３１と負荷３２０との並列回路の経路で還流電流Ｉ３が流れる。同時に、ＶｄｃからインダクタＬ３３２を介してコンデンサＣ３３２に充電電流Ｉ１が流れる。

Ｔ３３１のオン期間におけるコンデンサＣ３３２の放電電荷量Ｑ１は、前述した（４）式の（Ｖｄｃ−ＶＬＥＤ）をＶｄｃに置き換えることにより、（１３）式で表される。

（４）式と同様に、（１３）式において、ｔ１はＴ３３１のオン期間Ｍｏｎ、Ｖｄｃは脈動直流電圧、Ｌ１はインダクタンスＬ３３１のインダクタンスを表している。
図５におけるＩ２およびＩ３の計算方法は、前述した（１）式のＶＬＥＤをゼロとし［ＶＬＥＤ＝０］、（２）〜（４）式、（８）〜（１０）の（Ｖｄｃ−ＶＬＥＤ）をＶｄｃに置き換えると、図１におけるＩ２およびＩ３と同様の計算方法を適用することができる。また、Ｉ１の計算方法は、図１におけるＩ１の計算方法と同じである。
従って、本実施形態においても、Ｉ３がＴ３３１のオフ期間Ｍｏｆｆ内に消滅するように設定することにより、例えば、Ｉ１の正弦波の半周期［π（Ｌ２×Ｃｐ）^１／２］が制御周期Ｍより長くなるように、インダクタＬ３３２のインダクタンスＬ２とコンデンサＣ３３２の容量Ｃｐを設定することにより、安定したＰＦＣ制御を実現することができる。

第１の実施形態の電力供給回路１３０は、バックコンバータとして動作し、第３の実施形態の電力供給回路３３０は、バックブーストコンバータとして動作する。第３の実施形態の電力供給回路３３０は、第１の実施形態の電力供給回路１３０に対して以下のような特徴を有する。
１）第１の実施形態における放電電荷量Ｑ１は、（４）式で表されるように、（Ｖｄｃ−ＶＬＥＤ）に依存する。このため、ＶＬＥＤが変動すると、それに応じて放電電荷量Ｑ１も変動する。
これに対して、第３の実施形態における放電電荷量Ｑ１は、（１３）式で表されるように、ＶＬＥＤを含んでいない。このため、ＶＬＥＤの変動による影響を受けず、安定したＰＦＣ制御を実現することができる。
２）第１の実施形態では、［Ｖｄｃ＜ＶＬＥＤ］の範囲ではＩ１が流れない。
これに対して、第３の実施形態では、その制約がない。このため、Ｖｄｃが低下した場合でもＩ１が流れる（Ｉ１が流れる範囲が拡大する）。これは、Ｉ１の高調波成分の抑制に寄与する。

第１の実施形態１００（第２の実施形態２００）では、インダクタＬ１３１（Ｌ２３１）と、負荷１２０（２２０）とコンデンサＣ１３１（Ｃ２３１）との並列回路は、直列に接続されている。このため、インダクタＬ１３１（Ｌ２３１）と、負荷１２０（２２０）とコンデンサＣ１３１（Ｃ２３１）との並列回路の位置を入れ替えても、得られる効果は変わらない。
また、第１の実施形態１００および第２の実施形態２００では、交流電圧を全波整流した脈動直流電圧に変換する全波整流回路を有する直流電源を用いたが、バッテリー等を直流電源として用いることもできる。その理由は、バッテリー等の直流電源は、周期無限大の脈動直流電圧を発生する直流電源と見なすことができるからである。バッテリー等を直流電源として用いる場合には、全波整流器を有する直流電源を用いた場合のように、交流電圧に対する交流入力電流の位相ずれ（力率）を考慮する必要はなくなるが、直流電源から供給される電流に含まれる高調波成分を抑制する効果は有している。したがって、高調波成分を抑制するためのローパスフィルタを除去あるいは小型化することができるという効果や、スイッチング素子を流れる電流を検出する部品や電流検出処理等を不要とすることができるという効果を有する。
本実施形態では、バッテリー等の直流電源が、本発明の「第３の直流電源」に対応する。

本発明は、詳細な説明に記載した構成に限定されず、本発明の要旨を逸脱しない範囲内で、種々の変更、追加、削除が可能である。
発光ダイオードを有する負荷に直流電力を供給する場合について説明したが、本発明の電源装置は、発光ダイオード以外の種々の負荷に直流電力を供給することができる。
各回路を構成する素子の値（例えば、インダクタンス、容量、抵抗値）は、負荷の種類等に応じて適宜設定することができる。
負荷に電力を供給するスイッチング素子としては、好適にはＦＥＴが用いられるが、ＦＥＴ以外の素子を用いることもできる。
実施形態では、クロック信号がＨレベルのときにスイッチング素子がオンし、Ｌレベルのときにオフするように構成したが、クロック信号がＬレベルのときにスイッチング素子がオンし、Ｈレベルのときにオフするように構成することもできる。

１０…交流電源、１００、２００、３００、４００…電源装置、１１０、２１０、３１０、４１０…全波整流回路、１２０、２２０、３２０、４２０…負荷、１２１、２２１、３２１、４２１…発光ダイオード（ＬＥＤ）、１３０、２３０、３３０、４３０…電力供給回路、１４０、２４０、３４０、４４０…制御回路、１４１、２４１、３４１…クロック信号発生回路、１４２、２４２、３４２…駆動回路、１６０、２６０、３６０…電源回路、１７０、２７０、３７０…駆動信号出力回路、２５０…オン期間設定回路、４８０…ローパスフィルタ、Ｌ１３１、Ｌ１３２、Ｌ２３１、Ｌ２３２、Ｌ３３１、Ｌ３３２、Ｌ４３１、Ｌ４８１、Ｌ４８２…インダクタ、Ｃ１３１、Ｃ１３２、Ｃ２３１、Ｃ２３２、Ｃ２５１、Ｃ３３１、Ｃ３３２、Ｃ４３１、Ｃ４８１、Ｃ４８２…コンデンサ、Ｄ１３１、Ｄ２３１、Ｄ３３１、Ｄ４３１…還流ダイオード、Ｔ１３１、Ｔ２３１、Ｔ２５５、Ｔ３３１、Ｔ４３１…スイッチング素子、Ｒ２５４…可変抵抗（調整量設定回路）。

Claims (5)

1. 交流電圧を整流した直流電圧を正極端と負極端の間に発生する第１の直流電源と、前記第１の直流電源と負荷の間に設けられる電力供給回路と、前記電力供給回路を制御する制御回路を備える電源装置であって、
   前記電力供給回路は、第１のコンデンサ、第２のコンデンサ、第１のインダクタ、第２のインダクタ、ダイオードおよび第１のスイッチング素子を有し、
   前記第１のコンデンサは、前記負荷に並列に配置され、
   前記第２のインダクタと前記第２のコンデンサの直列回路が、前記第１の直流電源の前記正極端と前記負極端の間に配置され、
   前記第１のインダクタ、前記第１のコンデンサと前記負荷との並列回路および前記第１のスイッチング素子の直列回路が、前記第２のコンデンサに並列に配置され、
   前記第１のコンデンサと前記負荷との並列回路と前記第１のインダクタの直列回路が、前記ダイオードに並列に配置され、
   前記制御回路は、固定された制御周期Ｍ毎に、固定されたオン期間Ｍｏｎの間前記第１のスイッチング素子をオンするとともに、固定されたオフ期間Ｍｏｆｆ（＝Ｍ−Ｍｏｎ）の間前記第１のスイッチング素子をオフするように構成され、
   前記第１のスイッチング素子がオンすると、前記第２のコンデンサに蓄積された電荷により、前記第２のコンデンサ、前記第１のインダクタ、前記第１のコンデンサと前記負荷との並列回路および前記第１のスイッチング素子の経路で放電電流が流れ、また、前記第１のスイッチング素子がオフすると、前記第１のインダクタに蓄積された電磁エネルギーにより、前記第１のインダクタ、前記第１のコンデンサと前記負荷との並列回路および前記ダイオードの経路で還流電流が流れ、同時に、前記第１の直流電源から前記第２のインダクタおよび前記第２のコンデンサの経路で前記第２のコンデンサに充電電流が流れるように構成され、
   前記第２のインダクタのインダクタンスをＬ２、前記第２のコンデンサの容量をＣｐとしたとき、前記制御周期Ｍが、［制御周期Ｍ＜π×（Ｌ２×Ｃｐ） ^１／２ ］を満足するように設定され、前記第２のインダクタのインダクタンスＬ２の存在により、前記第１の直流電源から前記第２のインダクタおよび前記第２のコンデンサに流れる電流が、オン期間Ｍｏｎからオフ期間Ｍｏｆｆに移行する時点を始点とする制御周期Ｍの両端で極小となり、中点で極大となる、上に凸状の正弦波の一部となるように構成されていることを特徴とする電源装置。
2. 交流電圧を整流した直流電圧を正極端と負極端の間に発生する第１の直流電源と、前記第１の直流電源と負荷の間に設けられる電力供給回路と、前記電力供給回路を制御する制御回路を備える電源装置であって、
   前記電力供給回路は、第１のコンデンサ、第２のコンデンサ、第１のインダクタ、第２のインダクタ、ダイオードおよび第１のスイッチング素子を有し、
   前記第１のコンデンサは、前記負荷に並列に配置され、
   前記第２のインダクタと前記第２のコンデンサの直列回路が、前記第１の直流電源の前記正極端と前記負極端の間に配置され、
   前記第１のインダクタと前記第１のスイッチング素子との直列回路が、前記第２のコンデンサに並列に配置され、
   前記第１のコンデンサと前記負荷との並列回路および前記ダイオードの直列回路が前記第１のインダクタに並列に配置され、
   前記制御回路は、固定された制御周期Ｍ毎に、固定されたオン期間Ｍｏｎの間前記第１のスイッチング素子をオンするとともに、固定されたオフ期間Ｍｏｆｆ（＝Ｍ−Ｍｏｎ）の間前記第１のスイッチング素子をオフするように構成され、
   前記第１のスイッチング素子がオンすると、前記第２のコンデンサに蓄積された電荷により、前記第２のコンデンサ、前記第１のインダクタおよび前記第１のスイッチング素子の経路で放電電流が流れ、また、前記第１のスイッチング素子がオフすると、前記第１のインダクタに蓄積された電磁エネルギーにより、前記第１のインダクタ、前記ダイオードおよび前記第１のコンデンサと前記負荷との並列回路の経路で還流電流が流れ、同時に、前記第１の直流電源から前記第２のインダクタおよび前記第２のコンデンサの経路で前記第２のコンデンサに充電電流が流れるように構成され、
   前記第２のインダクタのインダクタンスをＬ２、前記第２のコンデンサの容量をＣｐとしたとき、前記制御周期Ｍが、［制御周期Ｍ＜π×（Ｌ２×Ｃｐ） ^１／２ ］を満足するように設定され、前記第２のインダクタのインダクタンスＬ２の存在により、前記第１の直流電源から前記第２のインダクタおよび前記第２のコンデンサに流れる電流が、オン期間Ｍｏｎからオフ期間Ｍｏｆｆに移行する時点を始点とする制御周期Ｍの両端で極小となり、中点で極大となる、上に凸状の正弦波の一部となるように構成されていることを特徴とする電源装置。
3. 請求項１または２に記載の電源装置であって、
   前記第１のスイッチング素子がオフしている前記オフ期間Ｍｏｆｆ内に前記還流電流が消滅するように構成されていることを特徴とする電源装置。
4. 請求項１〜３のうちのいずれか一項に記載の電源装置であって、
   前記制御回路は、設定された直流電圧を第１の端子と第２の端子の間に発生する第２の直流電源と、オン期間設定回路を有し、
   前記オン期間設定回路は、第１および第２のＰ型ＭＯＳＦＥＴ、第１および第２のＮ型ＭＯＳＦＥＴ、第１〜第３の抵抗、第３のコンデンサおよび第２のスイッチング素子を有し、
   前記第２の直流電源の前記第１の端子と前記第２の端子の間に、前記第１のＰ型ＭＯＳＦＥＴ、前記第１の抵抗、前記第１のＮ型ＭＯＳＦＥＴおよび前記第２の抵抗が直列に配置され、
   前記第２の直流電源の前記第１の端子と前記第２の端子の間に、前記第２のＰ型ＭＯＳＦＥＴ、前記第２のＮ型ＭＯＳＦＥＴおよび前記第３の抵抗が直列に配置され、
   前記第３のコンデンサおよび前記第２のスイッチング素子が、前記第３の抵抗に並列に配置され、
   前記第１のＰ型ＭＯＳＦＥＴのゲートとドレインが短絡されているとともに、前記第１のＮ型ＭＯＳＦＥＴのゲートとドレインが短絡され、
   前記第２のＰ型ＭＯＳＦＥＴのゲートが前記第１のＰ型ＭＯＳＦＥＴのゲートに接続されているとともに、前記第２のＮ型ＭＯＳＦＥＴのゲートが前記第１のＮ型ＭＯＳＦＥＴのゲートに接続され、
   前記第２のスイッチング素子がオンしているときは、前記第２のＰ型ＭＯＳＦＥＴのドレイン・ソース間電圧が前記第２のＮ型ＭＯＳＦＥＴのドレイン・ソース間電圧より大きくなり、また、前記第２のスイッチング素子がオフで、かつ、前記第３のコンデンサが完全に充電されているときは、前記第２のＰ型ＭＯＳＦＥＴのドレイン・ソース間電圧が前記第２のＮ型ＭＯＳＦＥＴのドレイン・ソース間電圧より小さくなるように、前記第１のＰ型ＭＯＳＦＥＴのチャンネル幅と前記第２のＰ型ＭＯＳＦＥＴのチャンネル幅とのチャンネル幅比、前記第１のＮ型ＭＯＳＦＥＴのチャンネル幅と前記第２のＮ型ＭＯＳＦＥＴのチャンネル幅とのチャンネル幅比および前記第２の抵抗の抵抗値と前記第３の抵抗の抵抗値との抵抗値比が設定され、
   前記制御周期Ｍの開始時点で、前記第２のスイッチング素子がオフされるように構成されており、
   前記オン期間設定回路は、前記制御周期Ｍの開始時点から、前記第２のＰ型ＭＯＳＦＥＴのドレイン・ソース間電圧が前記第２のＮ型ＭＯＳＦＥＴのドレイン・ソース間電圧より小さくなるまでの期間を前記オン期間Ｍｏｎとして設定することを特徴とする電源装置。
5. 請求項１〜４のうちのいずれか一項に記載の電源装置であって、
   交流電圧を整流した直流電圧を正極端と負極端の間に発生する前記第１の直流電源に換えて、設定された直流電圧を正極端と負極端の間に発生する第３の直流電源を用いていることを特徴とする電源装置。
   

Images