JP4901939B2 - スイッチング電源装置 - Google Patents

Description

この発明は、デジタル制御型の制御回路を用いて出力を定電圧化するスイッチング電源装置に関する。

従来、デジタルプロセッサ等を用いたインテリジェント性の高いデジタル制御型の制御回路を用いて、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御やＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）制御等を行って出力を定電圧化したスイッチング電源装置があった。特に近年、電源装置の外部環境の急変に対して出力電圧の過渡的な変動を小さく抑えるため、デジタル制御の高速化を図ったスイッチング電源装置が複数提案されている。

例えば、特許文献１に開示されているように、サンプリングした出力電圧と基準電圧との差分から偏差を求める偏差算出手段と、次周期の偏差を予測する偏差予測値算出手段と、スイッチング素子のパルス幅を制御する制御量を求める制御量演算手段を備えたスイッチング電源装置がある。この偏差予測値算出手段に定義された予測演算式（線形モデル）には係数αが含まれており、係数αを変更することによって制御量を調整することができる。

また、特許文献２に開示されているように、サンプリングした入力電圧と出力電圧の値に基づく数式演算処理を行い、主スイッチング素子のオン時間とオフ時間の両方を個別に求め、求めたオン時間とオフ時間を用いて主スイッチング素子のオン・オフ制御を行う電源装置がある。この数式演算処理は、サンプリングした入力電圧及び出力電圧と基準電圧との差分から各偏差を求め、出力電圧が基準電圧と等しくなるオン時間とオフ時間を算出する。

また、特許文献３に開示されているように、サンプリングした出力電圧と基準電圧（目標電圧）との差分が所定範囲内であるか否かを判定する判定手段と、当該差分や出力電圧の平均値等に基づいて出力電圧の制御量を算出する制御量算出手段と、算出された制御量に基づいて主スイッチング素子をオン・オフ制御する制御信号出力手段を備えたスイッチング電源装置がある。この制御量算出手段は、出力電圧の変動が基準値を超えたときに、サンプリング数を少なくして制御を高速化したり、制御量演算式の係数を変化させて制御量を大きくしたりする動作を行う。

特開２００８−１２５２８６号公報 特開２００５−１８４９６４号公報 特開２００８−９９５３９号公報

先ず、スイッチング電源装置の外部環境が急変する状況として、動作中に入力電圧が急峻に変動したり、負荷の状態が変化し負荷電流が急峻に増減したりすることが考えられる。また、停止しているスイッチング電源装置に入力電圧が投入されて起動するときの動作も問題になる。

例えば、情報通信機器やサーバ等の用途においては、負荷電流がほぼゼロから定格負荷まで急峻に変化する状況が頻繁に起こり得ることから、負荷急変に対する出力電圧制御の高速応答特性が求められる。また、１つの入力電源ラインから多数のボード基板に電圧供給するシステムにおいては、メンテナンス時に他のボード基板が活線挿抜されることによって、システムの電源ラインの負荷状態が変化し、当該電源ラインから電力供給を受けて動作しているスイッチング電源装置の入力電圧が急変することが想定される。従って、このような用途では、入力急変に対する出力電圧制御の高速応答特性が求められる。また、入力電圧を投入した時、出力電圧がゼロから上昇して所定の出力電圧に達する過程でオーバーシュートや振動が生じると、負荷である電子機器が誤動作したり故障したりするおそれがある。従って、様々な用途に共通して、出力電圧が単調に増加して立ち上がることが求められる。

しかし、特許文献１のスイッチング電源装置の場合、サンプリングした出力電圧に基づいて予測制御（フィードフォワード制御）を行うため、負荷急変に対する応答は通常のフィードバック制御よりも高速であるが、制御量を決定する際に入力電圧が考慮されない。従って、入力急変に対する出力電圧の変動を格段に小さくすることができない。また、入力電圧投入時のオーバーシュートや振動を抑制することについても考慮されていない。

また、特許文献２の電源装置の場合、サンプリングした入力電圧に基づくフィードフォワード制御が行われるものであり、制御量の変化が段階的で比較的緩慢なため、負荷急変に対する出力電圧の変動は、収束するまでの時間は比較的短いものの、その変動量は格段に小さいとは言えない。また、入力電圧投入時のオーバーシュートや振動を抑制することは考慮されていない。

さらに、特許文献３のスイッチング電源装置の場合、出力電圧をフィードバック制御する応答性を高速化、高利得化することによって、入力急変や負荷急変に対する出力電圧の変動をある程度小さくすることができると思われるが、入力電圧投入時のオーバーシュートや振動を抑えることについては考慮されていない。

この発明は、上記背景技術に鑑みて成されたもので、入力急変や負荷急変に対する出力電圧の変動を小さくする高速応答性を有し、入力電圧投入時の出力電圧にオーバーシュートや振動が発生するのを容易に回避することができるデジタル制御型のスイッチング電源装置を提供することを目的とする。

この発明は、オン・オフ動作する主スイッチング素子を含む電力変換回路と、当該オン・オフ動作を制御することによって出力電圧を定電圧化する制御回路とを備えたスイッチング電源装置であって、
前記制御回路は、前記主スイッチング素子のオン時間及びオフ時間を決定する演算手段と、前記主スイッチング素子をオン・オフさせる駆動パルスを生成する駆動パルス生成回路とを有し、
前記演算手段には、出力電圧と、当該出力電圧の変化を示す出力微分値とをパラメータとして含み、当該２つのパラメータの関係を、出力電圧の一つの値に対応する出力微分値が一つだけ存在する連続関数式であって、出力電圧がその出力電圧を定電圧化する目標値よりも低い範囲にあるときは、対応する出力微分値が正の値になり、出力電圧が目標値よりも高い範囲にあるときは、対応する出力微分値が負の値になり、出力電圧が目標値に等しいときは、対応する出力微分値がゼロになるように規定する制御関数式が定義され、
さらに、前記演算手段は、
主スイッチング素子のスイッチング周期に同期したタイミングで、入力電圧を検出した入力電圧信号と、出力電圧を検出又は推定した出力電圧信号と、出力電圧の変化を検出又は推定した出力微分信号とをサンプリングし、
サンプリングした当該３つの信号に基づいて所定の演算処理を行い、当該サンプリングタイミング以降のスイッチング周期における主スイッチング素子のオン時間及びオフ時間であって、次回又はそれ以降のサンプリングタイミングにおける出力電圧及び出力微分値が前記制御関数式に規定される関係を満たすオン時間及びオフ時間のうちの少なくとも一方を算出し、
前記駆動パルス生成手段は、上記３つの信号のサンプリングタイミング以降のスイッチング周期において、前記演算手段が決定したオン時間及びオフ時間に基づいて前記主スイッチング素子をオン・オフさせるよう、駆動パルスを生成するスイッチング電源装置である。

また、前記演算手段は、前記各信号のサンプリングと、オン時間及びオフ時間のうちの少なくとも一方を算出する演算処理とを、前記主スイッチング素子のスイッチング周期ごとに行う。

前記電力変換回路は、前記主スイッチング素子のオン期間に、入力直流電源から出力への電力供給を止めて入力直流電源によって内蔵するインダクタンス素子を励磁し、前記主スイッチング素子のオフ期間に、前記インダクタンス素子に蓄積された励磁エネルギーを出力に放出して電力供給をする動作を行い、前記演算手段は、前記各信号のサンプリングを、前記インダクタンス素子が励磁エネルギーを放出している期間に行う。

前記駆動パルス生成手段は、前記各信号のサンプリング周期の中間時点を挟んで前後に等しい期間を前記主スイッチング素子のオン期間とする駆動パルスを生成し、又は、当該サンプリング周期の中間時点を挟んで前後に等しい期間を前記主スイッチング素子のオフ期間とする駆動パルスを生成する。

前記電力変換回路は、前記主スイッチング素子のオン期間に、入力直流電源から出力への電力供給をすると共に、入力直流電源によって内蔵するインダクタンス素子を励磁し、前記主スイッチング素子のオフ期間に、前記インダクタンス素子に蓄積された励磁エネルギーを出力に放出して電力供給し続ける動作を行い、前記演算手段は、前記各信号のサンプリングと、オン時間及びオフ時間のうちの少なくとも一方を算出する演算処理とを、前記主スイッチング素子のスイッチング周期の半分の周期で行い、前記駆動パルス生成手段は、スイッチングの１周期の中の２回目のサンプリングタイミングを挟んで前後の期間を前記主スイッチング素子のオン期間とする駆動パルスを生成し、又は、当該２回目のサンプリングタイミングを挟んで前後の期間を前記主スイッチング素子のオフ期間とする駆動パルスを生成する。

さらに、両端に出力電圧が発生する平滑コンデンサに流れる電流を検出し、コンデンサ電流信号を出力するコンデンサ電流検出回路を備え、前記演算手段は、入力電圧を検出した入力電圧信号と、出力電圧を検出した出力電圧信号と、前記コンデンサ電流検出手段が出力するコンデンサ電流出力信号とをサンプリングし、サンプリングした当該３つの信号に基づき、前記コンデンサ電流信号を出力微分信号に相当する信号として取り扱って、所定の演算処理を行うスイッチング電源装置である。

また、出力電圧が入力され出力電圧を微分した出力微分信号を出力する微分回路を備え、前記演算手段は、入力電圧を検出した入力電圧信号と、出力電圧を検出した出力電圧信号と、前記微分回路が出力する出力微分信号とをサンプリングし、サンプリングした当該３つの信号に基づいて所定の演算処理を行うスイッチング電源装置である。

また、前記制御回路は、状態変数の推定手段であるオブザーバを備え、前記オブザーバは、前記演算手段が入力電圧信号をサンプリングするタイミングで、当該入力電圧信号及び出力電圧を検出した出力電圧信号をサンプリングすると共に、前記演算手段がその直前に決定したオン時間及びオフ時間を入手し、当該入力電圧信号、出力電圧信号及び時比率に基づいて、次のサンプリングタイミングにおける出力電圧信号と前記出力微分信号とを推定する処理を行い、前記演算手段は、当該入力電圧信号と、前記オブザーバが推定した出力電圧信号及び出力微分信号とをサンプリングし、サンプリングした当該３つの信号に基づいて所定の演算処理を行うスイッチング電源装置である。

前記演算手段に定義された制御関数式は、出力電圧と出力微分値との関係を、負の傾きを有する一次関数で規定してもよい。または、前記演算手段に定義された制御関数式は、出力電圧と目標値の差が所定の値を超える範囲では、出力微分値が出力電圧によらず一定になるよう規定してもよい。

前記演算手段は、オン時間及びオフ時間の双方を、互いの合計時間が一定になるように算出する。または、前記演算手段は、オフ時間を、オン時間が一定になるように算出してもよく、オン時間を、オフ時間が一定になるように算出してもよい。

また、前記演算手段が決定したオン時間及びオフ時間が、オンの時比率として可変可能な最大時比率を超える関係にあるとき、前記駆動パルス生成手段は、当該最大時比率で前記主スイッチング素子をオン・オフさせる駆動パルスを生成し、前記演算手段が決定したオン時間及びオフ時間が、オンの時比率として可変可能な最小時比率を下回る関係にあるとき、前記駆動パルス生成手段は、当該最小時比率で前記主スイッチング素子をオン・オフさせる駆動パルスを生成する。

また、前記演算手段は、オン時間及びオフ時間の双方を、スイッチング周期に対するオンの時比率が一定になるように算出する。そのとき、前記演算手段が決定したオン時間及びオフ時間の合計値が、可変可能な最大時間を超えたとき、前記駆動パルス生成手段は、当該最大時間で前記主スイッチング素子をオン・オフさせる駆動パルスを生成し、前記演算手段が決定したオン時間及びオフ時間の合計値が、可変可能な最小時間を下回ったとき、前記駆動パルス生成手段は、当該最小時間で前記主スイッチング素子をオン・オフさせる駆動パルスを生成するようにしてもよい。

この発明のスイッチング電源装置は、制御回路の演算手段に制御関数式が定義され、その制御関数式には、出力電圧の目標値を含み、出力電圧と出力微分値の関係を負の傾きの一次関数等で規定する。そして、検出値である入力電圧信号、検出値（又は検出値に基づく推定値）である出力電圧信号と出力微分信号に基づき、上記制御関数を充足するように、オン時間及びオフ時間等を算出し、主スイッチング素子のオン・オフを制御する。従って、入力電圧や出力電圧が急変したとき、その急変の情報が即座に演算処理に反映されるので、入力急変や負荷急変に対する応答が速い。また、制御関数式を用いて制御量の適正な解が得られないとき、主スイッチング素子のオン時間又はオフ時間が一律に最大又は最小に設定されるので、出力電圧と目標値の偏差を小さくする制御量が瞬時に最大になる。また、出力電圧と出力微分値との関係が、制御関数式で所定の直線や折れ線等の関係に規定すれば、演算内容が簡単化され、且つ、入力電圧投入時の出力電圧にオーバーシュートや振動が発生するのも容易に回避することができる。

また、両端に出力電圧が発生する平滑コンデンサに流れる電流を観測したり、出力電圧を微分回路を介して観測すれば、出力微分信号を容易に得ることができる。

また、制御回路に状態変数の推定手段であるオブザーバを設け、検出値である出力電圧信号や入力電圧信号等に基づいて次回のサンプリング時の出力電圧信号や出力微分値を推定すれば、出力微分信号を検出するための回路構成を簡単化することができる。

この発明のスイッチング電源装置の第一の実施形態を示す回路図である。 この発明の第一の実施形態の定常動作を説明するフローチャートである。 この発明の第一の実施形態の定常動作を説明するタイムチャートである。 この発明の第一の実施形態の入力投入時の動作を説明する制御関数式のグラフ（ａ）、タイムチャート（ｂ）、及び、期間Ｂの動作を説明するグラフ（ｃ）である。 図４の制御関数式の変形例のグラフ（ａ）と、そのときの動作を説明するタイムチャート（ｂ）である。 この発明のスイッチング電源装置の第二の実施形態を示す回路図である。 この発明の第二の実施形態の定常動作を説明するタイムチャートである。 この発明のスイッチング電源装置の第三の実施形態を示す回路図である。 この発明の第三の実施形態の定常動作を説明するフローチャートである。 この発明の第三の実施形態の定常動作を説明するタイムチャートである。 この発明のスイッチング電源装置の第四の実施形態を示す回路図である。 この発明の第四の実施形態の定常動作を説明するフローチャートである。 この発明の第四の実施形態の通常動作を説明するタイムチャートである。 この発明のスイッチング電源装置の第五の実施形態を示す回路図である。 この発明のスイッチング電源装置の第六の実施形態を示す回路図である。 この発明のスイッチング電源装置の第七の実施形態を示す回路図である。 この発明のスイッチング電源装置の第八の実施形態を示す回路図である。 この発明のスイッチング電源装置の第九の実施形態を示す回路図である。 この発明のスイッチング電源装置の第十の実施形態を示す回路図である。 この発明のスイッチング電源装置の第十一の実施形態を示す回路図である。 この発明の第十一の実施形態の定常動作を説明するフローチャートである。 制御関数式の他の変形例のグラフ（ａ）と不適切な制御関数式の例を示すグラフ（ｂ）である。

以下、この発明のスイッチング電源装置の第一の実施形態について、図１〜図５に基づいて説明する。第一の実施形態のスイッチング電源装置１０は、入力直流電源１２から供給される入力電圧をオン・オフする主スイッチング素子１４と、主スイッチング素子１４の出力とグランドの間に接続され、主スイッチング素子１４と相補的にオン・オフする整流素子１６と、整流素子１６の両端に生じる断続電圧を平滑するローパスフィルタ構成の平滑インダクタ１８及び平滑コンデンサ２０を備え、平滑コンデンサ２０の両端に発生する直流の出力電圧が負荷２２に供給される。主スイッチング素子１４と整流素子１６は、ここではＮ−ｃｈのＭＯＳ型ＦＥＴが用いられ、出力電圧の定電圧化制御を行う制御回路２４が出力する所定の時比率の駆動パルスによってオン・オフ駆動される。すなわち、スイッチング電源装置１０は、一般的な降圧チョッパ型の電力変換回路を備えている。

この電力変換回路は、主スイッチング素子１４のオン期間に、入力直流電源１２から出力の負荷２２へ電力供給を行うと共に、入力直流電源１２によって内蔵する平滑インダクタ１８を励磁する。そして、主スイッチング素子１４のオフ期間に、平滑インダクタ１８に蓄積された励磁エネルギーを放出して出力の負荷２２に電力供給し続ける動作を行う。

制御回路２４は、複数のアナログ・デジタル変換器（以下、Ａ／Ｄ変換器と称す）２６ａ，２６ｂ．２６ｃ、換算手段２８、演算手段３０、及び駆動パルス生成手段３２を備えている。Ａ／Ｄ変換器２６ａは、入力電圧を検出したアナログ情報が入力され、主スイッチング素子１４のスイッチング周期に同期したタイミングであって、主スイッチング素子１４がオンの期間又は平滑インダクタ１８が励磁エネルギーを放出している期間における所定のタイミングごとにサンプリングし、デジタル情報の入力電圧信号Ｖｉに変換して出力する。Ａ／Ｄ変換器２６ｂは、出力電圧を検出したアナログ情報が入力され、同様のサンプリング周期でデジタル情報の出力電圧信号Ｖｏに変換して出力する。そして、Ａ／Ｄ変換器２６ｃには、コンデンサ電流検出手段３４が検出した平滑コンデンサ２０に流れる電流のアナログ情報が入力され、同様のサンプリング周期でデジタル情報であるコンデンサ電流信号Ｉｃに変換して出力する。

換算手段２８は、コンデンサ電流信号Ｉｃを平滑コンデンサ２０の容量Ｃで除算する演算処理を行い、出力電圧の変化を示す出力微分信号Ｖｄとして出力する。この換算手段２８は後述する演算手段３０と一体に設けてもよく、具体的には、後述する演算手段３０が行う演算処理の中で、コンデンサ電流信号Ｉｃを出力微分信号Ｖｄに換算する処理も合わせて行ってもよい。

演算手段３０には、出力電圧と出力微分値をパラメータとして含み、当該２つのパラメータ相互の関係を規定する制御関数式が定義されている。この制御関数式は、出力電圧の定電圧化の目標値等を定数として含み、出力電圧の一つの値に対応する出力微分値が一つだけ存在する連続関数式であって、出力電圧が目標値よりも低い範囲にあるときは対応する出力微分値が正の値になり、出力電圧が目標値よりも高い範囲にあるときは対応する出力微分値が負の値になり、出力電圧が目標値に等しいときは対応する出力微分値がゼロになる、という関係を規定する。

ここでは、制御関数式は負の傾きを有する一次関数式であり、具体的には、出力電圧と出力微分値との関係を式（１）のように規定する。

式（１）において、ｓは固定された正の定数であり、（−１／ｓ）が傾きである。また、Ｖｒｅｆは出力電圧を定電圧化する目標値である。

さらに、演算手段３０は、Ａ／Ｄ変換器２６ａ，２６ｂ及び換算手段２８から、上記のサンプリング周期で、入力電圧を検出した入力電圧信号Ｖｉ、出力電圧を検出した出力電圧信号Ｖｏ、及び、出力電圧の変化を検出した出力微分信号Ｖｄをサンプリングする。そして、当該３つの信号に基づいて所定の演算処理を行い、次回のサンプリングタイミングで検出されるであろう出力電圧Ｖｏ及び出力微分信号Ｖｄの関係が式（１）を充足するように、当該サンプリング以降の主スイッチング素子１４のオン時間とオフ時間を算出する。また、ここでは、オン時間とオフ時間の合計を常に一定にする条件を加え、スイッチング周期一定のＰＷＭ制御が行われるように、オン時間及びオフ時間を算出する。具体的な演算処理の内容については、後の動作説明の中で述べる。

駆動パルス生成手段３２は、演算手段３０が決定したオン時間及びオフ時間（又は、スイッチング周期及び主スイッチング素子がオンする時比率δ）に基づき、主スイッチング素子１４の駆動パルスＶ１４と、整流素子１６の駆動パルスＶ１６を生成する。駆動パルスＶ１４は、一定のスイッチング周期Ｔを有し、時比率δの期間は主スイッチング素子１４をオンさせるハイレベルを示し、その他の期間はローレベルを示す。一方、駆動パルスＶ１６は、駆動パルスＶ１４と同期した逆位相のパルス電圧であって、時比率δの期間は整流素子１６をオフさせるローレベルを示し、その他の期間はハイレベルを示す。詳しくは、後の動作説明の中で述べる。

以下、スイッチング電源装置１０の動作について説明する。ここで、制御回路２４で行われる各種の演算処理等に要する時間は十分短く無視できるものとする。図２、図３は、スイッチング電源装置１０に入力が投入された後、定常動作を行なっている様子を示している。演算手段３０が各信号をサンプリングする周期はスイッチング周期と等しくＴであり、サンプリング周期Ｔごとにｔ（ｋ−１），ｔ（ｋ），ｔ（ｋ＋１）、ｔ（ｋ＋２）のタイミングでサンプリングを行う。なお、スイッチング電源装置１０は、定常動作中においても、比較的小さな外乱（例えば、環境温度の変化など）の影響により、主スイッチング素子１４のオン時間及びオフ時間がスイッチング周期毎に微妙に変化する。図３では、定常動作を説明する便宜のため、その微妙な変化を誇張して現わしてある。

まず、ｔ（ｋ）のタイミングで、換算手段２８がコンデンサ電流信号Ｉｃ（ｋ）を平滑コンデンサ２０の容量Ｃで除算し、出力微分信号Ｖｄ（ｋ）を出力する（ステップＳ１１）。その後、同じくｔ（ｋ）のタイミングで、演算手段３０が入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ（ｋ）、及び出力微分信号Ｖｄ（ｋ）をサンプリングする（ステップＳ１２）。そして、所定の演算処理を行って、主スイッチング素子１４の次の時比率δ（ｋ）を算出する（ステップＳ１３）。時比率δ（ｋ）は、式（２）のように定義されている。

Ｔはスイッチング周期であり、ｔｏｎ（ｋ），ｔｏｆｆ（ｋ）は主スイッチング素子１４のオン時間とオフ時間である。

以下、演算手段３０が時比率δ（ｋ）を算出するための演算処理の内容を説明する。コンデンサ電流Ｉｃの傾きは平滑インダクタ１８のインダクタンスＬの逆数に比例するため、次のサンプリングタイミングｔ（ｋ＋１）におけるコンデンサ電流信号Ｉｃ（ｋ＋１）は、ｔ（ｋ）のタイミングでサンプリングした各信号と、ｔｏｎ（ｋ）及びｔｏｆｆ（ｋ）を用いて、式（３）のように表すことができる。

式（３）のオン時間ｔｏｎ（ｋ）とオフ時間ｔｏｆｆ（ｋ）をスイッチング周期Ｔと時比率δ（ｋ）に置き換えて表すと、式（４）が得られる。

さらに、式（４）のコンデンサ電流信号Ｉｃ（ｋ），Ｉｃ（ｋ＋１）を出力微分信号Ｖｄ（ｋ）、Ｖｄ（ｋ＋１）に置き換えて表すと、式（５）が得られ、式（５）におけるＶｏ（ｋ）の係数をαで表すと、式（６）のようになる。

すなわち、ｔ（ｋ）のサンプリングタイミングの次の時比率をδ（ｋ）とすれば、次のサンプリングタイミングｔ（ｋ＋１）における出力微分信号Ｖｄ（ｋ＋１）は、式（６）のように予測演算することができる。

また、次のサンプリングタイミングｔ（ｋ＋１）における出力電圧信号Ｖｏ（ｋ＋１）は、出力電圧信号Ｖｏ（ｋ）とコンデンサ電流信号Ｉｃ（ｋ），Ｉｃ（ｋ＋１）を用いて表すと式(７)のようになり、この式（７）に上記の式（４）を代入すると、式（８）が得られる。

式（８）のコンデンサ電流信号Ｉｃ（ｋ）を出力微分信号Ｖｄ（ｋ）に置き換えて表すと、式（９）が得られ、さらに、式（９）におけるＶｏ（ｋ）の係数をβで表し、Ｖｉ（ｋ）・δ（ｋ）の係数をγで表すと、式（１０）のようになる。

すなわち、ｔ（ｋ）のサンプリングタイミングの次の時比率をδ（ｋ）とすれば、次のサンプリングタイミングｔ（ｋ＋１）における出力電圧信号Ｖo（ｋ＋１）は、式（１０）のように予測演算することができる。

演算手段３０は、式（６）の出力微分信号Ｖｄ（ｋ＋１）と式（１０）の出力電圧信号Ｖｏ（ｋ＋１）が、制御関数式である式（１）の関係を充足するように時比率δ（ｋ）を決定する。よって、式（６）と式（１０）を式（１）に代入し、Ｖｄ（ｋ＋１），Ｖｏ（ｋ＋１）を消去することによって式（１１）が得られ、当該関係を充足する時比率δ（ｋ）を求めることができる。

このように、ステップＳ１３では、ステップＳ１２でサンプリングした入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ（ｋ）、及び出力微分信号Ｖｄ（ｋ）を式（１１）に代入し、次のサンプリングタイミングｔ（ｋ＋１）までの時比率δ（ｋ）を算出する。

次に、駆動パルス生成手段３２が、ステップＳ１３で決定した時比率δ（ｋ）に基づいて、主スイッチング素子１４の駆動パルスＶ１４と、整流素子１６の駆動パルスＶ１６を生成する（ステップＳ１４）。駆動パルスＶ１４は、サンプリング周期Ｔの中間時点を挟んで前後に等しい期間が時比率δ（ｋ）の期間に設定され、当該期間は主スイッチング素子１４をオンさせるハイレベルを示す。一方、駆動パルスＶ１６は、駆動パルスＶ１４と位相が逆転したパルス電圧であり、当該時比率δ（ｋ）の期間は整流素子１６をオフさせるローレベルを示す。

スイッチング電源装置１０は、ステップＳ１１〜Ｓ１４を繰り返すことによって、出力電圧が目標値Ｖｒｅｆに等しくなるようにＰＷＭ制御される。なお、時比率δ（ｋ）を算出する式（１１）では、主スイッチング素子１４及び整流素子１６の導通抵抗や平滑インダクタ１８及び配線パターンに寄生する抵抗分等の存在が考慮されていないため、出力電圧設定の誤差となり得る。当該誤差が問題になるときは、式（３）〜式（１１）に当該抵抗分等も盛り込んで時比率δ（ｋ）を算出すれば、出力電圧を高精度に制御することができる。

次に、スイッチング電源装置１０の過渡的な動作について説明する。ここで、駆動パルス生成手段３２が生成可能な駆動パルスＶ１４は、オンの最大時比率δｍａｘと最小時比率δｍｉｎが設定されている。最大時比率δｍａｘは、電力変換回路の安全性を向上させたり、各機能ブロックの同期をとって適正に動作させるための便宜により、１００％よりも狭い値、例えば、６０〜９５％程度に設定することが考えられる。

動作を停止しているスイッチング電源装置１０に入力直流電源１２が投入され、出力電圧が目標値Ｖｒｅｆに達するまでの過渡的な動作を、図４に示す。図４（ａ）は、横軸が出力電圧信号Ｖｏ、縦軸が出力微分信号Ｖｄのグラフであり、破線が式（１）の制御関数式の関係を示す直線である。スイッチング電源１０が停止しているとき、出力電圧信号Ｖｏはゼロである。そして、入力が投入されると、出力電圧が上昇を開始し、出力電圧信号Ｖｏ及び出力微分信号Ｖｄが実線で示す軌跡を辿って変化し、出力電圧信号Ｖｏが目標値Ｖｒｅｆに等しくなって安定する。

入力投入直後の期間Ａは、図４（ｂ）に示すように、出力電圧信号Ｖｏと目標値Ｖｒｅｆとの差が大きいので、式（１１）を用いて算出される時比率δ（ｋ）は、オンの最大時比率δｍａｘを超えてしまう。駆動パルス生成手段３２は、演算手段３０で算出された時比率δ（ｋ）が最大時比率δｍａｘよりも大きいときは、一律に最大時比率δｍａｘの駆動パルスＶ１４を出力する。従って、期間Ａは、最大時比率δｍａｘという非常に大きな制御量によって、出力電圧が急速に上昇する。

期間Ｂになると、出力電圧信号Ｖｏと目標値Ｖｒｅｆとの差が比較的小さくなり、式（１１）を用いて算出される時比率δ（ｋ）が最大時比率δｍａｘ以下の値まで小さくなる。すると、駆動パルス生成手段３２は、時比率δ（ｋ）の駆動パルスＶ１４を出力して主スイッチング素子１４を駆動し、出力電圧信号Ｖｏ及び出力微分信号Ｖｄの関係がグラフの破線に沿って（すなわち、式（１）の関係を満たしながら）変化する。詳しくは、スイッチング周期Ｔごとに、図４（ｃ）に示す動作が行われる。式（１）は、いわゆる一次遅れ系の制御を表す制御関数式なので、出力電圧信号Ｖｏは、図４（ｂ）に示すように、定数ｓを時定数とする指数関数の曲線を描きながら上昇する。そして、期間Ｃになると、出力電圧信号Ｖｏと目標値Ｖｒｅｆとの差がなくなり、図２、図３で説明した定常動作を行う
入力急変や負荷急変のときの過渡的動作も、上述した入力投入のときの動作と基本的に同様である。例えば、定常動作を行っている最中に入力電圧が急激に上昇したり負荷が急激に軽くなったりすると、出力電圧が上昇して、一時的に出力電圧信号Ｖｏ及び出力微分信号Ｖｄが式（１）を充足しなくなる。出力電圧信号Ｖｏが上昇して目標値Ｖｒｅｆとの差が大きくなると、式（１１）を用いて算出される時比率δ（ｋ）は、オンの最小時比率δｍｉｎよりも小さな値（例えば、マイナスの値）になる。駆動パルス生成手段３２は、算出された時比率δ（ｋ）が最小時比率δｍｉｎよりも小さいときは、一律に最小時比率δｍｉｎ（例えばゼロ％）の駆動パルスＶ１４を出力する。従って、入力電圧が急激に上昇した直後の期間等は、一律に最小時比率δｍｉｎで動作し、入力からの電力供給を最小限に抑えることによって、出力電圧を急速に低下させようとする。

その後、出力電圧信号Ｖｏと目標値Ｖｒｅｆとの差が比較的小さくなり、式（１１）を用いて算出される時比率δ（ｋ）がオンの最小時比率δｍｉｎ以上の値になり、駆動パルス生成手段３２は、時比率δ（ｋ）の駆動パルスＶ１４を出力して主スイッチング素子１４を駆動する。そして、出力電圧信号Ｖｏ及び出力微分信号Ｖｄがグラフの破線に沿って変化し、出力電圧信号Ｖｏと目標値Ｖｒｅｆとの差がなくなって、図２、図３で説明した定常動作を行う。

以上説明したように、スイッチング電源装置１０は、制御回路２４の演算手段３０に、制御関数式である式（１）が定義され、出力電圧と出力電圧の変化を示す出力微分値をパラメータとして含み、出力電圧の目標値Ｖｒｅｆを介して所定の関係を規定する。そして、演算手段３０は、入力電圧信号Ｖｉ、出力電圧信号Ｖｏ及び出力微分信号Ｖｄを、式（１）を充足するように導出された式（１１）を用いてオン時間及びオフ時間を決定する時比率δを算出する。従って、入力電圧や出力電圧が急変したとき、その急変の情報が即座に演算処理に反映されるので、入力急変や負荷急変に対する応答が速い。また、式（１１）で算出した時比率δが最小時比率δｍｉｎから最大時比率δｍａｘの範囲にないときは、主スイッチング素子のオンの時比率が一律に最小時比率δｍｉｎ又は最大時比率δｍａｘに設定され、出力電圧と目標値の偏差を小さくするための制御量が瞬時に最大になる。

さらに、演算手段３０が算出する時比率δ（ｋ）は、出力電圧信号Ｖｏと出力微分信号Ｖｄが式（１）の直線関係を充足するように変化するため、出力電圧が所定の目標値Ｖｒｅｆに達して定常動作に入るまでの過程で（例えば、図４における期間Ａ，Ｂ）、出力電圧にオーバーシュートや振動が発生しない。

また、式（１）の制御関数式を変更することによって、入力投入時の出力電圧等の変化の具合を容易に調整することができる。例えば、式（１）の係数ｓを大きめに変更すれば、図４（ａ）の破線の傾きが小さくなって短時間で期間Ａが終了するので、コンデンサ電流（Ｉｃに相当）のピーク値が小さくなり電子部品のストレスが軽減され、同時に、出力電圧の上昇速度が緩やかになって期間Ｂが長くなり、スイッチング電源装置１０の起動時間が長くなる。

また、式（１）に条件を加え、出力電圧信号Ｖｏと目標値Ｖｒｅｆの差がεを超える範囲では、出力微分値Ｖｄが一定値Ｖｄｄになるよう規定することもできる。その場合の制御関数式は、式（１２）〜式（１４）のように表される。

演算手段３０に式（１２）〜式（１４）の制御関数式が定義されると、上記の式（１１）に相当する時比率δ（ｋ）の演算式が３種類になり、出力電圧信号Vｏの値によって使い分けることになる。図５に示すように、入力投入直後の期間Ａは、該当する一つの演算式から求まる時比率δ（ｋ）がオンの最大時比率δｍａｘを超えるので、一律に最大時比率δｍａｘの駆動パルスＶ１４を出力するが、出力電圧信号Ｖｏ及び出力微分信号Ｖｄの関係が、短時間のうちに式（１２）〜式（１４）を示す破線上に達して期間Ｂ１に移行する。従って、コンデンサ電流（Ｉｃに相当）のピーク値を、比較的小さな値に制限することができる。

期間Ｂ１，Ｂ２は、期間ごとに該当する演算式が選択され、選択された演算式から時比率δ（ｋ）を求める。ここで求まる時比率δ（ｋ）は、最大時比率δｍａｘ以下の値になるので、駆動パルス生成手段３２は、時比率δ（ｋ）の駆動パルスＶ１４を出力して主スイッチング素子１４を駆動し、出力電圧信号Ｖｏ及び出力微分信号Ｖｄの関係がグラフの破線に沿って変化する。そして、期間Ｃになると、出力電圧信号Ｖｏと目標値Ｖｒｅｆとの差がなくなり、図２、図３で説明した定常動作が行われる。

このとき、式（１３）の係数ｓを調節すれば、コンデンサ電流のピーク値を小さく抑えつつ、期間Ｂ１，Ｂ２の時間を短くすることができる。例えば、係数ｓを小さな値に設定することによって、図４における期間Ｂと同等の時間に設定することも可能である。すなわち、式（１）に代えて式（１２）〜式（１４）を制御関数式に用いれば、スイッチング電源装置１０の起動時間とコンデンサ電流のピーク値を、各々独立に調整することができる。

次に、この発明の第二の実施形態のスイッチング電源装置４０について図６、図７を基にして説明する。ここで、上記スイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。スイッチング電源装置４０は、図１に示すスイッチング電源装置１０の構成とほぼ同様であるが、Ａ／Ｄ変換器２６ａ，２６ｂ，２６ｃ、演算手段３０及び駆動パルス生成手段３２に代えて、動作の異なるＡ／Ｄ変換器４２ａ，４２ｂ，４２ｃ、演算手段４４及び駆動パルス生成手段４６が設けられている。

Ａ／Ｄ変換器４２ａ，４２ｂ，４２ｃには、各部のアナログ情報が入力され、所定のタイミングでサンプリングし、デジタル情報に変換した入力電圧信号Ｖｉ、出力電圧信号Ｖｏ及びコンデンサ電流信号Ｉｃを各々出力する。サンプリングは、主スイッチング素子１４のスイッチング周期の半分の周期ごとに行われ、そのタイミングは、主スイッチング素子１４がオンの期間、及び、平滑インダクタ１８がオンの期間に蓄えられた励磁エネルギーを出力に放出している期間における任意のタイミングである。ここで、「励磁エネルギーを出力に放出している」状態とは、当該励磁エネルギーを放出する電流が、出力から平滑インダクタ１８の向きに流れている状態も含む。

演算手段４４には、上記演算手段３０と同様に、式（１）の制御関数式が定義されている。しかし、演算手段３０と異なり、入力電圧信号Ｖｉ、出力電圧信号Ｖｏ、及び出力微分信号Ｖｄを、上記Ａ／Ｄ変換器４２ａ，４２ｂ及び換算手段２８から、上述したスイッチング周期の半分の周期ごとの所定のタイミングでサンプリングする。そして、当該３つの信号に基づいて式（１１）の演算を行い、次回のサンプリングタイミングまでの期間の時比率δを算出する。

駆動パルス生成手段４６は、演算手段４４が決定した時比率δに基づき、主スイッチング素子１４の駆動パルスＶ１４と、整流素子１６の駆動パルスＶ１６を生成する。しかし、駆動パルスＶ１４は、上記駆動パルス生成手段３２のものとは異なり、スイッチングの１周期Ｔの中の２回目のサンプリングタイミングを挟んで前後の期間を主スイッチング素子１４のオン期間とするパルス電圧であって、時比率δの期間は主スイッチング素子１４をオンさせるハイレベル、その他の期間はローレベルを示す。一方、駆動パルスＶ１６は、駆動パルスＶ１４と同期した逆位相のパルス電圧であって、時比率δの期間はローレベル、その他の期間は整流素子１６をオンさせるハイレベルを示す。

上記の演算手段４４及び駆動パルス生成手段４６の場合、出力微分値Ｖｄ（又はコンデンサ電流信号Ｉｃ）のサンプリングが、平滑インダクタ１８に電流が流れていない期間（電流ゼロ期間）中に行われると、出力微分値Ｖｄを利用した出力の制御が不能になる。しかし、スイッチング電源装置４０は、スイッチング電源装置１０と同様に、主スイッチング素子１４及び整流素子１６として双方向に導通可能なＮ−ｃｈのＭＯＳ型ＦＥＴが使用されているので、例えば負荷２２に供給する出力電流が小さくなって臨界点以下になっても、平滑インダクタ１８は電流を連続して流し続け、上記の電流ゼロ期間は生じない。従って、スイッチング周期Ｔにおける任意のタイミングでサンプリングを行うことができる。

以下、スイッチング電源装置４０の動作について説明する。入力が投入された後の定常動作を示すフローチャートは、上記スイッチング電源装置１０で説明した図２と同様である。その結果、図７のタイムチャートに示すように、スイッチング周期Ｔの半分の周期ごとに時比率δが可変調整される。従って、上記スイッチング電源装置１０と比較すると、時比率δを調整する頻度が２倍となり、出力電圧の制御の遅れが半分になるので、制御の応答が一段と高速化される。また、入力投入、入力急変及び負荷急変等の過渡的動作も、上記スイッチング電源装置１０の動作と基本的に同様であり、出力電圧が変化する際にオーバーシュートや振動が発生しない。

次に、この発明の第三の実施形態のスイッチング電源装置５０について図８〜図１０を基にして説明する。ここで、上記スイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。スイッチング電源装置５０は、図１に示すスイッチング電源装置１０の構成とほぼ同様であるが、Ａ／Ｄ変換器２６ａ，２６ｂ，２６ｃ、演算手段３０及び駆動パルス生成手段３２に代えて、動作の異なるＡ／Ｄ変換器５２ａ，５２ｂ，５２ｃ、演算手段５４及び駆動パルス生成手段５６が設けられている。

Ａ／Ｄ変換器５２ａ，５２ｂ，５２ｃには、各部のアナログ情報が入力され、所定のタイミングでサンプリングし、デジタル情報に変換した入力電圧信号Ｖｉ、出力電圧信号Ｖｏ及びコンデンサ電流信号Ｉｃを各々出力する。サンプリングは、主スイッチング素子１４のスイッチング周期ごとに行われ、そのタイミングは、主スイッチング素子１４がオフからオンに転じるタイミングである。

演算手段５４には、上記演算手段３０と同様に、式（１）の制御関数式が定義されている。しかし、演算手段３０と異なり、入力電圧信号Ｖｉ、出力電圧信号Ｖｏ、及び出力微分信号Ｖｄを、上記Ａ／Ｄ変換器５２ａ，５２ｂ及び換算手段２８から、上述したスイッチング周期ごとに主スイッチング素子１４がオンに転じるタイミングでサンプリングする。そして、当該３つの信号に基づいて所定の演算を行い、時比率δを算出する。

スイッチング電源装置５０の制御回路２４は、比較的安価で汎用的なデジタルＩＣを用いて構成されているため、演算手段５４が行う演算処理等に要する時間が無視できない。従って、高速演算可能なデジタルＩＣ等で構成された上記の演算手段３０の場合は、次回のサンプリングタイミングまでの期間の時比率δを算出したのに対して、この演算手段５４の場合は、次回のサンプリングタイミング後の期間の時比率δを算出する。また、ここでは、オン時間とオフ時間の合計を常に一定にする条件を加え、スイッチング周期一定のＰＷＭ制御が行われるようにオンの時比率δを算出する。

駆動パルス生成手段５６は、演算手段５４が決定した時比率δに基づき、主スイッチング素子１４の駆動パルスＶ１４と、整流素子１６の駆動パルスＶ１６を生成する。しかし、駆動パルスＶ１４は、上記駆動パルス生成手段３２のものとは異なり、サンプリングのタイミングから開始する時比率δの期間を主スイッチング素子１４のオン期間とするパルス電圧であり、時比率δの期間は主スイッチング素子１４をオンさせるハイレベル、その他の期間はローレベルを示す。一方、駆動パルスＶ１６は、駆動パルスＶ１４と同期した逆位相のパルス電圧であって、時比率δの期間はローレベル、その他の期間は整流素子１６をオンさせるハイレベルを示す。

以下、スイッチング電源装置５０の動作について説明する。図１０は、スイッチング電源装置５０に入力が投入された後、定常動作を行なっている様子を示している。演算手段３０が各信号をサンプリングする周期はスイッチング周期と等しくＴであり、主スイッチング素子１４がオフからオンに転じるサンプリング周期Ｔごとにｔ（ｋ−１），ｔ（ｋ），ｔ（ｋ＋１）、ｔ（ｋ＋２）のタイミングでサンプリングを行う。

まず、図９に示すように、ｔ（ｋ）のタイミングで、換算手段２８がコンデンサ電流信号Ｉｃ（ｋ）を平滑コンデンサ２０の容量Ｃで除算し、出力微分信号Ｖｄ（ｋ）を出力する（ステップＳ２１）。その後、同じくｔ（ｋ）のタイミングで、演算手段３０が入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ（ｋ）、及び出力微分信号Ｖｄ（ｋ）をサンプリングする（ステップＳ２２）。そして、所定の演算処理を行って、次のサンプリングタイミングｔ（ｋ＋１）後の時比率δ（ｋ＋１）を算出する（ステップ２３）。

演算手段５４は、入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ（ｋ）、及び出力微分信号Ｖｄ（ｋ）に基づき、次々回のサンプリングタイミングｔ（ｋ＋２）で検出されるであろう出力電圧Ｖｏ及び出力微分信号Ｖｄの関係が式（１）を充足するように、サンプリングｔ（ｋ＋１）後の時比率δ（ｋ＋１）を算出する。従って、式（１１）とは異なる演算処理が行われる。当該演算処理を示す演算式については説明を省略するが、上述した式（２）〜式（１１）と同様の考え方で、導出することができる。特に、サンプリングが主スイッチング素子１４がオフからオンに転じるタイミングで行うため、コンデンサ電流のスイッチング周期ごとの振幅成分が出力電圧設定の偏差の要因となり得るので、この点を考慮した演算式を導出する必要がある。

次に、駆動パルス生成手段５６が、ステップＳ２３で決定した時比率δ（ｋ＋１）に基づいて、タイミングｔ（ｋ＋１）後の駆動パルスＶ１４と駆動パルスＶ１６を生成する（ステップＳ２４）。駆動パルスＶ１４は、時比率δ（ｋ＋１）の期間がタイミングｔ（ｋ＋１）から始まるように設定されているので、当該期間に主スイッチング素子１４をオンさせるハイレベルを示す。一方、駆動パルスＶ１６は、駆動パルスＶ１４と位相が逆転したパルス電圧であり、当該時比率δ（ｋ）の期間は整流素子１６をオフさせるローレベルを示す。

スイッチング電源装置５０は、ステップＳ２１〜Ｓ２４を繰り返すことによって、図１０に示す動作を行い、出力電圧が目標値Ｖｒｅｆに等しくなるようにＰＷＭ制御される。演算手段５４は、次回のサンプリングタイミング後の時比率δを算出するため、上記スイッチング電源装置１０と比較すると、制御動作にスイッチングの１周期分の時間遅れが生じるものの、十分に実用的な応答速度が確保される。また、入力投入、入力急変及び負荷急変等の過渡的動作も、上記スイッチング電源装置１０の動作と基本的に同様であり、出力電圧が変化する際にオーバーシュートや振動が発生しない。このように、スイッチング電源装置５０は、比較的安価な中低速デジタルＩＣでも、優れた制御特性を備えた制御回路２４を構成することができる。

次に、この発明の第四の実施形態のスイッチング電源装置６０について図１１〜図１３を基にして説明する。ここで、上記スイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。スイッチング電源装置６０は、図１に示すスイッチング電源装置１０の構成とほぼ同様であるが、Ａ／Ｄ変換器２６ａ，２６ｂ，２６ｃ、演算手段３０及び駆動パルス生成手段３２に代えて、動作の異なるＡ／Ｄ変換器６２ａ，６２ｂ，６２ｃ、演算手段６４及び駆動パルス生成手段６６が設けられている。

Ａ／Ｄ変換器６２ａ，６２ｂ，６２ｃには、各部のアナログ情報が入力され、所定のタイミングでサンプリングし、デジタル情報に変換した入力電圧信号Ｖｉ、出力電圧信号Ｖｏ及びコンデンサ電流信号Ｉｃを各々出力する。サンプリングは、主スイッチング素子１４のスイッチング周期ごとに行われ、そのタイミングは、主スイッチング素子１４のスイッチング周期に同期したタイミングであって、主スイッチング素子１４がオンの期間又は平滑インダクタ１８が励磁エネルギーを放出している期間における所定のタイミングである。ただし、後述するように、演算手段６４が決定するスイッチング周期は変化する。

演算手段６４には、上記演算手段３０と同様に、式（１）の制御関数式が定義されている。入力電圧信号Ｖｉ、出力電圧信号Ｖｏ、及び出力微分信号Ｖｄを、上記Ａ／Ｄ変換器６２ａ，６２ｂ及び換算手段２８から、上述のタイミングでサンプリングする。そして、当該３つの信号に基づいて所定の演算処理を行い、オン時間及びオフ時間を算出する。

スイッチング電源装置６０の制御回路２４は、比較的安価で汎用的なデジタルＩＣを用いて構成されているため、演算手段６４が行う演算処理等に要する時間が無視できない。従って、ここでは、当該３つの信号に基づいて、次回のサンプリングタイミング後の主スイッチング素子１４のオン時間とオフ時間を算出する。また、ここでは、オン時間を一定のＰＦＭ制御が行われるようにオフ時間を算出する。従って、スイッチング周期及びサンプリング周期は変化する。

駆動パルス生成手段６６は、演算手段６４が決定したオン時間及びオフ時間に基づき、駆動パルスＶ１４と、駆動パルスＶ１６を生成する。駆動パルスＶ１４は、サンプリング周期の中間時点を挟んで前後に等しい期間が主スイッチング素子１４のオン期間になるように設定され、当該オンの期間はハイレベルを示し、その他の期間はローレベルを示す。一方、駆動パルスＶ１６は、駆動パルスＶ１４と同期した逆位相のパルス電圧であって、当該オン期間は整流素子１６をオフさせるローレベルを示し、その他の期間はハイレベルを示す。

以下、スイッチング電源装置６０の動作について説明する。図１３は、スイッチング電源装置６０に入力が投入された後、定常動作を行なっている様子を示している。演算手段６４が各信号をサンプリングする周期は、スイッチング周期と同期してＴ（ｋ−１），Ｔ（ｋ），Ｔ（ｋ＋１）のように変化する。サンプリングのタイミングは、ｔ（ｋ−１），ｔ（ｋ），ｔ（ｋ＋１）、ｔ（ｋ＋２）である。

まず、ｔ（ｋ）のタイミングで、換算手段２８がコンデンサ電流信号Ｉｃ（ｋ）を平滑コンデンサ２０の容量Ｃで除算し、出力微分信号Ｖｄ（ｋ）を出力する（ステップＳ３１）。その後、同じくｔ（ｋ）のタイミングで、演算手段３０が入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ（ｋ）、及び出力微分信号Ｖｄ（ｋ）をサンプリングする（ステップＳ３２）。そして、所定の演算処理を行って、次のサンプリングタイミングｔ（ｋ＋１）後のオフ時間ｔｏｆｆ（ｋ＋１）を算出する（ステップ３３）。

演算手段６４は、入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ（ｋ）、及び出力微分信号Ｖｄ（ｋ）に基づき、次のサンプリングタイミングｔ（ｋ＋２）で検出されるであろう出力電圧Ｖｏ及び出力微分信号Ｖｄの関係が式（１）を充足するように、オフ時間ｔｏｆｆ（ｋ＋１）を算出する。当該演算処理を示す演算式については説明を省略するが、上述した式（２）〜式（１１）と同様の考え方で、新たに導出すればよい。

次に、駆動パルス生成手段６６が、ステップＳ３３で決定したオフ時間ｔｏｆｆ（ｋ＋１）と固定値であるオン時間ｔｏｎに基づいて、タイミングｔ（ｋ＋１）後における駆動パルスＶ１４と駆動パルスＶ１６を生成する（ステップＳ３４）。駆動パルスＶ１４は、サンプリング周期Ｔ（ｋ＋１）の中間時点を挟んで前後に等しい期間がオン時間ｔｏｎの期間に設定され、当該期間は主スイッチング素子１４をオンさせるハイレベルを示し、オン時間ｔｏｎの前後にオフ時間ｔｏｆｆ（ｋ＋１）の半分の期間が各々設けられ、当該期間は主スイッチング素子１４をオフさせるローレベルを示す。一方、駆動パルスＶ１６は、駆動パルスＶ１４と位相が逆転したパルス電圧であり、当該オン時間ｔｏｎの期間はローレベルを示し、その前後のｔｏｆｆ（ｋ＋１）の期間は整流素子１６をオンさせるハイレベルを示す。

スイッチング電源装置６０は、ステップＳ３１〜Ｓ３４を繰り返すことによって、図１３に示す動作を行い、出力電圧が目標値Ｖｒｅｆに等しくなるようにＰＦＭ制御される。スイッチング電源装置６０は、次回のサンプリングタイミング後のオフ時間δを算出するため、上記スイッチング電源装置１０と比較すると、制御動作にスイッチングの１周期分の時間遅れが生じるものの、十分に実用的な応答速度が確保される。また、入力投入、入力急変及び負荷急変等の過渡的動作も、上記スイッチング電源装置１０の動作と基本的に同様であり、出力電圧が変化する際にオーバーシュートや振動が発生しない。このように、スイッチング電源装置６０は、比較的安価な中低速デジタルＩＣでも、優れた制御特性を備えた制御回路２４を構成することができる。

次に、この発明の第五の実施形態のスイッチング電源装置７０について、図１４に基づいて説明する。ここで、第三の実施形態のスイッチング電源装置５０と同様の構成は、同一の符号を付して説明する。スイッチング電源装置７０は、上記スイッチング電源装置５０と同様に、一般的な降圧チョッパ型の電力変換回路を備えている。すなわち、この電力変換回路は、主スイッチング素子１４のオン期間に、入力直流電源１２から出力の負荷２２へ電力供給を行うと共に、入力直流電源１２によって内蔵する平滑インダクタ１８を励磁する。そして、主スイッチング素子１４のオフ期間に、平滑インダクタ１８に蓄積された励磁エネルギーを放出して出力の負荷２２に電力供給する動作を行う。

しかし、スイッチング電源装置７０は、ＭＯＳ型ＦＥＴの整流素子１６に代えて、グランドから主スイッチング素子１４及び平滑インダクタ１８の接続点に向けて導通可能なダイオードである整流素子７２が設けられ、制御回路２４に代わる制御回路７４は、駆動パルス１４のみを出力するよう構成されている。整流素子７２は一方向にしか導通しないので、負荷２２に供給する出力電流が小さくなって臨界点以下になると、平滑インダクタ１８の電流が連続せず、電流ゼロ期間が生じる。

制御回路７４は、上記スイッチング電源装置５０の制御回路２４の動作と異なり、図示しない演算手段等が、スイッチング周期ごとに主スイッチング素子１４がオフに転じるタイミングでサンプリングを行って時比率δを算出する。このサンプリングタイミングは、電流ゼロ期間ではないので、出力微分値Ｖｄを利用した出力制御が不能になることはない。整流素子１６が導通したときの順電圧が無視できないときは、式（１１）に当該順電圧を盛り込んだ演算式を用いて、出力電圧設定の誤差を小さくすることが望ましい。また、出力電流が小さくなって臨界点以下になると、式（１１）が成立しなくなるので、式（１１）と異なる特有の演算式に基づいて時比率δを算出する。そして、図示しない駆動パルス生成手段が、サンプリングのタイミングから開始する期間を主スイッチング素子１４のオフ期間とする駆動パルスＶ１４を生成する動作を行う。制御回路７４の上記以外の動作、すなわち、次回のサンプリングタイミング後の期間の時比率δを算出し、その時比率δはスイッチング周期一定の条件の下で算出される（ＰＷＭ制御を行う）という動作は、スイッチング電源装置５０の制御回路２４と同様である。

以上の構成を備えたスイッチング電源装置７０は、整流素子７２としてダイオードが使用されているが、上記のスイッチング電源装置５０と同様の優れた作用効果を奏する。ただし、スイッチング電源装置７０は、いわゆる電流ゼロ期間が存在するため、図６で説明した第二の実施形態のスイッチング電源装置４０のように、制御回路７４に設けられた図示しない演算手段等が、入力電圧信号Ｖｉ等のサンプリングをスイッチング周期の半分の周期ごとに行い、スイッチングの１周期の中の２回目のサンプリングタイミングを挟んで前後の期間を主スイッチング素子１４のオン期間とする、という制御回路２４の構成を適用することができないので注意が必要である。

次に、この発明の第六の実施形態のスイッチング電源装置７６について、図１５に基づいて説明する。ここで、上記スイッチング電源装置７０と同様の構成は、同一の符号を付して説明する。スイッチング電源装置７６は、上記スイッチング電源装置７０と異なり、一般的な昇圧チョッパ型の電力変換回路を備えている。すなわち、この電力変換回路は、主スイッチング素子１４のオン期間に、入力直流電源１２から出力の負荷２２へ電力供給を停止し、入力直流電源１２によって内蔵する平滑インダクタ１８を励磁する。そして、主スイッチング素子１４のオフ期間に、平滑インダクタ１８に蓄積された励磁エネルギーを整流素子７２を介して出力に放出し、負荷２２に電力供給する動作を行う。また、主スイッチング素子１４のオフ期間は、入力直流電源１２から出力の負荷２２へ電力供給も同時に行われる。

スイッチング電源装置７６は、主スイッチング素子１４のオン期間に、入力直流電源１２から出力の負荷２２へ電力供給を停止する点で、上記スイッチング電源装置７０と動作が異なる。従って、後述する制御回路７８の演算手段等がサンプリングを行うタイミングを主スイッチング素子のオフ期間に設定しないと、出力の制御が不能になる。さらに、整流素子７２は一方向にしか導通しないので、負荷２２に供給する出力電流が小さくなって臨界点以下になると、平滑インダクタ１８の電流が連続せず電流ゼロ期間が生じる。従って、当該サンプリングのタイミングを上記の電流ゼロ期間を除いた期間中に設定する必要がある。

制御回路７８は、出力の制御不能状態を回避すべく、図示しない演算手段等が、主スイッチング素子１４のスイッチング周期ごとに主スイッチング素子１４がオンからオフに転じた直後（平滑インダクタ１８が励磁エネルギーを放出している状態）のタイミングでサンプリングを行い、図示しない駆動パルス生成手段が、当該サンプリングタイミングの直前から開始する期間を主スイッチング素子１４のオフ期間とする駆動パルスＶ１４を生成する。また、当該演算手段が行う演算内容は、降圧チョッパ型の式（１１）等とは異なる昇圧チョッパ型特有の演算式で表される。特に、コンデンサ電流のスイッチング周期ごとの振幅成分が出力電圧設定の偏差の要因となり得るので、この点を考慮した演算式を導出する必要がある。制御回路７８の上記以外の動作、すなわち、次回のサンプリングタイミング後の期間の時比率δを算出し、その時比率δはスイッチング周期一定の条件の下で算出される（ＰＷＭ制御を行う）という動作は、スイッチング電源装置７０の制御回路７４と同様である。

以上の構成を備えたスイッチング電源装置７６は、昇圧チョッパ型の電力変換回路を備え、整流素子７２にダイオードを用いているが、上記のスイッチング電源装置７０と同様の優れた作用効果を奏する。

次に、この発明の第七の実施形態のスイッチング電源装置８０について、図１６に基づいて説明する。ここで、上記スイッチング電源装置７６と同様の構成は、同一の符号を付して説明する。スイッチング電源装置８０は、上記スイッチング電源装置７６と異なり、一般的な昇降圧チョッパ型の電力変換回路を備えている。すなわち、この電力変換回路は、主スイッチング素子１４のオン期間に、入力直流電源１２から出力の負荷２２へ電力供給を停止し、入力直流電源１２によって内蔵する平滑インダクタ１８を励磁する。そして、主スイッチング素子１４のオフ期間に、平滑インダクタ１８に蓄積された励磁エネルギーを整流素子７２を介して出力に放出し、負荷２２に電力供給する動作を行う。

スイッチング電源装置８０の場合、主スイッチング素子１４のオフ期間に、入力直流電源１２から出力の負荷２２へ電力供給が行われない点で、上記スイッチング電源装置７６と動作が異なる。しかし、出力の制御不能状態を回避するための条件は同様であり、後述する制御回路８２は、演算手段等がサンプリングを行うタイミングを主スイッチング素子のオフ期間であって、且つ、上記の電流ゼロ期間を除いた期間に設定する必要がある。

制御回路８２は、上記スイッチング電源装置７６の制御回路７８と同様に、出力の制御不能状態を回避すべく、図示しない演算手段等が、主スイッチング素子１４のスイッチング周期ごとに主スイッチング素子１４がオンからオフに転じた直後のタイミングでサンプリングを行う。図示しない駆動パルス生成手段は、サンプリングのタイミングの直前から開始する期間を主スイッチング素子１４のオフ期間とする駆動パルスＶ１４を生成する。また、当該演算手段が行う演算内容は、昇圧チョッパ型の演算式とは異なる昇降圧チョッパ型特有の演算式が用いられる。特に、コンデンサ電流のスイッチング周期ごとの振幅成分が出力電圧設定の偏差の要因となり得るので、この点を考慮した演算式を導出する必要がある。

以上の構成を備えたスイッチング電源装置８０は、昇降圧チョッパ型の電力変換回路を備えているが、上記のスイッチング電源装置７６と同様の優れた作用効果を奏する。

次に、この発明の第八の実施形態のスイッチング電源装置８４について、図１７に基づいて説明する。ここで、第一の実施形態のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。スイッチング電源装置８４は、上記スイッチング電源装置１０の電力変換回路にトランス８６、整流側同期整流素子８８及び転流側同期整流素子８９が追加された、シングルエンディドフォワード型の電力変換回路を備えている。すなわち、この電力変換回路は、主スイッチング素子１４のオン期間に、入力直流電源１２から出力の負荷２２へ、トランス８６及び整流側同期整流素子８８を介して電力供給を行うと共に、入力直流電源１２によって平滑インダクタ１８を励磁する。そして、主スイッチング素子１４のオフ期間に、平滑インダクタ１８に蓄積された励磁エネルギーを放出して出力の負荷２２に電力供給し続ける動作を行う。従って、整流側同期整流素子８８を主スイッチング素子１４の駆動パルスＶ１４と同位相のパルス電圧で駆動し、転流側同期整流素子８９を駆動パルスＶ１４と逆位相の駆動パルスＶ１６で駆動することによって、上記スイッチング電源装置１０と同様の動作で出力電圧が制御される。

以上の構成を備えたスイッチング電源装置８４は、シングルエンディッドフォワード型の電力変換回路を備えているが、降圧チョッパ型の電力変換回路を備えたスイッチング電源装置１０と同様の方法で制御が行われ、同様の優れた作用効果を奏する。

次に、この発明の第九の実施形態のスイッチング電源装置９０について、図１８に基づいて説明する。ここで、第七の実施形態のスイッチング電源装置８０と同様の構成は、同一の符号を付して説明する。スイッチング電源装置９０は、上記スイッチング電源装置８０の電力変換回路にトランス８６が追加された、フライバック型の電力変換回路を備えている。すなわち、この電力変換回路は、主スイッチング素子１４のオン期間に、入力直流電源１２から出力の負荷２２へ電力供給を停止し、入力直流電源１２によってインダクタンス素子であるトランス８６を励磁する。そして、主スイッチング素子１４のオフ期間に、トランス８６に蓄積された励磁エネルギーを整流素子７２を介して出力に放出し、負荷２２に電力供給する動作を行う。

制御回路８２は、上記スイッチング電源装置８０の制御回路８２と同様の動作を行う。すなわち、出力の制御不能状態を回避すべく、図示しない演算手段等が、主スイッチング素子１４のスイッチング周期ごとに主スイッチング素子１４がオンからオフに転じた直後のタイミングでサンプリングを行い、図示しない駆動パルス生成手段が、サンプリングのタイミングの直前から開始する期間を主スイッチング素子１４のオフ期間とする駆動パルスＶ１４を生成する動作を行う。

以上の構成を備えたスイッチング電源装置９０は、フライバック型の電力変換回路を備えているが、昇降圧チョッパ型の電力変換回路を備えたスイッチング電源装置８０と同様の方法で制御が行われ、同様の優れた作用効果を奏する。

次に、この発明の第十の実施形態のスイッチング電源装置９２について、図１９に基づいて説明する。ここで、第五の実施形態のスイッチング電源装置７０と同様の構成は、同一の符号を付して説明する。スイッチング電源装置９２は、２つの主スイッチング素子１４ａ，１４ｂ、カップリングコンデンサ９４、トランス８６、２つの整流素子７２ａ，７２ｂ、平滑インダクタ１８及び平滑コンデンサ２０で構成された、一般的なハーフブリッジ型の電力変換回路を備えている。すなわち、この電力変換回路は、主スイッチング素子１４ａと１４ｂが制御回路９６から駆動パルスＶ１４ａ，Ｖ１４ｂを受け、スイッチング周期ごとに交互にオン・オフ制御される。主スイッチング素子１４ａ，１４ｂのオン期間は、入力直流電源１２から出力の負荷２２へ、トランス８６及び整流素子７２ａ，７２ｂを介して電力供給を行うと共に、入力直流電源１２によって平滑インダクタ１８を励磁する。主スイッチング素子１４ａ，１４ｂのオフ期間は、平滑インダクタ１８に蓄積された励磁エネルギーを放出して出力の負荷２２に電力供給する動作を行う。

制御回路９６は、上記スイッチング電源装置７０の制御回路７４の動作と同様に、出力の制御不能状態を回避すべく、図示しない演算手段等が、スイッチング周期ごとに主スイッチング素子１４ａ又は１４ｂがオフに転じるタイミングでサンプリングを行い、図示しない駆動パルス生成手段が、サンプリングのタイミングから開始する期間を主スイッチング素子１４ａ又は１４ｂのオフ期間とする駆動パルスＶ１４ａ，Ｖ１４ｂを生成する動作を行う。

以上の構成を備えたスイッチング電源装置９２は、複数の主スイッチング素子を有するハーフブリッジ型の電力変換回路を備えているが、降圧チョッパ型の電力変換回路を備えたスイッチング電源装置７０と同様の方法で制御が行われ、同様の優れた作用効果を奏する。また、プッシュプル型、フルブリッジ型、カスケードフォワード型等の多石式電力変換回路を備えたスイッチング電源装置も、スイッチング電源装置９２と同様の考え方で構成することができる。

次に、この発明の第十一の実施形態のスイッチング電源装置９８について、図２０に基づいて説明する。ここで、上記スイッチング電源装置１０，４０と同様の構成は、同一の符号を付して説明する。スイッチング電源装置９８の電力変換回路の構成は、図１に示すスイッチング電源装置１０と同じく降圧チョッパ型である。

制御回路１００は、Ａ／Ｄ変換器４２ａ，４２ｂ、オブザーバ１０２、演算手段１０４、及び駆動パルス生成手段４６で構成されている。すなわち、上記スイッチング電源装置１０のコンデンサ電流検出回路３４とコンデンサ電流信号Ｉｃを出力するＡ／Ｄ変換器２６ｃに代えてオブザーバ１０２が設けられ、演算手段３０に代えてオブザーバ１０２に対応した動作を行う演算手段１０４が設けられている。また、Ａ／Ｄ変換器２６ａ，２６ｂ及び駆動パルス生成手段３２に代えて、上記スイッチング電源装置４０のものと同様のＡ／Ｄ変換器４２ａ，４２ｂ及び駆動パルス生成手段４６が設けられている。

Ａ／Ｄ変換器４２ａ，４２ｂには、入力電圧及び出力電圧を検出したアナログ情報が入力され、所定のタイミングでサンプリングし、デジタル情報に変換した入力電圧信号Ｖｉ、出力電圧信号Ｖｏを出力する。サンプリングは、主スイッチング素子１４のスイッチング周期の半分の周期ごとに行われ、そのタイミングは、主スイッチング素子１４がオンの期間、又は、平滑インダクタ１８がオンの期間に蓄えられた励磁エネルギーを出力に放出している期間における任意のタイミングである。

オブザーバ１０２は、観測器とも呼ばれる状態変数の推定手段であって、検出値（測定値）を利用して、検出困難な箇所の動作状態を推定する機能を備えている。ここでは、比較的容易に検出可能な入力電圧信号Ｖｉ及び出力電圧信号Ｖｏと、当該サンプリングの直前に演算手段１０４が決定した時比率δとに基づいて、次のサンプリングタイミングで検出されるであろう出力電圧信号Ｖｏ１及び出力電圧微分値Ｖｄ１を推定して出力する。詳しくは、後で述べる。

演算手段１０４は、検出値である入力電圧信号Ｖｉと、推定値である出力電圧信号Ｖｏ１及び出力微分信号Ｖｄ１を、上述したスイッチング周期の半分の周期ごとの所定のタイミングでサンプリングする。そして、上記演算手段４４と同様に、当該３つの信号に基づいて所定の演算処理を行い、次回のサンプリングタイミング後の期間の時比率δを算出する。また、演算手段１０４は、以前に算出した時比率をオブザーバ１０２に向けて出力する働きも行う。

以下、スイッチング電源装置９８の定常動作について、図２１のフローチャートに基づいて説明する。ここで、スイッチング電源装置９８の動作を示すタイムチャートは、上記スイッチング電源装置４０の動作を示す図７とほぼ同様に表されるので、参照するとよい。

まず、ｔ（ｋ）のタイミングで、オブザーバ１０２が、当該タイミング以前に演算手段１０４が決定した時比率δ（ｋ）を得る（ステップＳ４１）。同じくｔ（ｋ）のタイミングで、オブザーバ１０２が、検出値である入力電圧信号Ｖｉ（ｋ）及び出力電圧信号Ｖｏ（ｋ）をサンプリングする（ステップＳ４２）。そして、オブザーバ１０２が、入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ（ｋ）及び時比率δ（ｋ）に基づいて、推定値である出力電圧信号Ｖｏ１（ｋ＋１）及び出力微分信号Ｖｄ１（ｋ＋１）を出力する（ステップＳ４３）。

その後、演算手段１０４が、入力電圧信号Ｖｉ（ｋ）、出力電圧信号Ｖｏ１（ｋ＋１）、及び出力微分信号Ｖｄ１（ｋ＋１）をサンプリングし、所定の演算処理を行って、次のサンプリングタイミングｔ（ｋ＋１）後の時比率δ（ｋ＋１）を算出する（ステップＳ４４）。そして、駆動パルス生成手段４６が、当該時比率δ（ｋ＋１）に基づいて、タイミングｔ（ｋ＋１）後の駆動パルスＶ１４と駆動パルスＶ１６を生成する（ステップＳ４５）。

スイッチング電源装置９８は、ステップＳ４１〜Ｓ４５を繰り返すことによって、出力電圧が目標値Ｖｒｅｆに等しくなるようにＰＷＭ制御される。このように、コンデンサ電流検出手段３４を設けることなく出力微分信号Ｖｄ（ここでは、推定値Ｖｄ１）を得ることができるので、比較的大きな電流を取り扱う上記のコンデンサ電流検出手段を省略することができ、電源装置の構成を簡単化することができる。

なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、制御回路の演算手段に定義される制御関数式は、入力投入時等の出力電圧の変化の具合を調節するため、式（１）、式（１２）〜式（１４）のような直線的な関係式ではなく、図２２（ａ）に示すように曲線的な関係式にしてもよい。ただし、図２２（ｂ）のような、出力電圧の１つの値に対応する出力微分値が複数存在する制御関数式を使用すると、上述した演算手段の処理を適正に行うことができない。

また、第一から第十の実施形態の説明で述べたように、制御回路の演算手段が主スイッチング素子のオン時間、オフ時間、時比率などを算出するとき、「スイッチング周期を一定にする」等の条件設定をすることが望ましい。それによって、時比率などを算出する演算式が、式（１１）のように比較的シンプルな形に表すことができるからである。この発明は、様々な電力変換回路のスイッチング電源装置に適用することができ、上記の条件設定は、個々の電力変換回路の動作に応じて適当な方法を選択することができる。

例えば、スイッチング周期が一定になることを条件としてオン時間及びオフ時間を決定するＰＷＭ制御（図３、図１０）、主スイッチング素子１４のオン時間が一定になることを条件としてオン時間及びオフ時間を決定するＰＦＭ制御（図１３）、主スイッチング素子１４のオフ時間が一定になることを条件としてオン時間及びオフ時間を決定するＰＦＭ制御は、上記実施形態で例示した電力変換回路に適用可能である。特に、主スイッチング素子１４のオン時間が一定になることを条件としてオン時間及びオフ時間を決定するＰＦＭ制御（図１３）は、いわゆる電流共振回路を備えた電力変換回路等の制御に好適である。

また、実施形態として例示していないが、主スイッチング素子１４のオフ時間が一定になることを条件としてオン時間及びオフ時間を決定するＰＦＭ制御も可能である。このＰＦＭ制御は、いわゆる電圧共振回路を備えた電力変換回路等の制御に好適である。また、スイッチングの１周期に対するオン時間の時比率が一定になることを条件としてオン時間及びオフ時間を決定するＰＦＭ制御も可能であり、例えば、上記実施形態で例示した昇圧チョッパ型、昇降圧チョッパ型、又はフライバック型の電力変換回路に適用し、意図的に電流ゼロ期間が生じるように動作させれば、ダイオードで成る整流素子のリカバリ電流の発生を防止し、スイッチングノイズや主スイッチング素子のクロス損失の発生を抑える効果を得ることができる。

また、演算手段等がスイッチング周期に同期した周期でサンプリングし、駆動パルス生成手段がそのサンプリング周期の中間点を挟んで前後の期間を主スイッチング素子のオン期間又はオフ期間とする駆動パルスを生成する、という構成は（図３、図１３）、演算手段等がサンプリングするタイミングをいわゆる電流ゼロ期間以外の期間に設定することにより、上記実施形態で例示したいずれの電力変換回路にも適用可能である。当該構成によれば、演算手段が時比率などを算出する演算式が、例えば式（１１）のように比較的シンプルな一次式の形に表すことができて処理が簡単になり、また、演算手段等で多少の処理時間が生じたとしても、最大時比率Ｄｍａｘや最小時比率Ｄｍｉｎの設定を適宜調節すれば当該処理時間の影響をマスクすることも可能である。従って、比較的安価な中低速デジタルＩＣで、上記の制御回路を構成することができるという利点がある。

また、演算手段等がスイッチング周期の半分の周期ごとの所定のタイミングでサンプリングし、所定の演算を行って次回のサンプリングタイミングまでの期間の時比率δを算出する、という構成は（図６）、演算手段等が主スイッチング素子のオン期間にもサンプリングを行われるので、昇圧チョッパ型、昇降圧チョッパ型、フライバック型等の電力変換回路には適用できないが、降圧チョッパ型、シングルエンディッドフォワード型、ハーフブリッジ型等の電力変換回路に適用が可能である。

また、出力微分信号Ｖｄを得るための手段として、コンデンサ電流検出手段やオブザーバを設ける構成に代えて、出力電圧を検知して微分処理する微分回路を設けてもよい。具体的には、Ａ／Ｄ変換器を介して入手した出力電圧信号を微分演算して出力微分信号Vｄとして出力する構成や、アナログ増幅した出力微分電圧をＡ／Ｄ変換器を介して出力微分信号Ｖｄに変換して出力する構成等がある。

１０，４０，５０，６０，７０，７６，８０，８４，９０，９２，９８ スイッチング電源装置
１２ 入力直流電源
１４，１４ａ，１４ｂ 主スイッチング素子
１６，７２，７２ａ，７２ｂ 整流素子
１８ 平滑インダクタ
２０ 平滑コンデンサ
２２ 負荷
２４，７４，７８，８２，８２，９６，１００ 制御回路
２６ａ，２６ｂ，２６ｃ，４２ａ，４２ｂ，４２ｃ，５２ａ，５２ｂ，５２ｃ，６２ａ，６２ｂ，６２ｃ Ａ／Ｄ変換器
２８ 換算手段
３０，４４，５４，６４，１０４ 演算手段
３２，４６，５６，６６ 駆動パルス生成手段
３４ コンデンサ電流検出手段
８６ トランス
８８ 整流側同期整流素子
８９ 転流側同期整流素子
９４ カップリングコンデンサ
１０２ オブザーバ

Claims (16)

1. オン・オフ動作する主スイッチング素子を含む電力変換回路と、当該オン・オフ動作を制御することによって出力電圧を定電圧化する制御回路とを備えたスイッチング電源装置において、
   前記制御回路は、前記主スイッチング素子のオン時間及びオフ時間を決定する演算手段と、前記主スイッチング素子をオン・オフさせる駆動パルスを生成する駆動パルス生成回路とを有し、
   前記演算手段には、出力電圧と、当該出力電圧の変化を示す出力微分値とをパラメータとして含み、当該２つのパラメータの関係を、出力電圧の一つの値に対応する出力微分値が一つだけ存在する連続関数式であって、出力電圧がその出力電圧を定電圧化する目標値よりも低い範囲にあるときは、対応する出力微分値が正の値になり、出力電圧が目標値よりも高い範囲にあるときは、対応する出力微分値が負の値になり、出力電圧が目標値に等しいときは、対応する出力微分値がゼロになるように規定する制御関数式が定義され、
   前記演算手段は、
   主スイッチング素子のスイッチング周期に同期したタイミングで、入力電圧を検出した入力電圧信号と、出力電圧を検出又は推定した出力電圧信号と、出力電圧の変化を検出又は推定した出力微分信号とをサンプリングし、
   サンプリングした当該３つの信号に基づいて所定の演算処理を行い、当該サンプリングタイミング以降のスイッチング周期における主スイッチング素子のオン時間及びオフ時間であって、次回又はそれ以降のサンプリングタイミングにおける出力電圧及び出力微分値が前記制御関数式に規定される関係を満たすオン時間及びオフ時間のうちの少なくとも一方を算出し、
   前記駆動パルス生成手段は、上記３つの信号のサンプリングタイミング以降のスイッチング周期において、前記演算手段が決定したオン時間及びオフ時間に基づいて前記主スイッチング素子をオン・オフさせるよう、駆動パルスを生成することを特徴とするスイッチング電源装置。
2. 前記演算手段は、前記各信号のサンプリングと、オン時間及びオフ時間のうちの少なくとも一方を算出する演算処理とを、前記主スイッチング素子のスイッチング周期ごとに行う請求項１記載のスイッチング電源装置。
3. 前記電力変換回路は、前記主スイッチング素子のオン期間に、入力直流電源から出力への電力供給を止めて入力直流電源によって内蔵するインダクタンス素子を励磁し、前記主スイッチング素子のオフ期間に、前記インダクタンス素子に蓄積された励磁エネルギーを出力に放出して電力供給をする動作を行い、
   前記演算手段は、前記各信号のサンプリングを、前記インダクタンス素子が励磁エネルギーを放出している期間に行う請求項２記載のスイッチング電源装置。
4. 前記駆動パルス生成手段は、前記各信号のサンプリング周期の中間時点を挟んで前後に等しい期間を前記主スイッチング素子のオン期間とする駆動パルスを生成し、又は、当該サンプリング周期の中間時点を挟んで前後に等しい期間を前記主スイッチング素子のオフ期間とする駆動パルスを生成する請求項２記載のスイッチング電源装置。
5. 前記電力変換回路は、前記主スイッチング素子のオン期間に、入力直流電源から出力への電力供給をすると共に、入力直流電源によって内蔵するインダクタンス素子を励磁し、
   前記主スイッチング素子のオフ期間に、前記インダクタンス素子に蓄積された励磁エネルギーを出力に放出して電力供給し続ける動作を行い、
   前記演算手段は、前記各信号のサンプリングと、オン時間及びオフ時間のうちの少なくとも一方を算出する演算処理とを、前記主スイッチング素子のスイッチング周期の半分の周期で行い、
   前記駆動パルス生成手段は、スイッチングの１周期の中の２回目のサンプリングタイミングを挟んで前後の期間を前記主スイッチング素子のオン期間とする駆動パルスを生成し、又は、当該２回目のサンプリングタイミングを挟んで前後の期間を前記主スイッチング素子のオフ期間とする駆動パルスを生成する請求項１記載のスイッチング電源装置。
6. 両端に出力電圧が発生する平滑コンデンサに流れる電流を検出し、コンデンサ電流信号を出力するコンデンサ電流検出回路を備え、
   前記演算手段は、入力電圧を検出した入力電圧信号と、出力電圧を検出した出力電圧信号と、前記コンデンサ電流検出手段が出力するコンデンサ電流出力信号とをサンプリングし、サンプリングした当該３つの信号に基づき、前記コンデンサ電流信号を出力微分信号に相当する信号として取り扱って、所定の演算処理を行い請求項１乃至５のいずれか記載のスイッチング電源装置。
7. 出力電圧が入力され出力電圧を微分した出力微分信号を出力する微分回路を備え、
   前記演算手段は、入力電圧を検出した入力電圧信号と、出力電圧を検出した出力電圧信号と、前記微分回路が出力する出力微分信号とをサンプリングし、サンプリングした当該３つの信号に基づいて所定の演算処理を行う請求項１乃至５のいずれか記載のスイッチング電源装置。
8. 前記制御回路は、状態変数の推定手段であるオブザーバを備え、
   前記オブザーバは、前記演算手段が入力電圧信号をサンプリングするタイミングで、当該入力電圧信号及び出力電圧を検出した出力電圧信号をサンプリングすると共に、前記演算手段がその直前に決定したオン時間及びオフ時間を入手し、当該入力電圧信号、出力電圧信号及び時比率に基づいて、次のサンプリングタイミングにおける出力電圧信号と前記出力微分信号とを推定する処理を行い、
   前記演算手段は、当該入力電圧信号と、前記オブザーバが推定した出力電圧信号及び出力微分信号とをサンプリングし、サンプリングした当該３つの信号に基づいて所定の演算処理を行う請求項１乃至５のいずれか記載のスイッチング電源装置。
9. 前記演算手段に定義された制御関数式は、出力電圧と出力微分値との関係を、負の傾きを有する一次関数で規定された請求項１乃至８のいずれか記載のスイッチング電源装置。
10. 前記演算手段に定義された制御関数式は、出力電圧と目標値の差が所定の値を超える範囲では、出力微分値が出力電圧によらず一定になるよう規定された請求項１乃至９のいずれか記載のスイッチング電源装置。
11. 前記演算手段は、オン時間及びオフ時間の双方を、互いの合計時間が一定になるように算出する請求項１乃至１０のいずれか記載のスイッチング電源装置。
12. 前記演算手段は、オフ時間を、オン時間が一定になるように算出する請求項１乃至１０のいずれか記載のスイッチング電源装置。
13. 前記演算手段は、オン時間を、オフ時間が一定になるように算出する請求項１乃至１０のいずれか記載のスイッチング電源装置。
14. 前記演算手段が決定したオン時間及びオフ時間が、オンの時比率として可変可能な最大時比率を超える関係にあるとき、前記駆動パルス生成手段は、当該最大時比率で前記主スイッチング素子をオン・オフさせる駆動パルスを生成し、
    前記演算手段が決定したオン時間及びオフ時間が、オンの時比率として可変可能な最小時比率を下回る関係にあるとき、前記駆動パルス生成手段は、当該最小時比率で前記主スイッチング素子をオン・オフさせる駆動パルスを生成する請求項１１乃至１３のいずれか記載のスイッチング電源装置。
15. 前記演算手段は、オン時間及びオフ時間の双方を、スイッチング周期に対するオンの時比率が一定になるように算出する請求項１乃至１０のいずれか記載のスイッチング電源装置。
16. 前記演算手段が決定したオン時間及びオフ時間の合計値が、可変可能な最大時間を超えたとき、前記駆動パルス生成手段は、当該最大時間で前記主スイッチング素子をオン・オフさせる駆動パルスを生成し、
    前記演算手段が決定したオン時間及びオフ時間の合計値が、可変可能な最小時間を下回ったとき、前記駆動パルス生成手段は、当該最小時間で前記主スイッチング素子をオン・オフさせる駆動パルスを生成する請求項１５記載のスイッチング電源装置。
    

Images