JP5769343B2 - Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法 - Google Patents

Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法 Download PDF

Info

Publication number
JP5769343B2
JP5769343B2 JP2012164919A JP2012164919A JP5769343B2 JP 5769343 B2 JP5769343 B2 JP 5769343B2 JP 2012164919 A JP2012164919 A JP 2012164919A JP 2012164919 A JP2012164919 A JP 2012164919A JP 5769343 B2 JP5769343 B2 JP 5769343B2
Authority
JP
Japan
Prior art keywords
current
output
capacitor
voltage
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012164919A
Other languages
English (en)
Other versions
JP2014027748A (ja
Inventor
譲原　逸男
逸男 譲原
博史 國玉
博史 國玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Electric Manufacturing Co Ltd filed Critical Kyosan Electric Manufacturing Co Ltd
Priority to JP2012164919A priority Critical patent/JP5769343B2/ja
Publication of JP2014027748A publication Critical patent/JP2014027748A/ja
Application granted granted Critical
Publication of JP5769343B2 publication Critical patent/JP5769343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、ＤＣ−ＤＣコンバータに関し、特に負荷変動に対して高速制御する負荷応答性が良好なＤＣ−ＤＣコンバータおよびＤＣ−ＤＣコンバータの制御方法に関する。
半導体、液晶、太陽光パネルなどの製造装置は高性能化や高機能化に伴い、製造装置に要求される負荷条件が大きく変動する傾向にある。例えば、パルス駆動と呼ばれる、負荷電流をパルス的に製造装置に供給する駆動態様が知られている。このように負荷電流がパルス的に変動する場合には、負荷条件も大きく変動する。そのため、製造装置に搭載されるＤＣ−ＤＣコンバータには、急峻な負荷変動に対応して負荷電圧を短時間で一定電圧に戻して維持する高速応答性が求められている。
従来の製造装置に搭載されてきたＤＣ−ＤＣコンバータは、その制御方式としてＰＩ制御の定電圧制御が広く一般的に使用されている。しかし、負荷電流がパルス的に変化するパルス運転を利用した製造装置において、従来のＰＩ制御を搭載したＤＣ−ＤＣコンバータでは、安定した定電圧を維持することが難しいという問題がある。
例えば、成膜製造装置において、パルス運転による負荷電圧の変動は、成膜品質の障害や製造工程の制約の要因となるため、パルス運転において安定した定電圧を維持することが課題となっている。
通常のＰＩ制御は線形制御であり、制御対象を含む制御系は線形であることが前提となっている。ＰＩ制御の負荷応答性は制御ループの周波数特性の制約を受ける。制御ループの周波数特性は、制御ループを構成するエラーアンプの周波数特性や、スイッチング動作の１周期分に相当する時間遅れや、ＬＣフィルタを含む補償回路の周波数特性などによって制約を受けるため応答速度が制限される。この周波数特性の制約によって応答速度が制限されるため、線形制御の負荷応答性に限界が生じることになる（非特許文献１参照）。
このようなＰＩ制御における負荷応答性に対して、リアクトル電流をマイナーループとして帰還することで負荷応答性を改善する方法が知られているが（非特許文献２参照）、マイナーループによってリアクトル電流を帰還させる制御方法でも応答性の改善に限界がある。
線形制御の負荷応答性の限界を克服する方法として、ヒステリシス制御（非特許文献３参照）や、線形制御と非線形制御を組み合わせた制御（非特許文献４参照）なども提案されている。
上記したヒステリシス制御や線形制御と非線形制御を組み合わせた制御は可変周波数制御であるため、負荷急変時の過渡状態において非常に優秀な応答性を示すものの、周波数を揃える必要性から複数のＤＣ−ＤＣコンバータを並列運転することが難しく、特に、供給電力が大電力化するに伴って、ＤＣ−ＤＣコンバータの出力電力も大容量化させる必要があるため、この問題はより顕著となる。
この周波数問題の解決策として、外部クロックに同期させる方法（非特許文献５参照）やコンスタント・オンタイム制御方式（非特許文献６参照）が提案されている。しかし、製造装置として使用されるｋＷクラスのＤＣ−ＤＣコンバータへの適用は進んでいないのが現状である。
（従来の制御および動作例）
図１５はＤＣ−ＤＣコンバータの主回路の一例を示している。図１５に示す主回路１００は、三相交流１０１を整流する整流部１０２と、整流部１０２の出力を入力平滑して、ノイズ分を除去して直流分を出力する入力フィルタ１０３と、同期整流方式のＤＣ−ＤＣ変換部１０４とで構成される。ＤＣ−ＤＣ変換部１０４は、スイッチング動作によって直流入力をオンオフ制御するスイッチング部１０５と、インダクタンスＬ２と出力コンデンサＣ２とを直列接続してなる出力フィルタ１０６とを備える。
ここで、Ｖａｃは三相線間電圧、Ｅは入力電圧、Ｌ１とＣ１は入力フィルタ１０３のインダクタンスとコンデンサである。また同様に、Ｌ２とＣ２は出力フィルタ１０６のインダクタンスとコンデンサを表している。スイッチング部１０５は、２つのスイッチング素子Ｓ１とＳ２とを備え、スイッチング素子Ｓ１は出力スイッチング素子を構成し、スイッチング素子Ｓ２は環流・回生スイッチング素子を構成している。
スイッチング部１０５は、図示していない制御部によって互いに相補的にオンオフ制御され、出力電圧Ｖｏを制御する。スイッチング部１０５において、スイッチング素子Ｓ１に与えられるゲート信号gateの反転信号がスイッチング素子Ｓ２のゲート信号となり、スイッチング素子Ｓ１のオンオフ動作とスイッチング素子Ｓ２のオンオフ動作とは同期して互いに相補的に動作する。
スイッチング素子Ｓ１がオン状態、スイッチング素子Ｓ２がオフ状態にあるときは、電流は負荷に向かって流れ、スイッチング素子Ｓ１がオフ状態、スイッチング素子Ｓ２がオン状態にあるときは、電流は環流又は電源側に回生される。
従来、図１５に示す主回路は、図１６（ａ）に示す電圧制御系や図１６（ｂ）に示すリアクトル電流をマイナーループとした制御系により制御されている。
（電圧制御系）
図１６（ａ）はマイナーループを持たない一般的な定電圧制御ループを示している。電圧制御系において、ＤＣ−ＤＣコンバータの出力電圧Ｖｏは帰還回路（Ｈ１）１１１により電圧指令ＶＲＥＦに対して負帰還として帰還され、突き合わせによって出力電圧Ｖｏと電圧指令ＶＲＥＦとの差分を得る。この突き合わせでは、出力電圧Ｖｏの極性を負とし、電圧指令ＶＲＥＦの極性を正として出力電圧Ｖｏを負帰還する。
突き合わせで得られた出力電圧Ｖｏと電圧指令ＶＲＥＦとの差分は、電圧ＰＩ制御器（Ｖ−ＰＩ）１１２で増幅され、その出力は比較器１１３で基準の三角波１１４と比較され、ゲート信号gateを生成する。生成されたゲート信号gateはスイッチング素子Ｓ１，Ｓ２に与えられて出力電圧Ｖｏの制御を行う。
電圧制御系は主回路上の電流（ＩＬ又はＩＣ）を制御対象としないため、出力フィルタ１０６の共振周波数近傍で電流共振が生じる。特に、負荷急変などの外乱入力時には出力電圧Ｖｏが２次系振動を示すため整定に時間がかかる。このため、電圧制御系の制御利得帯域は共振点よりも十分低く設計するのが一般的であり、負荷応答性の遅い原因となっている。
（リアクトル電流によるマイナーループ）
図１６（ｂ）はリアクトル電流ＩＬをマイナーループに負帰還した制御系を示している。この制御系は、電圧ＰＩ制御器（Ｖ−ＰＩ）１１２に、さらに電流ＰＩ制御器（Ｉ−ＰＩ）１１６をカスケード接続した構成である。電圧ＰＩ制御器１１２の出力は、リアクトル電流の電流指令ＩＬＲＥＦとなる。
インダクタンスＬ２を流れるリアクトル電流ＩＬはマイナーループの帰還回路（Ｈ２）１１５により負帰還として帰還され、突き合わせによってリアクトル電流ＩＬと電流指令ＩＬＲＥＦとの差分が得られる。この突き合わせでは、リアクトル電流ＩＬの極性を負とし、電流指令ＩＬＲＥＦの極性を正としてリアクトル電流ＩＬを負帰還する。
突き合わせで得られたリアクトル電流ＩＬと電流指令ＩＬＲＥＦとの差分は電流ＰＩ制御器（Ｉ−ＰＩ）１１６で増幅される。この電流ＰＩ制御器１１６の出力は、比較器１１３で基準となる三角波１１４と比較され、ゲート信号gateを生成する。生成されたゲート信号gateはスイッチング素子Ｓ１，Ｓ２に与えられて出力電圧Ｖｏの制御を行う。
このリアクトル電流を帰還するマイナーループによる方式では、リアクトル電流ＩＬを制御するマイナーループは一次系になるため電流共振は抑制される。そして、負荷急変など外乱入力時に発生する出力電圧ＶＯの２次系振動は大幅に抑制される。このため、図１６（ｂ）に示すマイナーループを有する系は、図１６（ａ）に示す電圧制御系よりも制御利得帯域を高域に設定することが可能であり、負荷応答性が大幅に改善される。
上記した電圧制御系による電圧モード制御や、リアクトル電流のマイナーループによる電流モード制御によってコンバータの出力電圧を規制する他に、コンバータ出力の過渡現象の影響を低減する方法として、出力電流をフィードフォワードする方法が知られている。この出力電流のフィードフォワード制御において、コンバータの出力電流を求めるために、出力コンデンサを流れる電流とインダクタンスを流れるリアクトル電流とをそれぞれ求め、これらの電流の総和から出力電流を求めることが提案されている（特許文献１参照）。
特開２００２−３５４７８７号公報（段落［0008］、段落［0011］，段落［0012］）
日経ＢＰ社：「高速が特徴のヒステリシス制御 電源制御方式の主役に踊り出る」，日経エレクトロニクス，2009/06/15号 p.82 (2009) Mark Hartman, 鈴木 秀彦：「電流モード制御 ＤＣ−ＤＣコンバータの設計」，トランジスタ技術，2004年4月号 pp.213-222 (2004) 富士通セミコンダクター株式会社：「注目されるＤＣ／ＤＣコンバータの制御方式 非線形制御のヒステリシス制御方式」，FinD，Vo.27，No.4 pp.25-27 (2009) Mohamed Saad, Mohamed Orabi, El-Sayed Hasaneen, and Ashraf Lotfi : "A Novel Linear-Nonlinear Technique for Fast Transient Buck Converter", IEEE 33rd INTELEC 2011 (2011) Kiichiro Taniguchi, Terukazu Sato, Takashi Nabeshima, and Kimihiro Nishijima : "Constant Frequency Hysteretic PWM Controlled Buck Converter", IEEE PEDS 2009, pp.1194-1199 (2009) 日本テキサス・インスツルメンツ株式会社： 「コンスタント・オンタイム制御方式」，最新アナログ基礎用語集， ｈｔｔｐ：／／ｗｗｗ．ｔｉｊ．ｃｏ．ｊｐ／ｌｓｄｓ／ｔｉ＿ｊａ／ａｎａｌｏｇ／ｇｌｏｓｓａｒｙ／ｃｏｔ．ｐａｇｅ
上記したように、ＰＩ制御やリアクトル電流のマイナーループ等の線形制御では負荷応答性に限界があるため、負荷急変に対して高速応答することが困難であるという課題がある。
また、この線形制御の負荷応答性の課題を解決するために、ヒステリシス制御や線形制御と非線形制御とを組み合わせた制御等の可変周波数制御が提案されているが、可変周波数方式であることから大電力の並列運転に適していないという問題がある。
そこで、本発明は前記した従来の問題点を解決し、ＤＣ−ＤＣコンバータにおいて、負荷急変に対する高速負荷応答性を改善することを目的とし、固定周波数による大電力の並列運転を容易とすることを目的とする。
本願発明は、上記課題に鑑み、ＤＣ−ＤＣコンバータにおいて、大電力化に適した並列運転が可能な固定周波数による駆動とし、かつ、非線形制御と同等の高速負荷応答性を有する線形制御による制御を行うために、電流マイナーループにおいてリアクトル電流を帰還する代わりにコンデンサ電流を帰還して、負荷の微分変動を帰還する微分帰還を行い、これによって負荷急変に対する高速負荷応答性を改善する。
ＤＣ−ＤＣコンバータは、スイッチング動作によって直流入力をオンオフ制御するスイッチング部と、インダクタンスと出力コンデンサとを直列接続してなる出力フィルタと、スイッチング部を制御する制御部とを備え、スイッチング部の出力を出力フィルタに通し、出力フィルタの出力コンデンサの両端子間の出力電圧を直流出力として出力する。
ＤＣ−ＤＣコンバータは、負荷変動が生じた場合においても出力電圧を一定電圧に維持するために制御ループを備える。制御ループは、出力フィルタの出力電圧を帰還して電圧制御する出力電圧制御ループと、出力フィルタの出力コンデンサに流れるコンデンサ電流を帰還して電流制御する出力コンデンサ電流ループとを備える。
本発明のＤＣ−ＤＣコンバータは、出力コンデンサ電流ループにおいて、出力フィルタの出力コンデンサに流れるコンデンサ電流を検出し、コンデンサ電流を制御部に帰還する。コンデンサ電流は、負荷の電圧変動に対して微分変動の関係にある。したがって、コンデンサ電流を帰還することは、負荷電圧の微分変動を帰還することに対応する。
本発明は、コンデンサ電流を帰還することで負荷電圧の微分変動を帰還する微分帰還を行う。微分帰還は負荷変動に対して高い応答性で帰還動作を行うことができるため、インダクタンスを流れるリアクトル電流の負荷電流への追従を早め、負荷電圧の変動を抑制する帰還動作の帰還応答性を高める。これにより、負荷変動時における出力電圧の変動を応答性良く抑制することができる。
本発明のＤＣ−ＤＣコンバータが備える制御部は、出力電圧制御ループによって帰還された出力電圧を用いて電圧制御を行う出力電圧制御部と、出力コンデンサ電流制御ループによって帰還されたコンデンサ電流を用いて電流制御を行う出力コンデンサ電流制御部とを備える。
出力コンデンサ電流制御部は、コンデンサ電流の帰還電流値と電流指令値とを零電流値の近傍で比較する。電流指令値は、グラウンド接地等の基準電圧に基づいて得られる零基準値を用いる他、出力電圧制御ループの出力に基づいて得られる信号を用いることができる。
負荷電圧が定常状態においては、出力コンデンサから帰還されるコンデンサ電流は零電流となる。
したがって、電流指令値として零基準値を用いた場合には、コンデンサ電流の帰還値と電流指令値との比較は、零電流の近傍での比較となる。また、電流指令値を出力電圧制御ループの出力に基づいて得られる信号を用いた場合においても、出力電圧制御部のＰＩ制御による出力である電流指令値も零電流となるため、負荷変動時において、コンデンサ電流の帰還電流値と出力電圧制御部の出力に基づく電流指令値との比較は、帰還電流値と電流指令値とは共に定常状態が零電流であることから、零電流値からの変化量に基づいて行う比較であり、零電流値を基準レベルとする零電流の近傍での比較となる。
零電流の近傍で比較することで、帰還電流値と電流指令値との差分は、コンデンサ電流の帰還電流値と見なすことができ、コンデンサ電流の帰還は、負荷電圧の微分特性に基づく帰還となるため、負荷急変時の高速応答性を高めることができる。
また、零電流の近傍で比較することによって、出力コンデンサ電流制御部で得られる制御量は、負荷電流やインダクタンスを流れるリアクトル電流に依存することなく帰還電流自体の大きさに依存した量となり、リアクトル電流の大きさに影響されることなく、負荷変動に応じた帰還制御とすることができる。
出力コンデンサ電流制御部は、この比較に基づいて、リアクトル電流を負荷電流へ追従させる制御量を得ることができる。得られた制御量は、例えば三角波形と比較することによってゲート出力のパルス幅の時間比率（時比率）を定め、これによってスイッチング部のスイッチング素子のオンオフ動作を制御する。
コンデンサ電流の帰還は、負荷増加時にはコンデンサ電流の放電電流により正帰還され、負荷減少時はコンデンサ電流の充電電流により負帰還される。
無負荷から全負荷に負荷変動するといった負荷増加時には、コンデンサ電流は放電電流となる。放電電流は負荷電流と同方向であるため、負荷変動に対して正帰還として帰還される。コンデンサ電流による正帰還は、リアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、これによって、負荷急変時の電圧変動を抑制する。
一方、全負荷から無負荷に負荷変動するといった負荷減少時には、コンデンサ電流は充電電流となる。充電電流は負荷電流と逆方向であるため、コンデンサ電流は負帰還として帰還される。コンデンサ電流による負帰還は、リアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制し、これによって、負荷急変時の電圧変動を抑制する。
制御部は、出力電圧制御部が備える電圧ＰＩ制御回路と、出力コンデンサ電流制御部が備える電流ＰＩ制御回路とをそれぞれ独立した構成とする他に、カスケード接続した構成とすることもできる。
電圧ＰＩ制御回路は、出力フィルタの出力電圧の負帰還電圧値と電圧指令値との差分を入力信号として入力し、出力信号に基づいてスイッチング素子をオンオフ制御するゲート信号を生成する。
電流ＰＩ制御回路は、出力コンデンサのコンデンサ電流の負帰還電流値と電流指令値との差分と入力信号として入力し、電流ＰＩ制御によって得られた出力信号に基づいて、制御部のスイッチング素子をオンオフ制御するゲート信号を生成する。
スイッチング部は、直流入力端子間に、出力用スイッチング素子と環流・回生用スイッチング素子とを直列接続して構成することができる。
出力フィルタは、スイッチング部の出力用スイッチング素子と環流・回生用スイッチング素子との接続点と、直流入力端子の低電位端子との間に、インダクタンスと出力コンデンサとを直列接続して構成することができ、出力コンデンサの両端子間を出力端とする。
出力電圧制御部の出力信号と出力コンデンサ電流制御部の出力信号は切り替えて制御出力（ゲート信号）として出力し、制御出力（ゲート信号）は出力用スイッチング素子と環流・回生用スイッチング素子とを相互に相補的にオンオフ制御する。
制御出力（ゲート信号）の切り替えは、コンデンサ電流の変動の有無に基づいて行うことができる。コンデンサ電流が変動し、定常時の零状態から正又は負に変化した場合には、出力コンデンサ電流制御部の出力信号を制御出力（ゲート信号）として出力し、出力コンデンサ電流が変動せず零状態にあるときは、出力電圧制御部の出力信号を制御出力（ゲート信号）として出力する。
出力コンデンサ電流制御ループの応答速度は出力電圧制御ループの応答速度よりも速く設定されるため、負荷急変時において、コンデンサ電流が変動した場合には、主に出力コンデンサ電流制御ループにより制御が行われる。一方、定常状態において、コンデンサ電流が変動しない場合には、出力電圧制御ループにより制御が行われる。
本発明のＤＣ−ＤＣコンバータの制御方法の態様は、スイッチング動作によって直流入力をオンオフ制御するスイッチング部と、インダクタンスと出力コンデンサとを直列接続してなる出力フィルタと、スイッチング部を制御する制御部とを備え、スイッチング部の出力を出力フィルタに通し、出力フィルタの出力コンデンサの両端子間の出力電圧を直流出力とするＤＣ−ＤＣコンバータの制御方法であり、ＤＣ−ＤＣコンバータは、出力フィルタの出力電圧を帰還して電圧制御する出力電圧制御ループと、出力フィルタの出力コンデンサに流れるコンデンサ電流を帰還して電流制御する出力コンデンサ電流制御ループとによって、出力電圧を一定に維持する制御を行う。
ＤＣ−ＤＣコンバータの制御は、出力コンデンサ電流制御ループにおいて、制御部にコンデンサ電流を帰還することによって、負荷電圧の微分変動を帰還し、コンデンサ電流の帰還による前記負荷電圧の微分変動の帰還によって帰還応答性を高め、インダクタンスを流れるリアクトル電流の負荷電流への追従を早め、負荷変動時における出力電圧の変動を抑制する。
制御部は、出力電圧制御ループにおいて帰還された出力電圧によって電圧制御する出力電圧制御部と、出力コンデンサ電流制御ループにおいて帰還されたコンデンサ電流によって電流制御する出力コンデンサ電流制御部とを備える。
コンデンサ電流の帰還を、負荷増加時においてコンデンサ電流の放電電流により正帰還し、負荷減少時においてコンデンサ電流の充電電流により負帰還する。正帰還によってリアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、負帰還によってリアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制する。
出力コンデンサ電流制御ループのコンデンサ電流制御において、コンデンサ電流の帰還電流値と前記電流指令値とを零電流値の近傍で比較する。
零電流の近傍で比較することで、コンデンサ電流の帰還を負荷電圧の微分特性に基づく帰還として負荷急変時の高速応答性を高め、出力コンデンサ電流制御部で得られる制御量を、負荷電流やインダクタンスを流れるリアクトル電流に依存することなく帰還電流自体の大きさに依存した量とし、リアクトル電流の大きさに影響されることなく、負荷変動に応じた帰還制御を行う。
（カスケード制御に適用した態様）
本発明のＤＣ−ＤＣコンバータにおいて、出力コンデンサ電流制御は、出力電圧制御ループと出力コンデンサ電流制御ループとをそれぞれ独立した構成とする態様に限らず、出力電圧制御ループと出力コンデンサ電流制御ループとの多重ループによりカスケード制御する構成の態様に適用することができる。
以下、出力電圧制御ループを外側ループとし、出力コンデンサ電流制御ループを内側ループとして多重ループを構成し、出力電圧制御ループの出力を出力コンデンサ電流制御ループの電流指令値としてカスケード制御を行う態様について示す。カスケード制御の態様では、出力電圧制御ループは電圧メジャーループを構成し、出力コンデンサ電流制御ループは電流マイナーループを構成する。
本発明のＤＣ−ＤＣコンバータは、電流マイナーループにおいて、出力フィルタの出力コンデンサに流れるコンデンサ電流を検出し、コンデンサ電流を制御部に帰還する。コンデンサ電流は、負荷の電圧変動に対して微分変動の関係にある。したがって、コンデンサ電流を帰還することは、負荷電圧の微分変動を帰還することに対応する。
本発明は、コンデンサ電流を帰還することで負荷電圧の微分変動を帰還する微分帰還を行う。微分帰還は負荷変動に対して高い応答性で帰還動作を行うことができるため、インダクタンスを流れるリアクトル電流の負荷電流への追従を早め、負荷電圧の変動を抑制する帰還動作の帰還応答性を高める。これにより、負荷変動時における出力電圧の変動を応答性良く抑制することができる。
本発明のＤＣ−ＤＣコンバータが備える制御部は、電圧メジャーループによって帰還された出力電圧を用いて電圧制御を行う出力電圧制御部と、電流マイナーループによって帰還されたコンデンサ電流を用いて電流制御を行う出力コンデンサ電流制御部とを備える。
カスケード制御の制御ループは、電圧メジャーループの出力電圧制御部の出力を電流マイナーループの出力コンデンサ電流制御部の電流指令値として入力する。出力コンデンサ電流制御部は、コンデンサ電流の帰還電流値と、電圧メジャーループの出力電圧制御部の出力に基づく電流指令値とを零電流値の近傍で比較する。
負荷電圧が定常状態においては、帰還されるコンデンサ電流は零電流となり、出力電圧制御部のＰＩ制御による出力である電流指令値も零電流となる。したがって、負荷変動時には、出力コンデンサ電流制御部において、コンデンサ電流の帰還電流値と出力電圧制御部の出力に基づく電流指令値との比較は、帰還電流値と電流指令値とは共に定常状態が零電流であることから、零電流値からの変化量に基づいて行う比較であり、零電流値を基準レベルとする零電流の近傍での比較となる。
零電流の近傍で比較することで、帰還電流値と電流指令値との差分は、コンデンサ電流の帰還電流値と見なすことができ、コンデンサ電流の帰還は、負荷電圧の微分特性に基づく帰還となるため、負荷急変時の高速応答性を高めることができる。
また、零電流の近傍で比較することによって、出力コンデンサ電流制御部で得られる制御量は、負荷電流やインダクタンスを流れるリアクトル電流に依存することなく帰還電流自体の大きさに依存した量となり、リアクトル電流の大きさに影響されることなく、負荷変動に応じた帰還制御とすることができる。
出力コンデンサ電流制御部は、この比較に基づいて、リアクトル電流を負荷電流へ追従させる制御量を得ることができる。得られた制御量は、例えば三角波形と比較することによってゲート出力のパルス幅の時間比率（時比率）を定め、これによってスイッチング部のスイッチング素子のオンオフ動作を制御する。
コンデンサ電流の帰還は、負荷増加時にはコンデンサ電流の放電電流により正帰還され、負荷減少時はコンデンサ電流の充電電流により負帰還される。
無負荷から全負荷に負荷変動するといった負荷増加時には、コンデンサ電流は放電電流となる。放電電流は負荷電流と同方向であるため、負荷変動に対して正帰還として帰還される。コンデンサ電流による正帰還は、リアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、これによって、負荷急変時の電圧変動を抑制する。
一方、全負荷から無負荷に負荷変動するといった負荷減少時には、コンデンサ電流は充電電流となる。充電電流は負荷電流と逆方向であるため、コンデンサ電流は負帰還として帰還される。コンデンサ電流による負帰還は、リアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制し、これによって、負荷急変時の電圧変動を抑制する。
制御部は、出力電圧制御部が備える電圧ＰＩ制御回路と、出力コンデンサ電流制御部が備える電流ＰＩ制御回路とをカスケード接続することで構成することができる。
電圧ＰＩ制御回路は、出力フィルタの出力電圧の負帰還電圧値と電圧指令値との差分を入力信号として入力し、出力信号を電流ＰＩ制御回路におけるコンデンサ電流の電流指令値として出力する。
電流ＰＩ制御回路は、出力コンデンサのコンデンサ電流の負帰還電流値と電圧ＰＩ制御回路から得られる電流指令値との差分を入力信号として入力し、電流ＰＩ制御によって得られた出力信号に基づいて、制御部のスイッチング素子をオンオフ制御するゲート信号を生成する。
スイッチング部は、直流入力端子間に、出力用スイッチング素子と環流・回生用スイッチング素子とを直列接続して構成することができる。
出力フィルタは、スイッチング部の出力用スイッチング素子と環流・回生用スイッチング素子との接続点と、直流入力端子の低電位端子との間に、インダクタンスと出力コンデンサとを直列接続して構成することができ、出力コンデンサの両端子間を出力端とする。
制御部は、カスケード制御の制御出力によって出力用スイッチング素子と環流・回生用スイッチング素子とを相互に相補的にオンオフ制御する。
本発明のカスケード制御によるＤＣ−ＤＣコンバータの制御方法の態様は、スイッチング動作によって直流入力をオンオフ制御するスイッチング部と、インダクタンスと出力コンデンサとを直列接続してなる出力フィルタと、スイッチング部を制御する制御部とを備え、スイッチング部の出力を出力フィルタに通し、出力フィルタの出力コンデンサの両端子間の出力電圧を直流出力とするＤＣ−ＤＣコンバータの制御方法であり、ＤＣ−ＤＣコンバータは、出力フィルタの出力電圧を帰還して電圧制御する電圧メジャーループと、出力フィルタの出力コンデンサに流れるコンデンサ電流を帰還して電流制御する電流マイナーループとを多重ループ構成とするカスケード制御によって、出力電圧を一定に維持する制御を行う。
ＤＣ−ＤＣコンバータの制御は、電流マイナーループにおいて、制御部にコンデンサ電流を帰還することによって、負荷電圧の微分変動を帰還し、コンデンサ電流の帰還による前記負荷電圧の微分変動の帰還によって帰還応答性を高め、インダクタンスを流れるリアクトル電流の負荷電流への追従を早め、負荷変動時における出力電圧の変動を抑制する。
制御部は、電圧メジャーループにおいて帰還された出力電圧によって電圧制御する出力電圧制御部と、電流マイナーループにおいて帰還されたコンデンサ電流によって電流制御する出力コンデンサ電流制御部とを備える。
カスケード制御の制御ループにおいて、電圧メジャーループの出力電圧制御部の出力を電流マイナーループの出力コンデンサ電流制御部の電流指令値として入力し、コンデンサ電流の帰還を、負荷増加時においてコンデンサ電流の放電電流により正帰還し、負荷減少時においてコンデンサ電流の充電電流により負帰還する。正帰還によってリアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、負帰還によってリアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制する。
電流マイナーループのコンデンサ電流制御において、コンデンサ電流の帰還電流値と前記電流指令値とを零電流値の近傍で比較する。
零電流の近傍で比較することで、コンデンサ電流の帰還を負荷電圧の微分特性に基づく帰還として負荷急変時の高速応答性を高め、出力コンデンサ電流制御部で得られる制御量を、負荷電流やインダクタンスを流れるリアクトル電流に依存することなく帰還電流自体の大きさに依存した量とし、リアクトル電流の大きさに影響されることなく、負荷変動に応じた帰還制御を行う。
以上説明したように、本発明のＤＣ−ＤＣコンバータによれば、コンデンサ電流をマイナーループに用いて微分帰還することによって、負荷急変に対する高速負荷応答性を改善することができ、また、線形制御であるため固定周波数とすることができ、大電力の並列運転に適用することを容易とすることができる。
また、本願発明のＤＣ−ＤＣコンバータは、出力フィルタの平滑用の出力コンデンサの容量を削減することができる。
本発明のＤＣ−ＤＣコンバータの概略を説明するための構成図である。 コンデンサ電流を電流制御ループに帰還する制御系を説明するための図である。 コンデンサ電流を電流制御ループに帰還する制御系を説明するための図である。 本発明のＤＣ−ＤＣコンバータのカスケード制御による概略を説明するための構成図である。 コンデンサ電流を電流マイナーループに負帰還する制御系の一例を説明するための図である。 ＤＣ−ＤＣコンバータの主回路の等価回路である。 リアクトル電流の電流モード制御系の周波数特性を示す図である。 コンデンサ電流の電流モード制御系の周波数特性を示す図である。 負荷急変時におけるリアクトル電流モード制御系の応答波形を示す図である。 リアクトル電流ＩＬの負荷電流Ｉｏに対する追従特性を示す図である。 負荷急変時におけるコンデンサ電流モード制御系の応答波形を示す図である。 コンデンサ電流ＩＣの負荷電流Ｉｏに対する追従特性を示す図である。 負荷急変をさせた場合の負荷応答性の実験結果を示す図である。 負荷急変をさせた場合の負荷応答性の実験結果を示す図である。 ＤＣ−ＤＣコンバータの主回路の一例を示す図である。 ＤＣ−ＤＣコンバータの電圧制御系およびマイナーループ電流制御系を説明するための図である。
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
以下では、本発明のＤＣ−ＤＣコンバータについて、図１を用いてＤＣ−ＤＣコンバータの概略構成を説明し、図２，３を用いてコンデンサ電流を帰還するコンデンサ電流制御ループを説明する。
さらに、カスケード制御を適用したＤＣ−ＤＣコンバータについて、図４を用いてＤＣ−ＤＣコンバータの概略構成を説明し、図５，６を用いてコンデンサ電流を帰還する電流マイナーループを説明し、図７，８を用いて電流モード制御の周波数特性を説明し、図９〜１２を用いて電流モード制御の過渡応答を説明し、図１３，１４に本発明のＤＣ−ＤＣコンバータによる負荷応答の実験波形と出力電圧変動率を示す。
なお、図７〜図１２では、従来のリアクトル電流を電流マイナーループに帰還する制御系と本発明のコンデンサ電流を電流マイナーループに帰還する制御系とを比較して説明する。また、図１３，１４の実験例は、本発明の制御系を搭載した４．５ＫＷのＤＣ−ＤＣコンバータを使用して負荷急変をさせた場合の実験結果を示している。
［ＤＣ−ＤＣコンバータの概略構成］
図１は本発明のＤＣ−ＤＣコンバータの概略を説明するための構成図である。図１（ａ）は出力コンデンサ電流制御ループにおける電流指令値として、グラウンド接地等による基準電圧に基づいて得られる零基準値を用いる構成例を示し、図１（ｂ）は電流指令値として、出力電圧制御ループの出力に基づいて得られる信号を用いる構成例を示している。
図１（ａ），（ｂ）において、ＤＣ−ＤＣコンバータ１は、同期整流方式のＤＣ−ＤＣ変換部４を備える。ＤＣ−ＤＣ変換部４は、スイッチング部６のスイッチング動作によって直流入力をオンオフ制御する制御部５と、インダクタンスＬ２と出力コンデンサＣ２とを直列接続してなる出力フィルタ７とを備え、直流出力を負荷８（ＲＬ）に供給する。スイッチング部６には、図示しない直流源から直流入力が入力される。直流源は、例えば、図１５で示したように、三相交流を整流する整流部と、整流部の出力を入力平滑して、ノイズ分を除去して直流分を出力する入力フィルタとから構成することができる。
ＤＣ−ＤＣコンバータ１は、スイッチング部６を制御する制御部５を備える。制御部５は、出力電圧制御ループ９および出力コンデンサ電流制御ループ１０の制御ループによって制御を行う。出力電圧制御ループ９はＤＣ−ＤＣコンバータ１の出力電圧を負帰還して行う定電圧制御ループであり、出力コンデンサ電流制御ループ１０は出力コンデンサＣ２のコンデンサ電流ＩＣを帰還する制御系である。
出力電圧制御ループ９は、出力フィルタ７の出力電圧Ｖｏを出力電圧制御部２に帰還して定電圧制御を行い、出力コンデンサ電流制御ループ１０は、出力フィルタ７の出力コンデンサＣ２に流れるコンデンサ電流ＩＣを出力コンデンサ電流制御部３に帰還して電流制御を行う。
出力電圧制御ループ９の出力電圧制御部２は、出力フィルタ７から帰還した出力電圧Ｖｏと目標値との差分を入力してＰＩ制御を行い、ＰＩ制御の出力に基づいてゲート信号のオンとオフの時間比率（時比率）を制御し、スイッチング部６のスイッチング動作を制御する。
出力コンデンサ電流制御ループ１０の出力コンデンサ電流制御部３は、出力フィルタ７の出力コンデンサＣ２に流れるコンデンサ電流ＩＣを帰還し、指令値との差分を入力してＰＩ制御を行い、ＰＩ制御の出力に基づいてゲート信号のオンとオフの時間比率（時比率）を制御し、スイッチング部６のスイッチング動作を制御する。
図１（ａ）は、出力コンデンサ電流制御ループ１０の電流指令として、基準電圧源に基づいて得られる定電圧を用いる構成例を示している。通常、定常状態におけるコンデンサ電流ＩＣは零であるため、定電圧に基づいて設定した零電流を電流指令として用いることができる。
図１（ｂ）は、出力コンデンサ電流制御ループ１０の電流指令として、基準電圧源の電圧と出力電圧ＶＯとの差分に基づいて設定する構成例を示している。
基準電圧源の電圧と出力電圧ＶＯとの差分に基づいて電流指令を設定することによって、零電流を基準値とする指定電流を設定することができると共に、電流指令に入力電圧の変動や環境の温度変化によるデバイスでの損失による変動を含ませることができる。
出力コンデンサ電流制御ループ１０において、出力コンデンサ電流制御部３に対してコンデンサ電流ＩＣを帰還することによって負荷電圧の微分変動を帰還して帰還応答性を高め、負荷変動時における出力電圧ＶＯの変動を抑制する。
［本発明のコンデンサ電流による電流制御ループ］
本発明のコンデンサ電流を電流制御ループに帰還する制御系について説明する。図２は、図１（ａ）に示すコンデンサ電流ＩＣを電流制御ループに負帰還した制御系の一例を示し、図３は図１（ｂ）に示すコンデンサ電流ＩＣを電流制御ループに負帰還した制御系の一例を示している。
図２、３に示す構成例は、出力電圧制御ループ９において出力電圧制御部２の電圧ＰＩ制御器（Ｖ−ＰＩ）２ａに出力電圧ＶＯを帰還し、出力コンデンサ電流制御ループ１０において出力コンデンサ電流制御部３の電流ＰＩ制御器（Ｉ−ＰＩ）３ａにリアクトル電流ＩＬに代えて出力コンデンサ電流ＩＣを帰還する。
スイッチング部６は切り換え部６ａを備え、出力電圧制御部２の出力信号と出力コンデンサ電流制御部３の出力信号とを切り替えて制御出力（ゲート信号）を出力する。制御出力（ゲート信号）は、出力用スイッチング素子Ｓ１と環流・回生用スイッチング素子Ｓ２とを相互に相補的にオンオフ制御する。
制御出力（ゲート信号）の切り替えは、コンデンサ電流の変動の有無に基づいて行うことができる。コンデンサ電流が変動し、定常時の零状態から正又は負に変化した場合には、出力コンデンサ電流制御部３の出力信号を制御出力（ゲート信号）として出力し、出力コンデンサ電流が変動せず零状態にあるときは、出力電圧制御部２の出力信号を制御出力（ゲート信号）として出力する。
出力電圧制御ループ９において、出力電圧Ｖｏを帰還回路（Ｈ１）９ａにより電圧指令ＶＲＥＦに対して負帰還として帰還して突き合わせが行われる。出力電圧Ｖｏと電圧指令ＶＲＥＦとの突き合わせは、出力電圧Ｖｏと電圧指令ＶＲＥＦとの差分を求め、この差分を電圧ＰＩ制御器（Ｖ−ＰＩ）２ａに入力して信号増幅することで行われる。
出力コンデンサ電流制御ループ１０において、コンデンサＩＣを帰還回路（Ｈ２）１０ａにより電流指令ＩＲＥＦに対して負帰還として帰還して突き合わせが行われる。コンデンサ電流ＩＣと電流指令ＩＣＲＥＦとの突き合わせは、コンデンサ電流ＩＣと電流指令ＩＣＲＥＦとの差分を求め、この差分を電流ＰＩ制御器（Ｉ−ＰＩ）３ａに入力して信号増幅することで行われる。
図２は、電流指令ＩＣＲＥＦとして基準電圧源を用いることができ、グラウンドに接地することによって零電流の電流指令を設定する例を示している。また、図３の構成では、電流指令ＩＣＲＥＦとして出力電圧ＶＯと基準電圧ＶＲＥＦとの差分を用いることができる。これによって、入力電圧やデバイスの温度変化による変動分を含めた零電流レベルの電流指令を設定することができる。
コンデンサ電流ＩＣは、出力コンデンサＣ２に設けられたＣＴ（電流検出器）によって得ることができる。図２，３に示す例では、ＣＴ（電流検出器）の取り付け方向は、充電電流をプラスとして検出し、放電電流をマイナスとして検出する方向とし、図中の矢印方向で示している。
ＣＴ（電流検出器）の取り付け方向として放電電流をプラスとして検出し、充電電流をマイナスとして検出する方向としてもよい。この場合には、電流指令ＩＣＲＥＦとの突き合わせにおいて、コンデンサ電流を正（＋）の符号で差分を求める。
電流ＰＩ制御器（Ｉ−ＰＩ）３ａの出力は、比較器３ｂで基準の三角波３ｃと比較されてゲート信号gateを生成する。生成されたゲート信号gateはスイッチング素子Ｓ１，Ｓ２に与えられて出力電圧Ｖｏの制御を行う。スイッチング素子Ｓ１，Ｓ２に与えられるゲート信号gateは互いに相補的であり、スイッチング素子Ｓ１がオン状態のときにはスイッチング素子Ｓ２はオフ状態であり、スイッチング素子Ｓ１がオフ状態のときにはスイッチング素子Ｓ２はオン状態である。
スイッチング素子Ｓ１がオン状態のときには、直流源から出力フィルタに向かって電流が流れ、スイッチング素子Ｓ２はオン状態のときには、環流又は直流源に向かって電流が回生される。
ゲート信号gateのオンとオフの時間比率（時比率）は、電流ＰＩ制御器（Ｉ−ＰＩ）３ａの出力に応じて制御され、スイッチング素子Ｓ１を駆動するゲート信号gateのオンの時間比率（時比率）が大きい程、直流源から出力フィルタを通して負荷に供給される電流ＩＯが増加する。
コンデンサ電流を帰還する出力コンデンサ電流制御ループの制御系は、リアクトル電流を帰還する電流ループの制御系と同様に一次系となるため、電流共振は抑制され、出力電圧ＶＯの２次系振動も抑制される。
負荷電圧が定常状態においては、帰還されるコンデンサ電流ＩＣは零電流となり、出力電圧制御部２のＰＩ制御による出力である電流指令ＩＣＲＥＦも零電流となる。したがって、負荷変動時には、出力コンデンサ電流制御部３において、コンデンサ電流ＩＣの帰還電流値と出力電圧制御部２の出力に基づく電流指令ＩＣＲＥＦとの比較は、帰還電流値と電流指令値とは共に定常状態が零電流であることから、零電流値からの変化量に基づいて行う比較となり、零電流値を基準レベルとする零電流の近傍での比較となる。
零電流の近傍で比較することで、帰還電流値ＩＣと電流指令ＩＣＲＥＦとの差分は、コンデンサ電流の帰還電流値ＩＣと見なすことができる。また、コンデンサ電流は負荷電圧の微分特性に対応しているため、コンデンサ電流の帰還は負荷電圧の微分特性に基づく帰還となり、負荷急変時の高速応答性を向上させることができる。
また、零電流の近傍で比較することによって、出力コンデンサ電流制御部３で得られる制御量は、負荷電流ＩＯやインダクタンスを流れるリアクトル電流ＩＬに依存することなく、コンデンサ電流ＩＣの帰還電流自体の大きさに依存した量となるため、リアクトル電流ＩＬの大きさに影響されることなく、負荷変動に応じて帰還制御を行うことができる。
本発明のコンデンサ電流を帰還する制御系は、帰還されるコンデンサ電流ＩＣと電流指令ＩＣＲＥＦとを零電流の近傍で付き合わせる点を、従来のリアクトル電流ＩＬを帰還する制御系との一相違点として有している。
さらに、本発明のコンデンサ電流を帰還する制御系は、負荷急変時において正帰還動作および強い負帰還動作を行う制御を含み、負荷が増加する急変時には正帰還動作によって、負荷が減少するに急変時には負帰還動作によって、出力電圧ＶＯの変動を抑制する方向に作用する。
負荷増加時には、出力コンデンサＣ２から負荷（ＲＬ）８に向かって放電電流が流れるため、図２，３に示す電流方向に取り付けられたＣＴ（電流検出器）からは負の極性のコンデンサ電流ＩＣが帰還回路（Ｈ２）１０ａを通して帰還される。電流指令ＩＣＲＥＦとの突き合わせにおいて、帰還されたコンデンサ電流ＩＣは符号が反転されるため、コンデンサ電流ＩＣの符号は負の極性から正の極性に反転され、出力コンデンサ電流制御ループ１０の電流ＰＩ制御器（Ｉ−ＰＩ）３ａに対して正帰還で帰還される。
一方、負荷減少時には、直流源から出力コンデンサＣ２に向かって充電電流が流れるため、図２，３に示す電流方向に取り付けられたＣＴ（電流検出器）からは正の極性のコンデンサ電流ＩＣが帰還回路（Ｈ２）１０ａを通して帰還される。電流指令ＩＣＲＥＦとの突き合わせにおいて、帰還されたコンデンサ電流ＩＣは符号が反転されるため、コンデンサ電流ＩＣの符号は正の極性から負の極性に反転され、出力コンデンサ電流制御ループ１０の電流ＰＩ制御器（Ｉ−ＰＩ）３ａに対して負帰還で帰還される。
従来のリアクトル電流を電流制御ループに帰還する場合には、電圧ＰＩ制御器（Ｖ−ＰＩ）２ａの出力とリアクトル電流ＩＬの帰還との差分を電流ＰＩ制御器（Ｉ−ＰＩ）３ａに入力するため、リアクトル電流ＩＬの直流分だけ帰還が低減されている。
これに対して、本発明では、コンデンサ電流ＩＣの帰還電流値と電流指令ＩＣＲＥＦとの比較は、零電流値を基準レベルとして、零電流値からの変化量に基づいて行う零電流の近傍での比較であり、また、コンデンサ電流ＩＣは出力電圧の微分変動を表すステップ状の波形であるため、帰還されたコンデンサ電流がそのままのステップ状の波形が零電流との差分として負帰還される。そのため、帰還量は低減されることがないため、強い帰還動作となる。制御系は、負荷変動時において正帰還動作あるいは強い負帰還動作し整定した後には通常の負帰還動作に戻る。
この負荷変動時の正帰還動作あるいは強い負帰還動作の特徴によって、負荷急変時の応答性はさらに改善される。
また、リアクトル電流を電流制御ループに帰還する場合には、リアクトル電流の変動を低減させるために出力コンデンサの容量を増加させる必要があるが、本発明によればリアクトル電流に依存すること無く負荷急変を抑制することができるため、出力コンデンサＣ２の容量を削減することができる。
［カスケード制御の態様によるＤＣ−ＤＣコンバータ］
図４は本発明のカスケード制御の態様によるＤＣ−ＤＣコンバータの概略を説明するための構成図である。
図４において、ＤＣ−ＤＣコンバータ１は、同期整流方式のＤＣ−ＤＣ変換部４を備える。ＤＣ−ＤＣ変換部４は、スイッチング部６のスイッチング動作によって直流入力をオンオフ制御する制御部５と、インダクタンスＬ２と出力コンデンサＣ２とを直列接続してなる出力フィルタ７とを備え、直流出力を負荷８（ＲＬ）に供給する。スイッチング部６には、図示しない直流源から直流入力が入力される。直流源は、例えば、図１６で示したように、三相交流を整流する整流部と、整流部の出力を入力平滑して、ノイズ分を除去して直流分を出力する入力フィルタとから構成することができる。
ＤＣ−ＤＣコンバータ１は、スイッチング部６を制御する制御部５を備える。制御部５は、電圧メジャーループ１１および電流マイナーループ１２とをカスケードに構成した多重ループによるカスケード制御を行う。電圧メジャーループ１１はＤＣ−ＤＣコンバータの出力電圧を負帰還して行う定電圧制御ループであり、電流マイナーループ１２は出力コンデンサのコンデンサ電流をマイナーループに帰還する制御系であり、出力電圧制御部２に出力コンデンサ電流制御部３をカスケード接続することで構成される。
電圧メジャーループ１１は、出力フィルタ７の出力電圧Ｖｏを出力電圧制御部２に帰還して定電圧制御を行い、電流マイナーループ１２は、出力フィルタ７の出力コンデンサＣ２に流れるコンデンサ電流ＩＣを出力コンデンサ電流制御部３に帰還して電流制御を行う。
電圧メジャーループ１１を外側ループとし電流マイナーループ１２を内側ループとする多重ループのカスケード制御において、電圧メジャーループ１１の出力電圧制御部２は、出力フィルタ７から帰還した出力電圧Ｖｏと目標値との差分を入力してＰＩ制御を行い、その出力を電流マイナーループ１２の電流指令ＩＣＲＥＦとして入力する。
電流マイナーループ１２の出力コンデンサ電流制御部３は、出力フィルタ７の出力コンデンサＣ２に流れるコンデンサ電流ＩＣを帰還し、電圧メジャーループ１１の出力電圧制御部２から入力した出力を電流指令ＩＣＲＥＦとして、コンデンサ電流ＩＣと電流指令ＩＣＲＥＦとの差分を入力してＰＩ制御を行い、ＰＩ制御の出力に基づいてゲート信号のオンとオフの時間比率（時比率）を制御し、スイッチング部６のスイッチング動作を制御する。
電流マイナーループ１２において、出力コンデンサ電流制御部３に対してコンデンサ電流ＩＣを帰還することによって負荷電圧の微分変動を帰還して帰還応答性を高め、負荷変動時における出力電圧ＶＯの変動を抑制する。
［本発明のカスケード制御の態様によるコンデンサ電流による電流マイナーループ］
本発明のコンデンサ電流を電流マイナーループに帰還する制御系について説明する。図５は、コンデンサ電流ＩＣを電流マイナーループに負帰還した制御系の一例を示している。
図５に示す構成例は、リアクトル電流を電流マイナーループに帰還する制御系と同様に、出力電圧制御部２を構成する電圧ＰＩ制御器（Ｖ−ＰＩ）２ａと、出力コンデンサ電流制御部３を構成する電流ＰＩ制御器（Ｉ−ＰＩ）３ａとをカスケード接続して構成される。本発明の電流マイナーループは、電流マイナーループへのリアクトル電流ＩＬの帰還に代えて出力コンデンサに流れるコンデンサ電流ＩＣを帰還する構成としている。
電圧メジャーループ１１において、出力電圧Ｖｏを帰還回路（Ｈ１）１１ａにより電圧指令ＶＲＥＦに対して負帰還として帰還して突き合わせが行われる。出力電圧Ｖｏと電圧指令ＶＲＥＦとの突き合わせは、出力電圧Ｖｏと電圧指令ＶＲＥＦとの差分（ＶＲＥＦ−Ｖｏ）を求め、この差分を電圧ＰＩ制御器（Ｖ−ＰＩ）２ａに入力して信号増幅することで行われる。
電圧ＰＩ制御器（Ｖ−ＰＩ）２ａで信号増幅された出力は、電流マイナーループ１２におけるコンデンサ電流ＩＣに対する電流指令ＩＣＲＥＦとなる。コンデンサ電流ＩＣは電流マイナーループの帰還回路（Ｈ２）１２ａにより負帰還として帰還され、電流指令ＩＣＲＥＦと突き合わされる。コンデンサ電流ＩＣと電流指令ＩＣＲＥＦとの突き合わせは、コンデンサ電流ＩＣと電流指令ＩＣＲＥＦとの差分を求め、この差分を電流ＰＩ制御器（Ｉ−ＰＩ）３ａに入力して信号増幅することで行われる。
コンデンサ電流ＩＣは、出力コンデンサＣ２に設けられたＣＴ（電流検出器）によって得ることができる。図５（ａ）に示す例では、ＣＴ（電流検出器）の取り付け方向は、充電電流をプラスとして検出し、放電電流をマイナスとして検出する方向とし、図中の矢印方向で示している。
図５（ｂ）は、放電時の様子を示している。この場合には、電流指令ＩＣＲＥＦと突き合わせにおいて、コンデンサ電流を正（＋）の符号で差分を求める。以下では、図５（ａ）の構成に基づいて説明する。
電流ＰＩ制御器（Ｉ−ＰＩ）３ａの出力は、比較器３ｂで基準の三角波３ｃと比較されてゲート信号gateを生成する。生成されたゲート信号gateはスイッチング素子Ｓ１，Ｓ２に与えられて出力電圧Ｖｏの制御を行う。スイッチング素子Ｓ１，Ｓ２に与えられるゲート信号gateは互いに相補的であり、スイッチング素子Ｓ１がオン状態のときにはスイッチング素子Ｓ２はオフ状態であり、スイッチング素子Ｓ１がオフ状態のときにはスイッチング素子Ｓ２はオン状態である。
スイッチング素子Ｓ１がオン状態のときには、直流源から出力フィルタに向かって電流が流れ、スイッチング素子Ｓ２はオン状態のときには、環流又は直流源に向かって電流が回生される。
ゲート信号gateのオンとオフの時間比率（時比率）は、電流ＰＩ制御器（Ｉ−ＰＩ）３ａの出力に応じて制御され、スイッチング素子Ｓ１を駆動するゲート信号gateのオンの時間比率（時比率）が大きい程、直流源から出力フィルタを通して負荷に供給される電流ＩＯが増加する。
コンデンサ電流を帰還する電流マイナーループの制御系は、リアクトル電流を帰還する電流マイナーループの制御系と同様に一次系となるため、電流共振は抑制され、出力電圧ＶＯの２次系振動も抑制される。
負荷電圧が定常状態においては、帰還されるコンデンサ電流ＩＣは零電流となり、出力電圧制御部２のＰＩ制御による出力である電流指令ＩＣＲＥＦも零電流となる。したがって、負荷変動時には、出力コンデンサ電流制御部３において、コンデンサ電流ＩＣの帰還電流値と出力電圧制御部２の出力に基づく電流指令ＩＣＲＥＦとの比較は、帰還電流値と電流指令値とは共に定常状態が零電流であることから、零電流値からの変化量に基づいて行う比較となり、零電流値を基準レベルとする零電流の近傍での比較となる。
零電流の近傍で比較することで、帰還電流値ＩＣと電流指令ＩＣＲＥＦとの差分は、コンデンサ電流の帰還電流値ＩＣと見なすことができる。また、コンデンサ電流は負荷電圧の微分特性に対応しているため、コンデンサ電流の帰還は負荷電圧の微分特性に基づく帰還となり、負荷急変時の高速応答性を向上させることができる。
また、零電流の近傍で比較することによって、出力コンデンサ電流制御部３で得られる制御量は、負荷電流ＩＯやインダクタンスを流れるリアクトル電流ＩＬに依存することなく、コンデンサ電流ＩＣの帰還電流自体の大きさに依存した量となるため、リアクトル電流ＩＬの大きさに影響されることなく、負荷変動に応じて帰還制御を行うことができる。
本発明のコンデンサ電流を帰還する制御系は、帰還されるコンデンサ電流ＩＣと電流指令ＩＣＲＥＦとを零電流の近傍で付き合わせる点を、従来のリアクトル電流ＩＬを帰還する制御系との一相違点として有している。
さらに、本発明のコンデンサ電流を帰還する制御系は、負荷急変時において正帰還動作および強い負帰還動作を行う制御を含み、負荷が増加する急変時には正帰還動作によって、負荷が減少するに急変時には負帰還動作によって、出力電圧ＶＯの変動を抑制する方向に作用する。
負荷増加時には、出力コンデンサＣ２から負荷（ＲＬ）８に向かって放電電流が流れるため、図５（ａ）に示す電流方向に取り付けられたＣＴ（電流検出器）からは負の極性のコンデンサ電流ＩＣが帰還回路（Ｈ２）１２ａを通して帰還される。電流指令ＩＣＲＥＦとの突き合わせにおいて、帰還されたコンデンサ電流ＩＣは符号が反転されるため、コンデンサ電流ＩＣの符号は負の極性から正の極性に反転され、電流マイナーループ１２の電流ＰＩ制御器（Ｉ−ＰＩ）３ａに対して正帰還で帰還される。
一方、負荷減少時には、直流源から出力コンデンサＣ２に向かって充電電流が流れるため、図５（ａ）に示す電流方向に取り付けられたＣＴ（電流検出器）からは正の極性のコンデンサ電流ＩＣが帰還回路（Ｈ２）１２ａを通して帰還される。電流指令ＩＣＲＥＦとの突き合わせにおいて、帰還されたコンデンサ電流ＩＣは符号が反転されるため、コンデンサ電流ＩＣの符号は正の極性から負の極性に反転され、電流マイナーループ１２の電流ＰＩ制御器（Ｉ−ＰＩ）３ａに対して負帰還で帰還される。
従来のリアクトル電流を電流マイナーループに帰還する場合には、電圧ＰＩ制御器（Ｖ−ＰＩ）２ａの出力とリアクトル電流ＩＬの帰還との差分を電流ＰＩ制御器（Ｉ−ＰＩ）３ａに入力するため、リアクトル電流ＩＬの直流分だけ帰還が低減されている。
これに対して、本発明では、コンデンサ電流ＩＣの帰還電流値と電流指令ＩＣＲＥＦとの比較は、零電流値を基準レベルとして、零電流値からの変化量に基づいて行う零電流の近傍での比較であり、また、コンデンサ電流ＩＣは出力電圧の微分変動を表すステップ状の波形であるため、帰還されたコンデンサ電流がそのままのステップ状の波形が零電流との差分として負帰還される。そのため、帰還量は低減されることがないため、強い帰還動作となる。制御系は、負荷変動時において正帰還動作あるいは強い負帰還動作し整定した後には通常の負帰還動作に戻る。
この負荷変動時の正帰還動作あるいは強い負帰還動作の特徴によって、負荷急変時の応答性はさらに改善される。
また、リアクトル電流を電流マイナーループに帰還する場合には、リアクトル電流の変動を低減させるために出力コンデンサの容量を増加させる必要があるが、本発明によればリアクトル電流に依存すること無く負荷急変を抑制することができるため、出力コンデンサＣ２の容量を削減することができる。
［電流マイナーループによる高速負荷応答化］
次に、電流マイナーループによる負荷応答について説明する。
［ＤＣ−ＤＣコンバータの主回路の電流方程式］
ＤＣ−ＤＣコンバータの電流マイナーループにおいて、従来のリアクトル電流を電流マイナーループに帰還するリアクトル電流制御系と、本発明のコンデンサ電流を電流マイナーループに帰還するコンデンサ電流制御系について、それぞれの負荷急変時における動作を、電流方程式を用いて説明する。
図６は，図１５に示したＤＣ−ＤＣコンバータの主回路を、負荷ＲＬに対してスイッチＳの開閉によってステップ入力する際の等価回路を示している。
図６において、入力電圧Ｅｄは、三相整流後の電圧Ｅにスイッチング素子Ｓ１がオンする時間の時比率Ｄを乗算したものである。ここでは簡易的にＥｄとして計算している。
コンデンサ電流の方程式を立てるために、時間ｔにおける電圧方程式を立てると次式（１）となる。なおｖＣ（０）はｔ＝０におけるＣ２の初期電圧を表している。
また、コンデンサ電流の電流方程式は次式（２）となる。
式(１)と式(２)によりコンデンサ電流ｉＣ（ｔ）の伝達関数ｉＣ（ｓ）を求めると次式（３）を得る。
ここで、ｉＬ（０）はｔ＝０におけるインダクタンスＬ２に流れるリアクトル電流を表している。
式(３)からコンデンサ電流ｉＣ（ｔ）の初期値ｉＣ（０）は式（４）で表される。
コンデンサ電流ｉＣ（ｔ）の初期値ｉＣ（０）を表す式(４)は、負荷ＲＬの状態に応じて極性が反転することを示している。
具体的には，無負荷からの負荷投入時にはリアクトル電流ｉＬ（０）＝０であり、出力コンデンサＣ２の電荷により負荷電流ｉｏ（ｔ）の初期値ｉｏ（０）が供給されるため、ｉＣ（０）＝−ｖＣ（０）／ＲＬ＝−Ｅｄ／ＲＬとなり、極性は負となる。
逆に、全負荷から無負荷へ負荷急変した場合は、コンデンサ電流ｉＣ（０）＝リアクトル電流ＩＬとなり，直前まで流れていたリアクトル電流ＩＬが出力コンデンサＣ２に流れ込むため極性は正となる。
また、コンデンサ電流iＣ（ｔ）自身は出力電圧ＶＯ（ｔ）に対する微分電流であるため、負荷急変時の負荷電流ｉＯ（ｔ）の変化に対して反応が非常に速い。
一方、リアクトル電流ｉＬ（ｔ）の式は次式（５）となる。
リアクトル電流ｉＬ（ｓ）の初期値ｉＬ（０）は、式(５)の伝達関数に基づいて式（６）の関係で表される。式（６）の関係は、リアクトル電流の初期値ｉＬ（０）はコンデンサ電流ｉＣ（ｔ）の初期値ｉＣ（０）を表す式（４）の第二項の（−ｖＣ（０）/ＲＬ）を含んでいないことを表している。
上記の関係により（−ｖＣ（０）/ＲＬ）を含まないことから、リアクトル電流ｉＬ（ｓ）の初期値ｉＬ（０）は負荷ＲＬの状態によって極性が反転しないことを示している。
したがって、従来のリアクトル電流を電流マイナーループに帰還する制御系では、本発明のコンデンサ電流を電流マイナーループに帰還する制御系のように、負荷変動に応じて帰還するコンデンサ電流の極性が切り替わることはなく、負荷変動時において正帰還動作あるいは強い負帰還動作することによって、負荷急変時の応答性を改善するという作用を奏することはできず、負荷電流ｉＯ（ｔ）の変化に対する応答性は遅い。
したがって，負荷急変に関する電流マイナーループにおいて、リアクトル電流を帰還する制御系とコンデンサ電流を帰還する制御系とでは負荷応答の特性に差異がある。
［高速負荷応答の動作］
次に、負荷急変時におけるコンデンサ電流の極性変化と負荷応答性との関係ついて説明する。
（１）コンデンサ電流(極性負)：
負荷急変時においてコンデンサ電流の極性が負である場合について説明する。ここでは、出力コンデンサの電流方向について、出力コンデンサを充電する電流方向を正方向としているため、コンデンサ電流の極性が負の状態は出力コンデンサから負荷に向かって放電電流が流出する状態であることを示している。
無負荷から全負荷へ負荷急変した場合、出力コンデンサを流れる電流の方向は出力コンデンサから負荷に向かって放電する方向であるため、コンデンサ電流ＩＣの極性は負として帰還される。帰還において、コンデンサ電流ＩＣの符号を反転したものと電流指令ＩＣＲＥＦとの差分を電流ＰＩ制御器（Ｉ−ＰＩ）に入力するため、コンデンサ電流ＩＣは負の極性から正の極性に反転して、電流ＰＩ制御器（Ｉ−ＰＩ）に対して正帰還として帰還される。
この正帰還によって生成されるゲート信号gateは、スイッチング素子Ｓ１を急速に閉じる方向へ作用し、スイッチング素子Ｓ２を急速に開く方向へ作用する。スイッチング素子Ｓ１が急速に閉じることで、リアクトル電流ＩＬは急速に上昇し、コンデンサ電流ＩＣの吐き出し電流（放電電流）を瞬時に抑制する。これによって、無負荷から全負荷へ負荷急変した場合の負荷電圧の電圧降下を最小限に抑制する。
(２)コンデンサ電流(極性正)：
負荷急変時においてコンデンサ電流の極性が正である場合について説明する。ここでは、出力コンデンサの電流方向について、出力コンデンサを充電する電流方向を正方向としているため、コンデンサ電流の極性が正の状態は出力コンデンサに充電電流が流入する状態であることを示している。
全負荷から無負荷へ負荷急変した場合、出力コンデンサに流れる電流の方向は出力コンデンサに向かって充電する方向であるため、コンデンサ電流ＩＣの極性は正として帰還される。帰還において、コンデンサ電流ＩＣの符号を反転したものと電流指令ＩＣＲＥＦとの差分を電流ＰＩ制御器（Ｉ−ＰＩ）に入力するため、コンデンサ電流ＩＣは正の極性は負の極性に反転して、電流ＰＩ制御器（Ｉ−ＰＩ）に対しては負帰還として帰還される。
ここで、電流指令ＩＣＲＥＦを生成する電圧ＰＩ制御器（Ｖ−ＰＩ）の出力は、定常状態では零であるため、電流ＰＩ制御器（Ｉ−ＰＩ）に対してコンデンサ電流ＩＣが帰還される。コンデンサ電流ＩＣは出力電圧の微分変動を表すステップ状の波形であり、電流ＰＩ制御器（Ｉ−ＰＩ）へ入力され電流指令ＩＣＲＥＦの零電流との差分は、電流指令ＩＣＲＥＦが零電流であることから、電流指令ＩＣＲＥＦによって低減されることなく帰還されるため、電流ＰＩ制御器（Ｉ−ＰＩ）に対しては更に強い負帰還となる。
この強い負帰還によって生成されるゲート信号gateは、スイッチング素子Ｓ１を急速に開く方向へ作用し、スイッチング素子Ｓ２を急速に閉じる方向へ作用する。スイッチング素子Ｓ１が急速に開きスイッチング素子Ｓ２が急速に閉じることで、リアクトル電流ＩＬは急速に降下して回生動作に移行し，コンデン電流ＩＣの充電電流を瞬時に抑制する。これによって、全負荷から無負荷へ負荷急変した場合に、負荷電圧の電圧上昇を最小限に抑制する。
このため、コンデンサ電流を電流マイナーループに帰還する制御系は、出力コンデンサ自体の容量を大きくすることによって負荷変動による電流の変動を抑制する作用を要さないため、出力コンデンサの容量を従来のリアクトル電流を電流マイナーループの帰還する制御系よりも大幅に削減することが可能になる。
(３)リアクトル電流：
負荷急変時におけるリアクトル電流について説明する。
無負荷から全負荷の負荷急変時、および全負荷から無負荷の負荷急変時において、式（６）で示したように、リアクトル電流ＩＬの初期値はｉＬ（０）であり極性が反転することはない。また、リアクトル電流ｌＬは負荷電流ＩＯの変化に対して反応が遅いため、ゲート信号gateの変化は非常に遅く、その速度は電圧ＰＩ制御器（Ｖ−ＰＩ）の利得帯域に依存する。このため、リアクトル電流を電流マイナーループに帰還する制御系の場合には、負荷急変時の電圧変動を抑制するために、出力コンデンサの容量を大容量化する必要が生じる。
以下、電流マイナーループを加えた電圧制御系を電流モード制御系とし、従来のリアクトル電流を帰還する電流モード制御系と、本発明のコンデンサ電流を帰還する電流モード制御系とを比較して説明する。
［電流モード制御系の特性比較］
以下、電流モード制御系の周波数特性と出力電圧特性について、リアクトル電流の電流モード制御系とコンデンサ電流の電流モード制御系と、負荷急変時における出力電圧変動のシミュレーション結果に基づいて比較して説明する。
（電流モード制御系の周波数特性）
図７はリアクトル電流の電流モード制御系の周波数特性を示し、図８はコンデンサ電流の電流モード制御系の周波数特性を示している。なお、ＤＣ−ＤＣコンバータの主回路のパラメータを表１に示す。
図７は従来のリアクトル電流モード制御系のボード線図を示している。電圧ゲインの利得帯域は約３．４[ｋＨｚ]であり、電流ゲインの利得帯域は約３４[ｋＨｚ ]である。位相はそれぞれ−１０５[ｄｅｇ]と−１１３[ｄｅｇ]である。
図８は本発明のコンデンサ電流モード制御系のボード線図を示している。電圧ゲインの利得帯域は約３．５[ｋＨｚ]であり、電流ゲインの利得帯域は約３４[ｋＨｚ]である。位相はそれぞれ−１１１[ｄｅｇ]と−１１２[ｄｅｇ]である。
なお、ここでは、リアクトル電流モード制御系とコンデンサ電流モード制御系との比較において、利得帯域の差によって負荷急変時の出力電圧変動に差が生じないように誤差増幅器の定数を同じに設定している。したがって、利得帯域および位相余裕はリアクトル電流モード制御系とコンデンサ電流モード系はほぼ同じである。
これはリアクトル電流の伝達関数とコンデンサ電流の伝達関数からも表すことができる。
リアクトル電流の伝達関数は以下の式（７）で表される。
一方、コンデンサ電流の伝達関数は以下の式（８）で表される。
となる。
式(７)式と式(８)の違いは分子の1/(Ｃ２ＲＬ)のみである。この項は周波数に依存しない項であるため、高い周波数域ではほとんど影響がなく、コンデンサ電流モード制御系とリアクトル電流モード制御系との周波数特性はほぼ同様である。
（電流モード制御系の電圧変動特性）
負荷ＲＬ＝２２．８[ｏｈｍ]とし、この負荷に対してシミュレーションでスイッチング素子をＯＮ／ＯＦＦ動作させた場合の負荷変動特性を、出力電圧Ｖｏ、リアクトル電流ＩＬ、負荷電流Ｉｏにより説明する。
(１) リアクトル電流モード制御系：
図９に負荷急変時におけるリアクトル電流モード制御系の応答波形を示し、図１０にリアクトル電流ＩＬの負荷電流Ｉｏに対する追従特性を示している。
図９（ａ）は出力電圧Ｖｏおよびリアクトル電流ＩＬの概略を示し、図９（ｂ）は無負荷から全負荷に負荷急変したときに生じるアンダーシュート時の出力電圧Ｖｏおよびリアクトル電流ＩＬを示し、図９（ｃ）は全負荷から無負荷に負荷急変したときに生じるオーバーシュート時の出力電圧Ｖｏおよびリアクトル電流ＩＬを示している。
リアクトル電流を電流マイナーループに帰還するリアクトル電流モード制御系では、リアクトル電流ＩＬが制御対象となっているため、負荷急変時に発生する共振電流は抑制され、出力電圧Ｖｏの２次系振動が殆どない。
リアクトル電流モード制御系の負荷急変時の応答特性は、電流ＰＩ制御器（Ｉ−ＰＩ）を構成する誤差アンプの周波数特性や、スイッチング動作の一周期分に相当する時間遅れの他、出力フィルタを含む補償回路の周波数特性により制限を受け、ゲート信号gateの反応が遅くなり、リアクトル電流ＩＬは負荷電流Ｉｏに高速に追従することができない。リアクトル電流ＩＬが負荷電流Ｉｏに追従するまでの期間に、出力コンデンサＣ２で充放電動作が行われるため、出力電圧Ｖｏが変動する。
図９（ｂ）に示す例では、アンダーシュートは−７．４[％]であり、オーバーシュートは＋７．９[％]であり、大きな電圧変動が確認される。
図１０（ａ），（ｂ）は無負荷から全負荷への負荷急変時を示し、図１０（ａ）は出力電圧Ｖｏ、リアクトル電流ＩＬの変動状態を示し、図１０（ｂ）は電流ＰＩ制御器（Ｉ−ＰＩ）の出力（Ｉ−ＰＩ出力）、電圧ＰＩ制御器（Ｖ−ＰＩ）の出力（Ｖ−ＰＩ出力）を示している。
また、図１０（ｃ），（ｄ）は全負荷から無負荷への負荷急変時を示し、図１０（ｃ）は出力電圧Ｖｏ、リアクトル電流ＩＬの変動状態を示し、図１０（ｄ）は電流ＰＩ制御器（Ｉ−ＰＩ）の出力（Ｉ−ＰＩ出力）、電圧ＰＩ制御器（Ｖ−ＰＩ）の出力（Ｖ−ＰＩ出力）を示している。
リアクトル電流を電流マイナーループに帰還するリアクトル電流モード制御系では、電圧ＰＩ制御の出力がリアクトル電流の電流指令値となるため、リアクトル電流ＩＬは（Ｖ−ＰＩ出力）に追従して動作する。そのため、負荷急変時のリアクトル電流の応答速度は、電圧ＰＩ制御器（Ｖ−ＰＩ）の出力（Ｖ−ＰＩ出力）である電圧メジャーループの応答速度に拘束される。
電流マイナーループは、通常、電圧メジャーループよりも１０倍以上速い応答となるように設計され、電流ＰＩ制御器（Ｉ−ＰＩ）は電圧ＰＩ制御器（Ｖ−ＰＩ）の出力に十分に対応することができるが、電圧ＰＩ制御器（Ｖ−ＰＩ）の出力とリアクトル電流の差分が小さいため、電流ＰＩ制御器（Ｉ−ＰＩ）は電圧ＰＩ制御器（Ｖ−ＰＩ）の応答速度を同程度の遅さで動作することになり、高い応答性を得ることができない。
また、リアクトル電流は直流成分を含むため、電圧ＰＩ制御器（Ｖ−ＰＩ）の出力が０［Ｖ］から安定状態の値となるまで時間を要し、応答が遅くなる。
(２) コンデンサ電流モード制御系：
図１１に負荷急変時におけるコンデンサ電流モード制御系の応答波形を示し、図１２にコンデンサ電流ＩＣの負荷電流Ｉｏに対する追従特性を示している。
図１１（ａ）は出力電圧Ｖｏおよびリアクトル電流ＩＬの概略を示し、図１１（ｂ）は無負荷から全負荷に負荷急変したときに生じるアンダーシュート時の出力電圧Ｖｏおよびリアクトル電流ＩＬを示し、図１１（ｃ）は全負荷から無負荷に負荷急変したときに生じるオーバーシュート時の出力電圧Ｖｏおよびリアクトル電流ＩＬを示している。
コンデンサ電流を電流マイナーループに帰還するコンデンサ電流モード制御系は、コンデンサ電流ＩＣが制御対象となっているため、リアクトル電流モード制御系と同様に、負荷急変時に発生する共振電流は抑制され、出力電圧Ｖｏの２次系振動が殆どない。
また、微分電流であるコンデンサ電流ＩＣが帰還されることで、無負荷から全負荷への負荷急変時の正帰還動作によってゲート信号gateの時比率が飽和する。このゲート信号gateが飽和している１０[ｕｓ]区間においては、リアクトル電流ＩＬに時比率がほぼ１００％の電圧時間積が印加されるため、リアクトル電流ＩＬは急激に上昇する。
また、全負荷から無負荷への負荷急変時の強い帰還動作によって、回生方向のゲート信号gateの時比率が飽和する。このゲート信号gateが飽和している１０[ｕｓ]区間においては、リアクトル電流ＩＬは急激に下降する。
このように、短時間(例えば、１０［ｕｓ］)にリアクトル電流ＩＬが負荷電流ＩＯに追従することによって、出力コンデンサＣ２の無駄な充放電が抑制される。このため、出力電圧Ｖｏの変動は最小限に抑えられる。なお、ここでは、追従に要する時間として１０[ｕｓ]を示しているが、この数値は一例であって回路条件によって異なる値をとる。
したがって、コンデンサ電流モード制御はゲート信号gateの飽和を負荷急変時のみ利用するため、線形制御でありながら非線形制御と同等の反応速度で応答ができ、負荷急変時に良好な追従特性を示す。
図１１（ｂ）に示す例では、アンダーシュートは−１．１[％]，オーバーシュートは＋１．０[％]まで出力電圧変動を圧縮することができる。
図１２（ａ），（ｂ）は無負荷から全負荷への負荷急変時を示し、図１２（ａ）は出力電圧Ｖｏ、リアクトル電流ＩＬの変動状態を示し、図１２（ｂ）は電流ＰＩ制御器（Ｉ−ＰＩ）の出力（Ｉ−ＰＩ出力）、電圧ＰＩ制御器（Ｖ−ＰＩ）の出力（Ｖ−ＰＩ出力）を示している。
また、図１２（ｃ），（ｄ）は全負荷から無負荷への負荷急変時を示し、図１２（ｃ）は出力電圧Ｖｏ、リアクトル電流ＩＬの変動状態を示し、図１２（ｄ）は電流ＰＩ制御器（Ｉ−ＰＩ）の出力（Ｉ−ＰＩ出力）、電圧ＰＩ制御器（Ｖ−ＰＩ）の出力（Ｖ−ＰＩ出力）を示している。
コンデンサ電流を電流マイナーループに帰還するコンデンサ電流モード制御系では、負荷が安定している定常状態における電圧ＰＩ制御器（Ｖ−ＰＩ）の出力は零となり、この零電流をコンデンサ電流の電流指令値とするため、電流ＰＩ制御器（Ｉ−ＰＩ）はコンデンサ電流が常に零となるように制御する。
電流マイナーループの応答性は高いため、負荷急変時において、コンデンサ電流と電流指令値（電圧ＰＩ制御器（Ｖ−ＰＩ）の出力）との差分はコンデンサ電流自体となり、この差分を電流ＰＩ制御器で増幅して得られる出力（Ｉ−ＰＩ出力）はコンデンサ電流を瞬時に零となるように制御する。これにより、負荷急変時の電流変動分はほとんど電流ＰＩ制御器が受け持って抑制し、電圧ＰＩ制御器は遅い電圧変動分のみを抑制する。
したがって、リアクトル電流ＩＬは、電圧ＰＩ制御器の出力に拘束されることなく、高速応答することができる。
［実験例］
以下、本発明の実験例について説明する。
４．５ｋＷ出力のＤＣ−ＤＣコンバータの実機に本発明によるコンデンサ電流モード制御系を適用し、負荷急変をさせた場合の負荷応答性の実験結果を図１３と図１４に示す。
図１３は、出力電圧Ｖｏとリアクトル電流ＩＬとゲート信号gateを示している。図１３の実験例では、出力電圧Ｖｏのアンダーシュートおよびオーバーシュートはそれぞれ−１．８[％]と＋１．８[％]である。
この実験例は、本発明によるコンデンサ電流を帰還した電流モード制御系は、負荷急変時における出力電圧変動を抑制し、出力電圧を良好に安定状態とすることができることを示している。
図１４は，負荷を全負荷と無負荷に急変させた場合の出力電圧変動率を示し、図１４（ａ）はアンダーシュートの場合を示し、図１４（ｂ）はオーバーシュートの場合を示している。ここで、繰り返し周波数は１０[Ｈｚ]〜１００[ｋＨz]の範囲で実施した実験例を示している。
図１４において、四角（□）の記号で示す破線はリアクトル電流ＩＬを電流マイナーループに帰還したときの出力電圧変動率の理論値を示し、三角（▲，△）の記号で示す破線および実線はコンデンサ電流ＩＣを電流マイナーループに帰還したときの出力電圧変動率の理論値および実験値を示している。
図１４は、アンダーシュートおよびオーバーシュートの何れの場合においても、コンデンサ電流を電流マイナーループに帰還するコンデンサ電流モード制御系は、リアクトル電流を電流マイナーループに帰還するリアクトル電流モード制御系よりも小さな出力電圧変動率であり、コンデンサ電流モード制御系は、全ての周波数帯（１０[Ｈｚ]〜１００[ｋＨz]の範囲）において、出力電圧変動率を理論値で±１[％]に圧縮され、実測で約２[％]前後と安定な値であることを示している。
本発明のコンデンサ電流を電流マイナーループに帰還する制御系によれば、ＤＣ−ＤＣコンバータの負荷応答性を大幅に改善できる。
本発明のコンデンサ電流モード制御系は，負荷急変に対して出力電圧の安定性を改善し、負荷変動に対する出力電圧変動を抑制するために必要なコンデンサ容量を低減することができ、かつ主回路の共振角周波数（１／√ＬＣ）を高域に維持することが可能になるため、制御応答の高速化が実現できる。
コンデンサ電流の検出の代替として出力電圧を検出し，検出した出力電圧の微分出力を電流マイナーループの帰還として用いる構成としてもよい。この出力電圧の微分出力を帰還する構成は、出力電圧を検出する絶縁アンプの周波数特性や、オペアンプのゲイン特性の影響を受けて周波数特性が低下する場合がある。
コンデンサ電流を検出する構成によれば、出力電圧を検出する絶縁アンプの周波数特性や、オペアンプのゲイン特性の影響を除くことができるため、微分による特性を生かした電流マイナーループを構成することができ、線形制御の負荷応答性の改善をより容易に行うことができる。
なお、上記実施の形態及び変形例における記述は、本発明に係るＤＣ−ＤＣコンバータの一例であり、本発明は各実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
本発明のＤＣ−ＤＣコンバータは、半導体、液晶、太陽光パネル等の薄膜を製造する成膜装置に直流を供給する電源として用いる他に、負荷電流がパルス的に変化するパルス運転の適用することができる。
１ コンバータ
２ 出力電圧制御部
２ａ 電圧ＰＩ制御器（Ｖ−ＰＩ）
２ｂ 比較器
２ｃ 三角波
３ 出力コンデンサ電流制御部
３ａ 電流ＰＩ制御器（Ｉ−ＰＩ）
３ｂ 比較器
３ｃ 三角波
４ 変換部
５ 制御部
６ スイッチング部
６ａ 切り換え部
７ 出力フィルタ
８ 負荷
９ 出力電圧制御ループ
９ａ 帰還回路（Ｈ１）
１０ 出力コンデンサ電流制御ループ
１０ａ帰還回路（Ｈ２）
１０ｂ帰還回路（Ｈ３）
１１ 電圧メジャーループ
１１ａ 帰還回路（Ｈ１）
１２ 電流マイナーループ
１２ａ 帰還回路（Ｈ２）
１００ 主回路
１０１ 三相交流
１０２ 整流部
１０３ 入力フィルタ
１０４ 変換部
１０５ スイッチング部
１０６ 出力フィルタ
１１１ 帰還回路（Ｈ１）
１１２ 制御器
１１３ 比較器
１１４ 三角波
１１５ 帰還回路（Ｈ２）
１１６ 制御器
Ｃ２ 出力コンデンサ
Ｅｄ 入力電圧
gate ゲート信号
iＣ，ＩＣ コンデンサ電流
ＩＣＲＥＦ 電流指令値
ｉＬ，ＩＬ リアクトル電流
ＩＬＲＥＦ 電流指令
ｉｏ，Ｉｏ負荷電流
Ｌ２ インダクタンス
ＲＬ 負荷
Ｓ スイッチ
Ｓ１，Ｓ２ スイッチング素子
Ｖｏ 出力電圧
ＶＲＥＦ 電圧指令

Claims (8)

  1. スイッチング動作によって直流入力をオンオフ制御するスイッチング部と、
    インダクタンスと出力コンデンサとを直列接続してなる出力フィルタと、
    前記スイッチング部を制御する制御部とを備え、
    前記スイッチング部の出力を前記出力フィルタに通し、出力フィルタの出力コンデンサの両端子間の出力電圧を直流出力とするＤＣ−ＤＣコンバータであって、
    前記制御部は、出力電圧制御部と出力コンデンサ電流制御部とを備え、
    前記出力フィルタの出力電圧を帰還して前記出力電圧制御部により電圧制御する出力電圧制御ループと、
    前記出力フィルタの前記出力コンデンサに流れるコンデンサ電流を帰還して前記出力コンデンサ電流制御部により電流制御する出力コンデンサ電流制御ループとを備え、
    前記出力コンデンサ電流制御ループにおいて、
    前記出力コンデンサ電流制御部へコンデンサ電流を帰還することによって、前記直流出力を供給する負荷電圧の微分変動を帰還し、
    前記出力コンデンサ電流制御部は、コンデンサ電流の帰還電流値と電流指令値とを、零電流値を基準レベルとして比較し、当該比較に基づいてリアクトル電流を負荷電流に追従させ、
    前記コンデンサ電流の帰還による前記負荷電圧の微分変動の帰還によって帰還応答性を高め、インダクタンスを流れるリアクトル電流の負荷電流への追従を早め、負荷変動時における出力電圧の変動を抑制することを特徴とする、ＤＣ−ＤＣコンバータ。
  2. 前記出力電圧制御ループを電圧メジャーループとし、前記出力コンデンサ電流制御ループを電流マイナーループとする多重ループによりカスケード制御の制御ループを構成し、
    前記カスケード制御の制御ループにおいて、
    前記電圧メジャーループの出力電圧制御部の出力電圧を前記電流マイナーループの出力コンデンサ電流制御部の電流指令値として入力し、
    前記出力電圧制御部は、前記電圧メジャーループにおいて帰還された出力電圧によって電圧制御し、
    前記出力コンデンサ電流制御部は、前記電流マイナーループにおけるコンデンサ電流の帰還電流値と前記電流指令値とを、定常状態の零電流からの変化量に基づいて比較することによって、零電流値を基準レベルとして比較し、前記電流マイナーループのコンデンサ電流の帰還において、負荷増加時においてコンデンサ電流の放電電流により正帰還し、負荷減少時においてコンデンサ電流の充電電流により負帰還し、前記正帰還によってリアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、前記負帰還によってリアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制することを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
  3. 前記出力電圧制御部が備える電圧ＰＩ制御回路と、前記出力コンデンサ電流制御部が備える電流ＰＩ制御回路とをカスケード接続し、
    前記電圧ＰＩ制御回路は、前記出力フィルタの出力電圧の負帰還電圧値と電圧指令値との差分を入力信号として入力し、出力信号を電流ＰＩ制御回路におけるコンデンサ電流の電流指令値として出力し、
    前記電流ＰＩ制御回路は、前記出力コンデンサのコンデンサ電流の負帰還電流値と前記電圧ＰＩ制御回路から得られる前記電流指令値との差分と入力信号として入力し、出力信号を前記制御部のスイッチング素子をオンオフ制御するゲート信号を生成するための信号として出力することを特徴とする、請求項２に記載のＤＣ−ＤＣコンバータ。
  4. 前記スイッチング部は、直流入力端子間に、出力用スイッチング素子と環流・回生用スイッチング素子とを直列接続してなり、
    前記出力フィルタは、前記スイッチング部の出力用スイッチング素子と環流・回生用スイッチング素子との接続点と、前記直流入力端子の低電位端子との間に、インダクタンスと出力コンデンサとを直列接続し、出力コンデンサの両端子間を出力端とし、
    前記制御部は、前記カスケード制御によって前記出力用スイッチング素子と前記環流・回生用スイッチング素子とを相互に相補的にオンオフ制御することを特徴とする、請求項２又は３に記載のＤＣ−ＤＣコンバータ。
  5. 前記出力電圧制御ループと前記出力コンデンサ電流制御ループとを独立した制御ループで構成し、
    前記出力電圧制御ループにおいて、前記出力電圧制御部は、前記出力電圧制御ループで帰還された出力電圧によって電圧制御し、
    前記出力コンデンサ電流制御ループにおいて、
    前記コンデンサ電流の帰還は、負荷増加時においてコンデンサ電流の放電電流により正帰還し、負荷減少時においてコンデンサ電流の充電電流により負帰還し、
    前記出力コンデンサ電流制御部は、基準電圧に基づいて得られる零基準値、又は、前記出力電圧制御ループにおいて帰還された出力電圧の帰還量の零基準値からの変動分を電流指令値とし、コンデンサ電流の帰還電流値と前記電流指令値とを、定常状態の零電流からの変化量に基づいて比較することによって、零電流値を基準レベルとして比較し、前記コンデンサ電流制御ループのコンデンサ電流の帰還において、前記正帰還によってリアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、前記負帰還によってリアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制することを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
  6. スイッチング動作によって直流入力をオンオフ制御するスイッチング部と、
    インダクタンスと出力コンデンサとを直列接続してなる出力フィルタと、
    前記スイッチング部を制御する制御部とを備え、前記スイッチング部の出力を前記出力フィルタに通し、出力フィルタの出力コンデンサの両端子間の出力電圧を直流出力とするＤＣ−ＤＣコンバータの制御方法において、
    前記出力フィルタの出力電圧を帰還して電圧制御する出力電圧制御ループを形成し、
    前記出力フィルタの前記出力コンデンサに流れるコンデンサ電流を帰還して電流制御する出力コンデンサ電流制御ループを形成し、
    前記出力コンデンサ電流制御ループにおいて、
    前記制御部にコンデンサ電流を帰還することによって、前記直流出力を供給する負荷電圧の微分変動を帰還し、
    コンデンサ電流の帰還電流値と電流指令値とを、零電流値を基準レベルとして比較し、当該比較に基づいてリアクトル電流を負荷電流に追従させ、
    前記コンデンサ電流の帰還による前記負荷電圧の微分変動の帰還によって帰還応答性を高め、インダクタンスを流れるリアクトル電流の負荷電流への追従を早め、負荷変動時における出力電圧の変動を抑制することを特徴とする、ＤＣ−ＤＣコンバータの制御方法。
  7. 前記出力電圧制御ループを電圧メジャーループとし、前記出力コンデンサ電流制御ループを電流マイナーループとする多重ループによりカスケード制御の制御ループを構成し、
    前記カスケード制御の制御ループにおいて、
    前記電流マイナーループは前記電圧メジャーループの出力を電流指令値として入力し、
    前記電圧メジャーループは前記電流マイナーループの出力電圧を帰還して電圧制御し、
    前記電流マイナーループにおいて、電流マイナーループにおけるコンデンサ電流の帰還電流値と前記電流指令値とを、定常状態の零電流からの変化量に基づいて比較することによって、零電流値を基準レベルとして比較し、
    前記電流マイナーループのコンデンサ電流の帰還において、負荷増加時においてコンデンサ電流の放電電流により正帰還し、負荷減少時においてコンデンサ電流の充電電流により負帰還し、前記正帰還によってリアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、前記負帰還によってリアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制することを特徴とする、請求項６に記載のＤＣ−ＤＣコンバータの制御方法。
  8. 前記出力電圧制御ループと前記出力コンデンサ電流制御ループとを独立した制御ループで構成し、
    前記制御部は、前記出力電圧制御ループにおいて、帰還された出力電圧によって電圧制御し、
    前記出力コンデンサ電流制御ループにおいて、前記コンデンサ電流の帰還は、負荷増加時においてコンデンサ電流の放電電流により正帰還し、負荷減少時においてコンデンサ電流の充電電流により負帰還し、
    基準電圧に基づいて得られた零基準値、または、前記出力電圧制御ループにおいて帰還された出力電圧の帰還量の零電流値からの変動分を電流指令値とし、コンデンサ電流の帰還電流値と前記電流指令値とを、定常状態の零電流からの変化量に基づいて比較することによって、零電流値を基準レベルとして比較し、
    前記コンデンサ電流制御ループのコンデンサ電流の帰還において、前記正帰還によってリアクトル電流および負荷電流を増加させると共にコンデンサ電流の放電を抑制し、前記負帰還によってリアクトル電流および負荷電流を減少させると共にコンデンサ電流の充電を抑制することを特徴とする、請求項６に記載のＤＣ−ＤＣコンバータの制御方法。
JP2012164919A 2012-07-25 2012-07-25 Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法 Active JP5769343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012164919A JP5769343B2 (ja) 2012-07-25 2012-07-25 Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012164919A JP5769343B2 (ja) 2012-07-25 2012-07-25 Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法

Publications (2)

Publication Number Publication Date
JP2014027748A JP2014027748A (ja) 2014-02-06
JP5769343B2 true JP5769343B2 (ja) 2015-08-26

Family

ID=50200915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012164919A Active JP5769343B2 (ja) 2012-07-25 2012-07-25 Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法

Country Status (1)

Country Link
JP (1) JP5769343B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6947504B2 (ja) * 2016-12-27 2021-10-13 株式会社京三製作所 電源装置、及び電源装置の制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006136169A (ja) * 2004-11-09 2006-05-25 Meiji Univ 安定化電源の制御装置及び制御方法
JP4901939B2 (ja) * 2009-10-26 2012-03-21 コーセル株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JP2014027748A (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
US9857854B2 (en) Voltage regulator and method of controlling a voltage regulator comprising a variable inductor
Huang et al. Hybrid buck–boost feedforward and reduced average inductor current techniques in fast line transient and high-efficiency buck–boost converter
CN103812342B (zh) 具有非线性前馈校正的交换调节器控制
TWI528694B (zh) 切換模式電源控制器及用於控制切換模式電源之方法
JP4725641B2 (ja) 昇降圧型スイッチングレギュレータ
US9450496B2 (en) Multi-stage power converters and methods for varying a regulated voltage of one stage as a function of an output current of another stage
US10516337B2 (en) DC voltage conversion circuit
US9201438B2 (en) Buck DC-DC converter with accuracy enhancement
US9312772B2 (en) Current limiting scheme for a converter
CN103532373B (zh) 开关稳压器输出电容器电流估计
US9455626B2 (en) Hysteretic buck DC-DC converter
US20130207625A1 (en) Switching regulator
Chang et al. Fast output voltage-regulated PWM buck converter with an adaptive ramp amplitude control
JP2010279132A (ja) Ｄｃ−ｄｃコンバータ
US9413242B2 (en) DC/DC converter having a step-up converter supplying a step-down converter
JP5298050B2 (ja) スイッチング電源回路
CN105680690A (zh) Dc-dc转换器的电流反馈和偏移电压消除
CN114744869B (zh) 一种三电平降压直流变换器
Sha et al. Discrete extended-phase-shift control for dual-active-bridge DC–DC converter with fast dynamic response
CN103973096A (zh) 有源功率因数校正器电路
JP5769343B2 (ja) Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法
US20230268839A1 (en) Digital nonlinear transformation for voltage-mode control of a power converter
JP5924281B2 (ja) 電力変換装置及び系統連系システム
CN110572018B (zh) 一种直流电源二次纹波电流抑制方法
US11368091B2 (en) Method for controlling a boost converter having N switching cells

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R150 Certificate of patent or registration of utility model

Ref document number: 5769343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250