JP2005020927A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】本発明は、出力電圧変動を高速に検出して、高速かつ正確に負荷変動の応答動作を行うＤＣ−ＤＣコンバータを提供する。
【解決手段】出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路１０を備えたＤＣ−ＤＣコンバータであって、制御回路１０は、ＤＣ−ＤＣコンバータのインダクタ電流を検出するインダクタ電流検出手段１１と、単位時間における出力電圧の落ち込み量を検出する負荷急変検出手段１４と、インダクタ電流検出手段１１で検出したインダクタ電流と負荷急変検出手段１４で検出した単位時間における出力電圧の落ち込み量から演算した負荷４の変化量を格納したテーブル１５のデータと照らし合わせて、デューティの増加動作の内容を設定する負荷急変制御手段２０と、を備えてあることを特徴とするＤＣ−ＤＣコンバータ。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータに関するものであり、特にインダクタ電流と単位出力時間における出力電圧の落ち込み量から負荷の変化量とを、格納したテーブルのデータと照らし合わせて、出力電圧を一定に制御するデジタル制御方式のＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
従来、テーブルを用いてスイッチング信号を制御する手段として、入力電圧を検出する入力電圧検出手段と、出力電流を検出する出力電流検出手段と、周囲の温度を検出する周囲温度検出手段とを有し、これら各検出手段から検出された検出値とメインスイッチのオン時間との関係をテーブルに記憶させておき、このテーブルからメインスイッチのオン時間を選択し、それに基づいてメインスイッチのオン時間を制御するものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−１１３２５２号公報（第５−６頁、第１、２図）
【０００４】
【発明が解決しようとする課題】
しかし、このような手段を用いると出力負荷が数百Ａ／μｓ規模で高速に変動した場合、制御がついて行かず、ハンチングを起こすおそれがある。
【０００５】
本発明は、上記問題に鑑みてなされたものであり、出力電圧変動を高速に検出して、高速かつ正確に負荷変動の応答動作を行うＤＣ−ＤＣコンバータを提供する。
【０００６】
【課題を解決するための手段】
本発明のＤＣ−ＤＣコンバータは、テーブルを用いることで負荷に要求された電流に到達した後、次のオンタイミングを計算して最適な設定をすれば、出力電圧のリンギングを小さくして早く収束させることができる。
【０００７】
また、全負荷への移行時は、過電流制限を用いることで出力電圧を安定させていたが、出力電圧を収束させるためにデューティ調整を最適に行えば、幅広い負荷変動に対して木目細かい制御動作を実施することができる。
【０００８】
【発明の実施の形態】
以下、添付図面を用いて本発明ＤＣ−ＤＣコンバータに係る実施例を説明する。図１は本発明に係るＤＣ−ＤＣコンバータに適用する回路を示した図である。図１に示すＤＣ−ＤＣコンバータは、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５及び負荷側の入力コンデンサ６を備えてある。また、出力電圧Ｖｏｕｔを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。
【０００９】
このＤＣ−ＤＣコンバータは、ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出部１１と、ＤＣ−ＤＣコンバータのインダクタ３の電流を検出するインダクタ電流検出部１２と、ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出部１３とを備えてある。また、このＤＣ−ＤＣコンバータは、制御回路１０を備えてある。制御回路１０は、インダクタのインダクタ値を検出するインダクタ値検出手段と、ＤＣ−ＤＣコンバータの出力コンデンサ５及び負荷側入力コンデンサ６の容量を検出する容量検出手段とを備えてある。また、制御回路１０は３つのＡ／Ｄ変換器２１，２２，２３を備え、それぞれ、出力電圧検出部１１、インダクタ電流検出部１２及び入力電圧検出部１３に接続し、出力電圧検出部１１、インダクタ電流検出部１２及び入力電圧検出部１３でそれぞれ検出した出力電圧、インダクタ電流及び入力電圧をそれぞれ量子化するように構成してある。さらに、単位時間における出力電圧の落ち込み量を検出する負荷急変検出回路１４を備えてある。
【００１０】
なお、本実施例ではこの負荷急変検出回路１４として微分回路（以下「微分回路１４」とする。）で構成してある。また、本実施例では、インダクタ値検出手段及び容量検出手段を備えてあるが、インダクタ値はインダクタ電流とインダクタ間の電圧により計算可能であり、出力コンデンサ５及び負荷側入力コンデンサ６の容量はコンデンサに流れる電流と電圧により計算可能であることから、必ずしも必要ではない。
【００１１】
制御回路１０は負荷急変制御手段２０を設けてある。この負荷急変制御手段２０は演算回路１７を備えてある。この演算回路１７は前記３つのＡ／Ｄ変換器２１，２２，２３、インダクタ値検出手段、容量検出手段及び微分回路１４に接続し、適切な負荷電流値を演算するとともに、この負荷電流値を利用して適切なデューティの増加動作の内容を演算するように構成してある。
【００１２】
負荷急変制御手段２０は、記憶手段であるメモリー１６を備えてある。このメモリー１６は書き換え可能な不揮発性メモリ若しくはバックアップされたメモリで構成してあることが最適である。このメモリ１６は単位時間における出力電圧の落ち込み量及び負荷電流についてをマトリクス状のデータにし、テーブル１５として格納してあり、このテーブル１５から適切な制御動作を検索するように構成してある。なお、マトリクスの構成の一例を図４で示してある。
【００１３】
マトリクスを用いた演算は以下のような関係式より構成される。先ず、コンデンサに蓄えられる電荷は以下のような式で表すことができる。
Ｑ＝ＣＶ
よって、微小電荷は以下のように表すことができる。
Δｑ＝ＣΔＶ＝∫ｉｄｔ（ただし、この式は微小時間において成立）
ｉが一定であることと仮定すると、
ＣｏΔＶ＝ｉΔｔ
ＣｏΔＶ／Δｔ＝ｉ＝ｉｏ（負荷電流）
よって、
ｉｏ＝ｋΔＶ（ｋ＝Ｃｏ／Δｔ）
になる。
【００１４】
Ｃｏは出力コンデンサ５と負荷側入力コンデンサ６との合計容量であり、出力コンデンサ５と負荷側入力コンデンサ６との合計容量は容量検出手段により検出することができ、ΔＶ／Δｔは単位時間における出力電圧の落ち込み量であるため（以下「単位時間における出力電圧の落ち込み量」を「ΔＶ／Δｔ」という。）、微分回路１４で検出することが可能であり、これらのデータをメモリー１６に蓄積することにより、テーブル１５に要求する制御動作を設定することができるように構成してある。以上より、図４に示すマトリクスは横軸に出力電流、縦軸にｄＶ／ｄｔで構成される。
【００１５】
制御回路１０は、ＰＷＭ制御回路１８を備え、このＰＷＭ制御回路１８は負荷急変制御手段の演算回路１７に接続し、負荷急変制御手段２０より出力される信号に応じてＰＷＭ変調により制御信号を出力するように構成してある。このＰＷＭ制御回路１８はメインスイッチＱ１及び整流スイッチＱ２に接続してある。ただし、スイッチを同期させるために、ＰＷＭ制御回路１８と整流スイッチＱ２との間にＮＯＴ回路１９を介してある。
【００１６】
本発明に係るＤＣ−ＤＣコンバータは以下のように作用する。図２に動作波形図を示す。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出して、演算回路１７に出力電圧信号として送信する。また、微分回路１４では出力電圧を単位時間毎に検出し、単位時間における出力電圧の落ち込み量を演算して、演算回路１９に負荷急変検出信号として送信する。
【００１７】
また、本実施例ではインダクタ３で電流を検出し、これをインダクタ電流検出回路１２でインダクタ電流信号として演算回路１７に送信する。同じく、入力電圧についても入力電圧検出回路１３を介して、入力電圧検出信号を演算回路１７に送信し、出力コンデンサ５及び負荷側入力コンデンサ６の容量、並びに、インダクタ値についてもそれぞれ、容量信号、インダクタ値信号として演算回路１７に送信する。
【００１８】
演算回路１７での作用については、図３で示すフローチャートと図４で示すマトリクスを用いて説明する。先ず、現負荷電流をテーブルに照らし合わせる（Ｓ１１）。そして、ΔＶ／Δｔを規格値と比較する（Ｓ１２）。
【００１９】
規格値と比較して、ΔＶ／Δｔが規格値を下回っている場合は引き続き、インダクタ電流をテーブルに照らし合わせる（Ｓ１１）。逆に、ΔＶ／Δｔが規格値を上回った場合、即ち、負荷急変が起こった場合（Ｓ１）は、図４で示すように、マトリクスで構成したテーブルを利用して要求電流を設定し（Ｓ１３）、デューティを強制的に増加させる（Ｓ２，Ｓ１４）。
【００２０】
デューティを強制的に増加させることにより、図２に示す通り、インダクタ電流は一意的に増加していく（Ｓ３）。そして出力電圧を収束させる時大きくしたデューティを人為的に徐々に小さくしていくことで（Ｓ４）、出力電圧を速やかに安定させる。負荷電流が設定値に達すると現電流の更新をする（Ｓ５，Ｓ１５，Ｓ１６）。負荷電流が更新されると、ΔＶ／Δｔが再び規格値を上回ったか否か（Ｓ１２）を引き続き判定する。
【００２１】
以上より、負荷急変時及びその後の制御をマトリクスに格納された最適動作で行うことで、出力電圧の安定した急変動作と速やかな収束性が得られる。このようにマトリクスに最適収束シーケンスを組み入れることにより、キメ細かい制御動作を実施することができる。
【００２２】
メインスイッチＱ１がオン時のインダクタ電流Ｉ_Ｌｏｎは以下の通りになる。
【００２３】
【数１】

【００２４】
以上より、インダクタ電流Ｉ_{Ｌ ｏｎ}は入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、インダクタ値Ｌ、及びオン時間ｔｏｎで決まる。なお、インダクタ電流Ｉ_{Ｌ ｏｎ}は負荷電流から導き出され、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及びインダクタ値Ｌは、それぞれ、入力電圧検出回路１３、出力電圧検出回路１１、及びインダクタ値検出手段から検出される。電流の傾きは（Ｖｉｎ−Ｖｏｕｔ）／Ｌであり、電流の傾きは各検出手段により検出されるため、この電流の傾きから、（目標電流値）−（今までの電流値）に対して割れば、メインスイッチＱ１がオンしているオン時間ｔｏｎが導き出せる。
【００２５】
逆にメインスイッチＱ１がオフ時のインダクタ電流Ｉ_{Ｌ ｏｆｆ}は、下記の通りになる。
【００２６】
【数２】

【００２７】
以上より、インダクタ電流Ｉ_{Ｌ ｏｆｆ}は、出力電圧Ｖｏｕｔ、インダクタ値Ｌ、及びオフ時間ｔｏｆｆで決まり、電流の傾きはＶｏｕｔ／Ｌであり、この電流の傾きは各検出手段により検出されるため、この電流の傾きから、（目標電流値）−（今までの電流値）に対して割れば、メインスイッチＱ１がオフしているオフ時間ｔｏｆｆが導き出せる。これをオフデューティとして設定することにより、負荷急減にも対応することができる。
【００２８】
【発明の効果】
本発明のＤＣ−ＤＣコンバータは、テーブルを用いることで負荷に要求された電流に到達した後、次のオンタイミングを計算して最適な設定をすれば、出力電圧のリンギングを小さくして早く収束させることができる効果がある。
【００２９】
また、全負荷への移行時は、過電流制限を用いることで出力電圧を安定させていたが、出力電圧を収束させるためにデューティ調整を最適に行えば、幅広い負荷変動に対して木目細かい制御動作を実施することができる効果がある。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータの一実施例を示す回路図である。
【図２】図１図示実施例の動作波形図である。
【図３】図１図示実施例における負荷急変制御手段の動作フローチャートである。
【図４】図１図示実施例におけるテーブルが構成するマトリクス図である。
【符号の説明】
１ 直流電源
２ 入力コンデンサ
３ インダクタ
４ 負荷
５ 出力コンデンサ
６ 負荷側入力コンデンサ
１０ 制御回路
１１ 出力電圧検出部
１２ インダクタ電流検出部
１３ 入力電圧検出部
１４ 微分回路
１５ テーブル
１６ 記憶手段
１７ 演算回路
１８ ＰＷＭ変調回路
１９ ＮＯＴ回路
２０ 負荷急変制御手段
２１，２２，２３ Ａ／Ｄ変換器
Ｑ１ メインスイッチ
Ｑ２ 整流スイッチ

Claims (12)

1. 出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路を備えたＤＣ−ＤＣコンバータであって、
   前記制御回路は、前記ＤＣ−ＤＣコンバータのインダクタ電流を検出するインダクタ電流検出手段と、
   単位時間における出力電圧の落ち込み量を検出する負荷急変検出手段と、
   前記インダクタ電流検出手段で検出したインダクタ電流と、前記負荷急変検出手段で検出した単位時間における出力電圧の落ち込み量から演算した負荷の変化量を格納したテーブルのデータと照らし合わせて、デューティの増加動作の内容を設定する負荷急変制御手段と、
   を備えてあることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記制御回路は、前記ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出手段を備えてあることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記制御回路は、前記ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出手段を備えてあることを特徴とする請求項１又は２記載のＤＣ−ＤＣコンバータ。
4. 前記制御回路は、前記インダクタのインダクタ値を検出するインダクタ値検出手段を備えてあることを特徴とする請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータ。
5. 前記制御回路は、前記ＤＣ−ＤＣコンバータの出力コンデンサ及び負荷側入力コンデンサの容量を検出する容量検出手段を備えてあることを特徴とする請求項１乃至４のいずれかに記載のＤＣ−ＤＣコンバータ。
6. 前記負荷急変検出手段として、微分回路を用いていることを特徴とする請求項１乃至５のいずれかに記載のＤＣ−ＤＣコンバータ。
7. 前記負荷急変制御手段は、インダクタ電流と単位時間における出力電圧の落ち込み量との関係のデータをマトリクス状のテーブルとして格納してある記憶手段を備えてあることを特徴とする請求項１乃至６のいずれかに記載のＤＣ−ＤＣコンバータ。
8. 前記記憶手段は、書き換え可能な不揮発性メモリ若しくはバックアップされたメモリで構成してあることを特徴とする請求項７記載のＤＣ−ＤＣコンバータ。
9. 前記負荷急変制御手段は、前記記憶手段から得られたデータから適切な負荷電流を演算する演算手段を備えてあることを特徴とする請求項７又は８記載のＤＣ−ＤＣコンバータ。
10. 前記演算手段において、前記インダクタ電流検出手段で検出したインダクタ電流、前記負荷急変検出手段で検出した単位時間における出力電圧の落ち込み量、並びに、出力コンデンサ及び負荷側入力コンデンサの容量から適切なメインスイッチのオン時間を演算するようにしてあることを特徴とする請求項９記載のＤＣ−ＤＣコンバータ。
11. 前記演算手段において、演算した適切な負荷電流と検出した前記ＤＣ−ＤＣコンバータの入力電圧、出力電圧及びインダクタ値に基づいてディーティを演算するようにしてあることを特徴とする請求項９又は１０記載のＤＣ−ＤＣコンバータ。
12. 前記制御回路は、前記負荷急変制御手段より出力される信号に応じてＰＷＭ変調により制御信号を出力するＰＷＭ制御手段を備えてあることを特徴とする請求項１乃至１１のいずれかに記載のＤＣ−ＤＣコンバータ。

Images