JP5383521B2 - 直流電源装置 - Google Patents

Description

本発明は、直流電源装置に係り、さらに詳しくは、ＰＷＭ信号に基づくスイッチング動作によって直流電圧を変換する直流電源装置の改良に関する。

直流電源から供給された直流電圧を降圧又は昇圧して負荷へ出力するＤＣ−ＤＣコンバータとして、チョッパ回路、フィルタ回路及びＰＷＭ（Pulse Width Modulation：パルス幅変調）制御部からなるものが知られている。チョッパ回路は、トランジスタなどのスイッチング素子と、スイッチング素子をオン又はオフさせるドライブ回路により構成され、ＰＷＭ信号に基づいてスイッチング素子がスイッチングすることによって、直流電圧を変換する。フィルタ回路は、チョッパ回路の出力を平滑化するためのローパスフィルタであり、コイルやコンデンサにより構成される。

ＰＷＭ制御部は、ＰＷＭ信号のデューティ比、すなわち、矩形波（パルス）の繰返し間隔とオン時間（パルス幅）との割合を調整し、チョッパ回路のスイッチング動作を制御することにより、所望の電圧出力を得るスイッチング制御手段である。ＰＷＭ信号のデューティ比は、チョッパ回路に対する入力電圧Ｖ_ｉｎと目標電圧Ｖ_ｒｅｆとの比に基づいて決定される。通常、ＰＷＭ制御部では、出力を安定させるために、出力電圧や出力電流を検出し、これらの検出値が目標値に一致するようにフィードバック制御が行われる。例えば、定電圧制御の場合、フィルタ回路の出力電圧Ｖ_ｏｕｔと目標電圧Ｖ_ｒｅｆとの差分に応じたデューティ比のＰＷＭ信号が生成される（例えば、特許文献１〜３）。

特開２００５−２１８１５７号公報 特開平１０−２２５１０５号公報 特開２００６−１３６１４６号公報

一般に、チョッパ回路の出力電流Ｉ_１と目標電流Ｉ_ｒｅｆとの差分に基づく定電流制御では、安定状態であれば、出力電流Ｉ_１は一定値に維持され、出力電流Ｉ_１とフィルタ回路の出力電流Ｉ_２とがほぼ一致する。しかし、負荷抵抗の変動時などに出力電流Ｉ_２が急変しても、フィルタ回路の影響で出力電圧Ｖ_ｏｕｔや出力電流Ｉ_１は遅れて変化する。このため、上述した様な従来の直流電源装置では、入力電圧や負荷の変動に対する応答性が良くないという問題があった。

本発明は、上記事情に鑑みてなされたものであり、入力電圧や負荷の変動に対する応答性を向上させた直流電源装置を提供することを目的としている。特に、チョッパ回路の出力電流に基づいてフィードバック制御を行う直流電源装置の応答性を向上させ、出力電流の変動幅を低減させることを目的としている。

第１の本発明による直流電源装置は、ＰＷＭ信号に基づいて動作するスイッチング素子を有するチョッパ回路と、上記チョッパ回路の出力を平滑化するフィルタ回路と、上記チョッパ回路の出力電流と第１目標電流との差分に基づいて、第１参照電流を求める第１参照電流算出手段と、上記フィルタ回路の出力電圧を当該フィルタ回路のインピーダンスで割った商と第１参照電流とから第２参照電流を求める第２参照電流算出手段と、上記チョッパ回路の出力電流に基づいて、上記ＰＷＭ信号を生成するＰＷＭ制御手段とを備え、上記ＰＷＭ制御手段が、第２参照電流を第２目標電流として、上記チョッパ回路の出力電流に基づくフィードバック制御を行うように構成される。

この様な構成により、チョッパ回路の出力電流に基づくフィードバック制御の第２目標電流に対し、フィルタ回路に流れ込む電流を反映させることができるので、フィルタ回路の出力電流の変動に対する応答特性を向上させることができる。従って、チョッパ回路の出力電流が第１目標電流に近づくように制御しつつ、応答特性が良好なチョッパ回路のフィードバック制御を実現することができる。

第２の本発明による直流電源装置は、上記構成に加え、上記ＰＷＭ制御手段が、第２参照電流の更新間隔よりも短い周期で上記ＰＷＭ信号のデューティ比を更新するように構成される。

この様な構成によれば、フィルタ回路の出力電圧やチョッパ回路の出力電流をサンプリングして第２参照電流を更新するよりも短い時間間隔でＰＷＭ信号のデューティ比が更新されるので、第２参照電流の更新及びデューティ比の更新の両方を高速化しなくても、応答特性を向上させることができる。

本発明による直流電源装置によれば、チョッパ回路の出力電流に基づくフィードバック制御の第２目標電流に対し、フィルタ回路に流れ込む電流を反映させることができるので、フィルタ回路の出力電流の変動に対する応答特性を向上させることができる。従って、チョッパ回路の出力電流に基づいてフィードバック制御を行う直流電源装置の応答性を向上させ、出力電流の変動幅を低減させることができる。

本発明の実施の形態１による直流電源装置の一構成例を示した図であり、直流電源１からの直流電圧を降圧又は昇圧するＤＣ−ＤＣコンバータ２が示されている。 図１のＤＣ−ＤＣコンバータ２におけるチョッパ回路１０の構成例を示した図である。 図１のＤＣ−ＤＣコンバータ２におけるフィルタ回路２０の構成例を示した図である。 図１のＤＣ−ＤＣコンバータ２における定電圧制御時の動作の一例を示したフローチャートである。 本発明の実施の形態２による直流電源装置の概略構成の一例を示した図であり、ＤＣ−ＤＣコンバータ２の他の構成例が示されている。 図５のＤＣ−ＤＣコンバータ２の要部における構成例を示したブロック図であり、参照電流演算部３０内の機能構成の一例が示されている。 本発明の実施の形態３による直流電源装置の構成例を示したブロック図であり、参照電流演算部３０の他の構成例が示されている。 本発明の実施の形態４による直流電源装置の構成例を示したブロック図であり、参照電流演算部３０の他の構成例が示されている。 本発明の実施の形態５による直流電源装置の構成例を示した図であり、目標デューティを定める演算回路が付加されたＤＣ−ＤＣコンバータ２が示されている。

実施の形態１．
＜ＤＣ−ＤＣコンバータ＞
図１は、本発明の実施の形態１による直流電源装置の一構成例を示した図であり、直流電源１から供給された直流電圧を降圧又は昇圧して負荷３へ出力するＤＣ−ＤＣコンバータ２が示されている。

このＤＣ−ＤＣコンバータ２は、直流電圧を変換する直流電源装置であり、チョッパ回路１０、フィルタ回路２０、電圧センサー３１，３２、電流センサー３３，３４、減算器３５，３８、ＰＷＭ制御部３６、目標電圧生成部３７、参照電流算出部３９、履歴情報記憶部４０、加算器４１及びリミッタ４２により構成される。負荷３としては、二次電池や交流モーター用のインバータなどが想定される。

チョッパ回路１０は、ＰＷＭ制御部３６から入力されるＰＷＭ信号に基づくスイッチング動作により、直流電源１から供給される直流電圧を変換してフィルタ回路２０へ出力する直流電圧変換手段である。フィルタ回路２０は、チョッパ回路１０の出力を平滑化するためのローパスフィルタである。

電圧センサー３１は、チョッパ回路１０に対する入力電圧Ｖ_ｉｎを検出し、その検出値をＰＷＭ制御部３６へ出力する入力電圧検出手段である。電圧センサー３２は、フィルタ回路２０の出力電圧Ｖ_ｏｕｔを検出し、その検出値を減算器３８へ出力する出力電圧検出手段である。

電流センサー３３は、チョッパ回路１０の出力電流Ｉ_１を検出し、その検出値を減算器３５へ出力する第１の電流検出手段である。電流センサー３４は、フィルタ回路２０の出力電流Ｉ_２を検出し、その検出値を参照電流算出部３９及び加算器４１へ出力する第２の電流検出手段である。この例では、出力電流Ｉ_１が、フィルタ回路２０に対する入力電流となっている。

減算器３５は、出力電流Ｉ_１とリミッタ４２の出力との差分を求め、電流誤差ΔＩａとしてＰＷＭ制御部３６へ出力する演算回路である。ＰＷＭ制御部３６は、ＰＷＭ信号のデューティ比を調整することにより、チョッパ回路１０のスイッチングタイミングを制御するスイッチング制御手段であり、指令値生成部３６ａ及びＰＷＭ発生回路３６ｂからなる。

指令値生成部３６ａは、入力電圧Ｖ_ｉｎや目標電圧Ｖ_ｒｅｆに基づいて、ＰＷＭ信号のデューティ比を決める指令値を生成し、ＰＷＭ発生回路３６ｂへ出力する。この指令値生成部３６ａでは、所定の周期Ｔ１で電流誤差ΔＩａをサンプリングし、当該電流誤差ΔＩａに基づいて指令値を更新することにより、ＰＷＭ信号のデューティ比を一定周期で更新するフィードバック制御が行われる。

上記指令値は、例えば、ＰＩ制御又はＰＩＤ制御の方法を利用して、現在の電流誤差ΔＩａと過去の電流誤差ΔＩａとから求められる。具体的には、ＰＩ制御の場合、現在の電流誤差ΔＩａに比例する比例項と、過去の電流誤差ΔＩａを積分した積分項との和に基づいて、指令値が決定される。また、ＰＩＤ制御の場合、現在の電流誤差ΔＩａに比例する比例項と、過去の電流誤差ΔＩａを積分した積分項と、電流誤差ΔＩａを微分した微分項との和に基づいて、指令値が決定される。

ＰＷＭ発生回路３６ｂは、指令値生成部３６ａからの指令値に基づいてＰＷＭ信号を生成し、チョッパ回路１０へ出力する。ＰＷＭ制御部３６では、出力電流Ｉ_１がリミッタ４２の出力と一致するように、一定周期で電流誤差ΔＩａをサンプリングしてＰＷＭ信号のデューティ比を更新する動作が行われる。

目標電圧生成部３７は、出力電圧Ｖ_ｏｕｔと比較するための所定の目標電圧Ｖ_ｒｅｆを生成し、減算器３８へ出力する。減算器３８は、出力電圧Ｖ_ｏｕｔと目標電圧Ｖ_ｒｅｆとの差分を求め、電圧誤差ΔＶとして参照電流算出部３９へ出力する演算回路である。電圧誤差ΔＶは、例えば、ΔＶ＝Ｖ_ｏｕｔ−Ｖ_ｒｅｆによって表される。定電圧制御では、この電圧誤差ΔＶを所定の周期Ｔ２でサンプリングしてフィードバックさせることにより、当該電圧誤差ΔＶが０に近づくように、ＰＷＭ信号のデューティ比が調整される。

参照電流算出部３９は、減算器３８からの電圧誤差ΔＶに基づいて第１参照電流Ｉ_ｒｅｆ１を求め、加算器４１へ出力する第１参照電流生成手段である。第１参照電流Ｉ_ｒｅｆ１は、例えば、電圧誤差ΔＶと履歴情報記憶部４０に保持されている履歴情報とから、ＰＩ制御又はＰＩＤ制御の方法を利用して求められる。上記履歴情報は、電圧誤差ΔＶの履歴情報であり、過去に抽出された電圧誤差ΔＶや、過去に求めた第１参照電流Ｉ_{ｒｅｆ−１}が履歴情報として一定期間保持されている。具体的には、電圧誤差ΔＶから当該電圧誤差ΔＶに比例する比例項を求め、この比例項と過去に求めた第１参照電流Ｉ_ｒｅｆ１とから現在の第１参照電流Ｉ_ｒｅｆ１が求められる。

加算器４１は、参照電流算出部３９からの第１参照電流Ｉ_ｒｅｆ１と出力電流Ｉ_２との和を求め、第２参照電流Ｉ_ｒｅｆ２としてリミッタ４２へ出力する第２参照電流算出手段である。第２参照電流Ｉ_ｒｅｆ２は、Ｉ_ｒｅｆ２＝Ｉ_ｒｅｆ１＋Ｉ_２によって表される。

リミッタ４２は、加算器４１からの第２参照電流Ｉ_ｒｅｆ２を所定の上限電流Ｉ_ｍａｘと比較し、その比較結果に基づいて、第２参照電流Ｉ_ｒｅｆ２又は上限電流Ｉ_ｍａｘのいずれかを目標電流として減算器３５へ出力する目標電流制限手段である。

第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘ以下であれば、リミッタ４２から第２参照電流Ｉ_ｒｅｆ２が出力される。従って、ＰＷＭ制御部３６では、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘ以下である場合、第２参照電流Ｉ_ｒｅｆ２を目標電流として、チョッパ回路１０の出力電流Ｉ_１に基づくフィードバック制御が行われる。

一方、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えている場合には、リミッタ４２から上限電流Ｉ_ｍａｘが出力される。従って、ＰＷＭ制御部３６では、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えている場合、上限電流Ｉ_ｍａｘを目標電流として、チョッパ回路１０の出力電流Ｉ_１に基づくフィードバック制御が行われることになる。このフィードバック制御は、リミッタ４２の出力を目標値とする定電流制御に相当し、電流誤差ΔＩａをフィードバックさせることにより、当該電流誤差ΔＩａが０に近づくように、ＰＷＭ信号のデューティ比が調整される。

電流センサー３３による出力電流Ｉ_１の検出値を帰還させて電流誤差ΔＩａを求め、この電流誤差ΔＩａに基づいてＰＷＭ信号のデューティ比を更新する制御ループＡ１は、第２参照電流Ｉ_ｒｅｆ２の更新間隔よりも短い周期Ｔ１（Ｔ１＜Ｔ２）でデューティ比の更新を行う高速帰還ループである。この様に出力電流Ｉ_１のフィードバックのみ高速化することにより、コスト増大を抑制しつつ、応答特性を向上させることができる。

参照電流算出部３９では、出力電圧Ｖ_ｏｕｔを安定させるために、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えている状態から上限電流Ｉ_ｍａｘ以下の状態へ遷移した時点で、履歴情報記憶部４０に保持されている履歴情報をリセットし、上限電流Ｉ_ｍａｘとフィルタ回路２０の出力電流Ｉ_２との差分を現在の第１参照電流Ｉ_ｒｅｆ１として出力する動作が行われる。

このとき、上限電流Ｉ_ｍａｘが第２参照電流Ｉ_ｒｅｆ２として加算器４１から出力されることになる。つまり、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えているときに蓄積された電圧誤差ΔＶの履歴情報は、上限電流Ｉ_ｍａｘ以下の状態への遷移時にリセットされるので、その様な履歴情報がフィードバック制御に反映されるのを抑制することができる。また、上限電流Ｉ_ｍａｘと出力電流Ｉ_２との差分を第１参照電流Ｉ_ｒｅｆ１とすることにより、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘ以下の状態へ遷移する前後において、フィードバック制御の目標電流が大きく変化するのを抑制することができる。

＜チョッパ回路＞
図２は、図１のＤＣ−ＤＣコンバータ２におけるチョッパ回路１０の構成例を示した図である。このチョッパ回路１０は、ドライブ回路１１、スイッチング素子１２，１４、ダイオード１３及び１５からなる降圧型のスイッチ回路であり、２つのスイッチング素子１２，１４を交互にオン又はオフさせることにより、入力電圧Ｖ_ｉｎを所定の出力電圧に変換する。

スイッチング素子１２，１４は、ドライブ回路１１からの制御信号に基づいて、導通状態と遮断状態とを遷移可能な半導体素子であり、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）やＦＥＴ（電界効果型トランジスタ）などのトランジスタ又はサイリスタが用いられる。

ダイオード１３，１５は、出力電流Ｉ_１が供給されるフィルタ回路２０のコイル２１に生じる起電力を放出させるための還流ダイオード（フリーホイールダイオード）であり、スイッチング素子１２，１４とそれぞれ並列に接続されている。

例えば、スイッチング素子１２がＩＧＢＴの場合、ＩＧＢＴのコレクタ端子と、ダイオード１３のカソード端子とがプラス側の入力端子に接続され、エミッタ端子とアノード端子とがプラス側の出力端子に接続されている。また、スイッチング素子１４のコレクタ端子と、ダイオード１５のカソード端子とがプラス側の出力端子に接続され、エミッタ端子とアノード端子とがマイナス側の入力端子及び出力端子に接続されている。

ドライブ回路１１は、ＰＷＭ制御部３６からのＰＷＭ信号に基づいて、スイッチング素子１２，１４をオン又はオフさせる駆動回路であり、スイッチング素子１２，１４のゲート端子に接続されている。

＜フィルタ回路＞
図３は、図１のＤＣ−ＤＣコンバータ２におけるフィルタ回路２０の構成例を示した図である。このフィルタ回路２０は、インダクタンスＬのコイル２１と、インピーダンスＺの回路素子２２とにより構成されるローパスフィルタであり、回路素子２２は、静電容量Ｃのコンデンサや電気抵抗Ｒの抵抗素子からなる。

チョッパ回路１０の出力電流Ｉ_１がコイル２１を通過し、回路素子２２を流れる電流とＩ_１との和が出力電流Ｉ_２として負荷３へ出力される。回路素子２２は、コンデンサのみからなる場合もあれば、直列接続されたコンデンサ及び抵抗素子からなる場合もある。或いは、直列接続された第１コンデンサ及び抵抗素子と、第２コンデンサとが並列に接続されたものであっても良い。

＜定電圧制御＞
図４のステップＳ１０１〜Ｓ１１２は、図１のＤＣ−ＤＣコンバータ２における定電圧制御時の動作の一例を示したフローチャートである。まず、減算器３８は、出力電圧Ｖ_ｏｕｔの検出値と目標電圧Ｖ_ｒｅｆとから電圧誤差ΔＶを算出する（ステップＳ１０１，Ｓ１０２）。参照電流算出部３９は、この電圧誤差ΔＶに基づいて第１参照電流Ｉ_ｒｅｆ１を算出する（ステップＳ１０３）。

加算器４１は、第１参照電流Ｉ_ｒｅｆ１に出力電流Ｉ_２を加算し、第２参照電流Ｉ_ｒｅｆ２として出力する（ステップＳ１０４）。リミッタ４２は、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えていなければ、第２参照電流Ｉ_ｒｅｆ２をそのまま出力し、この第２参照電流Ｉ_ｒｅｆ２が出力電流Ｉ_１に基づくフィードバック制御の目標値に設定される（ステップＳ１０５，Ｓ１０９）。そして、出力電流Ｉ_１と当該目標値との差分（電流誤差ΔＩａ）に基づいてフィードバック制御が行われる（ステップＳ１１０）。

一方、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えている場合には、上限電流Ｉ_ｍａｘがリミッタ４２から出力され、この上限電流Ｉ_ｍａｘが目標値に設定され（ステップＳ１０５，Ｓ１１２）、出力電流Ｉ_１と当該目標値との差分に基づくフィードバック制御が行われる（ステップＳ１１０）。

参照電流算出部３９では、第１参照電流Ｉ_ｒｅｆ１を算出する際、第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えていない場合に、前回の第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えていれば、履歴情報記憶部４０に保持されている履歴情報をリセットし、上限電流Ｉ_ｍａｘと出力電流Ｉ_２との差分が現在の第１参照電流Ｉ_ｒｅｆ１として出力される（ステップＳ１０６〜Ｓ１０８）。このとき、上限電流Ｉ_ｍａｘが第２参照電流Ｉ_ｒｅｆ２として出力され、目標値に設定される（ステップＳ１０９）。

前回の第２参照電流Ｉ_ｒｅｆ２が上限電流Ｉ_ｍａｘを越えていない場合には、電圧誤差ΔＶと過去に求めた第１参照電流Ｉ_ｒｅｆ１とから現在の第１参照電流Ｉ_ｒｅｆ１が求められる。そして、この第１参照電流Ｉ_ｒｅｆ１と出力電流Ｉ_２との加算値が第２参照電流Ｉ_ｒｅｆ２として出力され、目標値に設定される（ステップＳ１０６，Ｓ１０９）。出力電流Ｉ_１に基づくフィードバック制御は、第２参照電流Ｉ_ｒｅｆ２が更新されるまで繰り返される（ステップＳ１１１）。

本実施の形態によれば、チョッパ回路１０の出力電流Ｉ_１に基づくフィードバック制御の目標電流に対し、フィルタ回路２０の出力電圧Ｖ_ｏｕｔと出力電流Ｉ_２とを反映させることができるので、出力電圧Ｖ_ｏｕｔが目標電圧Ｖ_ｒｅｆに近づくように制御しつつ、応答特性が良好なチョッパ回路１０のフィードバック制御を実現することができる。また、フィルタ回路２０の出力電圧Ｖ_ｏｕｔに対する電圧誤差ΔＶから第１参照電流Ｉ_ｒｅｆ１を求め、さらにフィルタ回路２０の出力電流Ｉ_２を加算して第２参照電流Ｉ_ｒｅｆ２を求め、第２参照電流Ｉ_ｒｅｆ２を上記目標電流とすることにより、制御パラメータの調整を容易化することができる。さらに、出力電圧Ｖ_ｏｕｔの変動幅が低減することにより、フィードバック制御の補償量が小さくても良くなるので、目標電圧Ｖ_ｒｅｆに基づく定電圧制御の分解能を向上させることができる。

また、出力電圧Ｖ_ｏｕｔや出力電流Ｉ_２をサンプリングして第２参照電流Ｉ_ｒｅｆ２を更新する間隔が、出力電流Ｉ_１をサンプリングしてＰＷＭ信号のデューティ比を更新する間隔より長くても、負荷変動に対する応答性が向上するので、第２参照電流Ｉ_ｒｅｆ２の更新間隔とデューティ比の更新間隔との両方を短縮させる場合に比べて、製造コストの増大を抑制することができる。

実施の形態２．
実施の形態１では、電圧誤差ΔＶから求めた第１参照電流Ｉ_ｒｅｆ１に出力電流Ｉ_２を加算した第２参照電流Ｉ_ｒｅｆ２を目標電流としてフィードバック制御を行うことにより、定電圧制御時における出力電圧Ｖ_ｏｕｔの変動幅を低減させる場合の例について説明した。これに対し、本実施の形態では、目標電圧Ｖ_ｒｅｆに基づく定電圧制御と、目標電流Ｉ_ｒｅｆに基づく定電流制御と、目標電力Ｐ_ｒｅｆに基づく定電力制御とが切替可能な場合について説明する。

図５は、本発明の実施の形態２による直流電源装置の概略構成の一例を示した図であり、ＤＣ−ＤＣコンバータ２の他の構成例が示されている。このＤＣ−ＤＣコンバータ２は、図１のＤＣ−ＤＣコンバータ２と比較すれば、出力電圧Ｖ_ｏｕｔ、出力電流Ｉ_１及びＩ_２に基づいて参照電流Ｉ_ｒｅｆ０を算出する参照電流演算部３０を備えている点で異なる。

参照電流演算部３０は、所定の周期で出力電圧Ｖ_ｏｕｔ、出力電流Ｉ_１及びＩ_２をサンプリングし、これらの検出値から参照電流Ｉ_ｒｅｆ０を求めてリミッタ４２へ出力する参照電流生成手段である。ＰＷＭ制御部３６では、参照電流Ｉ_ｒｅｆ０を目標電流としてフィードバック制御が行われる。

＜参照電流演算部＞
図６は、図５のＤＣ−ＤＣコンバータ２の要部における構成例を示したブロック図であり、参照電流演算部３０内の機能構成の一例が示されている。この参照電流演算部３０は、定電圧モード、定電流モード又は定電力モードのいずれかに制御モードを切り替えることができ、選択した制御モードに応じて参照電流Ｉ_ｒｅｆ０がリミッタ４２へ出力される。

具体的には、定電圧制御ブロックとして、目標電圧生成部３７、減算器３８、参照電流算出部３９、履歴情報記憶部４０及び加算器４１を備え、定電流制御ブロックとして、目標電流生成部５１、減算器５２、参照電流算出部５３及び履歴情報記憶部５４を備える。

そして、定電力制御ブロックとして、乗算器６１、目標電力生成部６２、減算器６３、参照電流算出部６４及び履歴情報記憶部６５を備え、定電圧モード、定電流モード又は定電力モードのいずれかを選択する制御モード切替部７０を備えて構成される。定電圧制御ブロックは、図１中のものと同じである。

目標電流生成部５１は、出力電流Ｉ_１と比較するための目標電流Ｉ_ｒｅｆを生成し、減算器５２へ出力する。減算器５２は、出力電流Ｉ_１と目標電流Ｉ_ｒｅｆとの差分を求め、電流誤差ΔＩｂとして参照電流算出部５３へ出力する演算回路である。電流誤差ΔＩｂは、例えば、ΔＩｂ＝Ｉ_１−Ｉ_ｒｅｆによって表される。

参照電流算出部５３は、電流誤差ΔＩｂに基づいて第３参照電流Ｉ_ｒｅｆ３を求め、制御モード切替部７０へ出力する第３参照電流生成手段である。第３参照電流Ｉ_ｒｅｆ３は、電流誤差ΔＩｂと履歴情報記憶部５４に保持されているその履歴情報とから、ＰＩ制御又はＰＩＤ制御の方法を利用して求められる。

乗算器６１は、出力電圧Ｖ_ｏｕｔと出力電流Ｉ_２とを乗算して出力電力Ｐを求め、減算器６３へ出力する演算回路である。目標電力生成部６２は、出力電力Ｐと比較するための目標電力Ｐ_ｒｅｆを生成し、減算器６３へ出力する。減算器６３は、出力電力Ｐと目標電力Ｐ_ｒｅｆとの差分を求め、電力誤差ΔＰとして参照電流算出部６４へ出力する演算回路である。電力誤差ΔＰは、例えば、ΔＰ＝Ｐ−Ｐ_ｒｅｆ＝Ｖ_ｏｕｔ×Ｉ_２−Ｐ_ｒｅｆによって表される。

参照電流算出部６４は、電力誤差ΔＰに基づいて第４参照電流Ｉ_ｒｅｆ４を求め、制御モード切替部７０へ出力する第４参照電流生成手段である。第４参照電流Ｉ_ｒｅｆ４は、電力誤差ΔＰと履歴情報記憶部６５に保持されているその履歴情報とから、ＰＩ制御又はＰＩＤ制御の方法を利用して求められる。

制御モード切替部７０は、定電圧モード、定電流モード及び定電力モードのいずれかを選択し、選択した制御モードに応じて、第２参照電流Ｉ_ｒｅｆ２、第３参照電流Ｉ_ｒｅｆ３及び第４参照電流Ｉ_ｒｅｆ４のいずれかを参照電流Ｉ_ｒｅｆ０として出力する。制御モードの切り替えは、例えば、他の機器からのモード切替要求に基づいて行われる。

本実施の形態によれば、定電圧、定電流又は定電力モードのいずれの制御モードであっても、参照電流Ｉ_ｒｅｆ０を共通のパラメータとしてフィードバック制御の目標値に設定するので、リミッタ４２を共通化することができ、直流電源装置の構成を簡素化することができる。

実施の形態３．
実施の形態１では、電圧誤差ΔＶから求めた第１参照電流Ｉ_ｒｅｆ１に出力電流Ｉ_２を加算した第２参照電流Ｉ_ｒｅｆ２を目標電流としてフィードバック制御を行うことにより、定電圧制御時における出力電圧Ｖ_ｏｕｔの変動幅を低減させる場合の例について説明した。これに対し、本実施の形態では、フィルタ回路２０に流れ込む電流の影響を考慮して参照電流を定めることによって、定電流制御時における出力電流Ｉ_２の変動幅を低減させる場合について説明する。

図７は、本発明の実施の形態３による直流電源装置の構成例を示したブロック図であり、参照電流演算部３０の他の構成例が示されている。この参照電流演算部３０は、図６の参照電流演算部３０と比較すれば、定電流制御ブロックとして、目標電流生成部５１、減算器５２、履歴情報記憶部５４、第１参照電流算出部８１及び第２参照電流算出部８２を備えている点で異なる。

第１参照電流算出部８１は、電流誤差ΔＩｂに基づいて第１参照電流Ｉ_ｒｅｆ１を求め、第２参照電流算出部８２へ出力する演算回路からなる。第１参照電流Ｉ_ｒｅｆ１は、電流誤差ΔＩｂと履歴情報記憶部５４に保持されているその履歴情報とから、ＰＩ制御又はＰＩＤ制御の方法を利用して求められる。

第２参照電流算出部８２は、第１参照電流Ｉ_ｒｅｆ１とフィルタ回路２０の出力電圧Ｖ_ｏｕｔとに基づいて第２参照電流Ｉ_ｒｅｆ２を求め、制御モード切替部７０へ出力する演算回路からなる。具体的には、出力電圧Ｖ_ｏｕｔをフィルタ回路２０のインピーダンスＺで割った商Ｖ_ｏｕｔ／Ｚを算出するための除算器と、商Ｖ_ｏｕｔ／Ｚと第１参照電流Ｉ_ｒｅｆ１との差分を算出するための減算器とからなる。第２参照電流Ｉ_ｒｅｆ２は、例えば、Ｉ_ｒｅｆ２＝Ｉ_ｒｅｆ１−Ｖ_ｏｕｔ／Ｚによって表される。

制御モード切替部７０では、定電圧モード、定電流モード及び定電力モードのいずれかを選択し、選択した制御モードに応じて、参照電流Ｉ_ｒｅｆ２又はＩ_ｒｅｆ４のいずれかを参照電流Ｉ_ｒｅｆ０として出力される。

本実施の形態によれば、フィルタ回路２０の出力電圧Ｖ_ｏｕｔをフィルタ回路２０のインピーダンスＺで割った商Ｖ_ｏｕｔ／Ｚと第１参照電流Ｉ_ｒｅｆ１とから求めた第２参照電流Ｉ_ｒｅｆ２を目標電流とすることにより、フィルタ回路２０に流れ込むフィルタ電流Ｖ_ｏｕｔ／Ｚの影響がフィードバック制御に素早く反映されるので、負荷変動に対する応答性を向上させることができ、出力電流Ｉ_２の変動幅を低減させることができる。

実施の形態４．
実施の形態１では、電圧誤差ΔＶから求めた第１参照電流Ｉ_ｒｅｆ１に出力電流Ｉ_２を加算した第２参照電流Ｉ_ｒｅｆ２を目標電流としてフィードバック制御を行うことにより、定電圧制御時における出力電圧Ｖ_ｏｕｔの変動幅を低減させる場合の例について説明した。これに対し、本実施の形態では、定電圧制御時、出力電圧Ｖ_ｏｕｔを次にサンプリングするまでの間に目標電圧Ｖ_ｒｅｆが大きく変化した際の追従性を向上させる場合について説明する。

図８は、本発明の実施の形態４による直流電源装置の構成例を示したブロック図であり、参照電流演算部３０の他の構成例が示されている。この参照電流演算部３０は、図６の参照電流演算部３０と比較すれば、定電圧制御ブロックとして、目標電圧生成部３７、減算器３８、参照電流算出部３９、履歴情報記憶部４０、加算器４１、変化量抽出部９１及び加算器９２を備えている点で異なる。

変化量抽出部９１は、目標電圧生成部３７の出力に基づいて、目標電圧Ｖ_ｒｅｆの単位時間当たりの変化量ΔＶ_ｒｅｆを求め、当該変化量ΔＶ_ｒｅｆとフィルタ回路２０内のコンデンサの静電容量Ｃとの積Ｃ×ΔＶ_ｒｅｆを加算器９２へ出力する演算回路である。変化量ΔＶ_ｒｅｆは、例えば、参照電流算出部３９が電圧誤差ΔＶを繰返しサンプリングして、第１参照電流Ｉ_ｒｅｆ１を一定周期で更新する時間間隔を単位時間として、目標電圧Ｖ_ｒｅｆの変化量ΔＶ_ｒｅｆが抽出される。具体的には、前回のサンプリング時における目標電圧Ｖ_ｒｅｆと、現在の目標電圧Ｖ_ｒｅｆとの差分から変化量ΔＶ_ｒｅｆが求められる。

加算器９２は、加算器４１が算出した参照電流と、変化量抽出部９１が抽出した積Ｃ×ΔＶ_ｒｅｆとの和を求め、第２参照電流Ｉ_ｒｅｆ２として制御モード切替部７０へ出力する演算回路である。第２参照電流Ｉ_ｒｅｆ２は、Ｉ_ｒｅｆ２＝Ｉ_ｒｅｆ１＋Ｉ_２＋Ｃ×ΔＶ_ｒｅｆによって表される。

本実施の形態によれば、フィルタ回路２０内のコンデンサの静電容量Ｃと目標電圧Ｖ_ｒｅｆの単位時間当たりの変化量ΔＶ_ｒｅｆとの積が第１参照電流Ｉ_ｒｅｆ１に加算された第２参照電流Ｉ_ｒｅｆ２を目標電流とすることにより、フィルタ回路２０内のコンデンサをさらに充電するのに必要な電流の影響がフィードバック制御に素早く反映されるので、定電圧制御時における目標電圧Ｖ_ｒｅｆの変動に対する応答性を向上させることができる。

実施の形態５．
実施の形態１では、電圧誤差ΔＶから求めた第１参照電流Ｉ_ｒｅｆ１に出力電流Ｉ_２を加算した第２参照電流Ｉ_ｒｅｆ２を目標電流としてフィードバック制御を行うことにより、定電圧制御時における出力電圧Ｖ_ｏｕｔの変動幅を低減させる場合の例について説明した。これに対し、本実施の形態では、チョッパ回路１０に対する入力電圧Ｖ_ｉｎと目標電圧Ｖ_ｒｅｆとの比から参照デューティを求め、この参照デューティを目標デューティとしてフィードバック制御を行う場合について説明する。

図９は、本発明の実施の形態５による直流電源装置の構成例を示した図であり、目標デューティを定める演算回路が付加されたＤＣ−ＤＣコンバータ２が示されている。このＤＣ−ＤＣコンバータ２は、図５のＤＣ−ＤＣコンバータ２と比較すれば、除算器１０１，１０２及び加算器１０３を備えている点で異なる。

除算器１０１は、チョッパ回路１０に対する入力電圧Ｖ_ｉｎと目標電圧Ｖ_ｒｅｆとの比から第１参照デューティＤ_ｒｅｆ１を求め、加算器１０３へ出力する第１参照デューティ算出手段である。第１参照デューティＤ_ｒｅｆ１は、例えば、Ｄ_ｒｅｆ１＝Ｖ_ｒｅｆ／Ｖ_ｉｎによって表される。

除算器１０２は、チョッパ回路１０に対する入力電圧Ｖ_ｉｎとフィルタ回路２０の出力電圧Ｖ_ｏｕｔとの比からデューティＤを求め、加算器１０３へ出力する演算回路である。デューティＤは、例えば、Ｄ＝Ｖ_ｏｕｔ／Ｖ_ｉｎによって表される。

加算器１０３は、デューティＤと第１参照デューティＤ_ｒｅｆ１との和を求め、第２参照デューティＤ_ｒｅｆ２として指令値生成部３６ａへ出力する第２参照デューティ算出手段である。第２参照デューティＤ_ｒｅｆ２は、Ｄ_ｒｅｆ２＝Ｄ＋Ｄ_ｒｅｆ１によって表される。ＰＷＭ制御部３６では、この第２参照デューティＤ_ｒｅｆ２を目標デューティとして、ＰＷＭ信号のデューティ比を所定の周期Ｔ３で更新する動作が行われる。

本実施の形態によれば、チョッパ回路１０に対する入力電圧Ｖ_ｉｎと目標電圧Ｖ_ｒｅｆとの比から求めた第１参照デューティＤ_ｒｅｆ１に入力電圧Ｖ_ｉｎとフィルタ回路２０の出力電圧Ｖ_ｏｕｔとの比が加算された第２参照デューティＤ_ｒｅｆ２を目標デューティとしてフィードバック制御が行われることから、入力電圧Ｖ_ｉｎの変動がフィードバック制御に素早く反映されるので、入力変動に対する応答性を向上させることができる。

１ 直流電源
２ ＤＣ−ＤＣコンバータ
３ 負荷
１０ チョッパ回路
１１ ドライブ回路
１２，１４ スイッチング素子
１３，１５ ダイオード
２０ フィルタ回路
２１ コイル
２２ 回路素子
３０ 参照電流演算部
３１，３２ 電圧センサー
３３，３４ 電流センサー
３５，３８ 減算器
３６ ＰＷＭ制御部
３６ａ 指令値生成部
３６ｂ ＰＷＭ発生回路
３７ 目標電圧生成部
３９ 参照電流算出部
４０ 履歴情報記憶部
４１ 加算器
４２ リミッタ
５１ 目標電流生成部
５２ 減算器
５３ 参照電流算出部
５４ 履歴情報記憶部
６１ 乗算器
６２ 目標電力生成部
６３ 減算器
６４ 参照電流算出部
６５ 履歴情報記憶部
７０ 制御モード切替部
８１ 第１参照電流算出部
８２ 第２参照電流算出部
９１ 変化量抽出部
９２ 加算器
１０１，１０２ 除算器
１０３ 加算器
Ａ１ 制御ループ

Claims (2)

1. ＰＷＭ信号に基づいて動作するスイッチング素子を有するチョッパ回路と、
   上記チョッパ回路の出力を平滑化するフィルタ回路と、
   上記チョッパ回路の出力電流と第１目標電流との差分に基づいて、第１参照電流を求める第１参照電流算出手段と、
   上記フィルタ回路の出力電圧を当該フィルタ回路のインピーダンスで割った商と第１参照電流とから第２参照電流を求める第２参照電流算出手段と、
   上記チョッパ回路の出力電流に基づいて、上記ＰＷＭ信号を生成するＰＷＭ制御手段とを備え、
   上記ＰＷＭ制御手段が、第２参照電流を第２目標電流として、上記チョッパ回路の出力電流に基づくフィードバック制御を行うことを特徴とする直流電源装置。
2. 上記ＰＷＭ制御手段は、第２参照電流の更新間隔よりも短い周期で上記ＰＷＭ信号のデューティ比を更新することを特徴とする請求項１に記載の直流電源装置。

Images