JP5185021B2 - 負荷回路の保護装置 - Google Patents

Description

本発明は、同一の電源に複数系統の負荷回路を接続し、このうち任意の負荷回路にて短絡事故が発生した場合に、この短絡事故が発生した負荷回路のみを遮断して保護する負荷回路の保護装置に関する。

例えば、車両に搭載されるランプ、モータ等の負荷は、半導体スイッチを介して電源（バッテリ）と接続される。即ち、車両に搭載される電源には、半導体スイッチと負荷が直列接続された負荷回路が複数系統接続され、各負荷回路に設けられた半導体スイッチをオン、オフ操作することにより、各負荷の駆動、停止が制御される。

また、各負荷回路のうちのいずれかにて、デッドショート等の短絡事故に起因する過電流が生じた場合に、いち早く半導体スイッチを遮断して負荷回路を保護するために、保護装置が設けられている。このような負荷回路の保護装置の従来例として、例えば特開２００６−２４９９７号公報（特許文献１）、特開２００７−８５８６１号公報（特許文献２）に記載されたものが知られている。

図４は、特許文献１に記載された負荷回路の保護装置の構成を示す回路図である。図４に示す回路では、電源ＶＢに対して２系統の負荷回路（第１の負荷回路「Ａ」、第２の負荷回路「Ｂ」）が並列的に接続される例について示している。即ち、電源ＶＢには、ＭＯＳＦＥＴ（Ｔ１０１；半導体スイッチ）と、負荷１１１（ランプ、モータ等）との直列接続からなる第１の負荷回路「Ａ」、及び、ＭＯＳＦＥＴ（Ｔ１０１-1）と、負荷１１１-1との直列接続からなる第１の負荷回路「Ｂ」が接続されている。なお、第１の負荷回路「Ａ」と第２の負荷回路「Ｂ」は同一構成であるので、以下では第１の負荷回路「Ａ」についてのみ説明し、第２の負荷回路「Ｂ」については、サフィックス「-1」を付して説明を省略する。

図４に示す回路において、ＭＯＳＦＥＴ（Ｔ１０１）のドレインである点Ｐ１は、Ｅ１検出回路１１２に接続されている。該Ｅ１検出回路１１２は、負荷回路「Ａ」、「Ｂ」に共通して設けられ、点Ｐ１と電源ＶＢのプラス端子との間の配線（抵抗Ｒｗ１、インダクタンスＬ１）に発生する逆起電力Ｅ１を検出し、この逆起電力Ｅ１が所定のレベルに達した場合に、Ｈレベルの検出信号をアンド回路ＡＮＤ１０２の一方の入力端子に出力する。

ＭＯＳＦＥＴ（Ｔ１０１）の両端はＶＤＳ検出回路１１３に接続され、該ＶＤＳ検出回路１１３では、ＭＯＳＦＥＴ（Ｔ１０１）の両端電圧を測定し、この両端電圧が所定値に達した場合には、Ｈレベルの検出信号をアンド回路ＡＮＤ１０２の他方の入力端子に出力する。

そして、電源ＶＢと抵抗Ｒ１０６の間に設けられたスイッチＳＷ１０１がオンとされると、アンド回路ＡＮＤ１０１を介してドライバ１１４に駆動指令が入力され、ドライバ１１４はこの駆動指令を受けて、ＭＯＳＦＥＴ（Ｔ１０１）のゲートにＨレベルの駆動信号を出力する。これにより、ＭＯＳＦＥＴ（Ｔ１０１）がオンとなって、負荷１１１が駆動する。

また、負荷回路「Ａ」のいずれか地点にて、デッドショート等の短絡事故が発生した場合には、過大な逆起電力Ｅ１が発生し、且つ、ＭＯＳＦＥＴ（Ｔ１０１）の両端電圧が所定値を超えるので、アンド回路ＡＮＤ１０２の出力信号がＨレベルとなり、このＨレベル信号はラッチＤＦ１０１に供給される。その結果、アンド回路ＡＮＤ１０１の出力をＬレベルとし、且つ、ＭＯＳＦＥＴ（Ｔ１０３）をオンとすることにより、ＭＯＳＦＥＴ（Ｔ１０１）のゲートをグランドに接地して、負荷回路「Ａ」を遮断する。つまり、短絡事故が発生した負荷回路「Ａ」は遮断されて回路が保護されることになる。

この際、負荷回路「Ｂ」では、負荷回路「Ａ」の遮断とは関係なく、駆動状態を維持することができる。つまり、図４に示す回路では、複数系統の負荷回路のうち、短絡事故が発生した負荷回路のみを遮断し、それ以外の負荷回路を通常通りに作動させることができる。
特開２００６−２４９９７号公報 特開２００７−８５８６１号公報

しかしながら、上述した特許文献１に開示された従来例では、負荷回路「Ａ」でデッドショートが発生した場合には、Ｅ１検出回路１１２では逆起電力Ｅ１の発生を即時に検出するものの、ＭＯＳＦＥＴ（Ｔ１０１）の両端に生じる電圧が所定値を超えるまでに長時間を要してしまうので、ＶＤＳ検出回路１１３の出力信号がＨレベルとなるまでに、長時間を要してしまい、ひいてはＭＯＳＦＥＴ（Ｔ１０１）の遮断が遅れるという欠点があった。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、負荷回路でデッドショートが発生した場合に、即時にこの負荷回路のみを遮断して負荷回路を保護する負荷回路の保護装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、負荷接続配線を介して半導体スイッチと負荷が接続された負荷回路を複数個並列接続し、前記各負荷回路と電源を、各負荷回路に対して共通となる共通配線を介して接続し、少なくとも一つの負荷回路にて過電流が発生した際に、該過電流が発生した負荷回路を遮断する負荷回路の保護装置において、前記共通配線に生じる第１の逆起電力を検出する第１の逆起電力検出手段と、少なくとも一つの負荷回路に設けられ、前記負荷接続配線に、前記第１の逆起電力と同一方向となる第２の逆起電力が発生するか否かを検出する第２の逆起電力検出手段と、前記第１の逆起電力が所定の閾値を超え、且つ、前記負荷接続配線に前記第２の逆起電力が発生した場合に、この負荷接続配線を有する負荷回路を遮断する遮断制御手段と、を備えたことを特徴とする。

請求項２に記載の発明は、請求項１において、前記負荷接続配線は、前記共通配線から各負荷回路に分岐する分岐点と、各負荷回路がグランドに接地される接地点との間に用いられる配線であり、前記第２の逆起電力検出手段は、前記負荷接続配線の一部に存在するインダクタンス成分に起因して生じる逆起電力を検出することを特徴とする。

請求項３に記載の発明は、負荷接続配線を介して半導体スイッチと負荷が接続された負荷回路を複数個並列接続し、前記各負荷回路と電源を、各負荷回路に対して共通となる共通配線を介して接続し、少なくとも一つの負荷回路にて過電流が発生した際に、該過電流が発生した負荷回路を遮断する負荷回路の保護装置において、前記共通配線に生じる第１の逆起電力を検出する第１の逆起電力検出手段と、少なくとも一つの負荷回路に設けられ、前記負荷接続配線に生じる前記第１の逆起電力と同一方向となる第２の逆起電力と、前記半導体スイッチの電圧降下と、の合計電圧（Ｖａ）を検出する第２の逆起電力検出手段と、前記第１の逆起電力が所定の閾値を超え、且つ、前記負荷接続配線に生じる前記合計電圧が所定の判定値を超えた場合に、この負荷接続配線を有する負荷回路を遮断する遮断制御手段と、を備えたことを特徴とする。

本発明に係る負荷回路の保護装置では、共通配線（点Ｐ１〜ＶＢ間の配線）に発生する第１の逆起電力Ｅ１が所定値を超えたか否かついての判定は、第１の逆起電力検出手段により短絡が発生した瞬間に実施可能であり、その後の短絡が発生した負荷回路の識別についても極めて短時間に実施できるので、短絡発生から遮断までに要する時間を従来と比較して短くすることができる。

このため、半導体スイッチ及び配線に短絡電流が流れることにより発生する電力損失及びこれに伴う発熱を抑制することができ、配線系の保護性能、特に半導体スイッチの保護性能が向上する。また、共通配線に発生する逆起電力Ｅ１が所定値を超えるという現象は、いずれかの負荷回路の負荷接続配線に短絡接地が発生したときに起こる特有の現象であり、その他の要因で発生することはないので、判定時間を短く設定しても誤判定の恐れは無い。従って、本発明により、高速遮断でありながら、信頼性の高い負荷回路の保護装置を実現することができる。

［第１実施形態の構成説明］
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１実施形態に係る負荷回路の保護装置の構成を示す回路図である。同図に示す負荷回路は、例えば、車両に搭載されるランプ、モータ等の負荷１１（抵抗Ｒｚ、インダクタンスＬｚ）を駆動させるための回路であり、ＭＯＳＦＥＴ（Ｔ１；半導体スイッチ）と負荷１１との直列接続回路を備えている。そして、負荷回路は複数系統が設けられており（図では２系統のみを記載）、各負荷回路の結合点である点Ｐ１は、抵抗Ｒｗ１、インダクタンスＬ１を有する配線（以下、「共通配線」と称する）を介して、電源ＶＢのプラス端子に接続されている。

また、点Ｐ１はＥ１検出回路１３（第１の逆起電力検出手段）に接続され、ＭＯＳＦＥＴ（Ｔ１）のゲートは制御回路１４（遮断制御手段）に接続され、ＭＯＳＦＥＴ（Ｔ１）のソースである点Ｐ２、及びＭＯＳＦＥＴ（Ｔ１）と負荷１１を接続する配線（以下、「負荷接続配線」と称する）の中間に設定した点Ｐ３は、それぞれＥ２検出回路１２（第２の逆起電力検出手段）に接続されている。ここで、点Ｐ２とＰ３の間の負荷接続配線にはインダクタンスが存在し、このインダクタンスをＬｘとする。また、点Ｐ３と負荷１１との間の負荷接続配線の抵抗をＲｗ２、インダクタンスをＬ２とする。

制御回路１４は、スイッチＳＷ１と、チャージポンプ１４１と、ドライバ１４２と、ラッチ回路ＤＦ１と、ＭＯＳＦＥＴ（Ｔ３）等を備えている。スイッチＳＷ１の一端は電源ＶＢに接続され、他端は２系統に分岐しこのうち一方の分岐線は抵抗Ｒ１１を介してグランドに接地され、他方の分岐線はアンド回路ＡＮＤ１の一方の入力端子に接続されている。また、該アンド回路ＡＮＤ１の他方の入力端子は、ラッチＤＦ１の−Ｑ出力に接続されている。

アンド回路ＡＮＤ１の出力端子は、ドライバ１４２に接続され、該ドライバ１４２はチャージポンプ１４１と接続され、更に、該ドライバ１４２の出力端子は、抵抗Ｒ１０を介してＭＯＳＦＥＴ（Ｔ１）のゲートに接続されている。そして、アンド回路ＡＮＤ１の出力信号がＨレベルとなった場合に、電源電圧ＶＢよりも高い電圧となる駆動信号を、ＭＯＳＦＥＴ（Ｔ１）のゲートに出力して該ＭＯＳＦＥＴ（Ｔ１）をオンとする。

抵抗Ｒ１０の一端は、ＭＯＳＦＥＴ（Ｔ３）を介してグランドに接地されており、該ＭＯＳＦＥＴ（Ｔ３）のゲートは、ラッチＤＦ１の＋Ｑ出力に接続されている。また、ラッチＤＦ１には、アンド回路ＡＮＤ２の出力端子が接続されている。なお、図中の抵抗、コンデンサの符号の下に示す数値は、これらの具体的な値を示している。例えば、抵抗Ｒ１０の抵抗値は、一例として１．５［ＫΩ］である。

Ｅ１検出回路１３は、複数の負荷回路に対して一つ設けられ、コンパレータＣＭＰ２を備え、該コンパレータＣＭＰ２の反転側入力端子は点Ｐ１に接続されている。また、抵抗Ｒ１とＲ２の直列接続回路を備え、該直列接続回路は点Ｐ１とグランドとの間に設けられ、抵抗Ｒ１とＲ２の接続点である点Ｐ４（電圧Ｖ４）はコンパレータＣＭＰ２の正転側入力端子に接続されている。更に、点Ｐ４はコンデンサＣ１を介してグランドに接地されている。コンパレータＣＭＰ２の出力端子は、アンド回路ＡＮＤ２の一方の入力端子に接続される。なお、コンパレータＣＭＰ２の出力端子は、複数の系統に分岐し、各負荷回路に設けられるアンド回路ＡＮＤ２に接続される。

Ｅ２検出回路１２は、点Ｐ２〜Ｐ３間に生じる電圧を監視することにより、負荷回路に逆起電力Ｅ１と同一方向の逆起電力Ｅ２が発生したか否かを判定するものであり、アンプＡＭＰ１と、コンパレータＣＭＰ１と、ＭＯＳＦＥＴ（Ｔ２）、及び抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６を備えている。

ＭＯＳＦＥＴ（Ｔ１）のソースである点Ｐ２（電圧Ｖ２）は、抵抗Ｒ３、ＭＯＳＦＥＴ（Ｔ２）、及び抵抗Ｒ４の直列接続回路を介してグランドに接地されており、抵抗Ｒ３とＭＯＳＦＥＴ（Ｔ２）の接続点はアンプＡＭＰ１の正転側入力端子に接続されている。また、点Ｐ３はアンプＡＭＰ１の反転側入力端子に接続されて、該アンプＡＭＰ１の出力端子はＭＯＳＦＥＴ（Ｔ２）のゲートに接続されている。

更に、ＭＯＳＦＥＴ（Ｔ２）のソースである点Ｐ５は、コンパレータＣＭＰ１の正転側入力端子に接続されている。また、抵抗Ｒ５とＲ６の直列接続回路が点Ｐ１とグランドとの間に設けられ、抵抗Ｒ５とＲ６の接続点である点Ｐ６（電圧Ｖ６）は、コンパレータＣＭＰ１の反転側入力端子に接続されている。電圧Ｖ６は、逆起電力Ｅ２が発生したか否かを判定するための判定電圧（所定の判定値）として用いられる。

また、図示を省略しているが、図１に示すＭＯＳＦＥＴ（Ｔ１-1）、負荷１１-1を備える負荷回路においても、上述した制御回路１４、及びＥ２検出回路１２を備えている。

［第１実施形態の動作説明］
次に、上記した負荷回路の保護装置の動作について説明する。スイッチＳＷ１がオンとされると、アンド回路ＡＮＤ１の一方の入力端子にＨレベル信号が入力され、且つ、ラッチＤＦ１の−Ｑ出力がＨレベルであるので、アンド回路ＡＮＤ１の出力がＨレベルとなってドライバ１４２に供給される。これにより、ドライバ１４２はチャージポンプ１４１より出力される電圧が加えられて電源ＶＢの出力電圧よりも１０〜１４［Ｖ］程度高い電圧をＭＯＳＦＥＴ（Ｔ１）のゲートに出力するので、該ＭＯＳＦＥＴ（Ｔ１）がオンとなって、負荷１１が駆動する。

配線に異常がなく、負荷１１が通常に駆動されているときには、Ｐ２→Ｐ３の向きに流れる電流が増加すれば、図中矢印の向きに逆起電力Ｅ２が発生し、Ｐ２→Ｐ３の向きに流れる電流が減少すれば、図中矢印の向きと反対の向きに逆起電力Ｅ２が発生する。Ｐ２→Ｐ３に流れる電流に変化がなければ、逆起電力Ｅ２はゼロである。配線に異常がないとき、図中矢印の向きに逆起電力Ｅ２が発生し、それを増幅した電圧Ｖ５が逆起電力Ｅ２の判定電圧であるＶ６を超えて、コンパレータＣＭＰ１の出力がＨレベルに反転したとしても、配線が正常である限り、Ｅ１検出回路１３が働かないようにＥ１検出の判定値Ｖ４が設定され、コンパレータＣＭＰ２の出力がＬレベルを維持するので、アンド回路ＡＮＤ２の出力がＨレベルに判定することはない。

いま、点Ｐ３と負荷１１とを接続する負荷接続配線でデッドショート等の短絡事故が発生し、負荷接続配線が抵抗Ｒｗ３、インダクタンスＬ３からなる経路によりグランドに接地された場合には、この短絡事故の発生により共通配線に逆起電力Ｅ１が発生する。そして、この逆起電力Ｅ１の発生により、点Ｐ１の電圧Ｖ１が急激に減少する。この際、時定数が存在することにより点Ｐ４の電圧Ｖ４は急激に減少できないので、電圧Ｖ１が点Ｐ４の電圧Ｖ４を下回り、その結果コンパレータＣＭＰ２の出力信号がＬレベルからＨレベルに反転する。即ち、逆起電力Ｅ１（第１の逆起電力）が所定の閾値を超えた場合には、コンパレータＣＭＰ２の出力信号がＨレベルとなる。このＨレベルの信号は、各負荷回路におけるアンド回路ＡＮＤ２の一方の入力端子に供給される。

また、点Ｐ１、ＭＯＳＦＥＴ（Ｔ１）、負荷１１、グランドを接続する配線（負荷接続配線）にも逆起電力が発生する。ここで、点Ｐ３からＰ２に向く方向に発生する逆起電力Ｅ２は、点Ｐ２〜Ｐ３間のインダクタンスＬｘ、負荷電流をＩＤとした場合に、下記（１）式で示される。

Ｅ２＝Ｌｘ＊（ｄＩＤ／ｄｔ） ・・・（１）
逆起電力Ｅ２が発生すると、アンプＡＭＰ１、及びＭＯＳＦＥＴ（Ｔ２）により、逆起電力Ｅ２と抵抗Ｒ３の両端に発生する電圧が等しくなるように、該抵抗Ｒ３に流れる電流Ｉ１が制御される。従って、点Ｐ５に発生する電圧Ｖ５は、逆起電力Ｅ１を（Ｒ４／Ｒ３）倍した電圧となる。図１に示す例では、Ｒ３＝５［ＫΩ］、Ｒ４＝１２０［ＫΩ］であるので、点Ｐ５に生じる電圧Ｖ５は逆起電力Ｅ１の２４倍の電圧となる。

そして、コンパレータＣＭＰ１では、点Ｐ５の電圧Ｖ５と判定電圧Ｖ６とを比較し、電圧Ｖ５が判定電圧Ｖ６を上回った場合には、コンパレータＣＭＰ１の出力信号がＬレベルからＨレベルに反転する。つまり、短絡事故により逆起電力Ｅ２が発生し、該逆起電力Ｅ２を増倍した電圧Ｖ５が判定電圧Ｖ６を上回った場合に、コンパレータＣＭＰ１の出力信号がＨレベルとなる。この際、逆起電力Ｅ１が発生していることにより、判定電圧Ｖ６が減少しているので、電圧Ｖ５が判定電圧Ｖ６を上回りやすくなり、ひいてはコンパレータＣＭＰ１の出力信号は反転しやすくなる。

ここで、Ｅ２検出回路１２では、逆起電力Ｅ１と同一方向の逆起電力Ｅ２が発生したか否かを検出できれば良いので、判定電圧Ｖ６は正の値であれば良いことになる。しかし、実際にはノイズ等による誤作動を回避するために、インダクタンスＬｘに起因して生じる逆起電力Ｅ２が２０［ｍＶ］を上回った場合にＶ５＞Ｖ６となるように（即ち、コンパレータＣＭＰ１の出力信号が反転するように）判定電圧Ｖ６を決める。

そして、アンド回路ＡＮＤ２の２つの入力端子にＨレベルの信号が供給されると、アンド回路ＡＮＤ２の出力がＬレベルからＨレベルに反転し、Ｈレベルの信号がラッチＤＦ１に供給される。ラッチＤＦ１の−Ｑ出力はＬレベルとなり、＋Ｑ出力はＨレベルとなるので、アンド回路ＡＮＤ１の出力信号がＬレベルとなって、ＭＯＳＦＥＴ（Ｔ１）の駆動が停止する。更に、ＭＯＳＦＥＴ（Ｔ３）がオンとなって、ＭＯＳＦＥＴ（Ｔ１）のゲートがグランドに接地される。従って、ラッチＤＦ１がリセットされるまで、ＭＯＳＦＥＴ（Ｔ１）は遮断状態が維持される。

この場合、短絡事故が発生した負荷回路にのみ逆起電力Ｅ２が発生するので、逆起電力Ｅ２が発生していない他の負荷回路は遮断されず、駆動状態を維持することができる。

このようにして、第１実施形態に係る負荷回路の保護装置では、複数設けられた各負荷回路のうち、いずれかの負荷回路でデッドショート等の短絡事故が発生した場合には、複数の負荷回路で共通となる共通配線（点Ｐ１〜電源ＶＢ間の配線）に逆起電力Ｅ１（第１の逆起電力）が発生するので、この逆起電力Ｅ１がＥ１検出回路１３にて検出され、また、短絡事故が発生した負荷回路では、負荷接続配線（点Ｐ２〜Ｐ３間の配線）に逆起電力Ｅ２が図１中の矢印の向き（即ち、逆起電力Ｅ１と同一の向き）に発生するので、この逆起電力Ｅ２がＥ２検出回路１２で検出される。

そして、逆起電力Ｅ１が発生し、且つ、この逆起電力Ｅ１と同一の向きに逆起電力Ｅ２が発生した場合には、ＭＯＳＦＥＴ（Ｔ１）を遮断して負荷１１を保護する。従って、負荷回路に短絡事故が発生した場合には、即時に負荷回路を遮断できると共に、短絡事故が発生していない他の負荷回路を継続して作動させることができる。

なお、上記した第１実施形態では、逆起電力Ｅ２を検出する区間として、ＭＯＳＦＥＴ（Ｔ１）と負荷１１との間の配線の、ＭＯＳＦＥＴ（Ｔ１）のソース側の一部の区間（Ｐ２〜Ｐ３間）を設定したが、本発明はこれに限定されるものではなく、点Ｐ１〜グランド間に設けられる配線のうちの一部の区間を逆起電力Ｅ２を検出する区間として設定することができる。また、上記した第１実施形態では、抵抗Ｒ３、Ｒ４を用いて逆起電力Ｅ２を増幅した電圧Ｖ５を生成する例について説明したが、増幅せずに逆起電力Ｅ２と同一の電圧を生成して判定電圧と比較する構成とすることも可能である。

［第１実施形態の変形例］
次に、上述した第１実施形態に係る負荷回路の保護装置の変形例について説明する。図２は、変形例に係る負荷回路の保護装置の構成を示す回路図である。図２に示す回路では、Ｅ２検出回路１２の点Ｐ６とグランドとの間にコンデンサＣ２が設けられている点で、図１に示した回路と相違する。そして、コンデンサＣ２を備えることにより、点Ｐ６の電圧Ｖ６は時定数をもって変化することになり、デッドショート等の短絡事故発生時に、点Ｐ１の電圧Ｖ１が減少した場合であっても、判定電圧Ｖ６をほぼ一定値に保持することができる。

そして、このような構成とすることにより、前述した第１実施形態と対比して、コンパレータＣＭＰ１の出力信号の反転タイミングが若干遅くなるものの、より安定した判定電圧とすることができるので、ノイズ等に起因する誤作動の発生をより一層低減することができる。

［第２実施形態］
次に、本発明の第２実施形態について説明する。図３は、第２実施形態に係る負荷回路の保護装置の構成を示す回路図である。図３に示す回路は、前述した図１に示した回路と対比して、Ｅ２検出回路１２に設けられる抵抗Ｒ３の一端が点Ｐ１に接続されている点で相違する。即ち、第１実施形態で説明した図１では、抵抗Ｒ３の一端がＭＯＳＦＥＴ（Ｔ１）のソースに接続されていたが、第２実施形態に係る図３では、点Ｐ１に接続されている。また、図３の点Ｐ２〜Ｐ３間に示すインダクタンスＬｘは、点Ｐ１〜Ｐ３間のインダクタンス全体を示している。即ち、インダクタンスＬｘは、ＭＯＳＦＥＴ（Ｔ１）が有するインダクタンス成分を含んでいる。それ以外の構成は、図１と同様であるので、詳細な構成説明を省略する。

以下、第２実施形態に係る負荷回路の保護装置の動作について説明する。図３に示すアンプＡＭＰ１及びＭＯＳＦＥＴ（Ｔ２）は、抵抗Ｒ３の両端に生じる電圧と、点Ｐ１〜Ｐ３間に生じる電圧（これをＶａとする）が等しくなるように、抵抗Ｒ３に流れる電流Ｉ１を制御する。ここで、電圧ＶａはＭＯＳＦＥＴ（Ｔ１）のドレイン〜ソース間電圧ＶdsとインダクタンスＬｘに起因して生じる逆起電力Ｅ２の合計の電圧となる。従って、電圧Ｖａは、下記の（２）式で示すことができる。

Ｖａ＝Ｅ２＋Ｖds＝Ｌｘ＊（ｄＩＤ／ｄｔ）＋Ｒon＊ＩＤ ・・・（２）
但し、ＲonはＭＯＳＦＥＴ（Ｔ１）のオン抵抗、ＩＤは負荷電流である。

そして、第２実施形態では、負荷回路で短絡事故が発生した場合に、点Ｐ１と電源ＶＢを接続する共通配線にて逆起電力Ｅ１が発生して、前述した第１実施形態と同様にコンパレータＣＭＰ２の出力信号がＨレベルとなる。

また、短絡事故が発生した負荷回路では、インダクタンスＬｘに起因して生じる逆起電力Ｅ２、及び負荷電流ＩＤが増加することにより増大するＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖdsの合計（＝Ｖａ）が上昇し、点Ｐ５の電圧Ｖ５を上昇させる。その結果、電圧Ｖ５が判定電圧Ｖ６を上回るので、コンパレータＣＭＰ１の出力信号がＨレベルに反転する。即ち、点Ｐ１〜Ｐ３の区間での電圧降下が所定の判定値を超えた場合に、コンパレータＣＭＰ１の出力信号がＨレベルとなる。

その結果、アンド回路ＡＮＤ２の２つの入力端子に供給される信号が共にＨレベルとなって、ラッチＤＦ１により、ＭＯＳＦＥＴ（Ｔ１）のゲートをグランドに接地して、該ＭＯＳＦＥＴ（Ｔ１）をオフとする。これにより、短絡事故が発生した負荷回路を保護することができ、且つ、短絡事故が発生していない他の負荷回路を継続して作動させることができる。

このようにして、第２実施形態に係る負荷回路の保護装置では、複数設けられた各負荷回路のうち、いずれかの負荷回路でデッドショート等の短絡事故が発生した場合には、複数の負荷回路で共通となる共通配線に逆起電力Ｅ１（第１の逆起電力）が発生するので、この逆起電力Ｅ１がＥ１検出回路１３にて検出される。また、短絡事故が発生した負荷回路では、点Ｐ１〜Ｐ３間の配線（負荷接続配線）に逆起電力Ｅ２が図３中の矢印の向き（即ち、逆起電力Ｅ１と同一の向き）に発生し、且つＭＯＳＦＥＴ（Ｔ１）の両端に発生する電圧Ｖdsが上昇するので、これらの合計電圧Ｖａ（＝Ｅ２＋Ｖds）が上昇し、点Ｐ５に生じる電圧Ｖ５が判定電圧Ｖ６を上回ることがＥ２検出回路１２で検出される。その結果、ラッチＤＦ１が作動してＭＯＳＦＥＴ（Ｔ１）を遮断し、負荷１１を保護する。従って、負荷回路に短絡事故が発生した場合には、即時に負荷回路を遮断できると共に、短絡事故が発生していない他の負荷回路を継続して作動させることができる。

ここで、第２実施形態では、Ｅ２検出回路１２は、逆起電力Ｅ２とＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖdsとを加算して求められる電圧Ｖａを検出し、且つこの電圧Ｖａを増幅して電圧Ｖ５を生成し、該電圧Ｖ５が判定電圧Ｖ６を上回った場合に、短絡事故が発生したことを検出している。従って、第２実施形態では、判定電圧Ｖ６は配線が正常なとき（短絡事故が発生していないとき）の負荷電流ＩＤとＭＯＳＦＥＴ（Ｔ１）のオン抵抗Ｒonの積（Ｒon＊ＩＤ）を抵抗比（Ｒ４／Ｒ３）倍した電圧より大きい電圧に設定する必要がある。

このため、前述した第１実施形態よりもデッドショート等の短絡事故が発生した負荷回路を特定するまでに長時間を要することになる。しかし、一方では第２実施形態に示した負荷回路の保護装置では、逆起電力Ｅ１やＥ２が判定電圧Ｖ４，Ｖ６を超えないような緩やかな増加勾配の過電流が発生した場合であっても、この過電流の発生を検出することが可能となる。

また、従来技術で説明した図４に示す回路が、過電流の大きさのみを用いて短絡事故が発生した負荷回路を特定する構成であるのに対し、第２実施形態では過電流の大きさに比例した電圧Ｖds（＝Ｒon＊ＩＤ）に、過電流の増加勾配に比例した電圧（Ｅ２）を加算した電圧Ｖａ（＝Ｖds＋Ｅ２）を用いて短絡事故が発生した負荷回路を特定するので、短絡事故が発生した負荷回路を特定するまでの時間が短縮される。その短縮量も短絡電流の増加勾配の大きいほど、即ち、デッドショートの程度が大きい程大きくなる。このように、第２実施形態に係る負荷回路の保護装置では、短絡事故が発生した負荷回路を特定するまでの時間を従来に比べて大幅に短縮することができる。

以上、本発明の負荷回路の保護装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

負荷回路に短絡が発生した場合に、短絡が発生している負荷回路のみを迅速に遮断して負荷回路を保護する上で極めて有用である。

本発明の第１実施形態に係る負荷回路の保護装置の構成を示す回路図である。 本発明の第１実施形態の変形例に係る負荷回路の保護装置の構成を示す回路図である。 本発明の第２実施形態に係る負荷回路の保護装置の構成を示す回路図である。 従来における負荷回路の保護装置の構成を示す回路図である。

符号の説明

１１ 負荷
１２ Ｅ２検出回路（第２の逆起電力検出手段）
１３ Ｅ１検出回路（第１の逆起電力検出手段）
１４ 制御回路（遮断制御手段）
１４１ チャージポンプ
１４２ ドライバ
Ｔ１ ＭＯＳＦＥＴ（半導体スイッチ）
ＶＢ 電源

Claims (3)

1. 負荷接続配線を介して半導体スイッチと負荷が接続された負荷回路を複数個並列接続し、前記各負荷回路と電源を、各負荷回路に対して共通となる共通配線を介して接続し、少なくとも一つの負荷回路にて過電流が発生した際に、該過電流が発生した負荷回路を遮断する負荷回路の保護装置において、
   前記共通配線に生じる第１の逆起電力を検出する第１の逆起電力検出手段と、
   少なくとも一つの負荷回路に設けられ、前記負荷接続配線に、前記第１の逆起電力と同一方向となる第２の逆起電力が発生するか否かを検出する第２の逆起電力検出手段と、
   前記第１の逆起電力が所定の閾値を超え、且つ、前記負荷接続配線に前記第２の逆起電力が発生した場合に、この負荷接続配線を有する負荷回路を遮断する遮断制御手段と、
   を備えたことを特徴とする負荷回路の保護装置。
2. 前記負荷接続配線は、前記共通配線から各負荷回路に分岐する分岐点と、各負荷回路がグランドに接地される接地点との間に用いられる配線であり、
   前記第２の逆起電力検出手段は、前記負荷接続配線の一部に存在するインダクタンス成分に起因して生じる逆起電力を検出することを特徴とする請求項１に記載の負荷回路の保護装置。
3. 負荷接続配線を介して半導体スイッチと負荷が接続された負荷回路を複数個並列接続し、前記各負荷回路と電源を、各負荷回路に対して共通となる共通配線を介して接続し、少なくとも一つの負荷回路にて過電流が発生した際に、該過電流が発生した負荷回路を遮断する負荷回路の保護装置において、
   前記共通配線に生じる第１の逆起電力を検出する第１の逆起電力検出手段と、
   少なくとも一つの負荷回路に設けられ、前記負荷接続配線に生じる前記第１の逆起電力と同一方向となる第２の逆起電力と、前記半導体スイッチの電圧降下と、の合計電圧を検出する第２の逆起電力検出手段と、
   前記第１の逆起電力が所定の閾値を超え、且つ、前記負荷接続配線に生じる前記合計電圧が所定の判定値を超えた場合に、この負荷接続配線を有する負荷回路を遮断する遮断制御手段と、
   を備えたことを特徴とする負荷回路の保護装置。

Images