JP2010093434A - 負荷回路の保護装置 - Google Patents

Abstract

【課題】アンプＡＭＰ１が有するオフセット電圧による測定誤差を低減し、半導体スイッチを小型化することが可能な負荷回路の保護装置を提供する。
【解決手段】アンプＡＭＰ１及び抵抗Ｒ１を備え、ＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖdsに比例して変化する参照電流Ｉ１を生成する参照電流生成回路１１と、アンプＡＭＰ１と同一のオフセット電圧を備えたアンプＡＭＰ２及び抵抗Ｒ２を備え、負荷ＲＬに通常電流が流れているときの、ＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖdsに比例した参照電流Ｉ１よりもやや大きい基準電流Ｉ２を生成する基準電流生成回路１２を備える。そして、参照電流Ｉ１から基準電流Ｉ２を差し引いた差分電流（Ｉ１−Ｉ２）を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する。生成した電圧が閾値電圧に達した場合に、ＭＯＳＦＥＴ（Ｔ１）を遮断する。
【選択図】図１

Description

本発明は、負荷回路に過電流が流れた際に、即時に半導体スイッチを遮断して負荷回路を保護する負荷回路の保護装置に係り、特に、半導体スイッチの両端電圧の検出に使用するアンプに生じるオフセット電圧による影響を低減する技術に関する。

例えば、車両に搭載されるランプ、モータ等の各種負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷回路は、回路の故障や動作不良に起因して過電流が流れる場合がある。過電流が流れた場合には、半導体スイッチ、ハーネスの温度が上昇し、半導体スイッチ、ハーネスが破壊されるというトラブルが発生する場合がある。

そこで、このようなトラブルの発生を回避するために、例えば、特開２００７−１５９１５９号公報（特許文献１）に記載された技術が知られている。該特許文献１では、負荷電流が過電流となり、該過電流による発熱により半導体スイッチのチャネル温度が該半導体スイッチの許容温度に達した場合に、半導体スイッチを遮断して該半導体スイッチを含む負荷回路全体を保護する保護装置が提案されている。

図６は、特許文献１に記載された保護装置を示す回路図である。同図に示すように、バッテリＶＢと負荷ＲＬとの間に、半導体スイッチとしてのＭＯＳＦＥＴ（Ｔ１０１）が設けられており、該ＭＯＳＦＥＴ（Ｔ１０１）をオン、オフ操作することにより、負荷ＲＬの駆動、停止を制御する。

また、ＭＯＳＦＥＴ（Ｔ１０１）のドレイン（点Ｐ５１）は、ＭＯＳＦＥＴ（Ｔ１０４）を介して点Ｐ５２に接続され、この点Ｐ５２は抵抗Ｒ１０３、ＭＯＳＦＥＴ（Ｔ１０２）、抵抗Ｒ１０５を介してグランドに接地されている。また、点Ｐ５２は、抵抗Ｒ１０１、抵抗Ｒ１０２を介してグランドに接地されている。そして、アンプＡＭＰ１０１の２つの入力端子には、ＭＯＳＦＥＴ（Ｔ１０１）のソースの電圧Ｖ２と、抵抗Ｒ３とＭＯＳＦＥＴ（Ｔ１０２）との接続点の電圧Ｖ３が入力され、該アンプＡＭＰ１０１の出力端子はＭＯＳＦＥＴ（Ｔ１０２）のゲートに接続されているので、ＭＯＳＦＥＴ（Ｔ１０１）のドレイン・ソース間電圧Ｖdsと、抵抗Ｒ１０３に生じる電圧が等しくなるように、抵抗Ｒ１０３に流れる電流が制御される。

従って、抵抗Ｒ１０５に生じる電圧Ｖ５は、電圧Ｖdsをβ倍（β＝Ｒ１０５／Ｒ１０３）した電圧となり、この電圧Ｖ５と、抵抗Ｒ１０１と抵抗Ｒ１０２の接続点の電圧Ｖ４（判定電圧）がコンパレータＣＭＰ１０１で比較され、Ｖ５＞Ｖ４となった場合に、過電流の発生を検知してＭＯＳＦＥＴ（Ｔ１０１）を遮断する。

更に、特許文献１では、半導体スイッチとして使用されるＭＯＳＦＥＴ（Ｔ１０１）のチャネル温度が許容温度上限（例えば、１５０℃）のときのオン抵抗値と、負荷に流れる過電流との積で示される電圧を判定電圧として設定し、半導体スイッチの両端に生じる電圧がこの判定電圧以下となるように制御することにより、半導体スイッチが発熱によって損傷することを防止する技術が開示されている。
特開２００７−１５９１５９号公報

しかしながら、上述した特許文献１に記載された技術では、半導体スイッチ（ＭＯＳＦＥＴ）の両端に生じる電圧Ｖdsを検出するためにオペアンプ（ＡＭＰ１０１）を用いており、オペアンプにはオフセット電圧が存在するので、このオフセット電圧により両端電圧Ｖdsの検出精度が低下するという欠点がある。例えば、オペアンプの入力オフセット電圧が１０［ｍＶ］である場合に、この電圧の増幅率βが１００である場合には、測定電圧が１［Ｖ］変化してしまいこれが測定誤差となる。

そして、この測定誤差による過電流の誤検出を防止するために、判定電圧Ｖ４を上昇させる必要がある。すると、今度は最大の周囲温度で半導体スイッチのチャネル温度が許容上限温度を超えてしまうので、半導体スイッチのオン抵抗Ｒonを低下させなければならなくなる。

例えば、判定電圧Ｖ４を１０［Ｖ］付近に設定すると、上記の１［Ｖ］の測定電圧変化は±１０％の誤差となり、周囲温度を２５℃とした場合に半導体スイッチのオン抵抗Ｒonは１０［ｍΩ］で良いものが、±１０％の誤差を許容するために６．９［ｍΩ］とする必要がある。このため、半導体スイッチの面積が増大し、装置規模の大型化、及びコストアップに繋がるという欠点がある。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、オペアンプが有するオフセット電圧による測定誤差を低減し、半導体スイッチを小型化することが可能な負荷回路の保護装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷を含む負荷回路に設けられた半導体スイッチ（Ｔ１）を有し、該半導体スイッチをオン、オフ操作することにより、前記負荷の駆動、停止を切り換えると共に、前記半導体スイッチが許容温度に達した場合に前記半導体スイッチを遮断して回路を保護する負荷回路の保護装置において、第１の増幅手段（ＡＭＰ１）、及び第１の抵抗（Ｒ１）を備え、前記半導体スイッチの両端に生じる両端電圧（Ｖds）に応じて変化する参照電流（Ｉ１）を生成する参照電流生成手段と、前記第１の増幅手段と同一のオフセット電圧を備えた第２の増幅手段（ＡＭＰ２）、及び第２の抵抗（Ｒ２）を備え、前記負荷に通常電流が流れているときの、前記両端電圧（Ｖds）に応じた前記参照電流（Ｉ１）よりもやや大きい基準電流（Ｉ２）を生成する基準電流生成手段と、前記参照電流（Ｉ１）から前記基準電流（Ｉ２）を差し引いた差分電流（Ｉ１−Ｉ２）を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する電圧生成手段（Ｑ４、Ｑ５、Ｃ１）と、前記電圧生成手段にて生成された電圧が所定の閾値電圧に達した場合に、前記半導体スイッチを遮断する遮断手段（Ｍ１）と、を備えたことを特徴とする。

請求項２に記載の発明は、前記第１の増幅手段、及び前記第２の増幅手段は、同一の集積回路内に搭載されることを特徴とする。

請求項３に記載の発明は、前記第１の抵抗及び第２の抵抗は、同一の集積回路内に搭載されることを特徴とする。

請求項４に記載の発明は、入力操作を行う切換スイッチ（ＳＷ１）を更に備え、前記参照電流生成手段は、前記第１の増幅手段の出力信号に応じた電流を前記第１の抵抗（Ｒ１）に流す第１の半導体素子（Ｑ１）を有し、前記半導体スイッチは、前記切換スイッチ（ＳＷ１）がオンとされたときに駆動信号が入力され、前記第１の増幅手段（ＡＭＰ１）は、前記半導体スイッチがオフとされているときに最大出力となって前記参照電流（Ｉ１）を増大させ、且つ、前記切換スイッチがオフとされているときに、この出力端子がグランドに接続されることを特徴とする。

請求項５に記載の発明は、前記電圧生成手段は、前記基準電流（Ｉ２）と同一の電流（Ｉ２′）を生成するカレントミラー回路を備え、前記参照電流Ｉ１から前記同一の電流（Ｉ２′）を差し引くことにより、前記差分電流（Ｉ１−Ｉ２）を生成することを特徴とする。

請求項６に記載の発明は、前記半導体スイッチの許容温度をＴmaxとしたとき、該半導体スイッチの温度Ｔmaxでのオン抵抗Ｒon（＠Ｔmax）を、下記の不等式が成立するように設定することを特徴とする。

Ｒon（＠Ｔmax）≦（Ｔmax−Ｔａmax）／（Ｒth＊ＩＬlim²）
但し、Ｔａmaxは半導体スイッチの周囲温度の最大値、Ｒthは周囲雰囲気における定常熱抵抗、ＩＬlimは半導体スイッチのチャネル温度が許容温度Ｔmaxに達する場合の負荷電流。

請求項７に記載の発明は、前記基準電流生成手段は、前記第２の抵抗（Ｒ２）と第２の半導体素子（Ｑ２）の直列接続回路、及び、第５の抵抗（Ｒ５）と第６の抵抗（Ｒ６）の直列接続回路を有し、前記第５の抵抗（Ｒ５）と第６の抵抗（Ｒ６）の直列接続回路は、前記電源とグランドとの間に設けられ、前記第２の増幅手段（ＡＭＰ２）は、前記第２の抵抗と第２の半導体素子の接続点の電圧と、前記第５の抵抗と第６の抵抗の接続点の電圧が等しくなるように、前記第２の抵抗に流れる基準電流を制御し、前記第５の抵抗Ｒ５と、第６の抵抗Ｒ６の比率は、下記の式が成立するように設定されることを特徴とする。

Ｒon（＠Ｔmax）：ＲＬlim＝Ｒ５：Ｒ６
但し、Ｒon（＠Ｔmax）は半導体スイッチの許容温度Ｔmaxでのオン抵抗、ＲＬlimは負荷電流ＩＬlimが流れるときの負荷抵抗、ＩＬlimは半導体スイッチのチャネル温度が許容温度Ｔmaxに達する場合の負荷電流、Ｒ５は第５の抵抗の抵抗値、Ｒ６は第６の抵抗の抵抗値。

請求項１の発明では、第１の増幅手段（ＡＭＰ１）及び第１の抵抗（Ｒ１）を用いた参照電流生成手段にて半導体スイッチの両端電圧（Ｖds）に比例した参照電流（Ｉ１）を生成し、且つ、第２の増幅手段（ＡＭＰ２）及び第２の抵抗（Ｒ２）を用いた基準電流生成手段にて基準電流（Ｉ２）を生成する。そして、参照電流（Ｉ１）と基準電流（Ｉ２）の差分電流（Ｉ１−Ｉ２）を求め、この差分電流に応じて電圧生成手段に蓄積された電圧が閾値電圧に達した場合に半導体スイッチを遮断して、半導体スイッチ及び負荷回路を保護する。この際、第１の増幅手段（ＡＭＰ１）と第２の増幅手段（ＡＭＰ２）は同一のオフセット電圧を有しているので、差分電流（Ｉ１−Ｉ２）を演算することにより、オフセット電圧による影響を除去することができる。従って、オフセット電圧が存在することにより生じる測定誤差を許容するために、半導体スイッチのオン抵抗を低く設定する必要が無くなり、半導体スイッチのオン抵抗を高く設定することができ、装置の小型化、低コスト化を図ることができる。

請求項２の発明では、第１の増幅手段（ＡＭＰ１）及び第２の増幅手段（ＡＭＰ２）を、同一の集積回路内に搭載するので、各増幅手段のオフセット電圧を一致させることができる。

請求項３の発明では、第１の抵抗（Ｒ１）及び第２の抵抗（Ｒ２）を同一の集積回路内に搭載するので、各抵抗のばらつきによる影響を回避することができる。

請求項４の発明では、半導体スイッチがオフとされているときに、第１の増幅手段（ＡＭＰ１）の出力が最大出力となるので、半導体スイッチが一度遮断された場合に、その後遮断状態が継続する。このため、別途にラッチ回路等を設けることなく、半導体スイッチのオフ状態を維持することができる。また、切換スイッチ（ＳＷ１）がオフ状態のときには、第１の増幅手段（ＡＭＰ１）の出力端子がグランドに接続されるので、切換スイッチ（ＳＷ１）をオンとした場合に、半導体スイッチをオンとすることができる。

請求項５の発明では、カレントミラー回路を用いて上述の差分電流（Ｉ１−Ｉ２）を求めるので、差分電流を高精度に検出することができる。

請求項６，７の発明では、上述した条件に適合するように、半導体スイッチのオン抵抗Ｒon、及び第５の抵抗（Ｒ５）、第６の抵抗（Ｒ６）が設定されるので、半導体スイッチのチャネル温度が許容温度に達する前に確実半導体スイッチを遮断して、該半導体スイッチ、及び負荷回路全体を保護することができる。

以下、本発明の実施形態を図面を参照して説明する。

［第１実施形態の構成説明］
図１は、本発明の第１実施形態に係る保護装置が搭載された負荷回路を示す回路図である。図１に示す負荷回路は、例えば、車両に搭載されるランプ、モータ等の負荷ＲＬを駆動する回路であり、バッテリＶＢ（直流電源）、Ｎ型ＭＯＳＦＥＴ（Ｔ１；半導体スイッチ）、駆動回路１４、及びスイッチＳＷ１（切換スイッチ）を備えている。更に、負荷ＲＬに過電流が流れてＭＯＳＦＥＴ（Ｔ１）のチャネル温度が上昇した際に、該ＭＯＳＦＥＴ（Ｔ１）を遮断して負荷回路を保護する保護装置が設けられている。

該保護装置は、ＭＯＳＦＥＴ（Ｔ１）の両端に生じる電圧Ｖds（両端電圧）に比例した参照電流Ｉ１を生成する参照電流生成回路（参照電流生成手段）１１と、基準電流Ｉ２を生成する基準電流生成回路（基準電流生成手段）１２と、参照電流Ｉ１と基準電流Ｉ２の差分に生じた電圧を発生する電圧生成回路（電圧生成手段）１３と、ＭＯＳＦＥＴ（Ｍ１；遮断手段）及びＭＯＳＦＥＴ（Ｍ２）を備えている。

参照電流生成回路１１は、抵抗Ｒ１（第１の抵抗）とトランジスタＱ１（第１の半導体素子）の直列接続回路を備えており、抵抗Ｒ１の一端は電源ＶＢのプラス端子に接続され、他端（これを点Ｐ１とする）はトランジスタＱ１のコレクタに接続されている。また、トランジスタＱ１のエミッタは、電圧生成回路１３のコンデンサＣ１及びトランジスタＱ５に接続されている。

更に、参照電流生成回路１１は、アンプＡＭＰ１（第１の増幅手段）を備えており、該アンプＡＭＰ１の正転入力端子は点Ｐ１に接続され、反転入力端子はＭＯＳＦＥＴ（Ｔ１）のソース（これを点Ｐ３とする）に接続されている。また、アンプＡＭＰ１の出力端子は、トランジスタＱ１のベースに接続され、且つＭＯＳＦＥＴ（Ｍ２）のドレインに接続されている。このＭＯＳＦＥＴ（Ｍ２）のゲートは、スイッチＳＷ１のオン側接点に接続されている。更に、トランジスタＱ１のエミッタ（これを点Ｐ２とする）は、ＭＯＳＦＥＴ（Ｍ１）のゲートに接続されている。

基準電流生成回路１２は、抵抗Ｒ２（第２の抵抗）とトランジスタＱ２（第２の半導体素子）の直列接続回路を備えており、抵抗Ｒ２の一端は電源ＶＢのプラス端子に接続され、他端（これを点Ｐ４とする）はトランジスタＱ２のコレクタに接続されている。また、トランジスタＱ２のエミッタは、電圧生成回路１３のトランジスタＱ４に接続されている。更に、基準電流生成回路１２は、抵抗Ｒ５（第５の抵抗）とＲ６（第６の抵抗）の直列接続回路を備え、この直列接続回路は電源ＶＢのプラス端子とグランドとの間に設けられている。なお、抵抗Ｒ２と抵抗Ｒ１の抵抗値を同一としている。即ち、Ｒ１＝Ｒ２である。

また、基準電流生成回路１２は、アンプＡＭＰ２（第２の増幅手段）を備えており、該アンプＡＭＰ２の正転入力端子は点Ｐ４に接続され、反転入力端子は抵抗Ｒ５とＲ６の接続点（これを点Ｐ５とする）に接続されている。

ここで、アンプＡＭＰ１及びアンプＡＭＰ２は、同一の集積回路のシリコンチップ中に近接して配設され、各アンプＡＭＰ１，ＡＭＰ２を構成する各種素子の配向は同一となるように形成されている。また、抵抗Ｒ１とＲ２、及びトランジスタＱ１とＱ２も同一のシリコンチップ内に近接して配設され、配向が同一となるように形成されている。従って、アンプＡＭＰ１とＡＭＰ２は、オフセット電圧がほぼ同一の値となる。即ち、入力オフセット電圧は、主として素子の配置のずれと素子を形成するための不純物の濃度がばらつくことにより生じる。このため、互いに近接した位置に、同一配向とすることにより、アンプＡＭＰ１とＡＭＰ２は同一のオフセット電圧が生じるようになる。また、これと同様に、抵抗Ｒ１，Ｒ２に生じる抵抗値のばらつきもほぼ一定となる。

電圧生成回路１３は、トランジスタＱ４、Ｑ５、及びコンデンサＣ１を備えている。トランジスタＱ４、Ｑ５はカレントミラー回路を構成する。従って、トランジスタＱ２に流れる電流Ｉ２と同一の電流（或いは比例した電流）Ｉ２′がトランジスタＱ５に流れることになる。

駆動回路１４は、ＭＯＳＦＥＴ（Ｔ１）のゲートに駆動信号を出力して、該ＭＯＳＦＥＴ（Ｔ１）のオン、オフを制御するものであり、チャージポンプ１４１、ＭＯＳＦＥＴ（Ｍ３）、及びその他の要素で構成されている。そして、ＭＯＳＦＥＴ（Ｍ３）のゲートはスイッチＳＷ１のオン側接点に接続されている。駆動回路１４の出力端子は、抵抗Ｒ７を介してＭＯＳＦＥＴ（Ｔ１）のゲートに接続され、且つＭＯＳＦＥＴ（Ｍ１）のドレインに接続されている。該ＭＯＳＦＥＴ（Ｍ１）のソースはグランドに接続されている。

［第１実施形態の動作説明］
次に、上述した負荷回路の保護装置の動作について、図２に示す特性図を参照して説明する。なお、図２において電圧ＶＰは点Ｐ６の電圧であり、電圧ＶＧはＭＯＳＦＥＴ（Ｔ１）のゲート電圧であり、電圧ＶＳはＭＯＳＦＥＴ（Ｔ１）のソース電圧（点Ｐ３の電圧）であり、電流ＩＬは負荷電流であり、電流Ｉ１は抵抗Ｒ１に流れる電流（参照電流）であり、電圧ＶC1は、点Ｐ２の電圧である。

図１に示す負荷回路において、スイッチＳＷ１がオフ状態のときには、ＭＯＳＦＥＴ（Ｍ３）のゲートはＨレベルとなってオンとなり、ＭＯＳＦＥＴ（Ｍ２）のゲートも同様にＨレベルとなってオンとなる。

ＭＯＳＦＥＴ（Ｍ３）がオンとなることにより、点Ｐ６はグランドに接地されるので、駆動回路１４の出力電圧ＶＰはＬレベルとなり、ＭＯＳＦＥＴ（Ｔ１）はオフとなる。従って、負荷ＲＬは駆動しない。この際、点Ｐ３の電圧ＶＳは０［Ｖ］であるから、ＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖds（ドレイン・ソース間電圧）は、電源ＶＢの出力電圧（例えば、１３．５［Ｖ］）となる。このため、参照電流生成回路１１のアンプＡＭＰ１は、最大出力となるように動作することになる。しかし、ＭＯＳＦＥＴ（Ｍ２）がオンとされているので、アンプＡＭＰ１の出力端子はグランドに接続され、トランジスタＱ１のベース電圧はほぼ０［Ｖ］となり、参照電流Ｉ１は流れない。

他方、基準電流生成回路１２では、抵抗Ｒ５の両端に生じる電圧と抵抗Ｒ２の両端に生じる電圧が等しくなるように基準電流Ｉ２が流れる。ここで、後述するように基準電流Ｉ２は、負荷ＲＬに流れる負荷電流ＩＬが通常電流であるときの参照電流Ｉ１よりも若干大きくなるように設定されている。

そして、電圧生成回路１３は、トランジスタＱ４、Ｑ５により構成されるカレントミラー回路により、トランジスタＱ５に基準電流Ｉ２と同一の電流Ｉ２′を流そうとする。しかし、上述したように参照電流Ｉ１は流れていないので、トランジスタＱ５は飽和して電流Ｉ２′は流れない。その結果、コンデンサＣ１に生じる電圧（点Ｐ２に生じる電圧ＶC1）は０［Ｖ］となり、ＭＯＳＦＥＴ（Ｍ１）はオフとなる。

次に、図２に示す時刻ｔ１でスイッチＳＷ１をオンとすると、駆動回路１４の出力端子（点Ｐ６）より駆動信号が出力され、この駆動信号の電圧（電圧ＶＰ）はチャージポンプ１４１により電源電圧ＶＢよりも４．５〜１０［Ｖ］程度高い電圧となるので、ＭＯＳＦＥＴ（Ｔ１）がオンとなる。これにより、負荷ＲＬに負荷電流ＩＬが流れて負荷ＲＬが駆動する。また、ＭＯＳＦＥＴ（Ｍ２）がオフとなるので、アンプＡＭＰ１の出力端子とグランドとの間の接続状態が遮断される。

アンプＡＭＰ１は、点Ｐ１の電圧と点Ｐ３の電圧の差分に応じた出力信号を出力して、トランジスタＱ１のベースに供給するので、ＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖdsと、抵抗Ｒ１の両端に生じる電圧を等しくする参照電流Ｉ１が抵抗Ｒ１に流れることになる。即ち、参照電流Ｉ１は、電圧Ｖdsに比例した大きさの電流値となる。

スイッチＳＷ１をオンとした直後には、負荷ＲＬに突入電流が流れるので、参照電流Ｉ１は通常時よりも大きくなり、基準電流Ｉ２を上回る。このため、トランジスタＱ５に電流Ｉ２′（Ｉ２′＝Ｉ２）が流れ、且つ、これらの差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に供給されることにより、点Ｐ２の電圧ＶC1が増加する。この場合、電圧ＶC1はＭＯＳＦＥＴ（Ｍ１）の閾値電圧に達することはなく（図２のＶC1参照）、ＭＯＳＦＥＴ（Ｍ１）はオフ状態を維持する。つまり、ＭＯＳＦＥＴ（Ｔ１）は遮断されない。その後、突入電流が収まり負荷電流ＩＬが通常電流となると、Ｉ１＜Ｉ２となるので、コンデンサＣ１に蓄積された電荷が放電されて、点Ｐ２の電圧ＶC1は減少し、ついには０［Ｖ］となる。即ち、突入電流によりＭＯＳＦＥＴ（Ｔ１）が誤遮断されることはなく、且つ、負荷電流ＩＬが通常電流である場合には、Ｉ１＜Ｉ２が維持されてＭＯＳＦＥＴ（Ｔ１）のオン状態が継続される。

次に、負荷ＲＬの抵抗が異常に低下して負荷電流ＩＬが過電流状態になると、この過電流によりＭＯＳＦＥＴ（Ｔ１）のチャネル温度が上昇し、該ＭＯＳＦＥＴ（Ｔ１）のオン抵抗Ｒonが増大する。その結果、ＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖdsが増大する。このため、電圧Ｖdsに比例して変化する参照電流Ｉ１が増大し、基準電流Ｉ２を上回ることになる（Ｉ１＞Ｉ２となる）。従って、電圧生成回路１３では、参照電流Ｉ１から基準電流Ｉ２と同一の電流Ｉ２′を減算した差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に供給され、点Ｐ２の電圧ＶC1が徐々に上昇する。

そして、電圧ＶC1がＭＯＳＦＥＴ（Ｍ１）の閾値電圧に達すると、該ＭＯＳＦＥＴ（Ｍ１）がオンとなり、ＭＯＳＦＥＴ（Ｔ１）のゲートをグランドに接続して該ＭＯＳＦＥＴ（Ｔ１）をオフとする。即ち、過電流の発生により電圧Ｖdsが上昇し、ある一定の電圧に達した場合には、ＭＯＳＦＥＴ（Ｔ１）をオフとして、該ＭＯＳＦＥＴ（Ｔ１）及び負荷回路を保護することができる。

また、ＭＯＳＦＥＴ（Ｔ１）がオフとなると、電圧Ｖdsはほぼ電源ＶＢの電圧（例えば、１３．５［Ｖ］）となるので、アンプＡＭＰ１は最大出力状態（例えば、５［Ｖ］）となり、参照電流Ｉ１が最大値となるので、ＭＯＳＦＥＴ（Ｍ１）のオン状態が維持される。即ち、ＭＯＳＦＥＴ（Ｍ１）が一度オンとなって、ＭＯＳＦＥＴ（Ｔ１）をオフとした場合には、この状態がラッチされることになる。このため、別途ラッチ回路を設けることなく、負荷回路の遮断状態を維持することができる。また、負荷回路に流れる過電流が大きく電圧Ｖdsの温度上昇が速いほど、参照電流Ｉ１がより早く上昇するので、いち早くＭＯＳＦＥＴ（Ｍ１）がオンとなって、負荷回路を遮断することができる。

次に、アンプＡＭＰ１のオフセット電圧の影響を回避する原理について説明する。

ＭＯＳＦＥＴ（Ｔ１）の、チャネル温度Ｔchのときのオン抵抗ＲonをＲon（＠Ｔch）、負荷電流をＩＬとすると、参照電流Ｉ１は次の（１）式で示される。
Ｉ１＝Ｒon（＠Ｔch）＊ＩＬ／Ｒ１ ・・・（１）
また、基準電流Ｉ２は次の（２）式で示される。
Ｉ２＝ＶＢ＊Ｒ５／｛（Ｒ５＋Ｒ６）＊Ｒ２｝ ・・・（２）

ここで、アンプＡＭＰ１、及びアンプＡＭＰ２にそれぞれ同一のオフセット電圧Ｖosが存在する場合には、上記（１）、（２）式は次の（３）、（４）式となる。
Ｉ１＝｛Ｒon（＠Ｔch）＊ＩＬ／Ｒ１｝＋｛Ｖos／Ｒ１｝ ・・・（３）
Ｉ２＝ＶＢ＊Ｒ５／｛（Ｒ５＋Ｒ６）＊Ｒ２｝＋｛Ｖos／Ｒ２｝ ・・・（４）

そして、本実施形態では上述したように、Ｒ１＝Ｒ２としているので、上記（３）式、（４）式の右辺第二項は等しい値となる。従って、「Ｉ１−Ｉ２′」を演算した場合に、オフセット電圧成分は打ち消されることになり、アンプＡＭＰ１に存在するオフセット電圧Ｖosによる影響を回避することができる。

つまり、本実施形態に係る負荷回路の保護装置では、電圧生成回路１３にて（Ｉ１−Ｉ２′）で算出される差分電流をコンデンサＣ１に供給して点Ｐ２の電圧ＶC1を増加させ、この電圧ＶC1がＭＯＳＦＥＴ（Ｍ１）の閾値電圧に達した場合に、該ＭＯＳＦＥＴ（Ｍ１）をオンとして負荷駆動用のＭＯＳＦＥＴ（Ｔ１）を遮断するので、アンプＡＭＰ１が有するオフセット電圧Ｖosの影響を受けることなく、確実にＭＯＳＦＥＴ（Ｔ１）のチャネル温度が許容温度に達する前に負荷回路を遮断することができる。

次に、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗Ｒon、及び抵抗Ｒ５、Ｒ６の設定方法について説明する。

ＭＯＳＦＥＴ（Ｔ１）は、チャネル温度が上昇するとオン抵抗Ｒonが増大する。そして、チャネル温度Ｔchにおけるオン抵抗Ｒon（＠Ｔch）は、室温が２５℃におけるオン抵抗Ｒon（＠２５）を基準としたオン抵抗温度係数αを用いて、次の（５）式で示すことができる。
Ｒon（＠Ｔch）＝Ｒon（＠２５）＋Ｒon（＠２５）＊（Ｔch−２５）＊α ・・（５）

そして、ＭＯＳＦＥＴ（Ｔ１）のチャネルから周辺雰囲気に熱が伝達する際の定常熱抵抗をＲth［℃／Ｗ］とし、チャネル温度がＴａの状態で、通常の負荷電流を超える負荷電流ＩＬlimが通電されてＭＯＳＦＥＴ（Ｔ１）のチャネル温度が許容温度（Ｔmax）である１５０℃になったとすると、次の（６）式が成立する。
Ｒth＊ＩＬlim²＊Ｒon（＠１５０）＝１５０−Ｔａ ・・・（６）

また、負荷回路が使用される最高周囲温度（例えば、８０℃）をＴａmaxとし、次の（７）式が成立するように、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗Ｒonを決定すれば、最高周囲温度Ｔａmax以下の周囲温度で、ＩＬlim以下の負荷電流ではチャネル温度が許容温度を超えることなく、安全に使用することができることになる。
Ｒon（＠１５０）≦（１５０−Ｔａmax）／（Ｒth＊ＩＬlim²） ・・・（７）

換言すれば、チャネル温度が、許容温度Ｔmax（例えば、１５０℃）となったときのオン抵抗Ｒon（＠１５０）が、上記（７）式を満足するＭＯＳＦＥＴ（Ｔ１）を用いれば、チャネル温度が許容温度Ｔmaxに達する前の時点で確実にＭＯＳＦＥＴ（Ｔ１）を遮断して、該ＭＯＳＦＥＴ（Ｔ１）及び負荷回路を保護できることになる。

ここで、チャネル温度が１５０℃のときのＭＯＳＦＥＴ（Ｔ１）のオン抵抗Ｒon（＠１５０）は、上述した（５）式のＴch＝１５０として、次の（８）式で示される。
Ｒon（＠１５０）＝Ｒon（＠２５）＋Ｒon（＠２５）＊（１５０−２５）＊α
・・・（８）

そして、使用される最大の電源電圧ＶＢmaxで、電流ＩＬlimが流れるように、異常負荷抵抗値ＲＬlimを求めると、ＲＬlimとＩＬlimとの関係は次の（９）式で示される。
ＩＬlim＝ＶＢmax／｛Ｒon（＠１５０）＋ＲＬlim｝ ・・・（９）

ここで、最大の電源電圧「ＶＢmax」とは、車両に搭載されるバッテリのように周囲の状況により出力電圧が変動する場合に、その最大となる電圧であり、例えばＶＢmax＝１５［Ｖ］である。

よって、（１）、（２）、（９）式により、次の（１０）式が得られる。
Ｒon（＠１５０）：ＲＬlim ＝ Ｒ５：Ｒ６ ・・・（１０）

従って、上記（１０）式が成立するように、抵抗Ｒ５と抵抗Ｒ６の比率を決定すれば、周囲温度がＴａmaxで、且つ負荷電流がＩＬlimを超えたときに、参照電流Ｉ１が基準電流Ｉ２を上回って、ＭＯＳＦＥＴ（Ｔ１）が遮断される。

以下、実際に数値を代入した例について説明する。ＩＬlim＝１０［Ａ］、α＝０．５［％／℃］、Ｒth ＝５０［℃／Ｗ］、Ｔａmax＝１００℃、ＶＢmax＝１５［Ｖ］とすると、上述した（７）式より、次の（１１）式が得られる。
Ｒon（＠１５０）＝（１５０−１００）／（５０＊１０＊１０）
＝１０［ｍΩ］ ・・・（１１）

（８）式より、次の（１２）式が得られる。
０．０１＝Ｒon（＠２５）＋Ｒon（＠２５）＊（１５０−２５）＊０．００５
Ｒon（＠２５）＝６．１５［ｍΩ］ ・・・（１２）

（９）式より、次の（１３）式が得られる。
１０＝１５／（０．０１＋ＲＬlim）
ＲＬlim＝１．４９［Ω］ ・・・（１３）
従って、（１０）式より、例えばＲ５＝１００［Ω］、Ｒ６＝１４．９［ＫΩ］とすればよい。

このように設定して、ＶＢ＝１３．５［Ｖ］のときは（２）式より、Ｒ２＝５００［Ω］として、次の（１４）式が得られる。
Ｉ２＝１３．５＊１００／｛（１００＋１４９００）＊５００｝
＝０．１８［ｍＡ］ ・・・（１４）

周囲温度が２５℃のときはＩＬ＝１１．６３［Ａ］でＩ１＝Ｉ２となって、このときのＴchは７７．５℃、Ｒon（＠７７．５）＝７．７６［ｍΩ］となった。この時の負荷抵抗は（９）式と同様に計算して１．１５［Ω］となり、通常の負荷抵抗がＲＬlimよりも高い値（例えば、２［Ω］）で使用しているので、１００℃でも２５℃でも正常状態では遮断されることはないことがわかる。このように、正常負荷ではチャネル温度が許容限界を超えることはなく、また不必要に遮断されることもなく、負荷抵抗が異常となって過電流が流れた場合には、ＭＯＳＦＥＴ（Ｔ１）のチャネル温度が許容温度（例えば、１５０℃）を超える前の時点で遮断することができる。

このようにして、第１実施形態に係る負荷回路の保護装置では、オフセット電圧がほぼ等しいアンプＡＭＰ１、ＡＭＰ２、及びばらつきがほぼ等しい抵抗Ｒ１、Ｒ２を設けている。そして、アンプＡＭＰ１と抵抗Ｒ１を用いて参照電流Ｉ１を生成し、アンプＡＭＰ２と抵抗Ｒ２を使用して基準電流Ｉ２を生成し、これらの差分電流（Ｉ１−Ｉ２）の大きさに基づいて、コンデンサＣ１に電圧ＶC1を発生させ、この電圧ＶC1が閾値電圧に達した場合にＭＯＳＦＥＴ（Ｔ１）を遮断する。即ち、ＭＯＳＦＥＴ（Ｔ１）の両端電圧Ｖdsが所定値に達した場合に該ＭＯＳＦＥＴ（Ｔ１）が遮断される。

この際、ＭＯＳＦＥＴ（Ｔ１）の、許容温度Ｔmax（例えば、１５０℃）でのオン抵抗Ｒon（＠１５０）は上記（７）が成立するように設定され、且つ、抵抗Ｒ５、Ｒ６の抵抗値は上記（１０）式が成立するように設定されるので、ＭＯＳＦＥＴ（Ｔ１）のチャネル温度が許容温度Ｔmax（例えば、１５０℃）に達する前の時点で確実にＭＯＳＦＥＴ（Ｔ１）を遮断して、負荷回路を保護することができる。

また、アンプＡＭＰ１にオフセット電圧が存在し、抵抗Ｒ１にばらつきが存在する場合であっても、差分電流（Ｉ１−Ｉ２）を算出することによりアンプＡＭＰ１のオフセット電圧、及び抵抗Ｒ１のばらつきが相殺されるので、オフセット電圧や抵抗値のばらつきによるチャネル温度の検出誤差を低減することができる。

このため、オフセット電圧による検出誤差を考慮せずにＭＯＳＦＥＴ（Ｔ１）のオン抵抗Ｒonを設定することができるのでＭＯＳＦＥＴ（Ｔ１）を必要以上に大型化せずに済み、装置の小型化、低コスト化を図ることができる。

更に、コンデンサＣ１に充電される電圧ＶC1が閾値電圧に達し、ＭＯＳＦＥＴ（Ｍ１）がオンとなって駆動用のＭＯＳＦＥＴ（Ｔ１）が遮断された場合には、アンプＡＭＰ１の出力信号が最大値となって、ＭＯＳＦＥＴ（Ｔ１）の遮断状態を維持するので、従来のように半導体スイッチのオフ状態を保持するためのラッチ回路、タイマ等が不要となり、回路構成を簡素化することができる。

［第１実施形態の変形例］
次に、図１に示した第１実施形態の変形例について説明する。該変形例では、図１に示したＭＯＳＦＥＴ（Ｔ１）を、過熱遮断機能付きのＭＯＳＦＥＴとする点で相違する。即ち、過熱遮断機能付きのＭＯＳＦＥＴは図４に示すように、主ＭＯＳＦＥＴ（Ｔ１ａ）と、遮断用ＭＯＳＦＥＴ（Ｔ１ｂ）を設け、且つ、比較器ＣＭＰ１、ダイオードＤ１、Ｄ２、電流源等の素子を設けることにより構成されている。

ダイオードＤ１、Ｄ２は、主ＭＯＳＦＥＴ（Ｔ１ａ）と熱的に結合されており、主ＭＯＳＦＥＴ（Ｔ１ａ）の温度が上昇すると、各ダイオードＤ１、Ｄ２の温度も上昇する。ダイオードの順方向電圧は負の温度特性を有しており、許容限界温度を超えたところで比較器ＣＭＰ１の出力信号が反転して、主ＭＯＳＦＥＴ（Ｔ１ａ）を遮断する。

そして、図４に示す過熱遮断機能付き回路の遮断温度の設定を主ＭＯＳＦＥＴ（Ｔ１ａ）の両端電圧Ｖds（ドレイン・ソース間電圧）による遮断温度の設定よりも高くしておけば、通常の遮断は電圧Ｖdsで判定され、電圧Ｖdsによる判定に故障が生じたときには、過熱遮断機能により負荷回路が遮断されるので、安全性をより一層向上させることができる。

［第２実施形態］
次に、本発明の第２実施形態について説明する。図３は、第２実施形態に係る負荷回路の保護装置の構成を示す回路図である。同図に示すように、第２実施形態では、半導体スイッチとして、Ｐ型ＭＯＳＦＥＴ（Ｔ１１）を使用している点で、上述した第１実施形態と相違する。

また、Ｐ型ＭＯＳＦＥＴ（Ｔ１１）を使用したことに伴って、駆動回路１４に設けられたチャージポンプ１４１（図１参照）が除去され、ＭＯＳＦＥＴ（Ｍ３）のゲートがスイッチＳＷ１のオフ側接点に接続される。更に、ＭＯＳＦＥＴ（Ｍ１）のドレインが、抵抗Ｒ４、Ｒ３を介して電源ＶＢのプラス端子に接続され、更に、抵抗Ｒ４とＲ３の接続点がトランジスタＱ３のベースに接続され、該トランジスタＱ３のエミッタは電源ＶＢのプラス端子に接続され、コレクタはＭＯＳＦＥＴ（Ｔ１１）のゲートに接続されている。

［第２実施形態の動作説明］
次に、上述した第２実施形態に係る負荷回路の保護装置の動作について説明する。図３に示す負荷回路において、スイッチＳＷ１がオフ状態のときには、ＭＯＳＦＥＴ（Ｍ３）のゲートはＬレベルとなってオフとなり、ＭＯＳＦＥＴ（Ｍ２）のゲートはＨレベルとなってオンとなる。

ＭＯＳＦＥＴ（Ｍ３）がオフとなることにより、点Ｐ６は電源ＶＢの電圧レベルとなるので、駆動回路１４の出力電圧はＨレベルとなり、Ｐ型ＭＯＳＦＥＴ（Ｔ１１）はオフとなる。従って、負荷ＲＬは駆動しない。この際、点Ｐ３の電圧ＶＳは０［Ｖ］であるから、ＭＯＳＦＥＴ（Ｔ１１）の両端電圧Ｖds（ドレイン・ソース間電圧）は、電源ＶＢの出力電圧（例えば、１３．５［Ｖ］）となる。このため、参照電流生成回路１１のアンプＡＭＰ１は、最大出力となるように動作する。しかし、上記したようにＭＯＳＦＥＴ（Ｍ２）がオンとされているので、アンプＡＭＰ１の出力端子はグランドに接続され、トランジスタＱ１のベース電圧はほぼ０［Ｖ］となり、参照電流Ｉ１は流れない。

他方、基準電流生成回路１２では、抵抗Ｒ５の両端に生じる電圧と抵抗Ｒ２の両端に生じる電圧が等しくなるように基準電流Ｉ２が流れる。ここで、第１実施形態と同様に基準電流Ｉ２は、負荷ＲＬに流れる負荷電流ＩＬが通常電流であるときの参照電流Ｉ１よりも若干大きくなるように設定されている。

そして、電圧生成回路１３は、トランジスタＱ４、Ｑ５により構成されるカレントミラー回路により、トランジスタＱ５に基準電流Ｉ２と同一の電流Ｉ２′を流そうとする。しかし、上述したように参照電流Ｉ１は流れていないので、トランジスタＱ５は飽和して電流Ｉ２′は流れない。その結果、コンデンサＣ１に生じる電圧ＶC1は０［Ｖ］となり、ＭＯＳＦＥＴ（Ｍ１）はオフとなる。従って、トランジスタＱ３はオフとなる。

次に、スイッチＳＷ１をオンとすると、ＭＯＳＦＥＴ（Ｍ３）がオンとなり、点Ｐ６はＬレベルとなるので、ＭＯＳＦＥＴ（Ｔ１１）がオンとなる。これにより、負荷ＲＬに負荷電流ＩＬが流れて負荷ＲＬが駆動する。また、ＭＯＳＦＥＴ（Ｍ２）がオフとなるので、アンプＡＭＰ１の出力端子とグランドとの間の接続状態が遮断される。

アンプＡＭＰ１は、点Ｐ１の電圧と点Ｐ３の電圧の差分に応じた出力信号を出力して、トランジスタＱ１のベースに供給するので、ＭＯＳＦＥＴ（Ｔ１１）の両端電圧Ｖdsと、抵抗Ｒ１の両端に生じる電圧を等しくする参照電流Ｉ１が抵抗Ｒ１に流れることになる。即ち、参照電流Ｉ１は、電圧Ｖdsに比例した大きさの電流値となる。

スイッチＳＷ１をオンとした直後には、負荷ＲＬに突入電流が流れるので、参照電流Ｉ１は通常時よりも大きくなり、基準電流Ｉ２を上回る。このため、トランジスタＱ５に電流Ｉ２′（Ｉ２′＝Ｉ２）が流れ、且つ、これらの差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に供給されることにより、電圧ＶC1が増加する。この場合、電圧ＶC1はＭＯＳＦＥＴ（Ｍ１）の閾値電圧に達することはなく、ＭＯＳＦＥＴ（Ｍ１）はオフ状態を維持する。つまり、トランジスタＱ３がオンとならず、ＭＯＳＦＥＴ（Ｔ１１）は遮断されない。その後、突入電流が収まり負荷電流ＩＬが通常電流となると、Ｉ１＜Ｉ２となるので、コンデンサＣ１に蓄積された電荷が放電されて電圧ＶC1は減少し、ついには０［Ｖ］となる。即ち、突入電流によりＭＯＳＦＥＴ（Ｔ１）が誤遮断されることはなく、且つ、負荷電流ＩＬが通常電流である場合には、Ｉ１＜Ｉ２が維持されてＭＯＳＦＥＴ（Ｔ１１）のオン状態が継続される。

次に、負荷ＲＬの抵抗が異常に低下して負荷電流ＩＬが過電流状態になると、この過電流によりＭＯＳＦＥＴ（Ｔ１１）のチャネル温度が上昇し、該ＭＯＳＦＥＴ（Ｔ１１）のオン抵抗Ｒonが増大する。その結果、電圧Ｖdsが増大する。このため、電圧Ｖdsに比例して変化する参照電流Ｉ１が増大し、基準電流Ｉ２を上回ることになる（Ｉ１＞Ｉ２となる）。従って、電圧生成回路１３では、参照電流Ｉ１から基準電流Ｉ２と同一の電流Ｉ２′を減算した差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に供給され、電圧ＶC1が徐々に上昇する。

そして、電圧ＶC1がＭＯＳＦＥＴ（Ｍ１）の閾値電圧に達すると、該ＭＯＳＦＥＴ（Ｍ１）がオンとなり、トランジスタＱ３がオンとなって、ＭＯＳＦＥＴ（Ｔ１１）のゲートを電源ＶＢに接続して該ＭＯＳＦＥＴ（Ｔ１１）をオフとする。即ち、ＭＯＳＦＥＴ（Ｔ１１）の両端電圧Ｖdsが上昇し一定の温度に達した場合には、ＭＯＳＦＥＴ（Ｔ１１）をオフとして、負荷回路を保護することができる。

また、ＭＯＳＦＥＴ（Ｔ１１）がオフとなると、電圧Ｖdsは電源ＶＢの電圧（例えば、１３．５［Ｖ］）となるので、アンプＡＭＰ１は最大出力状態（例えば、５［Ｖ］）となり、参照電流Ｉ１が最大値となるので、ＭＯＳＦＥＴ（Ｔ１１）のオン状態が維持される。即ち、ＭＯＳＦＥＴ（Ｍ１）が一度オンとなり、駆動用のＭＯＳＦＥＴ（Ｔ１１）がオフとなった場合には、この状態がラッチされることになる。このため、別途ラッチ回路を設けることなく、負荷回路の遮断状態を維持することができる。更に、負荷回路に流れる過電流が大きく電圧Ｖdsの温度上昇が速いほど、参照電流Ｉ１がより早く上昇するので、いち早くＭＯＳＦＥＴ（Ｍ１）がオンとなって、負荷回路を遮断することができる。

また、アンプＡＭＰ１が有するオフセット電圧の影響を回避する原理については、前述した第１実施形態と同様であるので説明を省略する。

このようにして、第２実施形態に係る負荷回路の保護装置においても、前述した第１実施形態と同様に、アンプＡＭＰ１が有するオフセット電圧、及び抵抗Ｒ１のばらつきによる影響を打ち消すことができるので、電圧Ｖdsの上昇を高精度に検出することが可能となり、装置の小型化、低コスト化を図ることができる。

［第３実施形態］
次に、本発明の第３実施形態について説明する。図５は、第３実施形態に係る負荷回路の保護装置の構成を示す回路図である。同図に示すように、第３実施形態では、図１に示した第１実施形態と対比して、半導体スイッチが負荷のローサイド側（グランド側）に設けられる点で相違する。即ち、電源ＶＢのプラス端子が負荷ＲＬの一端に接続され、該負荷ＲＬの他端はＮ型ＭＯＳＦＥＴ（Ｔ２１）のドレインに接続され、該ＭＯＳＦＥＴ（Ｔ２１）のソースがグランドに接続されている。

また、各ＭＯＳＦＥＴ（Ｍ１）、（Ｍ２）、（Ｍ３）はそれぞれＰ型ＭＯＳＦＥＴとされている点、及び、トランジスタＱ１、Ｑ２がＰＮＰ型となっている点で第１実施形態と相違する。

［第３実施形態の動作説明］
次に、図５を参照して第３実施形態に係る負荷回路の保護装置の動作について説明する。図５に示す負荷回路において、スイッチＳＷ１がオフ状態のときには、ＭＯＳＦＥＴ（Ｍ３）のゲートはＨレベルとなってオフとなり、ＭＯＳＦＥＴ（Ｍ２）のゲートはＬレベルとなってオンとなる。

ＭＯＳＦＥＴ（Ｍ３）がオフとなることにより、点Ｐ６の電圧はグランドレベルとなるので、駆動回路１４の出力電圧はＬレベルとなり、Ｎ型ＭＯＳＦＥＴ（Ｔ２１）はオフとなる。従って、負荷ＲＬは駆動しない。この際、ＭＯＳＦＥＴ（Ｔ２１）のドレインの電圧ＶＤは電源ＶＢの出力電圧となるから、ＭＯＳＦＥＴ（Ｔ２１）の両端電圧Ｖds（ドレイン・ソース間電圧）は、電源ＶＢの出力電圧（例えば、１３．５［Ｖ］）となる。このため、参照電流生成回路１１のアンプＡＭＰ１は、マイナス側の最大出力となるように動作する。しかし、上記したようにＭＯＳＦＥＴ（Ｍ２）がオンとされているので、アンプＡＭＰ１の出力端子は電源ＶＢのプラス端子に接続され、トランジスタＱ１のベース電圧はほぼ電源ＶＢの出力電圧となり、参照電流Ｉ１は流れない。

他方、基準電流生成回路１２では、抵抗Ｒ５の両端に生じる電圧と抵抗Ｒ２の両端に生じる電圧が等しくなるように基準電流Ｉ２が流れる。ここで、第１実施形態と同様に基準電流Ｉ２は、負荷ＲＬに流れる負荷電流ＩＬが通常電流であるときの参照電流Ｉ１よりも若干大きくなるように設定されている。

そして、電圧生成回路１３は、トランジスタＱ４、Ｑ５により構成されるカレントミラー回路により、トランジスタＱ５に基準電流Ｉ２と同一の電流Ｉ２′を流そうとする。しかし、上述したように参照電流Ｉ１は流れていないので、トランジスタＱ５は飽和して電流Ｉ２′は流れない。その結果、コンデンサＣ１に生じる電圧ＶC1は電源ＶＢの出力電圧となり、ＭＯＳＦＥＴ（Ｍ１）はオフとなる。従って、トランジスタＱ３はオフとなる。

次に、スイッチＳＷ１をオンとすると、ＭＯＳＦＥＴ（Ｍ３）がオンとなり、点Ｐ６がＨレベルとなるので、ＭＯＳＦＥＴ（Ｔ２１）がオンとなる。これにより、負荷ＲＬに負荷電流ＩＬが流れて負荷ＲＬが駆動する。また、ＭＯＳＦＥＴ（Ｍ２）がオフとなるので、アンプＡＭＰ１の出力端子と電源ＶＢとの間の接続状態が遮断される。

アンプＡＭＰ１は、２つの入力電圧の差分に応じた出力信号を出力して、トランジスタＱ１のベースに供給するので、ＭＯＳＦＥＴ（Ｔ２１）の両端電圧Ｖdsと、抵抗Ｒ１の両端に生じる電圧を等しくする参照電流Ｉ１が抵抗Ｒ１に流れることになる。即ち、参照電流Ｉ１は、電圧Ｖdsに比例した大きさの電流値となる。

スイッチＳＷ１をオンとした直後には、負荷ＲＬに突入電流が流れるので、参照電流Ｉ１は通常時よりも大きくなり、基準電流Ｉ２を上回る。このため、トランジスタＱ５に電流Ｉ２′（Ｉ２′＝Ｉ２）が流れ、且つ、これらの差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に供給されることにより、電圧ＶC1がマイナス側に増加する。この場合、電圧ＶC1はＭＯＳＦＥＴ（Ｍ１）の閾値電圧まで低下することはなく、ＭＯＳＦＥＴ（Ｍ１）はオフ状態を維持する。つまり、トランジスタＱ３がオンとならず、ＭＯＳＦＥＴ（Ｔ２１）は遮断されない。その後、突入電流が収まり負荷電流ＩＬが通常電流となると、Ｉ１＜Ｉ２となるので、コンデンサＣ１に蓄積された電荷が放電されて電圧ＶC1は電源ＶＢの電圧となる。即ち、突入電流によりＭＯＳＦＥＴ（Ｔ１）が誤遮断されることはなく、且つ、負荷電流ＩＬが通常電流である場合には、Ｉ１＜Ｉ２が維持されてＭＯＳＦＥＴ（Ｔ２１）のオン状態が継続される。

次に、負荷ＲＬの抵抗が異常に低下して負荷電流ＩＬが過電流状態になると、この過電流によりＭＯＳＦＥＴ（Ｔ２１）のチャネル温度が上昇し、該ＭＯＳＦＥＴ（Ｔ２１）のオン抵抗Ｒonが増大する。その結果、電圧Ｖdsが増大する。このため、電圧Ｖdsに比例して変化する参照電流Ｉ１が増大し、基準電流Ｉ２を上回ることになる（Ｉ１＞Ｉ２となる）。従って、電圧生成回路１３では、参照電流Ｉ１から基準電流Ｉ２と同一の電流Ｉ２′を減算した差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に蓄積されていき、電圧ＶC1がマイナス側に増大する。

そして、電圧ＶC1がＭＯＳＦＥＴ（Ｍ１）の閾値電圧まで低下すると、該ＭＯＳＦＥＴ（Ｍ１）がオンとなり、トランジスタＱ３がオンとなって、ＭＯＳＦＥＴ（Ｔ２１）のゲートをグランドに接続して該ＭＯＳＦＥＴ（Ｔ２１）をオフとする。即ち、過電流が発生した場合には、ＭＯＳＦＥＴ（Ｔ２１）をオフとして、負荷回路を保護することができる。

また、ＭＯＳＦＥＴ（Ｔ２１）がオフとなると、電圧Ｖdsは電源ＶＢの電圧（例えば、１３．５［Ｖ］）となるので、アンプＡＭＰ１は出力信号は、マイナス側の最大値となり、参照電流Ｉ１が最大値となるので、ＭＯＳＦＥＴ（Ｔ２１）のオン状態が維持される。即ち、ＭＯＳＦＥＴ（Ｍ１）が一度オンとなって駆動用のＭＯＳＦＥＴ（Ｔ２１）がオフとなった場合には、この状態がラッチされることになる。このため、別途ラッチ回路を設けることなく、負荷回路の遮断状態を維持することができる。

また、負荷回路に流れる過電流が大きく電圧Ｖdsの温度上昇が速いほど、参照電流Ｉ１がより早く上昇するので、いち早くＭＯＳＦＥＴ（Ｍ１）がオンとなって、負荷回路を遮断することができる。

また、アンプＡＭＰ１が有するオフセット電圧の影響を回避する原理については、前述した第１実施形態と同様であるので説明を省略する。

このようにして、第３実施形態に係る負荷回路の保護装置においても、前述した第１実施形態、第２実施形態と同様に、アンプＡＭＰ１が有するオフセット電圧、及び抵抗Ｒ１のばらつきによる影響を打ち消すことができるので、ＭＯＳＦＥＴ（Ｔ２１）のチャネル温度が許容温度に達した場合には、これを高精度に検出して回路を遮断することができる。その結果、装置の小型化、低コスト化を図ることができる。

以上、本発明の負荷回路の保護装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

半導体スイッチのチャネル温度が許容温度に達した際に、即時に半導体スイッチを遮断して回路を保護する上で極めて有用である。

本発明の第１実施形態に係る負荷回路の保護装置の構成を示す回路図である。 第１実施形態に係る負荷回路の保護装置の、各信号の変化を示す特性図である。 本発明の第２実施形態に係る負荷回路の保護装置の構成を示す回路図である。 第１実施形態に係る負荷回路の保護装置の、変形例を示す回路図である。 本発明の第３実施形態に係る負荷回路の保護装置の構成を示す回路図である。 従来例に係る負荷回路の保護装置の構成を示す回路図である。

符号の説明

１１ 参照電流生成回路（参照電流生成手段）
１２ 基準電流生成回路（基準電流生成手段）
１３ 電圧生成回路（電圧生成手段）
１４ 駆動回路
Ｍ１ ＭＯＳＦＥＴ（遮断手段）
ＶＢ 電源
Ｔ１，Ｔ１１，Ｔ２１ ＭＯＳＦＥＴ（電子スイッチ）
ＲＬ 負荷
ＳＷ１ スイッチ

Claims (7)

1. 直流電源と負荷を含む負荷回路に設けられた半導体スイッチを有し、該半導体スイッチをオン、オフ操作することにより、前記負荷の駆動、停止を切り換えると共に、前記半導体スイッチが許容温度に達した場合に前記半導体スイッチを遮断して回路を保護する負荷回路の保護装置において、
   第１の増幅手段、及び第１の抵抗を備え、前記半導体スイッチの両端に生じる両端電圧に応じて変化する参照電流を生成する参照電流生成手段と、
   前記第１の増幅手段と同一のオフセット電圧を備えた第２の増幅手段、及び第２の抵抗を備え、前記負荷に通常電流が流れているときの、前記両端電圧に応じた前記参照電流よりもやや大きい基準電流を生成する基準電流生成手段と、
   前記参照電流から前記基準電流を差し引いた差分電流を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する電圧生成手段と、
   前記電圧生成手段にて生成された電圧が所定の閾値電圧に達した場合に、前記半導体スイッチを遮断する遮断手段と、
   を備えたことを特徴とする負荷回路の保護装置。
2. 前記第１の増幅手段、及び前記第２の増幅手段は、同一の集積回路内に搭載されることを特徴とする請求項１に記載の負荷回路の保護装置。
3. 前記第１の抵抗及び第２の抵抗は、同一の集積回路内に搭載されることを特徴とする請求項１または請求項２のいずれかに記載の負荷回路の保護装置。
4. 入力操作を行う切換スイッチを更に備え、
   前記参照電流生成手段は、前記第１の増幅手段の出力信号に応じた電流を前記第１の抵抗に流す第１の半導体素子を有し、前記半導体スイッチは、前記切換スイッチがオンとされたときに駆動信号が入力され、
   前記第１の増幅手段は、前記半導体スイッチがオフとされているときに最大出力となって前記参照電流を増大させ、且つ、前記切換スイッチがオフとされているときに、この出力端子がグランドに接続されることを特徴とする請求項１〜請求項３のいずれか１項に記載の負荷回路の保護装置。
5. 前記電圧生成手段は、前記基準電流と同一の電流を生成するカレントミラー回路を備え、前記参照電流Ｉ１から前記同一の電流を差し引くことにより、前記差分電流を生成することを特徴とする請求項１〜請求項４のいずれか１項に記載の負荷回路の保護装置。
6. 前記半導体スイッチの許容温度をＴmaxとしたとき、該半導体スイッチの温度Ｔmaxでのオン抵抗Ｒon（＠Ｔmax）を、下記の不等式が成立するように設定することを特徴とする請求項１〜請求項５のいずれか１項に記載の負荷回路の保護装置。
   Ｒon（＠Ｔmax）≦（Ｔmax−Ｔａmax）／（Ｒth＊ＩＬlim²）
   但し、Ｔａmaxは半導体スイッチの周囲温度の最大値、Ｒthは周囲雰囲気における定常熱抵抗、ＩＬlimは半導体スイッチのチャネル温度が許容温度Ｔmaxに達する場合の負荷電流。
7. 前記基準電流生成手段は、前記第２の抵抗と第２の半導体素子の直列接続回路、及び、第５の抵抗と第６の抵抗の直列接続回路を有し、前記第５の抵抗と第６の抵抗の直列接続回路は、前記電源とグランドとの間に設けられ、
   前記第２の増幅手段は、前記第２の抵抗と第２の半導体素子の接続点の電圧と、前記第５の抵抗と第６の抵抗の接続点の電圧が等しくなるように、前記第２の抵抗に流れる基準電流を制御し、
   前記第５の抵抗Ｒ５と、第６の抵抗Ｒ６の比率は、下記の式が成立するように設定されることを特徴とする請求項１〜請求項６のいずれか１項に記載の負荷回路の保護装置。
   Ｒon（＠Ｔmax）：ＲＬlim＝Ｒ５：Ｒ６
   但し、Ｒon（＠Ｔmax）は半導体スイッチの許容温度Ｔmaxでのオン抵抗、ＲＬlimは負荷電流ＩＬlimが流れるときの負荷抵抗、ＩＬlimは半導体スイッチのチャネル温度が許容温度Ｔmaxに達する場合の負荷電流、Ｒ５は第５の抵抗の抵抗値、Ｒ６は第６の抵抗の抵抗値。