JP2013026769A - スイッチング素子の制御装置 - Google Patents

Abstract

【課題】実際に発生しているフライバックエネルギーを定量的に評価した上で保護動作を行うことができるスイッチング素子の制御装置を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ２を介してコイル１に供給される電流をセンスＭＯＳＦＥＴ６及び検出用抵抗素子２１により検出し、ＮチャネルＭＯＳＦＥＴ２をターンオフさせた際に発生し、ドレインに印加される逆起電圧をクランプ回路３によってクランプする。電流検出回路２４は、クランプ回路３に発生するクランプ電圧によりＮチャネルＭＯＳＦＥＴがターンオンした際に、検出用抵抗素子２１に流れる電流を複数の閾値と比較し、保護動作部２６は、電流検出回路２４の比較結果により、前記電流がＮチャネルＭＯＳＦＥＴ２をターンオフさせた時点からの時間経過に対応する特定の閾値を超えていると判定されると、逆起電圧に基づくエネルギーを減少させるようにＮチャネルＭＯＳＦＥＴ２の制御状態を変更する。
【選択図】図１

Description

本発明は、電源とグランドとの間に誘導性負荷と共に直列に接続される、電圧駆動型の駆動用スイッチング素子を制御する装置に関する。

コイルのようなＬ負荷を、直列に接続されたパワーＭＯＳＦＥＴなどのスイッチング素子により駆動する装置については、フライバックダイオードを使用できない構成において、パワーＭＯＳＦＥＴがオフした場合に発生する逆起電圧をクランプするクランプ回路を設け、フライバックエネルギーを吸収するように構成されているものがある。図９は、そのような負荷駆動装置の一例を示している。電源とグランドとの間には、コイル１とＮチャネルＭＯＳＦＥＴ２との直列回路が接続されており、両者の共通接続点であるＮチャネルＭＯＳＦＥＴ２のドレインとゲートとの間には、クランプ回路３が接続されている。

クランプ回路３は、アノードが上記ドレインに接続されるダイオード４と、このダイオード４と逆方向に接続される複数個のツェナーダイオード５とで構成されている。また、ＮチャネルＭＯＳＦＥＴ２に対して並列に、電流検出用のＮチャネルＭＯＳＦＥＴ（センスＭＯＳＦＥＴと称す）６とＮＰＮトランジスタ７ａとの直列回路が接続されている。センスＭＯＳＦＥＴ６は、ゲートがＮチャネルＭＯＳＦＥＴ２のゲートと共通に接続されており、ＮチャネルＭＯＳＦＥＴ２に流れる電流を所定比率で低下させた電流が流れるようになっている。

ＮＰＮトランジスタ７ａは、ＮＰＮトランジスタ７ｂとミラー対を構成しており、両者のベースはＮＰＮトランジスタ７ａのコレクタに接続されている。ＮＰＮトランジスタ７ｂのコレクタには、エミッタが制御電源線８に接続されたＰＮＰトランジスタ９のコレクタが接続されている。ＰＮＰトランジスタ９のベースは定電流源１０に接続されており、コレクタに定電流Ｉ１を流すように制御されている。

また、制御電源線８にはＰＮＰトランジスタ１１のエミッタ及ＮＰＮトランジスタ１２のコレクタが接続されており、ＰＮＰトランジスタ１１のベースはＮＰＮトランジスタ７ｂのコレクタに、ＰＮＰトランジスタ１１のコレクタはＮＰＮトランジスタ１２のベースに接続されている。そして、ＮＰＮトランジスタ１２のエミッタは、ドライブ回路１３の入力端子に接続されている。ドライブ回路１３は、図示しない制御部より出力される制御信号に応じてＮチャネルＭＯＳＦＥＴ２及び６のゲートにゲート信号を出力する。

上記の構成では、ＮチャネルＭＯＳＦＥＴ２がターンオフした場合に、クランプ回路３により逆起電圧をクランプしてＮチャネルＭＯＳＦＥＴ２を保護している。このとき、クランプ電圧に応じてＮチャネルＭＯＳＦＥＴ２がターンオンすることで電流を流し、この動作も併せてエネルギーの吸収を図っている。

また、ＮチャネルＭＯＳＦＥＴ２がオンした際に流れる電流が一定比でセンスＭＯＳＦＥＴ６を介して流れ、その電流がＮＰＮトランジスタ７ａ及び７ｂによりミラーされ、ＮＰＮトランジスタ７ｂのコレクタ電流Ｉ２として流れる。その電流Ｉ２が電流Ｉ１よりも少なければ、ＰＮＰトランジスタ１１にベース電流は流れず、Ｉ２＞Ｉ１，すなわち過電流が検出されると前記ベース電流Ｉ３が流れ、ＮＰＮトランジスタ１２がオンしてドライブ回路１３に電流を出力する。すると、ドライブ回路１３は、ＮチャネルＭＯＳＦＥＴ２の駆動を停止して保護する。

また、特許文献１には、以下のような構成が開示されている。上記と同様にＮチャネルＭＯＳＦＥＴ７４のドレイン−ゲート間にクランプ回路７６を接続し、クランプ回路７６を構成する１つのツェナーダイオード７６ｃに、並列にＮＰＮトランジスタ７７を接続する。そして、ＮＰＮトランジスタ７７を常にはオンさせてツェナーダイオード７６ｃを短絡しておき、電流検出回路１７８により検出される電流が所定値を超えるとＮＰＮトランジスタ７７をオフして、ＮチャネルＭＯＳＦＥＴ７４のゲート電位を低下させて電流を抑制する動作を行う。

特開２００９−２３２４９９号公報（図８参照）

しかしながら、上記のような従来構成は、流れる電流が瞬時的に閾値を超えたことをもって過電流保護動作を行っているだけであり、実際に発生しているフライバックエネルギーを定量的に評価はしていない。したがって、実際に発生しているエネルギー量としては保護が必要なレベルではないにもかかわらず、保護動作を行ってしまうケースも存在することが想定される。

本発明は上記事情に鑑みてなされたものであり、その目的は、実際に発生しているフライバックエネルギーを定量的に評価した上で保護動作を行うことができるスイッチング素子の制御装置を提供することにある。

請求項１記載のスイッチング素子の制御装置によれば、駆動用スイッチング素子を介して流れる電流、すなわち誘導性負荷に供給される電流を検出用素子により検出し、駆動用スイッチング素子をターンオフさせた際に発生して駆動用スイッチング素子に印加される逆起電圧をクランプ回路によってクランプする。電流比較回路は、クランプ回路に発生するクランプ電圧によって駆動用スイッチング素子がターンオンした際に、検出用素子を介して流れる電流を複数の閾値と比較し、保護動作部は、電流比較回路の比較結果により、前記電流が、駆動用スイッチング素子をターンオフさせた時点からの時間経過に対応する特定の閾値を超えていると判定されると、逆起電圧に基づくエネルギーを減少させるように駆動用スイッチング素子の制御状態を変更する。

すなわち、駆動用スイッチング素子をターンオフさせた際に発生した逆起電圧に基づくエネルギーの大きさは、上記電流の瞬時的な値を参照するのみでは正確に把握できない。そこで、本発明では、前記電流が、駆動用スイッチング素子をターンオフさせた時点からの経時変化を監視し、経過時間に応じて異なる閾値を超えたと判定すると、駆動用スイッチング素子の制御状態を変更する。したがって、逆起電圧に基づくエネルギー量をより正確に、定量的に評価した上で保護動作を適切に行うことができる。

請求項２記載のスイッチング素子の制御装置によれば、検出用素子を、導通端子の一端が駆動用スイッチング素子の導通端子の一端と共に誘導性負荷に接続される検出用スイッチング素子と、この検出用スイッチング素子の導通端子の他端とグランドとの間に接続される抵抗素子とで構成する。このように構成すれば、駆動用スイッチング素子を介して誘導性負荷に通電される電流を、検出用スイッチング素子に小さい比率で分流させて検出できるので、検出を容易に行うことができる。

請求項３記載のスイッチング素子の制御装置によれば、検出用素子を、駆動用スイッチング素子と直列に接続される抵抗素子で構成するので、この場合には、最小限の部品を追加するだけで電流を検出できる。

請求項４記載のスイッチング素子の制御装置によれば、電流比較回路は、抵抗素子の端子電圧を、それぞれ異なる基準電圧と比較する複数のコンパレータで構成するので、電流の検出タイミングに応じた数のコンパレータを用意することで、電流の経時変化を監視できる。

請求項５記載のスイッチング素子の制御装置によれば、検出用素子を、導通端子の一端が駆動用スイッチング素子の導通端子の一端と共に誘導性負荷に接続される検出用スイッチング素子と、この検出用スイッチング素子の導通端子の他端とグランドとの間に接続される制御側トランジスタとで構成する。そして、電流比較回路を、制御側トランジスタとミラー対を構成し、閾値としてそれぞれ異なる値の定電流が供給される複数のミラー側トランジスタと、それぞれ対応して設けられ、復数のミラー側トランジスタを介して流れる電流量がそれぞれに対応する定電流量を超えると、保護動作部に電流出力を行う電流出力部とで構成する。したがって、検出電流を、基準となる定電流と比較することができる。

請求項６記載のスイッチング素子の制御装置によれば、検出用素子を、導通端子の一端が駆動用スイッチング素子の導通端子の一端と共に誘導性負荷に接続される検出用スイッチング素子と、この検出用スイッチング素子の導通端子の他端とグランドとの間に接続される制御側トランジスタとで構成する。そして、電流比較回路を、制御側トランジスタとミラー対を構成し、それぞれ等しい値の定電流が供給されると共に閾値として電流出力能力が異なる複数のミラー側トランジスタと、それぞれ対応して設けられ、復数のミラー側トランジスタを介して流れる電流量がそれぞれに対応する電流出力能力を超えると、保護動作部に電流出力を行う電流出力部とで構成する。したがって、請求項５と同様に、検出電流を、基準となる定電流と比較することができる。

請求項７記載のスイッチング素子の制御装置によれば、保護動作部を、駆動用スイッチング素子をターンオフさせた時点から計時を開始し、計時結果に応じた計時信号を出力するタイマと、各計時信号と電流比較回路による比較結果とを論理合成することで、時間の経過に伴う電流値の低下が予め設定した変化軌跡を超えた状態になると、駆動用スイッチング素子の制御状態を変更させる信号を出力する論理回路部とで構成する。したがって、タイマの計時結果に応じて電流の経時変化を監視できる。

請求項８記載のスイッチング素子の制御装置によれば、保護動作部は、駆動用スイッチング素子をフルオンさせる。すなわち、逆起電圧に基づくエネルギー量が有る程度の大きさを示した場合に駆動用スイッチング素子をフルオンさせれば、誘導性負荷に通電して上記エネルギーを消費させることができる。

請求項９記載のスイッチング素子の制御装置によれば、保護動作部は、駆動用スイッチング素子の駆動を停止させるので、逆起電圧に基づくエネルギー量が有る程度の大きさを示す場合に駆動制御を停止して、回路素子を保護することができる。

第１実施例であり、スイッチング素子制御装置の電気的構成を示す図 ＯＮ／ＯＦＦ制御部がゲート信号レベルをハイからローに変化させた場合の各部の信号変化を示すタイミングチャート 保護動作部が保護動作を行う場合の図２相当図 第２実施例を示す図１相当図 第３実施例を示す図１相当図 図２相当図 第４実施例を示す図１相当図 第５実施例を示す図７相当図 従来技術を示す図

（第１実施例）
以下、第１実施例について図１ないし図３を参照して説明する。尚、図９と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。センスＭＯＳＦＥＴ６（検出用素子，検出用スイッチング素子）のソースとグランドとの間には、検出用抵抗素子２１（検出用素子）が接続されており、両者の共通接続点には、５つのコンパレータ２２（１）〜２２（５）の非反転入力端子が接続されている。これらのコンパレータ２２（１）〜２２（５）の反転入力端子には、それぞれ異なるレベルの基準電圧が与えられている。各基準電圧は、センスＭＯＳＦＥＴ６の電流比及び検出用抵抗素子２１の抵抗値を考慮し、ＮチャネルＭＯＳＦＥＴ２（駆動用スイッチング素子）を介して通電される電流が１Ａ，２Ａ，３Ａ，４Ａ，５Ａに相当する電圧に設定されている。そして、センスＭＯＳＦＥＴ６，検出用抵抗素子２１及びコンパレータ２２は電流検出回路２３（電流比較回路）を構成している。

各コンパレータ２２（１）〜２２（５）の出力端子は、それぞれ判定ロジック部２４（論理回路部）の各入力端子に接続されている。また、判定ロジック部２４には、カウンタ回路（タイマ）２５により計時された計時信号０ｍｓ,１ｍｓ，２ｍｓ，３ｍｓ，４ｍｓが入力されている。尚、判定ロジック部２４及びカウンタ回路２５は、保護動作部２６を構成している。判定ロジック部２４は、ドライブ回路１３に替わるＯＮ／ＯＦＦ制御部２７に対して保護動作信号を出力する。

ＯＮ／ＯＦＦ制御部２７は、上記保護動作信号がインアクティブ（ロー）であればＮチャネルＭＯＳＦＥＴ２に対してゲート信号を通常通り出力する。そして、保護動作信号がアクティブ（ハイ）となった場合は、フライバック電圧のエネルギー量が過剰であることを示すので、そのエネルギーから各回路素子等を保護するように、ＮチャネルＭＯＳＦＥＴ２に対するゲート信号の出力状態を変更する。

ＯＮ／ＯＦＦ制御部２７からは、判定ロジック部２４及びカウンタ回路２５に対してＯＮ→ＯＦＦ切替信号が与えられている。ＯＮ→ＯＦＦ切替信号は、ＯＮ／ＯＦＦ制御部２７がＮチャネルＭＯＳＦＥＴ２に出力するゲート信号の立下りタイミングを、ハイレベルからローレベルへの変化により示す信号である。カウンタ回路２５は、ＯＮ→ＯＦＦ切替信号のレベルがハイからローに変化すると、その時点を０ｍｓとして計時を開始し、そこから１ｍｓ，２ｍｓ，３ｍｓ，４ｍｓが経過する毎に対応する計時信号をアクティブにする。

次に、本実施例の作用について図２及び図３を参照して説明する。図２は、ＯＮ／ＯＦＦ制御部２７が、ＮチャネルＭＯＳＦＥＴ２に出力するゲート信号をハイレベル（ＯＮ）からローレベル（ＯＦＦ）に変化させた場合の各部の信号変化を示すタイミングチャートである。ゲート信号（入力信号）のレベルがハイからローに変化すると（（ａ）参照）ＮチャネルＭＯＳＦＥＴ２がターンオフし、ＮチャネルＭＯＳＦＥＴ２のソースにフライバック電圧（逆起電圧）が印加される。すると、クランプ回路３を介してＯＮ／ＯＦＦ制御部２７の出力端子に電流が流れ、フライバック電圧がクランプされる（（ｂ）参照）。ここで、電源が車両のバッテリ（１２Ｖ）であるとすると、クランプ電圧は例えば４０Ｖ程度に設定される。

この時、ＮチャネルＭＯＳＦＥＴ２及びセンスＭＯＳＦＥＴ６のゲートに印加される電圧と、ＮチャネルＭＯＳＦＥＴ２のソース電位（グランド）との電位差に応じて、ＮチャネルＭＯＳＦＥＴ２及びセンスＭＯＳＦＥＴ６はフルオンしない程度にターンオンするので、コイル１と検出用抵抗素子２１とにそれぞれ電流が流れる。また、カウンタ回路２５は、ゲート信号が立ち下がった時点で計時信号「０ｍｓ」をアクティブにして計時を開始する。

図２（ｃ），（ｄ）に示すように、フライバック電圧が発生した瞬間に検出される電流値が５Ａ程度であるとすると、電流検出回路２３のコンパレータ２２（１）〜２２（５）は検出信号を全てアクティブにする。ここから、フライバック電圧が発生している期間が１ｍｓ，２ｍｓ，…と経過して行くと、センスＭＯＳＦＥＴ６及び検出用抵抗素子２１を介して検出される電流値は漸減する。

判定ロジック部２４は、カウンタ回路２５の出力信号による経過時間１ｍｓ〜４ｍｓの各時点について、電流検出回路２３の信号出力状態に応じて、フライバック電圧により発生しているエネルギー（発熱量）の大きさが上限を超えたか否かを判定する。この期間にＮチャネルＭＯＳＦＥＴ２を介して流れる電流による発熱量は、
（発熱量）＝（電圧）×（電流²）×（時間）［Ｊ］
で表される。図２（ｄ）に示すように、上記期間に流れる電流を、例えば１ｍｓでは４Ａまで、２ｍｓでは３Ａまで、３ｍｓでは２Ａまで、１ｍｓでは１Ａまでを上限として許容する。そして、各時点について上記の上限を１Ａ以上、上回る電流が検出されると、判定ロジック部２４は、ＯＮ／ＯＦＦ制御部２７に出力する保護動作信号をアクティブにするように内部のロジックが構成されている。

上記の保護動作としては、例えば通常のＮチャネルＭＯＳＦＥＴ２の制御状態にかかわらず、ＮチャネルＭＯＳＦＥＴ２をフルオンさせる。これにより、フライバック電圧に基づくエネルギーを電流として消費することで、その解消を図る。図３は、保護動作を行う場合の図２相当図である。図３では、２ｍｓを経過した直後に検出電流が３Ａを超えたため、判定ロジック部２４が保護動作信号をアクティブにして、ＮチャネルＭＯＳＦＥＴ２をフルオンさせている。

以上のように本実施例によれば、ＮチャネルＭＯＳＦＥＴ２を介してコイル１（誘導性負荷）に供給される電流をセンスＭＯＳＦＥＴ６及び検出用抵抗素子２１により検出し、ＮチャネルＭＯＳＦＥＴ２をターンオフさせた際に発生し、ドレインに印加されるフライバック電圧をクランプ回路３によってクランプする。電流検出回路２４は、クランプ回路３に発生するクランプ電圧によりＮチャネルＭＯＳＦＥＴがターンオンした際に、検出用抵抗素子２１に流れる電流を複数の閾値と比較し、保護動作部２６は、電流検出回路２４の比較結果により、前記電流が、ＮチャネルＭＯＳＦＥＴ２をターンオフさせた時点からの時間経過に対応する特定の閾値を超えていると判定されると、フライバック電圧に基づくエネルギーを減少させるようにＮチャネルＭＯＳＦＥＴ２の制御状態を変更するようにした。したがって、フライバック電圧に基づくエネルギー量をより正確に、定量的に評価した上で、ＮチャネルＭＯＳＦＥＴ２及びコイル１等の保護動作を適切に行うことができる。

また、電流検出を、センスＭＯＳＦＥＴ６と検出用抵抗素子２１により行うようにしたので、ＮチャネルＭＯＳＦＥＴ２を介してコイル１に通電される電流を小さい比率で分流させて検出でき、検出を容易に行うことができる。そして、電流比較回路２４を、検出用抵抗素子２１の端子電圧を、それぞれ異なる基準電圧と比較する複数のコンパレータ２２で構成したので、電流の検出タイミングに応じた数のコンパレータ２２を用意することで、電流の経時変化を監視できる。

加えて、保護動作部２６は、ＮチャネルＭＯＳＦＥＴ２をターンオフさせた時点から計時を開始し、計時結果に応じた計時信号を出力するカウンタ回路２５と、各計時信号と電流検出回路２４による比較結果とを論理合成することで、時間の経過に伴う電流値の低下が予め設定した変化軌跡を超えた状態になると、駆動用スイッチング素子の制御状態を変更させる信号を出力する判定ロジック部２４とで構成したので、タイマ回路２５の計時結果に応じて電流の経時変化を監視できる。また、保護動作部２６は、保護動作としてＮチャネルＭＯＳＦＥＴ２をフルオンさせるので、コイル１に通電して上記エネルギーを消費させることができる。

（第２実施例）
図４は第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例では、センスＭＯＳＦＥＴ６を削除しており、検出用抵抗素子３１を、ＮチャネルＭＯＳＦＥＴ２のソースとグランドとの間に挿入して、電流検出回路３２（電流比較回路）を構成している。このように構成すれば、検出用抵抗素子３１には、第１実施例の場合よりも大きな電流が流れるが、第１実施例と同様に検出を行うことができる。
但し、この場合、検出用抵抗素子３１の端子電圧の上昇により、ＮチャネルＭＯＳＦＥＴ２のゲート−ソース間電圧が変動するが、その変動によりＮチャネルＭＯＳＦＥＴ２のオン状態に影響を及ぼさないように検出用抵抗素子３１の抵抗値を設定する必要がある。

以上のように第２実施例によれば、電流検出回路３２を、ＮチャネルＭＯＳＦＥＴ２と直列に接続される検出用抵抗素子３１により電流検出を行うように構成したので、最小限の部品を追加するだけで電流を検出できる。

（第３実施例）
図５及び図６は第３実施例であり、第１実施例と異なる部分のみ説明する。第１及び第２実施例は、ローサイド駆動方式に適用した構成例であったが、第３実施例はハイサイド駆動方式に適用した構成例を示す。コイル１の一端はグランドに接続されており、電源とコイル１の他端との間にＮチャネルＭＯＳＦＥＴ２が接続されている。センスＭＯＳＦＥＴ６のソースは、ＮチャネルＭＯＳＦＥＴ２のソースと共に電源に接続されている。また、ＮチャネルＭＯＳＦＥＴ２のゲート，ソース間には、ツェナーダイオード３３が接続されている。そして、第１実施例の電流検出回路２３にツェナーダイオード３３を加えたものが電流検出回路３４（電流比較回路）を構成している。
また、ＯＮ／ＯＦＦ制御部２７に替わるＯＮ／ＯＦＦ制御部３５は、ＮチャネルＭＯＳＦＥＴ２及びセンスＭＯＳＦＥＴ６をハイサイド駆動するため、ゲート駆動用電源を生成する昇圧回路（図示せず）を内蔵している。

次に、第３実施例の作用について、図２相当図である図６を参照して説明する。ハイサイド駆動方式の場合、ＮチャネルＭＯＳＦＥＴ２がターンオフした場合に、そのソースに現れるフライバック電圧は、図６（ｂ）に示すように負電圧となる。この時、ＮチャネルＭＯＳＦＥＴ２のゲート，ソース間電圧はツェナーダイオード３３のツェナー電圧となるため、ＮチャネルＭＯＳＦＥＴ２及びセンスＭＯＳＦＥＴ６がターンオンして検出用抵抗素子に電流が流れる。そして、図６（ｃ），（ｄ）に示す判定ロジック部２４の動作については、第１実施例と同様である。
以上のように構成される第３実施例によれば、ハイサイド駆動方式に適用した場合についても、第１実施例と同様の効果が得られる。

（第４実施例）
図７は、第４実施例であり、第１実施例と異なる部分について説明する。第４実施例は図７（ａ）に示すように、第１実施例の電流検出回路２３を電流検出回路４１（電流比較部）に置き換えて構成したものである。電流検出回路４１は、センスＭＯＳＦＥＴ６を介して流れる電流を電圧変換することなく、直接基準電流と比較して検出を行う構成である。制御電源線４２とグランドとの間には、定電流源４３が接続されており、この定電流源４３は、５つのＰＮＰトランジスタＴ１〜Ｔ５がそれぞれ異なる値の定電流Ｉ１〜Ｉ５を流すように、各ベースにベース電流を供給する。

ＰＮＰトランジスタＴ１〜Ｔ５は、実際には図７（ｂ）に示すように、サイズが異なるトランジスタであり、ＰＮＰトランジスタＴ５を基準として、Ｔ４，Ｔ３，Ｔ２，Ｔ１は２倍，３倍，４倍，５倍の電流を供給するように構成されている。ＰＮＰトランジスタＴ１〜Ｔ５のエミッタは制御電源線４２に接続されており、コレクタは、それぞれＮＰＮトランジスタＴ６〜Ｔ１０（ミラー側トランジスタ）のコレクタに接続されている。これらのＮＰＮトランジスタＴ６〜Ｔ１０のエミッタは、グランドに接続されている。

ＮＰＮトランジスタ４４（検出用素子，制御側トランジスタ）は、検出用抵抗素子２１に置き換わって接続されており、そのベースは、自身のコレクタに接続されていると共にＮＰＮトランジスタＴ６〜Ｔ１０のベースに接続されている。すなわち、ＮＰＮトランジスタ４４と、ＮＰＮトランジスタＴ６〜Ｔ１０とはミラー対を構成しており、ＮＰＮトランジスタＴ６〜Ｔ１０の特性は同一である。

また、制御電源線４２には、ＰＮＰトランジスタＴ１１〜Ｔ１５（電流出力部）のエミッタと、ＮＰＮトランジスタＴ１６〜Ｔ２０のコレクタ（電流出力部）とが接続されている。そして、ＰＮＰトランジスタＴ１１〜Ｔ１５のベースは、それぞれＮＰＮトランジスタＴ６〜Ｔ１０のコレクタに接続され、ＮＰＮトランジスタＴ１６〜Ｔ２０のベースは、それぞれＰＮＰトランジスタＴ１１〜Ｔ１５のコレクタに接続されている。

次に、第４実施例の作用について説明する。ＮＰＮトランジスタＴ５を介して流れる定電流Ｉ５は、ＮチャネルＭＯＳＦＥＴ２を介して流れる電流１Ａに相当する電流値に設定されている。センスＭＯＳＦＥＴ６を介して流れる電流が上記電流１Ａの相当値未満であれば、ＮＰＮトランジスタＴ１０はオフしており、ＰＮＰトランジスタＴ１５及びＮＰＮトランジスタＴ２０もオフしている。そして、センスＭＯＳＦＥＴ６を介して流れる電流が、上記電流１Ａの相当値以上になると、ＮＰＮトランジスタＴ１０がオンするので、ＰＮＰトランジスタＴ１５及びＮＰＮトランジスタＴ２０もオンする。すると、判定ロジック部２４ＩにＮＰＮトランジスタＴ２０からのエミッタ電流が供給され、判定ロジック部２４Ｉは、その電流出力を例えば図示しない入力段の検出用抵抗に発生する電圧により検出する。

また、ＮＰＮトランジスタＴ４を介して流れる定電流Ｉ４は、ＮチャネルＭＯＳＦＥＴ２を介して流れる電流（負荷電流）２Ａに相当する電流値に設定されており、センスＭＯＳＦＥＴ６を介して流れる電流が上記電流２Ａの相当値以上になると、ＮＰＮトランジスタＴ９及びＴ１０が同時にオンするので、ＰＮＰトランジスタＴ１５及びＮＰＮトランジスタＴ２０に加えて、ＰＮＰトランジスタＴ１４及びＮＰＮトランジスタＴ１９もオンする。

そして、ＮＰＮトランジスタＴ３，Ｔ２，Ｔ１を介して流れる定電流Ｉ３，Ｉ２，Ｉ１は、それぞれＮチャネルＭＯＳＦＥＴ２を介して流れる電流３Ａ，４Ａ，５Ａに相当する電流値に設定されている。したがって、センスＭＯＳＦＥＴ６を介して流れる電流が上記電流５Ａの相当値以上になると、ＮＰＮトランジスタＴ１０〜Ｔ６が同時にオンするので、ＰＮＰトランジスタＴ１５〜Ｔ１１及びＮＰＮトランジスタＴ１６〜Ｔ２０が全てオンすることになる。したがって、判定ロジック部２４Ｉは、入力段における電流検出部分を除いて、ロジック動作としては第１実施例と同様になる。

以上のように第４実施例によれば、検出用素子を、センスＭＯＳＦＥＴ６とＮＰＮトランジスタ４４とで構成し、電流検出回路４１を、ＮＰＮトランジスタ４４とミラー対を構成し、閾値としてそれぞれ異なる値の定電流Ｉ１〜Ｉ５が供給されるＮＰＮトランジスタＴ６〜Ｔ１０と、それぞれ対応して設けられ、ＮＰＮトランジスタＴ６〜Ｔ１０を介して流れる電流量がそれぞれに対応する定電流量Ｉ１〜Ｉ５を超えると、保護動作部２６に電流出力を行うＰＮＰトランジスタＴ１１〜Ｔ１５及びＮＰＮトランジスタＴ１６〜Ｔ２０の対で構成する。したがって、検出電流を、基準となる定電流Ｉ１〜Ｉ５と比較することで、第１実施例と同様に電流検出を行うことができる。

（第５実施例）
図８は第５実施例であり、第４実施例と異なる部分のみ説明する。第５実施例の電流検出回路４１’は、第４実施例の電流検出回路４１におけるＰＮＰトランジスタＴ１〜Ｔ５をＰＮＰトランジスタＴ１’〜Ｔ５’に置き換え、ＮＰＮトランジスタＴ６〜Ｔ１０をＮＰＮトランジスタＴ６’〜Ｔ１０’に置き換えて構成されている。電流検出回路４１’では、ＰＮＰトランジスタＴ１’〜Ｔ５’は何れも、第４実施例のＰＮＰトランジスタＴ１に等しい定電流Ｉ１を供給するように構成されている。そして、ＮＰＮトランジスタＴ６’〜Ｔ１０’は、図８（ｂ）に示すようにサイズが異なるトランジスタで構成され、ＰＮＰトランジスタＴ６’を基準として、Ｔ７’，Ｔ８’，Ｔ９’，Ｔ１０’は２倍，３倍，４倍，５倍の電流を出力する能力を有するように構成されている。

第５実施例の作用については第４実施例と同様になる。センスＭＯＳＦＥＴ６，ＮＰＮトランジスタ４４を介して流れる電流が負荷電流値１Ａ相当以上になると、ＮＰＮトランジスタ１０’がオンしてＰＮＰトランジスタＴ１５及びＮＰＮトランジスタＴ２０もオンする。ＮＰＮトランジスタ９’の電流出力能力はＮＰＮトランジスタ１０’の４／５に設定されており、ＮＰＮトランジスタ４４を介して流れる電流が負荷電流値２Ａ相当以上になると、ＮＰＮトランジスタ１０’及び９’がオンする。以下、ＮＰＮトランジスタ８’，７’，６’の電流出力能力はＮＰＮトランジスタ１０’の３／５，２／５，１／５に設定されていることで、第４実施例と同様の動作となる。

以上のように第５実施例によれば、電流検出回路４１’を、それぞれ等しい値の定電流が供給されると共に閾値としての電流出力能力が異なる複数のＮＰＮトランジスタＴ６’〜Ｔ１０’と、それぞれ対応して設けられ、ＮＰＮトランジスタＴ６’〜Ｔ１０’を介して流れる電流量がそれぞれに対応する電流出力能力を超えると、保護動作部２６に電流出力を行うＰＮＰトランジスタＴ１１〜Ｔ１５及びＮＰＮトランジスタＴ１６〜Ｔ２０の対で構成する。したがって、第４実施例と同様に、検出電流を、それぞれ基準となる定電流と比較することができる。

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
例えば第１実施例において、保護動作部２６が保護動作信号をアクティブにした場合に、ＯＮ／ＯＦＦ制御部２６は、以降のＮチャネルＭＯＳＦＥＴ２の駆動を停止させるようにしても良い。この場合も、フライバック電圧に基づくエネルギー量が有る程度の大きさを示す場合に回路素子を保護することができる。

ＮチャネルＭＯＳＦＥＴ２がターンオフしてからの経過時間と、各時間に対応して設定される閾値の具体数値は、個別の設計に応じて適宜変更すれば良い。クランプ電圧についても同様である。
駆動用スイッチング素子，検出用スイッチング素子はＰチャネルＭＯＳＦＥＴであっても良い。

図面中、１はコイル（誘導性負荷）、２はＮチャネルＭＯＳＦＥＴ（駆動用スイッチング素子）、６はセンスＭＯＳＦＥＴ（検出用素子，検出用スイッチング素子）、２１は検出用抵抗素子（検出用素子）、２２はコンパレータ、２３は電流検出回路（電流比較回路）、２４は判定ロジック部（論理回路部）、２５はカウンタ回路（タイマ）、２６は保護動作部、３１は検出用抵抗素子、３２，３４，４１，４１’は電流検出回路（電流比較回路）、４４はＮＰＮトランジスタ（検出用素子，制御側トランジスタ）、Ｔ６〜Ｔ１０はＮＰＮトランジスタ（ミラー側トランジスタ）、Ｔ１１〜Ｔ２０はＰＮＰトランジスタ（電流出力部）を示す。

Claims (9)

1. 電源とグランドとの間に誘導性負荷と共に直列に接続される、電圧駆動型の駆動用スイッチング素子をスイッチング制御する制御装置において、
   前記駆動用スイッチング素子を介して流れる電流を検出する検出用素子と、
   前記駆動用スイッチング素子をターンオフさせた際に発生し、前記駆動用スイッチング素子に印加される逆起電圧をクランプするクランプ回路と、
   このクランプ回路に発生するクランプ電圧により前記駆動用スイッチング素子がターンオンした際に、前記検出用素子を介して流れる電流を複数の閾値と比較する電流比較回路と、
   この電流比較回路の比較結果により、前記電流が、前記駆動用スイッチング素子をターンオフさせた時点からの時間経過に対応する特定の閾値を超えていると判定されると、前記逆起電圧に基づくエネルギーを減少させるように前記駆動用スイッチング素子の制御状態を変更する保護動作部とを備えることを特徴とするスイッチング素子の制御装置。
2. 前記検出用素子は、導通端子の一端が前記駆動用スイッチング素子の導通端子の一端と共に前記誘導性負荷に接続される検出用スイッチング素子と、この検出用スイッチング素子の導通端子の他端とグランドとの間に接続される抵抗素子とで構成されることを特徴とする請求項１記載のスイッチング素子の制御装置。
3. 前記検出用素子は、前記駆動用スイッチング素子と直列に接続される抵抗素子で構成されることを特徴とする請求項１記載のスイッチング素子の制御装置。
4. 前記電流比較回路は、前記抵抗素子の端子電圧を、それぞれ異なる基準電圧と比較する複数のコンパレータで構成されていることを特徴とする請求項２又は３記載のスイッチング素子の制御装置。
5. 前記検出用素子は、導通端子の一端が前記駆動用スイッチング素子の導通端子の一端と共に前記誘導性負荷に接続される検出用スイッチング素子と、この検出用スイッチング素子の導通端子の他端とグランドとの間に接続される制御側トランジスタとで構成され、
   前記電流比較回路は、前記制御側トランジスタとミラー対を構成し、前記閾値としてそれぞれ異なる値の定電流が供給される複数のミラー側トランジスタと、
   前記復数のミラー側トランジスタにそれぞれ対応して設けられ、前記復数のミラー側トランジスタを介して流れる電流量がそれぞれに対応する定電流量を超えると、前記保護動作部に電流出力を行う電流出力部とで構成されていることを特徴とする請求項１記載のスイッチング素子の制御装置。
6. 前記検出用素子は、導通端子の一端が前記駆動用スイッチング素子の導通端子の一端と共に前記誘導性負荷に接続される検出用スイッチング素子と、この検出用スイッチング素子の導通端子の他端とグランドとの間に接続される制御側トランジスタとで構成され、
   前記電流比較回路は、前記制御側トランジスタとミラー対を構成し、それぞれ等しい値の定電流が供給されると共に、前記閾値としてそれぞれ異なる電流出力能力を備える複数のミラー側トランジスタと、
   前記復数のミラー側トランジスタにそれぞれ対応して設けられ、前記復数のミラー側トランジスタを介して流れる電流量が、それぞれに対応する電流出力能力を超えると、前記保護動作部に電流出力を行う電流出力部とで構成されていることを特徴とする請求項１記載のスイッチング素子の制御装置。
7. 前記保護動作部は、前記駆動用スイッチング素子をターンオフさせた時点から計時を開始して、計時結果に応じた経時信号を出力するタイマと、前記計時信号と、前記電流比較回路による比較結果とを論理合成することで、時間の経過に伴う電流値の低下が予め設定した変化軌跡を超えた状態になると、前記駆動用スイッチング素子の制御状態を変更させる信号を出力する論理回路部とを備えることを特徴とする請求項１ないし６の何れかに記載のスイッチング素子の制御装置。
8. 前記保護動作部は、前記駆動用スイッチング素子をフルオンさせることを特徴とする請求項１ないし７の何れかに記載のスイッチング素子の制御装置。
9. 前記保護動作部は、前記駆動用スイッチング素子の駆動を停止させることを特徴とする請求項１ないし７の何れかに記載のスイッチング素子の制御装置。

Images