WO2015008461A1 - 半導体素子の電流検出装置 - Google Patents

半導体素子の電流検出装置 Download PDF

Info

Publication number
WO2015008461A1
WO2015008461A1 PCT/JP2014/003660 JP2014003660W WO2015008461A1 WO 2015008461 A1 WO2015008461 A1 WO 2015008461A1 JP 2014003660 W JP2014003660 W JP 2014003660W WO 2015008461 A1 WO2015008461 A1 WO 2015008461A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
circuit
terminal
semiconductor element
current detection
Prior art date
Application number
PCT/JP2014/003660
Other languages
English (en)
French (fr)
Inventor
長谷川　淳一
昌弘 山本
岩村　剛宏
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2015008461A1 publication Critical patent/WO2015008461A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the present disclosure relates to a current detection device for a semiconductor element.
  • Some semiconductor elements used in inverter devices have a current detection terminal.
  • a current flowing from the control terminal to the current detection terminal is generated, and this current may be superimposed on a load current to be detected.
  • the detected current value may become large during driving, and there is a technique for masking so as not to perform the current detection operation in order to avoid this.
  • the current flowing through the load cannot be detected during the mask period, and the current detection operation cannot be performed accurately.
  • the present disclosure has been made in view of the above circumstances, and an object of the present disclosure is to provide a current detection device for a semiconductor element that can perform a current detection operation even during a period in which a drive current flows through a control terminal of the semiconductor element. It is in.
  • a current detection device for a semiconductor element detects a current of a semiconductor element including a current detection terminal in addition to an output terminal and a control terminal.
  • the current detection device includes: a current detection circuit that detects a current flowing through the current detection terminal of the semiconductor element; and a current detection circuit that detects current from the control terminal among currents that flow through the semiconductor element according to a drive signal applied to the control terminal.
  • the current flowing through the current detection terminal of the semiconductor element when driving the semiconductor element, when detecting the current flowing through the current detection terminal of the semiconductor element, there may occur a period in which the current flowing from the control terminal to the output terminal side is included at the start of driving. . During this period, the current flowing through the current detection terminal flows in a state where the drive current is added to the current flowing between the output terminals. For this reason, if the current flowing through the current detection terminal is directly detected by the current detection circuit, it is detected in a state where the drive current is added. On the other hand, since the current component flowing from the control terminal of the semiconductor element to the current detection terminal is bypassed from the current detection terminal by the bypass circuit, the current flowing from the current detection terminal to the current detection circuit is excluded from the drive current. Can be detected. Thereby, the current flowing through the output terminal when the semiconductor element is driven can be detected with high accuracy.
  • IGBTs 1 and 2 constituting the arms of a bridge-connected circuit.
  • the IGBTs 1 and 2 are connected in series between the DC power supply terminal Vc and the ground terminal GND.
  • a coil L such as a motor as a load is connected to a common connection point of the high-side IGBT 1 and the low-side IGBT 2.
  • one arm is shown, for example, it constitutes a part of a three-phase inverter device.
  • the free-wheeling diodes 1a and 2a are connected in parallel to the IGBTs 1 and 2, respectively. These free-wheeling diodes 1a and 2a may be externally attached or may be incorporated.
  • the IGBTs 1 and 2 each include a collector C that is an output terminal, an emitter E, and a gate G that is a control terminal, and a sense emitter S that is a current detection terminal.
  • the IGBT 2 has a configuration in which the current flowing from the collector C to the emitter E side is divided and sent to the emitter E and the sense emitter S at a predetermined ratio, for example, n: 1.
  • the value of n indicating the ratio is set to a predetermined value such as 2000 or 5000, for example.
  • the circuit configuration of the current detection device connected to the low-side IGBT 2 will be described.
  • the same circuit configuration of the current detection device is also connected to the high-side IGBT 1.
  • the sense emitter S of the IGBT 2 is connected to the ground terminal GND through the current detection resistor 3.
  • the short-circuit overcurrent protection circuit 4 as a current detection circuit is configured to perform a protective operation when a terminal voltage Vp of the current detection resistor 3 is input and a short-circuit current or an overcurrent flows through the IGBT 2.
  • the short circuit overcurrent protection circuit 4 includes a comparator 5 and a voltage dividing circuit 7.
  • the terminal voltage Vp of the current detection resistor 3 is input to the non-inverting input terminal of the comparator 5.
  • the reference voltage Vr is input from the voltage dividing circuit 7 to the inverting input terminal of the comparator 5.
  • the voltage dividing circuit 7 is formed by connecting a series circuit of voltage dividing resistors 7a and 7b between a power supply terminal Vd and a ground terminal GND. The voltage generated at the common connection point of the voltage dividing resistors 7a and 7b becomes the reference voltage Vr.
  • the IGBT 2 is given a gate voltage Vg by a gate drive circuit having a p-channel MOSFET 8, an n-channel MOSFET 9 and a resistor 10.
  • the source / drain terminal of the MOSFET 8 is connected between the power supply terminal Vd and the gate G of the IGBT 2.
  • An ON drive signal is input to the gate of the MOSFET 8 through the OR circuit 11.
  • the drain terminal of the MOSFET 9 is connected to the gate G of the IGBT 2 via the resistor 10, and the source terminal is connected to the ground terminal GND.
  • An off drive signal is applied to the gate of the MOSFET 9.
  • the output terminal of the comparator 5 is connected to the other input terminal.
  • the noise reduction circuit 12 has a bypass circuit 13 and a drive circuit 14.
  • the bypass circuit 13 bypasses and flows a part of the current flowing through the sense emitter S of the IGBT 2.
  • the drive circuit 14 gives a drive signal to the bypass circuit 13 so as to bypass the current component flowing through the sense emitter S in the current Idrv flowing from the gate G to the emitter E of the IGBT 2.
  • the drive circuit 14 corresponds to a current detection type in which a bypass current is set based on a value obtained by detecting the gate drive current Idrv, and a configuration in which the gate drive current Idrv is supplied to the IGBT 2 with a constant current. It is shown as a comprehensive configuration including both a constant current type and a constant current type.
  • the MOSFET 8 when the drive signal Si changing from the high level to the low level is input to the OR circuit 11, the MOSFET 8 is turned on to apply a voltage from the power supply terminal Vd to the gate terminal G.
  • the comparator 5 of the short circuit overcurrent protection circuit 4 outputs a low level signal because no current has yet flowed through the current detection resistor 3.
  • the other input terminal of the OR circuit 11 is in a state where a low level signal is inputted. Therefore, when the drive signal Si is inverted to the low level, the OR circuit 11 outputs a low level signal.
  • the IGBT 2 when a voltage is applied to the gate terminal G, a gate current Idrv for charging the gate flows.
  • the gate voltage Vg increases due to the charging of the gate capacitance by the gate current Idrv.
  • the IGBT 2 is turned on.
  • the collector current Ic starts to flow from the collector C to the emitter E in the IGBT 2.
  • the collector current Ic flows through the emitter E and the sense emitter S at an n: 1 ratio.
  • the drive circuit 14 outputs a command to the bypass circuit 13 so as to bypass the current component Is flowing in the sense emitter S of the IGBT 2 with respect to the current Idrv flowing from the MOSFET 8 to the gate G of the IGBT 2.
  • the current flowing through the current detection resistor 3 is cut by bypassing the current component Is caused by the gate current Idrv.
  • the current component Is is cut as the terminal voltage of the current detection resistor 3, the voltage due to the current component flowing in the sense emitter terminal S out of the current component Ic flowing from the collector C can be detected.
  • the gate current Idrv for charging initially flows to the emitter side and shifts to the on state when the gate voltage Vg reaches the threshold voltage. Thereafter, the gate drive current Idrv shifts to a mirror period that flows to the collector side. When the mirror period ends, the gate drive current Idrv flows again to the emitter side, and when the gate voltage Vg reaches a predetermined potential, the gate drive current Idrv flows. Disappear.
  • the current Is can be bypassed from the sense emitter terminal S by the bypass circuit 13 during the two periods in which the gate drive current Idrv flows to the emitter side of the IGBT 2.
  • the collector current flowing through the IGBT 2 can be accurately detected even when shifting to the ON operation.
  • the collector current Ic can be accurately detected even during the on-transition period, the detection operation can be accurately performed even when an overcurrent or a short circuit occurs, and the IGBT 2 can be protected.
  • the short circuit overcurrent protection circuit 4 can detect the current flowing through the sense emitter S of the IGBT 2 based on the terminal voltage Vp of the current detection resistor 3 as described above.
  • the short circuit overcurrent protection circuit 4 gives a high level signal from the comparator 5 to the OR circuit 11 when the terminal voltage Vp exceeds the reference voltage Vr indicating the overcurrent level.
  • the OR circuit 11 provides a high level signal to the gate of the MOSFET 8, so that the MOSFET 8 is turned off.
  • a signal for shifting to the ON state is applied to the gate of the MOSFET 9.
  • the potential of the gate G is lowered and the IGBT 2 shifts to the off state.
  • the IGBT 2 that is in a state where an overcurrent is flowing is given a signal for causing the gate G to shift to an OFF state, whereby the overcurrent can be prevented from continuing to be protected and the element can be protected.
  • the noise reduction circuit 12 since the noise reduction circuit 12 is provided to bypass the current Is flowing through the sense emitter terminal S corresponding to the gate drive current Idrv, the current detection resistor is connected from the sense emitter terminal S. 3 can be detected as a current that does not include the gate drive current Idrv. As a result, it is possible to prevent detection of a current when the gate drive current Idrv flows to the emitter side when the IGBT 22 shifts to the ON state, and even when the IGBT 2 shifts to the ON state, the short-circuit overcurrent protection circuit The operation 4 can be performed with high accuracy.
  • FIG. 2 shows the second embodiment.
  • a drive IC 21 is provided and a noise reduction circuit 22 having functions of a drive circuit and a current detection type bypass circuit is configured. is there.
  • the noise reduction circuit 22 is configured to detect a gate-emitter current Idrv flowing through the IGBT 2 by the drive circuit and to bypass a component in which a corresponding current flows through the sense emitter terminal S.
  • the noise reduction circuit 22 is provided with MOSFETs 23 to 25 for the driving MOSFETs 8 and 9 and the resistor 10 constituting the driving circuit to constitute a current mirror circuit.
  • the MOSFET 23 is set such that a current of a ratio of 1 / (n + 1) flows with respect to the current flowing through the driving MOSFET 8.
  • the MOSFETs 24 and 25 are set so that the same current as the MOSFET 23 flows.
  • the MOSFET 25 has a drain connected to the sense emitter terminal S of the IGBT 2 and bypasses a part of the current flowing through the sense emitter terminal S.
  • the MOSFET 8 when the drive signal Si changing from the high level to the low level is input to the OR circuit 11, the MOSFET 8 is turned on to apply a voltage from the power supply terminal Vd to the gate terminal G of the IGBT2.
  • a gate current Idrv for charging the gate flows.
  • the gate voltage Vg increases due to the charging of the gate capacitance by the gate current Idrv.
  • the IGBT 2 is turned on.
  • the collector current Ic starts to flow from the collector C to the emitter E in the IGBT 2.
  • the collector current Ic flows through the emitter E and the sense emitter S at a ratio of n: 1.
  • the MOSFET 23 constituting the current mirror circuit is supplied with the same gate potential as that of the MOSFET 8 at the gate terminal, so that a current at a ratio of 1 / (n + 1) of the current Idrv flowing through the gate G of the IGBT 2, that is, the sense emitter S of the IGBT 2.
  • a current corresponding to the current component Is flowing through is supplied.
  • the current Is flowing through the MOSFET 24 is also driven to flow through the MOSFET 25, and bypasses the current component Is of the current flowing through the sense emitter S.
  • the current flowing through the current detection resistor 3 is cut by bypassing the component due to the gate current Idrv.
  • a component caused by the gate current Idrv is added to the current flowing through the emitter E.
  • the terminal voltage of the current detection resistor 3 is the current flowing through the sense emitter S due to the component of the current component Ic flowing from the collector C. Can be detected.
  • the gate current Idrv for charging flows initially, and then after the mirror period, the gate current Idrv flows again after being turned on. Accordingly, the current Is flowing through the sense emitter S corresponding to the gate current Idrv during both periods is bypassed by the bypass circuit 13 so that the component due to the gate current Idrv does not flow through the current detection resistor 3. Can do. As a result, the collector current flowing through the IGBT 2 can be accurately detected even when shifting to the ON operation.
  • the IGBT 2 can be protected in an appropriate manner even when an overcurrent or a short circuit occurs.
  • the short circuit overcurrent protection circuit 4 can detect the current flowing through the sense emitter S of the IGBT 2 based on the terminal voltage Vp of the current detection resistor 3 as described above.
  • the detection operation is performed without being affected by the current component Is caused by the gate drive current Idrv, and the short circuit or overcurrent is detected. Problems due to current can be prevented.
  • the current Is flowing through the sense emitter terminal S corresponding to the gate drive current Idrv is bypassed by the MOSFET 25 in the current mirror circuit, so that the gate drive current Idrv is the gate terminal of the IGBT 2.
  • the current flowing to the sense emitter terminal S can be bypassed.
  • the current detection operation by the current detection resistor 3 can be detected in a state where the noise component due to the current flowing from the gate terminal G to the emitter side is removed.
  • FIG. 3 shows the third embodiment.
  • the noise reduction circuit 22a having the function of a bypass circuit is not a ground terminal GND but a negative power supply voltage Vm (V) ( ⁇ 0 V). ) Is connected to a negative power supply terminal.
  • the noise reduction circuit 22a can operate by connecting the MOSFETs 24 and 25 to the negative power supply voltage Vm even when the current flowing through the sense emitter terminal S is small, that is, when the terminal voltage of the current detection resistor 3 is low. .
  • the operation of the noise reduction circuit 22a can be performed not only in the case of a short circuit or in a state where an overcurrent flows, but also in the case of a small current, and a highly accurate current detection operation is performed. Can do.
  • FIG. 4 and FIG. 5 show the fourth embodiment, and the differences from the second embodiment will be described below.
  • a noise reduction circuit 22b is provided as the drive IC 21b, and a period during which the gate drive current Idrv contributes to increasing the gate potential relative to the current flowing through the sense emitter terminal S of the IGBT 2 is detected. Thus, the current Is is bypassed.
  • the noise reduction circuit 22b has a configuration in which a MOSFET 26 as a switching circuit is added to the configuration of the noise reduction circuit 22a in the second embodiment.
  • the MOSFET 26 has a function of turning on and off the operation of the current mirror circuit, and a drain-source terminal is connected between the gates of the MOSFETs 24 and 25 and the ground terminal GND.
  • the mirror period determination circuit 27 as a voltage fluctuation detection circuit controls the operation of the noise reduction circuit 22b by detecting a mirror period in which the gate voltage Vg does not change during the period in which the gate drive current Idrv flows.
  • the mirror period determination circuit 27 includes a differentiation circuit 28 and a comparator 29.
  • the differentiating circuit 28 includes a capacitor 28 a and a resistor 28 b, and inputs a signal obtained by differentiating the voltage change at the gate terminal G of the IGBT 2 to the inverting input terminal of the comparator 29.
  • the comparison reference voltage Vc is input from the voltage dividing circuit 30 to the non-inverting input terminal of the comparator 29.
  • the voltage dividing circuit 30 is formed by connecting a series circuit of voltage dividing resistors 30a and 30b between a power supply terminal Vd and a ground terminal GND.
  • the voltage generated at the common connection point of the voltage dividing resistors 30a and 30b is the reference voltage Vc.
  • the output terminal of the comparator 5 is connected to the gate terminal of the MOSFET 26.
  • FIG. 5 is a time chart showing changes in signals of the respective parts.
  • the gate voltage Vg is increased by charging the gate capacitance by the gate current Idrv (see FIG. 5B), and when the gate voltage Vg reaches the threshold voltage (time T1), the IGBT 2 is turned on. Thereby, the collector current Ic starts to flow from the collector C to the emitter E in the IGBT 2 (see FIG. 5D). The collector current Ic flows through the emitter E and the sense emitter S at a ratio of n: 1.
  • the collector current Ic flows, and at the same time, the mirror driving period starts and the gate drive current Idrv flows to the collector side.
  • the gate potential Vg is kept constant (see FIG. 5B), and the gate-emitter current to the sense emitter terminal S does not flow (see FIG. 5C). ).
  • the gate drive current Idrv again flows to the emitter side and contributes as a current flowing to the sense emitter terminal S (see (c) of FIG. 5).
  • the gate drive current Idrv Since the gate drive current Idrv has such a property, the gate potential Vg rises during the period in which the gate drive current Idrv flows to the emitter side. Therefore, a constant voltage is output from the differentiating circuit 28 of the mirror period determination circuit 27 during a period in which the gate potential Vg is rising at a constant rate of increase. At this time, the output voltage of the differentiation circuit 28 becomes higher than the comparison voltage Vc, and the comparator 29 outputs a low level signal. As a result, the MOSFET 26 of the noise reduction circuit 22b is shifted to the OFF state, and the current mirror circuit is shifted to the operating state.
  • the mirror period determination circuit 27 Since the mirror period determination circuit 27 operates as described above, when the drive signal Si changing from the high level to the low level is input to the OR circuit 11 and the gate voltage Vg of the IGBT 2 starts to rise, the change in the gate voltage Vg is changed. It is detected by the mirror period determination circuit 27. As a result, during the period when the gate voltage Vg rises, the noise reduction circuit 22b operates. A current Is flowing through the sense emitter terminal S corresponding to the gate drive current Idrv is bypassed by the noise reduction circuit 22b, and a current corresponding to the collector current Ic flows through the current detection resistor 3 (see (g) of FIG. 5).
  • the potential Vp of the sense emitter terminal S can be detected as a potential corresponding to the collector current Ic.
  • a current component of the sum of the collector current Ic and the gate drive current Idrv flows through the emitter terminal E.
  • the current due to the gate drive current Idrv does not flow to the sense emitter terminal S of the IGBT 2.
  • the gate voltage Vg is a constant voltage
  • the operation of the noise reduction circuit 22b is stopped by the mirror period determination circuit 27, and the operation of bypassing the current from the sense emitter terminal S is not performed.
  • the gate drive current Idrv does not flow through the sense emitter terminal S of the IGBT 2, so that a current corresponding to the collector current Ic of the IGBT 2 flows through the current detection resistor 3.
  • the gate voltage Vg of the IGBT 2 becomes constant, the gate voltage Vg does not change, so that the comparator 29 of the mirror period determination circuit 27 outputs a high level signal and turns on the MOSFET 26 of the noise reduction circuit 22b. As a result, the noise reduction circuit 22b is disabled, and the operation of bypassing the current from the sense emitter terminal S is stopped.
  • the terminal voltage Vp of the current detection resistor 3 appearing at the sense emitter terminal S is the collector current Ic (of (d) of FIG. 5) as shown in (g) of FIG. Voltage signal indicating a change corresponding to the collector / emitter current).
  • the noise reduction circuit 22b since the noise reduction circuit 22b operates as described above, it can be detected as the sense voltage Vp as shown in FIG. 5G, but when the noise reduction circuit 22b does not operate, the gate drive current Idrv is included. It is detected as a voltage signal (see FIG. 5E).
  • the sense voltage Vp can be detected in a state in which the voltage signal corresponding to the gate drive current Idrv is superimposed on the voltage signal Vp appearing at the sense emitter terminal S as noise.
  • the detection operation is performed without being affected by the current component Is caused by the gate drive current Idrv, and the short circuit or overcurrent is detected. Problems due to current can be prevented.
  • FIG. 6 shows the fifth embodiment, and the following description will focus on the differences from the second embodiment. That is, in this embodiment, the drive IC 21c is configured to include a current mirror (C / M) type current detection circuit 31 instead of the current detection resistor 3 connected to the sense emitter terminal S of the IGBT 2. This is configured such that the current flowing through the sense emitter terminal S of the IGBT 2 is extracted by a current mirror circuit and converted into a voltage signal, which is output to the short-circuit overcurrent detection circuit 4.
  • a current mirror (C / M) type current detection circuit 31 instead of the current detection resistor 3 connected to the sense emitter terminal S of the IGBT 2.
  • This is configured such that the current flowing through the sense emitter terminal S of the IGBT 2 is extracted by a current mirror circuit and converted into a voltage signal, which is output to the short-circuit overcurrent detection circuit 4.
  • the C / M-type current detection circuit 31 performs the current detection operation for detecting the current corresponding to the collector current Ic flowing through the sense emitter terminal S of the IGBT 2, thereby enabling the second embodiment. The same effect can be obtained.
  • FIG. 7 and FIG. 8 show the sixth embodiment, and the following description will focus on the differences from the second embodiment.
  • an operation control MOSFET 26 is added as a noise reduction circuit 22c having a function of a bypass circuit, and the drive IC 21d is driven on a power supply path from the power supply terminal Vd to the current mirror circuit of the noise reduction circuit 22c.
  • a current detection resistor 32 (hereinafter simply referred to as a resistor 32) is added. Further, the current mirror control circuit 33 is newly added.
  • the current mirror control circuit 33 is configured around the comparator 34.
  • the non-inverting input terminal of the comparator 34 is connected to a connection point between the resistor 32 of the noise reduction circuit 22c and the current mirror circuit of the noise reduction circuit 22c.
  • the potential of the connection point decreases due to a voltage drop due to the resistor 32.
  • the voltage drop of the resistor 32 decreases and the potential increases. In this configuration, the potential at this time is input to the comparator 34.
  • the comparison reference voltage Vk is applied from the voltage dividing circuit 35 to the inverting input terminal of the comparator 34.
  • the voltage dividing circuit 35 is set so that a series circuit of resistors 35a and 35b is connected between the power supply terminal Vd and the ground terminal GND, and the voltage at the common connection point thereof becomes the comparison reference voltage Vk.
  • FIG. 8 is a time chart showing changes in signals of the respective parts.
  • a change in the gate voltage Vg of the gate terminal G of the IGBT 2 when the gate drive current Idrv flows will be briefly described.
  • the MOSFET 8 is turned on and a voltage is applied from the power supply terminal Vd to the gate terminal G of the IGBT2. Apply.
  • a gate current Idrv for charging the gate flows between the gate and the emitter (see FIG. 8C).
  • the gate voltage Vg is increased by charging the gate capacitance with the gate current Idrv (see FIG. 8B), and when the gate voltage Vg reaches the threshold voltage (time T1), the IGBT 2 is turned on. As a result, the collector current Ic starts to flow from the collector C to the emitter E in the IGBT 2 (see FIG. 8D). The collector current Ic flows through the emitter E and the sense emitter S at a ratio of n: 1.
  • the mirror driving period starts and the gate drive current Idrv flows to the collector side.
  • the gate potential Vg is kept constant (see FIG. 8B), and the gate-emitter current to the sense emitter terminal S does not flow (see FIG. 8C).
  • the gate drive current Idrv again flows to the emitter side and contributes as a current flowing to the sense emitter terminal S (see (c) of FIG. 8).
  • the IGBT 2 When the gate voltage Vg rises to a predetermined voltage as described above, the IGBT 2 is turned on, and the gate drive current Idrv from the MOSFET 8 of the noise reduction circuit 22c to the gate terminal G does not flow.
  • the voltage Vq in the portion from the power supply terminal Vd of the noise reduction circuit 22c through the resistor 32 is a low voltage due to a voltage drop when the gate drive current Idrv is flowing, and the gate drive current Idrv does not flow. In the state, the voltage rises to a voltage close to the power supply voltage Vd.
  • the current mirror control circuit 33 outputs a low-level signal when the voltage Vq input to the non-inverting input terminal of the comparator 34 is low and lower than the reference voltage Vk, and when the voltage Vq exceeds the reference voltage Vk. A high level signal is output. Therefore, the current mirror control circuit 33 is in a state where the gate drive current Idrv does not flow through the MOSFET 8 of the noise reduction circuit 22c before the drive signal Si is input to the OR circuit 11 at time T0. A level signal is output. Thereby, the noise reduction circuit 22c is in a state where the operation of the current mirror circuit is stopped, and the operation of bypassing the current from the sense emitter terminal S of the IGBT 2 is not performed.
  • the current mirror control circuit 33 outputs a low level signal.
  • the MOSFET 26 provided in the current mirror circuit is turned off by a low level signal from the comparator 34.
  • the noise reduction circuit 22c is in a state in which the operation of the current mirror circuit is performed, and a current at a ratio of 1 / (n + 1) to the gate drive current Idrv, that is, a current component that flows through the sense emitter S of the IGBT 2 A current corresponding to Is is caused to flow by being bypassed by the MOSFET 25.
  • the current flowing through the sense emitter terminal S is the current during two periods (between T0-T1 and T2-T3) of the gate drive current Idrv that contributes as the gate-emitter current (see FIG. 8C).
  • the collector current Ic flowing from the collector to the emitter is a current corresponding to the added current. Therefore, when the current Is is not bypassed by the noise reduction circuit 22c, a voltage as shown in FIG. 5E appears as a terminal voltage (sense voltage) of the current detection resistor 3.
  • the current mirror circuit of the noise reduction circuit 22c Since the current mirror circuit of the noise reduction circuit 22c is operated by the output signal of the current mirror control circuit 33, the current Is is bypassed from the sense emitter terminal S, and the voltage Vp as shown in FIG. 8G is detected.
  • the detected voltage Vp is equal to (e) of FIG.
  • the voltage waveform is shifted by a fixed voltage. However, the negative voltage portion is actually held as zero.
  • the voltage signal Vp appearing at the sense emitter terminal S is obtained as a voltage signal slightly different from the collector current Ic during the period in which the IGBT 2 is turned on, but the component corresponding to the gate drive current Idrv is removed. It can be detected as a voltage signal corresponding to the collector current Ic.
  • the detection operation is performed without being affected by the current component Is caused by the gate drive current Idrv, and the short circuit or overcurrent is detected. Problems due to current can be prevented.
  • FIG. 9 and FIG. 10 show the seventh embodiment, and the following description will focus on parts that are different from the first embodiment.
  • the gate drive current Idrv is a constant current type, and a constant current type bypass circuit is provided.
  • a drive IC 21e instead of the gate drive circuit and bypass circuit 13, a drive IC 21e having these functions is provided.
  • the drive IC 21e includes a short-circuit overcurrent protection circuit 4 and a noise reduction circuit 36.
  • the noise reduction circuit 36 is provided with a constant current circuit 37 in place of the MOSFET 8 constituting the gate drive circuit.
  • the constant current circuit 37 supplies a gate drive current Idrv necessary for the gate drive of the IGBT 2 as a constant current according to the gate drive signal Si given through the OR circuit 11.
  • the IGBT 2 is configured to be gate-driven with a constant current by the constant current circuit 37.
  • the bypass circuit 38 for extracting the current and the timing for supplying the bypass current are set as a configuration for bypassing the component corresponding to the gate drive current Idrv from the current flowing through the emitter sense S.
  • a timer circuit 39 is provided.
  • bypass circuit 38 a circuit in which a MOSFET 43 and a resistor 40 are connected in series is connected between the sense emitter terminal S of the IGBT 2 and the ground terminal GND, and the output terminal of the comparator 41 is connected to the gate of the MOSFET 43.
  • the inverting input terminal of the comparator 41 is connected to a common connection point between the MOSFET 43 and the resistor 40.
  • a non-inverting output terminal of the comparator 41 is connected to the reference voltage setting unit 42.
  • the reference voltage setting unit 42 supplies a comparison reference voltage so as to flow a current that bypasses the current component flowing through the emitter sense S in response to the gate drive current Idrv from the constant current circuit 37. Va is supplied to the comparator 41.
  • the comparator 41 gives a signal to the gate of the MOSFET 43 so that the bypass current flowing in the MOSFET 43 becomes a current value corresponding to the reference voltage Va.
  • the timer circuit 39 operates the reference voltage setting unit 42 during a period in which the gate-emitter current Idrv flows through the IGBT 2.
  • the constant current circuit 37 is activated and the gate drive current Idrv is supplied to the gate terminal G of the IGBT 2 as a constant current. It will be supplied with.
  • the gate voltage Vg rises due to charging of the gate capacitance (see FIG. 10B), and the gate drive current Idrv flows to the emitter side.
  • a high level signal is output from the timer circuit 39 (see (g) of FIG. 10), and the reference voltage Va is set to the reference voltage setting unit 42.
  • the bypass circuit 38 bypasses the current flowing through the sense emitter terminal S of the IGBT 2.
  • the IGBT 2 is turned on.
  • the collector current Ic begins to flow between the collector and the emitter of the IGBT 2.
  • the gate drive current Idrv does not flow from the gate terminal G to the emitter side, but a mirror period in which it flows to the collector side.
  • the gate voltage Vg does not increase during this mirror period (see FIG. 10B).
  • the timer circuit 39 outputs a low level signal to the reference voltage setting unit 42 to stop the operation. Therefore, current bypass by the bypass circuit 38 is not performed during the mirror period.
  • the gate drive current Idrv again flows to the emitter side of the IGBT 2, and during this period, the timer circuit 39 also outputs a high-level signal by the reference voltage setting unit 42 to bypass the bypass circuit 38. Make it work. Thereby, the current Is flowing in the sense emitter terminal S of the IGBT 2 in the gate drive current Idrv can be bypassed by the bypass circuit 38.
  • the gate drive current Idrv is stopped, and the timer circuit 39 also outputs a low level signal. In this state, the operation of the bypass circuit 38 is stopped.
  • the gate drive current Idrv is equal to a certain period immediately after the activation signal Si is input (period T0 to T1) and after the mirror period ends.
  • the current flows to the emitter side of the IGBT 2 for a certain period (period of time T2 to T3).
  • the collector current Ic of the IGBT 2 starts to flow gradually from the time (time T1) when the gate voltage Vg reaches the threshold voltage.
  • the voltage detected at the sense emitter terminal S is a current obtained by synthesizing the gate drive current Idrv and the collector current Ic as shown in FIG. 10E when the noise reduction circuit 36 is not provided.
  • This is the voltage generated when When the noise reduction circuit 36 operates in a state where the timer circuit 39 is not provided, as shown in FIG. 10F, the current Is from the sense emitter terminal S as a whole during the period during which the gate drive current Idrv flows. Bypassed.
  • the sense voltage shown in FIG. 10E becomes a sense voltage in a state where the amount corresponding to the gate drive current Idrv is lowered over the period of time T0 to T3.
  • the sense voltage during the mirror period (time T1 to T2) is slightly lowered. Therefore, since the timer circuit 39 detects the mirror period and stops the operation of the bypass circuit 36, the current Is can be prevented from being bypassed during the mirror period. As a result, the terminal (sense) voltage Vp as shown in FIG. 10H can be detected. In this case, a component caused by the gate current Idrv is added as the current flowing through the emitter E, but the terminal voltage Vp of the current detection resistor 3 flows through the sense emitter S due to the component of the current component Ic flowing from the collector C. The current can be detected.
  • the detection operation is performed without being affected by the current component Is caused by the gate drive current Idrv, and the short circuit or overcurrent is detected. Problems due to current can be prevented.
  • the bypass circuit 38 and the timer circuit 39 are provided in the configuration in which the gate drive current Idrv of the IGBT 2 is driven at a constant current.
  • the current Is is bypassed during the period when the gate voltage Vp rises, that is, during the period when the gate drive current Idrv flows into the sense emitter terminal S, so that the detection operation corresponding to the collector current Ic as the terminal voltage Vp of the current detection resistor 3 It can be performed.
  • the current detection circuit can be configured as a circuit for detecting the value of the current flowing through the current detection terminal of the semiconductor element, in addition to the circuit for detecting the short circuit current or the overcurrent, such as the short circuit overcurrent detection circuit 4.
  • the semiconductor element can also be applied to a MOSFET that is a voltage-controlled semiconductor element having a gate control terminal or a bipolar transistor that is a current-controlled semiconductor element.
  • MOSFET 8 is used as the configuration for supplying the gate drive current Idrv to the gate terminal G of the IGBT 2, a bipolar transistor can also be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

　半導体素子に流れる電流を精度良く検出できる電流検出装置を提供する。半導体素子であるＩＧＢＴ（２）は、センスエミッタ端子（Ｓ）を備え、電流検出抵抗（３）の端子電圧（Ｖｐ）により短絡過電流検出回路（４）により過電流を検出して保護動作を行う。ＩＧＢＴ（２）は、ＭＯＳＦＥＴ（８）からゲート駆動電流（Ｉｄｒｖ）が与えられる。ＩＧＢＴ（２）の駆動時にゲート・エミッタ間に流れるゲート駆動電流（Ｉｄｒｖ）に対応してセンスエミッタ端子（Ｓ）に流れる電流成分（Ｉｓ）をバイパス回路（１３）によりバイパスさせる。これにより、ＩＧＢＴ（２）の駆動時においても精度良くコレクタ電流（Ｉｃ）を検出することができる。

Description

半導体素子の電流検出装置 関連出願の相互参照
　本開示は、２０１３年７月１８日に出願された日本出願番号２０１３－１４９４１２号に基づくもので、ここにその記載内容を援用する。
　本開示は、半導体素子の電流検出装置に関する。
　インバータ装置などで用いられる半導体素子は電流検出端子を備えたものがある。一方、半導体素子のスイッチング動作では、制御端子に駆動信号を与える際に制御端子から電流検出端子に流れこむ電流が発生するため、この電流が検出しようとする負荷電流に重畳されることがある。
　このため、検出される電流値が駆動時に大きくなる場合があり、これを避けるため電流検出動作を行わないようにマスクする技術がある。しかし、マスク期間中は負荷に流れる電流が検出できないことになり、電流検出動作が正確に実施できないことになる。
特開２００４－３１２９２４号公報
　本開示は、上記事情を考慮してなされたもので、その目的は、半導体素子の制御端子に駆動電流が流れる期間中も電流検出動作を行えるようにした半導体素子の電流検出装置を提供することにある。
　本開示の一態様によれば、半導体素子の電流検出装置は、出力端子、制御端子に加えて電流検出端子を備えた半導体素子の電流を検出するものである。前記電流検出装置は、前記半導体素子の前記電流検出端子に流れる電流を検出する電流検出回路と、前記制御端子に与えられる駆動信号により前記半導体素子に流れる電流のうち、前記制御端子から前記電流検出端子に流れる電流成分を前記電流検出端子から側路させるバイパス回路とを備える。
　上記構成によれば、半導体素子を駆動時、半導体素子の電流検出端子に流れる電流を検出する際に、駆動開始時点などで制御端子から出力端子側に流れる電流が含まれる期間が生ずることがある。この期間中に電流検出端子に流れる電流は、出力端子間に流れる電流に加えて駆動電流が加算された状態で流れる。このため、電流検出端子に流れる電流をそのまま電流検出回路により検出すると駆動電流を加算した状態で検出してしまう。これに対して、バイパス回路により、半導体素子の制御端子から電流検出端子に流れる電流成分を電流検出端子から側路させるので、電流検出端子から電流検出回路に流れる電流として駆動電流を除いた電流として検出することができる。これにより、半導体素子の駆動時における出力端子に流れる電流を精度良く検出することができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。図面において、
本開示の第１実施形態を示す電気的構成図 本開示の第２実施形態を示す電気的構成図 本開示の第３実施形態を示す電気的構成図 本開示の第４実施形態を示す電気的構成図 第４実施形態における各部の信号の状態を示すタイムチャート 第５実施形態を示す電気的構成図 第６実施形態を示す電気的構成図 第６実施形態における各部の信号の状態を示すタイムチャート 第７実施形態を示す電気的構成図 第７実施形態における各部の信号の状態を示すタイムチャート
　（第１実施形態）
　以下、本開示の第１実施形態について、図１を参照して、インバータ装置に組み込まれる半導体素子の電流検出装置に適用した例を説明する。
　例えばインバータ装置の主回路を構成する半導体素子として、ブリッジ接続された回路のアームを構成するＩＧＢＴ１、２がある。これらのＩＧＢＴ１、２は、直流電源端子Ｖｃとグランド端子ＧＮＤとの間に直列に接続されている。ハイサイドのＩＧＢＴ１およびローサイドのＩＧＢＴ２の共通接続点には負荷としてのモータなどのコイルＬが接続されている。ここでは、一つのアームを示しているが、例えば３相のインバータ装置の一部を構成している。
　ＩＧＢＴ１、２には、それぞれ還流ダイオード１ａ、２ａが並列に接続されている。これら還流ダイオード１ａ、２ａは、外付けのものでも良いし、内蔵されるものでも良い。また、ＩＧＢＴ１、２は、出力端子であるコレクタＣ、エミッタＥおよび制御端子であるゲートＧを備えると共に、電流検出端子であるセンスエミッタＳを備えている。ＩＧＢＴ２は、コレクタＣからエミッタＥ側に流れる電流のうち、エミッタＥとセンスエミッタＳとに所定比率例えばｎ：１に分割して流す構成である。比率を示すｎの値は、例えば２０００あるいは５０００などの所定の値に設定されている。
　以下の説明では、ローサイド側のＩＧＢＴ２に接続される電流検出装置の回路構成について述べる。なお、ハイサイド側のＩＧＢＴ１についても同様の電流検出装置の回路構成が接続されているものとする。ＩＧＢＴ２のセンスエミッタＳは電流検出抵抗３を介してグランド端子ＧＮＤに接続されている。電流検出回路としての短絡過電流保護回路４は、電流検出抵抗３の端子電圧Ｖｐを入力してＩＧＢＴ２に短絡電流あるいは過電流が流れている場合に保護動作を行う構成である。
　短絡過電流保護回路４は、コンパレータ５および分圧回路７を備えている。コンパレータ５の非反転入力端子には電流検出抵抗３の端子電圧Ｖｐが入力される。コンパレータ５の反転入力端子には分圧回路７から基準電圧Ｖｒが入力される。分圧回路７は、分圧抵抗７ａ、７ｂの直列回路を電源端子Ｖｄとグランド端子ＧＮＤの間に接続したものである。分圧抵抗７ａおよび７ｂの共通接続点に発生する電圧は基準電圧Ｖｒとなる。
　ＩＧＢＴ２は、ｐチャンネル型のＭＯＳＦＥＴ８、ｎチャンネル型のＭＯＳＦＥＴ９および抵抗１０を有するゲート駆動回路によりゲート電圧Ｖｇが与えられる。ＭＯＳＦＥＴ８のソース／ドレイン端子は電源端子ＶｄとＩＧＢＴ２のゲートＧとの間に接続される。ＭＯＳＦＥＴ８のゲートにはＯＲ回路１１を介してオン駆動信号が入力される。ＭＯＳＦＥＴ９のドレイン端子は抵抗１０を介してＩＧＢＴ２のゲートＧに接続され、ソース端子はグランド端子ＧＮＤに接続されている。ＭＯＳＦＥＴ９のゲートにはオフ駆動信号が与えられる。ＯＲ回路１１は、他方の入力端子にコンパレータ５の出力端子が接続されている。
　ノイズ低減回路１２は、バイパス回路１３と駆動回路１４を有する。バイパス回路１３は、ＩＧＢＴ２のセンスエミッタＳに流れる電流の一部をバイパスして流す。駆動回路１４は、ＩＧＢＴ２のゲートＧからエミッタＥに流れる電流Ｉｄｒｖのうち、センスエミッタＳに流れる電流成分をバイパスさせるようにバイパス回路１３に駆動信号を与える。なお、この駆動回路１４は、ゲート駆動電流Ｉｄｒｖを検出した値に基づいてバイパス電流を設定する電流検出型のものと、ゲート駆動電流Ｉｄｒｖを定電流でＩＧＢＴ２に供給する構成に対応してバイパス電流を設定する定電流型のものとの両者を含む包括的な構成として示している。
　次に、上記構成の作用について説明する。ＩＧＢＴ２は、ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されると、ＭＯＳＦＥＴ８がオンして電源端子Ｖｄからゲート端子Ｇに電圧を印加する。この場合、短絡過電流保護回路４のコンパレータ５は、電流検出抵抗３にまだ電流が流れていないことからロウレベルの信号が出力されている。これにより、ＯＲ回路１１の他方の入力端子は、ロウレベルの信号が入力されている状態である。したがって、駆動信号Ｓｉがロウレベルに反転するとＯＲ回路１１からロウレベルの信号が出力される。
　ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖが流れる。このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し、ゲート電圧Ｖｇがしきい値電圧に達するとＩＧＢＴ２はオン状態に移行する。これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める。このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で流れる。
　一方、ゲート容量に充電する際のゲート電流ＩｄｒｖがＩＧＢＴ２のゲート端子Ｇに流れ込むと、この電流ＩｄｒｖはエミッタＥとセンスエミッタＳに流れる。電流ＩｄｒｖのセンスエミッタＳに流れる電流成分Ｉｓは、ゲート電流Ｉｄｒｖの１／（ｎ＋１）になるから、
　Ｉｓ＝Ｉｄｒｖ／（ｎ＋１）
である。駆動回路１４は、ＭＯＳＦＥＴ８からＩＧＢＴ２のゲートＧに流れる電流Ｉｄｒｖに対して、ＩＧＢＴ２のセンスエミッタＳに流れる電流成分Ｉｓをバイパスして流すようにバイパス回路１３に指令を出力する。
　これにより、電流検出抵抗３に流れる電流は、ゲート電流Ｉｄｒｖに起因した電流成分Ｉｓがバイパスされてカットされる。この場合、エミッタＥに流れる電流としてはゲート電流Ｉｄｒｖに起因した電流成分（＝Ｉｄｒｖ－Ｉｓ）が加算されている。しかし、電流検出抵抗３の端子電圧としては、電流成分Ｉｓがカットされているので、コレクタＣから流れる電流成分Ｉｃのうちのセンスエミッタ端子Ｓに流れる電流成分による電圧が検出できるようになる。
　なお、ＩＧＢＴ２がオン状態に移行する場合には、充電のためのゲート電流Ｉｄｒｖがエミッタ側に初期的に流れてゲート電圧Ｖｇがしきい値電圧に達するとオン状態に移行する。この後、ゲート駆動電流Ｉｄｒｖはコレクタ側に流れるミラー期間に移行し、ミラー期間が終了すると、再びゲート駆動電流Ｉｄｒｖがエミッタ側に流れ、ゲート電圧Ｖｇが所定電位に達するとゲート駆動電流Ｉｄｒｖは流れなくなる。
　したがって、ゲート駆動電流ＩｄｒｖがＩＧＢＴ２のエミッタ側に流れる２つの期間中に、バイパス回路１３によりセンスエミッタ端子Ｓから電流Ｉｓをバイパスさせることができる。これによって、オン動作に移行する場合にも、ＩＧＢＴ２に流れるコレクタ電流を正確に検出することができる。
　また、オン移行期間中もコレクタ電流Ｉｃを正確に検出できるので、過電流あるいは短絡などが発生した場合にも精度よく検出動作を行うことができ、ＩＧＢＴ２を保護することができる。短絡過電流保護回路４は、上記のようにしてＩＧＢＴ２のセンスエミッタＳに流れる電流を電流検出抵抗３の端子電圧Ｖｐに基いて検出動作を行うことができる。
　そして、短絡過電流保護回路４は、端子電圧Ｖｐが、過電流レベルを示す基準電圧Ｖｒを超えると、コンパレータ５からＯＲ回路１１にハイレベルの信号を与える。これにより、ＯＲ回路１１は、ハイレベルの信号をＭＯＳＦＥＴ８はゲートに与えるようになるので、ＭＯＳＦＥＴ８はオフ状態となる。また、このときＭＯＳＦＥＴ９にはオン状態に移行する信号がゲートに与えられる。この結果、ＩＧＢＴ２はゲートＧの電位が低下してオフ状態に移行する。過電流が流れている状態であるＩＧＢＴ２はゲートＧにオフ状態に移行させる信号が与えられることで、過電流が流れ続けるのを阻止して素子の保護を図ることができる。
　このような第１実施形態によれば、ノイズ低減回路１２を設け、ゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流Ｉｓをバイパスさせるようにしたので、センスエミッタ端子Ｓから電流検出抵抗３に流れる電流で発生する端子電圧Ｖｐをゲート駆動電流Ｉｄｒｖを含まない電流として検出することができる。これにより、ＩＧＢＴ２２がオン状態に移行する際にゲート駆動電流Ｉｄｒｖがエミッタ側に流れる場合の電流を検出するのを防止することができ、ＩＧＢＴ２がオン状態に移行する際にも短絡過電流保護回路４の動作を精度良く実施させることができる。
　（第２実施形態）
　図２は第２実施形態を示すもので、第１実施形態と異なるところは、駆動ＩＣ２１を設け、駆動回路および電流検出型のバイパス回路の機能を備えたノイズ低減回路２２を構成しているところである。また、ノイズ低減回路２２では、駆動回路によりＩＧＢＴ２に流れるゲート－エミッタ間電流Ｉｄｒｖを検出してこれに対応する電流がセンスエミッタ端子Ｓに流れる成分をバイパスさせるように構成している。
　すなわち、ノイズ低減回路２２は、駆動回路を構成している駆動用ＭＯＳＦＥＴ８、９および抵抗１０に対して、ＭＯＳＦＥＴ２３～２５を設けてカレントミラー回路を構成している。ＭＯＳＦＥＴ２３は、駆動用ＭＯＳＦＥＴ８に流れる電流に対して１／（ｎ＋１）の割合の電流が流れるものが設定されている。ＭＯＳＦＥＴ２４、２５は、ＭＯＳＦＥＴ２３と同じ電流が流れるように設定されている。ＭＯＳＦＥＴ２５は、ドレインがＩＧＢＴ２のセンスエミッタ端子Ｓに接続され、センスエミッタ端子Ｓに流れる電流の一部をバイパスさせる。
　上記構成において、ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されると、ＭＯＳＦＥＴ８がオンして電源端子ＶｄからＩＧＢＴ２のゲート端子Ｇに電圧を印加する。ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖが流れる。このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し、ゲート電圧Ｖｇがしきい値電圧に達するとＩＧＢＴ２はオン状態に移行する。これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める。このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で電流Ｉｓが流れる。
　一方、カレントミラー回路を構成するＭＯＳＦＥＴ２３は、ゲート端子にＭＯＳＦＥＴ８と同じゲート電位が与えられることで、ＩＧＢＴ２のゲートＧに流れる電流Ｉｄｒｖの１／（ｎ＋１）の割合の電流つまり、ＩＧＢＴ２のセンスエミッタＳに流れる電流成分Ｉｓに相当する電流を流す。ＭＯＳＦＥＴ２４に流れる電流Ｉｓは、同じくＭＯＳＦＥＴ２５に流れるように駆動され、センスエミッタＳに流れる電流のうち電流成分Ｉｓをバイパスさせる。
　この結果、電流検出抵抗３に流れる電流は、ゲート電流Ｉｄｒｖに起因した成分がバイパスされてカットされる。これにより、エミッタＥに流れる電流としてはゲート電流Ｉｄｒｖに起因した成分が加算されているが、電流検出抵抗３の端子電圧としては、コレクタＣから流れる電流成分Ｉｃの成分によりセンスエミッタＳに流れる電流が検出できるようになる。
　また、ＩＧＢＴ２がオン状態に移行する場合には、充電のためのゲート電流Ｉｄｒｖが初期的に流れ、その後ミラー期間を経て、オンした後に再びゲート電流Ｉｄｒｖが流れる。したがって、この両方の期間中のゲート電流Ｉｄｒｖに対応するセンスエミッタＳに流れる電流Ｉｓをバイパス回路１３によりバイパスさせることで、電流検出抵抗３にゲート電流Ｉｄｒｖに起因した成分を流さない状態とすることができる。これによって、オン動作に移行する場合にも、ＩＧＢＴ２に流れるコレクタ電流を正確に検出することができる。
　また、オン移行期間中もコレクタ電流Ｉｃを正確に検出できるので、過電流あるいは短絡などが発生した場合にも的確に対応してＩＧＢＴ２を保護することができる。短絡過電流保護回路４は、上記のようにしてＩＧＢＴ２のセンスエミッタＳに流れる電流を電流検出抵抗３の端子電圧Ｖｐに基いて検出動作を行うことができる。
　そして、短絡過電流保護回路４による保護動作は、第１実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。
　このような第２実施形態によれば、カレントミラー回路を構成してゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流ＩｓをＭＯＳＦＥＴ２５によりバイパスさせるので、ゲート駆動電流ＩｄｒｖがＩＧＢＴ２のゲート端子Ｇを介してエミッタ側に流れる電流のうち、センスエミッタ端子Ｓに流れる電流をバイパスさせることができる。これにより、電流検出抵抗３による電流検出動作をゲート端子Ｇからエミッタ側に流れ込む電流によるノイズ成分を除去した状態で検出することができるようになる。
　（第３実施形態）
　図３は第３実施形態を示すもので、第２実施形態と異なるところは、バイパス回路の機能を備えたノイズ低減回路２２ａとして、グランド端子ＧＮＤではなく負の電源電圧Ｖｍ（Ｖ）（＜０Ｖ）を有する負電源端子に接続する構成としたところである。
　ノイズ低減回路２２ａは、センスエミッタ端子Ｓに流れる電流が小さい場合、つまり電流検出抵抗３の端子電圧が低い場合でも、ＭＯＳＦＥＴ２４、２５が負の電源電圧Ｖｍに接続されていることで動作可能である。これにより、ノイズ低減回路２２ａの動作として、短絡時や過電流が流れている状態の時だけでなく、少ない電流の場合でも検出動作を行うことができ、精度の高い電流検出動作を実施することができる。
　（第４実施形態）
　図４および図５は第４実施形態を示すもので、以下、第２実施形態と異なるところについて説明する。第４実施形態では、駆動ＩＣ２１ｂとして、ノイズ低減回路２２ｂを設け、ＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流に対して、ゲート駆動電流Ｉｄｒｖがゲート電位を上昇させることに寄与している期間を検知して電流Ｉｓをバイパスさせる構成としている。
　ノイズ低減回路２２ｂは、第２実施形態におけるノイズ低減回路２２ａの構成に、切替回路としてのＭＯＳＦＥＴ２６が付加された構成である。ＭＯＳＦＥＴ２６は、カレントミラー回路の動作をオン・オフする機能を担うもので、ＭＯＳＦＥＴ２４、２５のゲートとグランド端子ＧＮＤとの間にドレイン－ソース端子が接続されている。
　電圧変動検出回路としてのミラー期間判定回路２７は、ゲート駆動電流Ｉｄｒｖが流れる期間においてゲート電圧Ｖｇが変化しないミラー期間を検出してノイズ低減回路２２ｂの動作を制御するものである。ミラー期間判定回路２７は、微分回路２８およびコンパレータ２９などから構成される。微分回路２８は、コンデンサ２８ａおよび抵抗２８ｂからなり、ＩＧＢＴ２のゲート端子Ｇの電圧変化を微分した信号をコンパレータ２９の反転入力端子に入力する。コンパレータ２９の非反転入力端子には分圧回路３０から比較基準電圧Ｖｃが入力される。分圧回路３０は、分圧抵抗３０ａ、３０ｂの直列回路を電源端子Ｖｄとグランド端子ＧＮＤの間に接続したものである。分圧抵抗３０ａおよび３０ｂの共通接続点に発生する電圧は基準電圧Ｖｃとなる。コンパレータ５の出力端子はＭＯＳＦＥＴ２６のゲート端子に接続されている。
　次に、上記構成の作用について図５も参照して説明する。図５は各部の信号の変化を示すタイムチャートである。
　まず、ゲート駆動電流Ｉｄｒｖが流れるときのＩＧＢＴ２のゲート端子Ｇの電位であるゲート電圧Ｖｇの変化について説明する。上記構成において、ハイレベルからロウレベルに変化する駆動信号Ｓｉが時刻Ｔ０でＯＲ回路１１に入力されると（図５の（ａ）参照）、ＭＯＳＦＥＴ８がオンして電源端子ＶｄからＩＧＢＴ２のゲート端子Ｇに電圧を印加する。ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖがゲート・エミッタ間に流れる（図５の（ｃ）参照）。
　このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し（図５の（ｂ）参照）、ゲート電圧Ｖｇがしきい値電圧に達すると（時刻Ｔ１）、ＩＧＢＴ２はオン状態に移行する。これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める（図５の（ｄ）参照）。このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で電流Ｉｓが流れる。
　この後、ＩＧＢＴ２がオン状態になると、コレクタ電流Ｉｃが流れるようになると共に、ミラー期間に移行し、ゲート駆動電流Ｉｄｒｖがコレクタ側に流れるようになる。このミラー期間中は、ゲート電位Ｖｇは一定の状態が保持され（図５の（ｂ）参照）、センスエミッタ端子Ｓへのゲート・エミッタ電流も流れない状態となる（図５の（ｃ）参照）。そして、ミラー期間が終了するとゲート駆動電流Ｉｄｒｖは再びエミッタ側に流れるようになり、センスエミッタ端子Ｓに流れる電流として寄与する（図５の（ｃ）参照）。
　このようなゲート駆動電流Ｉｄｒｖの性質を有するので、ゲート駆動電流Ｉｄｒｖがエミッタ側に流れる期間中はゲート電位Ｖｇが上昇する期間となる。したがって、ゲート電位Ｖｇが一定の上昇率で上昇している期間は、ミラー期間判定回路２７の微分回路２８において一定電圧が出力されるようになる。このときの微分回路２８の出力電圧は比較電圧Ｖｃよりも高くなり、コンパレータ２９はロウレベルの信号を出力するようになる。これにより、ノイズ低減回路２２ｂのＭＯＳＦＥＴ２６はオフ状態に移行され、カレントミラー回路を動作状態に移行させる。
　一方、ＩＧＢＴ２のゲート電位Ｖｇの上昇がない期間では、電位変化が生じていないことから、ミラー期間判定回路２７の微分回路２８では出力がゼロとなり、コンパレータ２９はハイレベルの信号を出力する状態となる。この状態では、ゲート駆動電流Ｉｄｒｖがエミッタ側に流れていない状態であるから、ノイズ低減回路２２ｂによる電流のバイパスは不要な期間である。そして、この状態では、ノイズ低減回路２２ｂのＭＯＳＦＥＴ２６はオン状態となるので、ＭＯＳＦＥＴ２５はオフ状態に保持され、カレントミラー回路は動作を停止した状態とされる。
　以上のようにミラー期間判定回路２７が動作するので、ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されてＩＧＢＴ２のゲート電圧Ｖｇが上昇を始めると、このゲート電圧Ｖｇの変化がミラー期間判定回路２７により検出される。これにより、ゲート電圧Ｖｇが上昇する期間中は、ノイズ低減回路２２ｂが動作する状態となる。ゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流Ｉｓがノイズ低減回路２２ｂによりバイパスされ、コレクタ電流Ｉｃに相当する電流が電流検出抵抗３に流れる（図５の（ｇ）参照）。この結果、センスエミッタ端子Ｓの電位Ｖｐは、コレクタ電流Ｉｃに対応する電位として検出できる。このとき、エミッタ端子Ｅには、コレクタ電流Ｉｃとゲート駆動電流Ｉｄｒｖとの和の電流成分が流れている。
　この後、ミラー期間になるとＩＧＢＴ２のセンスエミッタ端子Ｓにゲート駆動電流Ｉｄｒｖに起因する電流が流れなくなる。この期間中は、ゲート電圧Ｖｇが一定電圧となるので、ミラー期間判定回路２７によりノイズ低減回路２２ｂの動作が停止され、センスエミッタ端子Ｓから電流をバイパスさせる動作は行われない。なお、このミラー期間中には、ＩＧＢＴ２のセンスエミッタ端子Ｓにゲート駆動電流Ｉｄｒｖは流れないので、ＩＧＢＴ２のコレクタ電流Ｉｃに相当する電流が電流検出抵抗３に流れる。
　ミラー期間が終了してゲート駆動電流ＩｄｒｖによりＩＧＢＴ２のゲート電圧Ｖｇが再び上昇し始めると、ノイズ低減回路２２ｂが動作状態に移行され、ゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流Ｉｓがバイパスされ、コレクタ電流Ｉｃに相当する電流が電流検出抵抗３に流れる。
　この後、ＩＧＢＴ２のゲート電圧Ｖｇが一定になると、ゲート電圧Ｖｇの変化が無くなることから、ミラー期間判定回路２７のコンパレータ２９はハイレベルの信号を出力し、ノイズ低減回路２２ｂのＭＯＳＦＥＴ２６をオンさせる。これにより、ノイズ低減回路２２ｂは動作しない状態とされ、センスエミッタ端子Ｓから電流をバイパスさせる動作を停止する。
　以上のようにノイズ低減回路２２ｂが動作するので、センスエミッタ端子Ｓに現れる電流検出抵抗３の端子電圧Ｖｐは、図５の（ｇ）に示すようにコレクタ電流Ｉｃ（図５の（ｄ）のコレクタ／エミッタ電流参照）に対応する変化を示す電圧信号として得ることができる。この場合、ノイズ低減回路２２ｂが上記したように動作するので、図５の（ｇ）のようなセンス電圧Ｖｐとして検出できるが、ノイズ低減回路２２ｂが動作しない場合には、ゲート駆動電流Ｉｄｒｖを含んだ電圧信号として検出される（図５の（ｅ）参照）。この結果、センスエミッタ端子Ｓに現れる電圧信号Ｖｐにゲート駆動電流Ｉｄｒｖに対応する電圧信号がノイズとして重畳されるのを除去した状態でセンス電圧Ｖｐを検出することができるようになる。
　そして、短絡過電流保護回路４による保護動作は、第１実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。
　（第５実施形態）
　図６は第５実施形態を示すもので、以下、第２実施形態と異なる部分を中心として説明する。すなわち、この実施形態では、駆動ＩＣ２１ｃとして、ＩＧＢＴ２のセンスエミッタ端子Ｓに接続されていた電流検出抵抗３に代えてカレントミラー（Ｃ／Ｍ）型電流検出回路３１を設ける構成としたところである。これは、ＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流をカレントミラー回路で取り出して電圧信号に変換し、これを短絡過電流検出回路４に出力するように構成している。
　したがって、このような第５実施形態によってもＩＧＢＴ２のセンスエミッタ端子Ｓに流れるコレクタ電流Ｉｃに相当する電流を検出する電流検出動作をＣ／Ｍ型電流検出回路３１により行うことで、第２実施形態と同様の作用効果を得ることができる。
　（第６実施形態）
　図７および図８は第６実施形態を示すもので、以下、第２実施形態と異なる部分を中心として説明する。この実施形態では、駆動ＩＣ２１ｄにおいて、バイパス回路の機能を備えたノイズ低減回路２２ｃとして、動作制御用のＭＯＳＦＥＴ２６を付加すると共に、電源端子Ｖｄからノイズ低減回路２２ｃのカレントミラー回路への給電経路に駆動電流検知抵抗３２（以下、単に抵抗３２と称する）を付加した構成としている。また、新たにカレントミラー制御回路３３を付加した構成としている。
　カレントミラー制御回路３３は、コンパレータ３４を中心として構成されている。コンパレータ３４の非反転入力端子はノイズ低減回路２２ｃの抵抗３２とノイズ低減回路２２ｃのカレントミラー回路との接続点に接続されている。この接続点は、カレントミラー回路に電流が流れると抵抗３２による電圧降下によって電位が低下し、電流が流れなくなると抵抗３２の電圧降下が小さくなって電位が上昇する。このときの電位をコンパレータ３４に入力する構成である。コンパレータ３４の反転入力端子には分圧回路３５から比較基準電圧Ｖｋが与えられる。分圧回路３５は、電源端子Ｖｄとグランド端子ＧＮＤとの間に抵抗３５ａ、３５ｂの直列回路が接続され、それらの共通接続点の電圧が比較基準電圧Ｖｋとなるように設定されている。
　次に、上記構成の作用について図８も参照して説明する。図８は各部の信号の変化を示すタイムチャートである。ゲート駆動電流Ｉｄｒｖが流れるときのＩＧＢＴ２のゲート端子Ｇのゲート電圧Ｖｇの変化について簡単に説明する。前述と同様にロウレベルに変化する駆動信号Ｓｉが時刻Ｔ０でＯＲ回路１１に入力されると（図８の（ａ）参照）、ＭＯＳＦＥＴ８がオンして電源端子ＶｄからＩＧＢＴ２のゲート端子Ｇに電圧を印加する。ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖがゲート・エミッタ間に流れる（図８の（ｃ）参照）。
　このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し（図８の（ｂ）参照）、ゲート電圧Ｖｇがしきい値電圧に達すると（時刻Ｔ１）、ＩＧＢＴ２はオン状態に移行する。これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める（図８の（ｄ）参照）。このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で電流Ｉｓが流れる。
　この後、ＩＧＢＴ２がオン状態になると、コレクタ電流Ｉｃが流れるようになると共に、ミラー期間に移行し、ゲート駆動電流Ｉｄｒｖがコレクタ側に流れるようになる。このミラー期間中は、ゲート電位Ｖｇは一定の状態が保持され（図８の（ｂ）参照）、センスエミッタ端子Ｓへのゲート・エミッタ電流も流れない状態となる（図８の（ｃ）参照）。そして、ミラー期間が終了するとゲート駆動電流Ｉｄｒｖは再びエミッタ側に流れるようになり、センスエミッタ端子Ｓに流れる電流として寄与する（図８の（ｃ）参照）。
　上述のようにしてゲート電圧Ｖｇが所定電圧まで上昇すると、ＩＧＢＴ２はオン状態となり、ノイズ低減回路２２ｃのＭＯＳＦＥＴ８からゲート端子Ｇへのゲート駆動電流Ｉｄｒｖは流れなくなる。ノイズ低減回路２２ｃの電源端子Ｖｄから抵抗３２を介した部分の電圧Ｖｑは、ゲート駆動電流Ｉｄｒｖが流れている状態では、電圧降下が生じて低い電圧となっており、ゲート駆動電流Ｉｄｒｖが流れない状態では電源電圧Ｖｄに近い電圧まで上昇する。
　これに対して、カレントミラー制御回路３３は、コンパレータ３４の非反転入力端子に入力される電圧Ｖｑが低く基準電圧Ｖｋよりも小さいときにはロウレベルの信号を出力し、電圧Ｖｑが基準電圧Ｖｋを超えるとハイレベルの信号を出力する。したがって、カレントミラー制御回路３３は、駆動信号Ｓｉが時刻Ｔ０でＯＲ回路１１に入力される前は、ノイズ低減回路２２ｃのＭＯＳＦＥＴ８にゲート駆動電流Ｉｄｒｖが流れていない状態であるから、コンパレータ３４はハイレベルの信号を出力している。これにより、ノイズ低減回路２２ｃはカレントミラー回路の動作が停止された状態となっており、ＩＧＢＴ２のセンスエミッタ端子Ｓから電流をバイパスさせる動作は行われない。
　この後、カレントミラー制御回路３３は、駆動信号Ｓｉが入力されてゲート駆動電流Ｉｄｒｖが流れ始めると、コンパレータ３４はロウレベルの信号を出力する。ノイズ低減回路２２ｃは、コンパレータ３４からのロウレベルの信号によってカレントミラー回路に設けたＭＯＳＦＥＴ２６がオフされる。ノイズ低減回路２２ｃは、この期間中、カレントミラー回路の動作が実施される状態とされ、ゲート駆動電流Ｉｄｒｖに対して１／（ｎ＋１）の割合の電流つまり、ＩＧＢＴ２のセンスエミッタＳに流れる電流成分Ｉｓに相当する電流をＭＯＳＦＥＴ２５によりバイパスさせて流す。
　これにより、ノイズ低減回路２２ｃからゲート端子Ｇにゲート駆動電流Ｉｄｒｖが流れている期間中は、ゲート電圧Ｖｇが上昇する期間中およびミラー期間中の双方においてカレントミラー回路によりセンスエミッタ端子Ｓに流れる電流をバイパスさせる（図８の（ｇ）参照）。
　この場合、センスエミッタ端子Ｓに流れる電流は、ゲート駆動電流Ｉｄｒｖのうち、ゲート・エミッタ電流として寄与する２つの期間（Ｔ０－Ｔ１間、Ｔ２－Ｔ３間）の電流（図８の（ｃ）参照）と、コレクタからエミッタに流れるコレクタ電流Ｉｃ（図８の（ｄ）参照）が加算した電流に対応する電流となる。したがって、ノイズ低減回路２２ｃによる電流Ｉｓのバイパスが無い場合には、図５の（ｅ）に示すような電圧が電流検出抵抗３の端子電圧（センス電圧）として現れる。
　そして、カレントミラー制御回路３３の出力信号によりノイズ低減回路２２ｃのカレントミラー回路が動作するので、センスエミッタ端子Ｓから電流Ｉｓがバイパスされ、図８の（ｇ）に示すような電圧Ｖｐが検出される。ここで、ノイズ低減回路２２ｃによるバイパス電流Ｉｓは、ゲート駆動電流Ｉｄｒｖがエミッタ側に流れない期間中もカレントミラー回路の動作によってバイパスされるので、検出される電圧Ｖｐは、図８の（ｅ）の電圧波形を一定電圧だけ低くシフトさせたものとなる。しかし、これによって負電圧となる部分は実際にはゼロとして保持される。
　この結果、センスエミッタ端子Ｓに現れる電圧信号Ｖｐは、ＩＧＢＴ２がオン状態に移行する期間中、コレクタ電流Ｉｃとは若干異なる電圧信号として得られるが、ゲート駆動電流Ｉｄｒｖに相当する成分を除去してコレクタ電流Ｉｃに対応する電圧信号として検出することができる。
　そして、短絡過電流保護回路４による保護動作は、第２実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。
　このような第６実施形態によれば、カレントミラー制御回路３３を設けることで、第２実施形態とほぼ同様の作用効果を得ることができる。
　（第７実施形態）
　図９および図１０は第７実施形態を示すもので、以下、第１実施形態と異なる部分を中心として説明する。この実施形態では、ゲート駆動電流Ｉｄｒｖを定電流で流すタイプとし、定電流型のバイパス回路を設ける構成としている。この実施形態では、ゲート駆動回路およびバイパス回路１３に代えて、これらの機能を備えた駆動ＩＣ２１ｅを設けた構成としている。
　図９において、駆動ＩＣ２１ｅには、短絡過電流保護回路４、ノイズ低減回路３６を備えている。ノイズ低減回路３６には、ゲート駆動回路を構成するＭＯＳＦＥＴ８に代えて定電流回路３７が設けられている。定電流回路３７は、ＯＲ回路１１を介して与えられるゲート駆動信号Ｓｉに応じてＩＧＢＴ２のゲート駆動に必要なゲート駆動電流Ｉｄｒｖを定電流で供給する。ＩＧＢＴ２は、定電流回路３７により定電流でゲート駆動される構成である。
　また、ゲート駆動電流Ｉｄｒｖが定電流となることから、エミッタセンスＳに流れる電流からゲート駆動電流Ｉｄｒｖに相当する成分をバイパスさせる構成として、電流を引き抜くバイパス回路３８とバイパス電流を流すタイミングを設定するタイマ回路３９が設けられている。
　バイパス回路３８は、ＭＯＳＦＥＴ４３、抵抗４０を直列とした回路がＩＧＢＴ２のセンスエミッタ端子Ｓとグランド端子ＧＮＤとの間に接続され、ＭＯＳＦＥＴ４３のゲートにはコンパレータ４１の出力端子が接続されている。コンパレータ４１の反転入力端子はＭＯＳＦＥＴ４３と抵抗４０との共通接続点に接続されている。コンパレータ４１の非反転出力端子は基準電圧設定部４２に接続されている。基準電圧設定部４２は、タイマ回路３９から駆動信号が与えられると、定電流回路３７によるゲート駆動電流Ｉｄｒｖに対応してエミッタセンスＳに流れる電流成分をバイパスさせる電流を流すように、比較基準電圧Ｖａをコンパレータ４１に与える。
　コンパレータ４１は、ＭＯＳＦＥＴ４３に流れるバイパス電流が基準電圧Ｖａに対応する電流値となるようにＭＯＳＦＥＴ４３のゲートに信号を与える。タイマ回路３９は、ゲート駆動信号Ｓｉが入力されると、ＩＧＢＴ２にゲート－エミッタ間電流Ｉｄｒｖが流れる期間中、基準電圧設定部４２を動作させる。
　次に上記構成の作用について図１０も参照して説明する。ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されると（図１０の（ａ）参照）、定電流回路３７が起動してＩＧＢＴ２のゲート端子Ｇにゲート駆動電流Ｉｄｒｖを定電流で供給するようになる。ＩＧＢＴ２は、ゲート端子Ｇに電流が供給されると、ゲート容量への充電でゲート電圧Ｖｇが上昇し（図１０の（ｂ）参照）、ゲート駆動電流Ｉｄｒｖはエミッタ側に流れる。この期間中は、タイマ回路３９からハイレベルの信号が出力されて（図１０の（ｇ）参照）基準電圧設定部４２に対して基準電圧Ｖａを設定するように動作する。これにより、バイパス回路３８はＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流をバイパスさせる。
　上記のようにしてゲート駆動電流Ｉｄｒｖがエミッタ側に流れたときに、センスエミッタ端子Ｓに流れる成分Ｉｓは、
　Ｉｓ＝Ｉｄｒｖ／（１＋ｎ）
となり、この電流Ｉｓがバイパスされて流れるように設定されている。そのため、コンパレータ４１の非反転入力端子に入力する基準電圧Ｖａとして、
　Ｖａ＝Ｉｓ×Ｒ
　　　＝Ｉｄｒｖ×Ｒ／（１＋ｎ）となるように、基準電圧設定部４２により設定されている。ここで、Ｒは抵抗４０の抵抗値を示している。ベース駆動電流Ｉｄｒｖは定電流であるから、基準電圧Ｖａを設定するための値は全て既知であり、これによって、あらかじめ基準電圧Ｖａを設定しておくことができる。
　この結果、バイパス回路３８が動作すると、ＩＧＢＴ２のゲートＧにゲート駆動電流Ｉｄｒｖが流れる期間中、センスエミッタ端子Ｓから基準電圧Ｖａによって設定される電流Ｉｓがバイパスされる。
　この後、ゲート電圧Ｖｇがしきい値電圧まで上昇すると、ＩＧＢＴ２がオン状態に移行する。これにより、ＩＧＢＴ２にはコレクタ・エミッタ間にコレクタ電流Ｉｃが流れ始める。また、この状態では、ゲート駆動電流Ｉｄｒｖはゲート端子Ｇからエミッタ側には流れず、コレクタ側に流れるミラー期間になる。また、このミラー期間中はゲート電圧Ｖｇが上昇しない（図１０の（ｂ）参照）。タイマ回路３９はこの期間中は基準電圧設定部４２に対してロウレベルの信号を出力して動作を停止させる。したがって、ミラー期間中は、バイパス回路３８による電流のバイパスを行わない。
　この後、ミラー期間が終了すると、ゲート駆動電流Ｉｄｒｖが再びＩＧＢＴ２のエミッタ側に流れるようになり、この期間中タイマ回路３９も基準電圧設定部４２によりハイレベルの信号を出力してバイパス回路３８を動作させる。これにより、ゲート駆動電流ＩｄｒｖのうちのＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流Ｉｓをバイパス回路３８によりバイパスさせることができる。
　ゲート電圧Ｖｇが所定電圧まで上昇すると、ゲート駆動電流Ｉｄｒｖが停止され、タイマ回路３９もロウレベルの信号を出力するようになる。この状態では、バイパス回路３８の動作は停止される。
　以上の動作において、ゲート駆動電流Ｉｄｒｖは、図１０の（ｃ）に示すように、起動信号Ｓｉが入力された直後の一定期間（時刻Ｔ０～Ｔ１の期間）と、ミラー期間が終了した後の一定期間（時刻Ｔ２～Ｔ３の期間）とでＩＧＢＴ２のエミッタ側に流れる。ＩＧＢＴ２のコレクタ電流Ｉｃは、図１０の（ｄ）に示すように、ゲート電圧Ｖｇがしきい値電圧に達した時点（時刻Ｔ１）から徐々に流れ始める。
　これにより、センスエミッタ端子Ｓで検出される電圧としては、ノイズ低減回路３６が設けられない状態では、図１０の（ｅ）に示すように、ゲート駆動電流Ｉｄｒｖとコレクタ電流Ｉｃとを合成した電流が流れた場合に発生する電圧となる。そして、タイマ回路３９を設けない状態でノイズ低減回路３６が動作した場合に、図１０の（ｆ）に示すように、ゲート駆動電流Ｉｄｒｖが流れる期間中は全体としてセンスエミッタ端子Ｓから電流Ｉｓがバイパスされる。これによって、図１０の（ｅ）に示したセンス電圧を時刻Ｔ０～Ｔ３の期間に渡ってゲート駆動電流Ｉｄｒｖに相当する分を引き下げた状態のセンス電圧となる。
　しかし、この場合にはミラー期間中もゲート駆動電流Ｉｄｒｖに対応する分を引き下げているので、ミラー期間中（時刻Ｔ１～Ｔ２の期間）のセンス電圧が若干低くなる。そこで、タイマ回路３９によりミラー期間中を検出してバイパス回路３６の動作を停止させるので、ミラー期間中には電流Ｉｓをバイパスさせないようにすることができる。この結果、図１０の（ｈ）に示すような端子（センス）電圧Ｖｐを検出することができる。この場合、エミッタＥに流れる電流としてはゲート電流Ｉｄｒｖに起因した成分が加算されているが、電流検出抵抗３の端子電圧Ｖｐとしては、コレクタＣから流れる電流成分Ｉｃの成分によりセンスエミッタＳに流れる電流が検出できるようになる。
　そして、短絡過電流保護回路４による保護動作は、第１実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。
　このような第７実施形態によれば、ＩＧＢＴ２のゲート駆動電流Ｉｄｒｖを定電流駆動する構成において、バイパス回路３８およびタイマ回路３９を設ける構成とした。これにより、ゲート電圧Ｖｐが上昇する期間、すなわちゲート駆動電流Ｉｄｒｖがセンスエミッタ端子Ｓに流れ込む期間中において電流Ｉｓをバイパスさせるので、電流検出抵抗３の端子電圧Ｖｐとしてコレクタ電流Ｉｃに対応した検出動作を行うことができる。
　（他の実施形態）
　なお、本開示は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
　電流検出回路は、短絡過電流検出回路４のように短絡電流あるいは過電流を検出する回路以外に、半導体素子の電流検出端子に流れる電流値を検出する回路として構成することができる。
　半導体素子は、ＩＧＢＴ１、２以外に、ゲート制御端子を有する電圧制御型の半導体素子であるＭＯＳＦＥＴ、あるいは電流制御型の半導体素子であるバイポーラトランジスタにも適用できる。
　ＩＧＢＴ２のゲート端子Ｇにゲート駆動電流Ｉｄｒｖを供給する構成として、ＭＯＳＦＥＴ８を用いる構成としているが、バイポーラトランジスタを用いることもできる。
 

Claims (9)

  1. 　出力端子（Ｃ、Ｅ）と、制御端子（Ｇ）と、電流検出端子（Ｓ）とを備えた半導体素子（１、２）の電流を検出する半導体素子の電流検出装置であって、
    　前記半導体素子の前記電流検出端子に流れる電流を検出する電流検出回路（４）と、
    　前記制御端子に与えられる駆動信号により前記半導体素子に流れる電流のうち、前記制御端子から前記電流検出端子に流れる電流成分を前記電流検出端子から側路させるバイパス回路（１３、２２、２２ａ、２２ｂ、２２ｃ、３８）と、を備える半導体素子の電流検出装置。
  2. 　請求項１に記載の半導体素子の電流検出装置において、
    　前記バイパス回路（１３、２２、２２ａ、２２ｂ、２２ｃ）は、前記制御端子に与えられる前記駆動信号により前記制御端子に流れる電流を検出し、その検出電流から前記電流検出端子に流れる電流成分を求めて前記電流検出端子から側路させる半導体素子の電流検出装置。
  3. 　請求項２に記載の半導体素子の電流検出装置において、
    　前記バイパス回路（２２、２２ａ、２２ｂ、２２ｃ）は、前記制御端子に与えられる前記駆動信号と同じ信号が与えられると動作し、前記駆動信号によって前記制御端子に流れる電流のうち、前記電流検出端子に流れる電流成分の比率で電流を生成して前記電流検出端子から側路させるカレントミラー回路により構成されている半導体素子の電流検出装置。
  4. 　請求項３に記載の半導体素子の電流検出装置において、
    　前記カレントミラー回路（２２ａ）は、前記電流検出端子に発生する検出電圧よりも大きい動作電圧で側路させるための電流を生成するように構成される半導体素子の電流検出装置。
  5. 　請求項１に記載の半導体素子の電流検出装置において、
    　前記半導体素子は、前記制御端子に駆動信号として定電流の信号が与えられる構成とされ、
    　前記バイパス回路（１３、３８）は、前記制御端子に与えられる駆動信号の定電流の値に基いて前記電流検出端子に流れる電流成分を求めて前記電流検出端子から側路させる半導体素子の電流検出装置。
  6. 　請求項１から５のいずれか一項に記載の半導体素子の電流検出装置において、
    　前記バイパス回路（２２ｂ）による電流側路の動作を前記半導体素子の制御端子の電圧変動期間中に行うようにした半導体素子の電流検出装置。
  7. 　請求項６に記載の半導体素子の電流検出装置において、
    　前記半導体素子の制御端子の電圧変動期間を検出する電位変動検出回路（２７）と、
    　前記電位変動検出回路により前記制御端子の電圧変動期間の検出信号に応じて前記バイパス回路（２２ｂ）の動作を切り換える切替回路（２６）を設けた半導体素子の電流検出装置。
  8. 　請求項６または７に記載の半導体素子の電流検出装置において、
    　前記電位変動検出回路（２７）は、前記半導体素子の制御端子の電圧変動を微分回路（２８）により検出する構成とされる半導体素子の電流検出装置。
  9. 　請求項３に記載の半導体素子の電流検出装置において、
    　前記カレントミラー回路（２２ｃ）に設けられ、前記駆動信号によって前記制御端子に流れる電流で電圧降下を生じさせる駆動電流検知抵抗（３２）と、
    　前記駆動電流検知抵抗により前記制御端子に電流が流れる期間を検出するカレントミラー制御回路（３３）と、
    　前記カレントミラー制御回路により前記制御端子に電流が流れる期間に前記カレントミラー回路を駆動させる切替回路（２６）を設けた半導体素子の電流検出装置。
PCT/JP2014/003660 2013-07-18 2014-07-10 半導体素子の電流検出装置 WO2015008461A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-149412 2013-07-18
JP2013149412A JP2015023654A (ja) 2013-07-18 2013-07-18 半導体素子の電流検出装置

Publications (1)

Publication Number Publication Date
WO2015008461A1 true WO2015008461A1 (ja) 2015-01-22

Family

ID=52345940

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003660 WO2015008461A1 (ja) 2013-07-18 2014-07-10 半導体素子の電流検出装置

Country Status (2)

Country Link
JP (1) JP2015023654A (ja)
WO (1) WO2015008461A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017505914A (ja) * 2014-02-13 2017-02-23 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電流検出装置および電流を検出する方法
WO2019012777A1 (ja) * 2017-07-11 2019-01-17 日立オートモティブシステムズ株式会社 電子制御装置
WO2019044134A1 (ja) * 2017-08-29 2019-03-07 富士電機株式会社 検出装置、制御装置およびインバータ装置
CN113169659A (zh) * 2018-12-11 2021-07-23 三菱电机株式会社 电力用半导体元件的驱动电路以及使用其的电力用半导体模块
CN113433378A (zh) * 2020-03-23 2021-09-24 中车株洲电力机车研究所有限公司 用于igbt的ce电压检测装置及方法
CN113661576A (zh) * 2019-04-10 2021-11-16 三菱电机株式会社 半导体装置
WO2023032430A1 (ja) * 2021-09-03 2023-03-09 ローム株式会社 ゲートドライバ
US20230198373A1 (en) * 2020-07-14 2023-06-22 Mitsubishi Electric Corporation Drive adjustment circuit for power semiconductor element, power module, and power conversion device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711059B2 (ja) * 2016-03-23 2020-06-17 トヨタ自動車株式会社 保護回路
JP6425864B1 (ja) * 2017-07-28 2018-11-21 三菱電機株式会社 電力用半導体素子の駆動回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05276761A (ja) * 1992-03-19 1993-10-22 Hitachi Ltd パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置
JP2008206348A (ja) * 2007-02-21 2008-09-04 Mitsubishi Electric Corp 半導体装置
JP2013077976A (ja) * 2011-09-30 2013-04-25 Mitsubishi Electric Corp 半導体装置
WO2013190752A1 (ja) * 2012-06-22 2013-12-27 富士電機株式会社 過電流検出装置及びこれを使用したインテリジェントパワーモジュール
JP2014117044A (ja) * 2012-12-07 2014-06-26 Toyota Motor Corp 過電流検出装置及びそれを備える半導体駆動装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05276761A (ja) * 1992-03-19 1993-10-22 Hitachi Ltd パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置
JP2008206348A (ja) * 2007-02-21 2008-09-04 Mitsubishi Electric Corp 半導体装置
JP2013077976A (ja) * 2011-09-30 2013-04-25 Mitsubishi Electric Corp 半導体装置
WO2013190752A1 (ja) * 2012-06-22 2013-12-27 富士電機株式会社 過電流検出装置及びこれを使用したインテリジェントパワーモジュール
JP2014117044A (ja) * 2012-12-07 2014-06-26 Toyota Motor Corp 過電流検出装置及びそれを備える半導体駆動装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031162B2 (en) 2014-02-13 2018-07-24 Robert Bosch Gmbh Current detection device and method for sensing an electric current
JP2017505914A (ja) * 2014-02-13 2017-02-23 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電流検出装置および電流を検出する方法
US11417452B2 (en) 2017-07-11 2022-08-16 Hitachi Astemo, Ltd. Electronic control unit
WO2019012777A1 (ja) * 2017-07-11 2019-01-17 日立オートモティブシステムズ株式会社 電子制御装置
WO2019044134A1 (ja) * 2017-08-29 2019-03-07 富士電機株式会社 検出装置、制御装置およびインバータ装置
JPWO2019044134A1 (ja) * 2017-08-29 2019-12-19 富士電機株式会社 検出装置、制御装置およびインバータ装置
US10998812B2 (en) 2017-08-29 2021-05-04 Fuji Electric Co., Ltd. Detection device, control device, and inverter device
CN113169659A (zh) * 2018-12-11 2021-07-23 三菱电机株式会社 电力用半导体元件的驱动电路以及使用其的电力用半导体模块
CN113169659B (zh) * 2018-12-11 2023-08-04 三菱电机株式会社 电力用半导体元件的驱动电路以及使用其的电力用半导体模块
CN113661576A (zh) * 2019-04-10 2021-11-16 三菱电机株式会社 半导体装置
CN113661576B (zh) * 2019-04-10 2024-03-08 三菱电机株式会社 半导体装置
CN113433378B (zh) * 2020-03-23 2022-04-26 中车株洲电力机车研究所有限公司 用于igbt的ce电压检测装置及方法
CN113433378A (zh) * 2020-03-23 2021-09-24 中车株洲电力机车研究所有限公司 用于igbt的ce电压检测装置及方法
US20230198373A1 (en) * 2020-07-14 2023-06-22 Mitsubishi Electric Corporation Drive adjustment circuit for power semiconductor element, power module, and power conversion device
WO2023032430A1 (ja) * 2021-09-03 2023-03-09 ローム株式会社 ゲートドライバ

Also Published As

Publication number Publication date
JP2015023654A (ja) 2015-02-02

Similar Documents

Publication Publication Date Title
WO2015008461A1 (ja) 半導体素子の電流検出装置
KR101863014B1 (ko) 자기 소호형 반도체 소자의 단락 보호 회로
US9112344B2 (en) Driver for switching element and control system for rotary machine using the same
JP6197685B2 (ja) ゲート駆動回路
JP5477407B2 (ja) ゲート駆動回路
US8841870B2 (en) Driver for switching element and control system for rotary machine using the same
JP6498473B2 (ja) スイッチ駆動回路
JP5287916B2 (ja) 負荷駆動装置
WO2017141545A1 (ja) 半導体素子の過電流保護装置
US20090072809A1 (en) Method for detection of the presence of a load and drive circuit
EP3035531B1 (en) Semiconductor device and current limiting method
JP7087371B2 (ja) 半導体装置およびパワーモジュール
WO2014097739A1 (ja) 半導体装置およびその半導体装置を用いた電流検出回路
JP4360310B2 (ja) 駆動装置
JP2017152923A (ja) 負荷駆動装置
JP2009075957A (ja) 電源回路および半導体装置
JP2017073872A (ja) チャージポンプ回路
CN110739941A (zh) 半导体装置
JP2007027465A (ja) リニアソレノイドの駆動回路
JP6417427B2 (ja) 負荷駆動装置及びそれを用いた車載制御装置
WO2022255009A1 (ja) ゲート駆動装置
JP2017077138A (ja) 半導体装置
JP2013026769A (ja) スイッチング素子の制御装置
JP6234399B2 (ja) モータ駆動制御装置
JP2006187101A (ja) 電圧駆動素子の駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14826711

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14826711

Country of ref document: EP

Kind code of ref document: A1