JP6834366B2 - 電源装置 - Google Patents

Description

本発明は、負荷に電力を供給するための電源装置に関する。

負荷に電力を供給するための電源装置の一つとして、Ｅ級増幅器（ＺＶＳ：Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）が知られている。Ｅ級増幅器では、スイッチング素子の端子間の電圧が０（零）Ｖであり、且つ、当該電圧の微分値（すなわち、電圧の傾き）が０（零）であるタイミングで、スイッチング素子がオフからオンに切り替わることにより、スイッチング損失を小さく抑えて高効率で動作することができる。

上述したＥ級増幅器では、負荷の変動等に応じてＥ級増幅器の動作点が変化することにより、Ｅ級増幅器の効率が低下することがある。そのため、特許文献１のＥ級増幅器では、負荷の変動等に応じて、例えばスイッチング素子と負荷との間に並列に接続された複数のコンデンサの接続状態を機械的に切り替えることにより、Ｅ級増幅器の動作点を調節している。

特開平６−２４３９８５号公報

しかしながら、上述した複数のコンデンサの接続状態を機械的に切り替える方法では、Ｅ級増幅器の動作点を精度良く調節することが難しく、Ｅ級増幅器の効率を十分に高めることができないという課題が生じる。

本発明は、上述した課題を解決しようとするものであり、その目的は、効率を十分に高めることができる電源装置を提供することである。

上記目的を達成するために、本発明の一態様に係る電源装置は、負荷に電力を供給するための電源装置であって、スイッチング部と、前記スイッチング部の電圧を検出する検出部と、前記スイッチング部を制御する駆動部と、前記電圧が所定の閾値以下であることに基づいて、前記スイッチング部をオフからオンに切り替える制御部と、を備える。

本態様によれば、制御部は、電圧が所定の閾値以下であることに基づいて、スイッチング部をオフからオンに切り替える。これにより、例えば負荷の変動等に応じて電源装置の動作点が変化した場合（例えば、電圧の極小点が変化した場合）であっても、スイッチング部をオフからオンに切り替えるタイミングを適宜変更することによって、スイッチング損失を十分に小さく抑えることができ、電源装置の効率を十分に高めることができる。

例えば、本発明の一態様に係る電源装置において、前記制御部は、前記スイッチング部のデューティ比を調節することにより、前記スイッチング部をオフからオンに切り替えるように構成してもよい。

本態様によれば、スイッチング部のデューティ比は連続的に調節することができるので、スイッチング部をオフからオンに切り替えるタイミングを精度良く調節することができる。

例えば、本発明の一態様に係る電源装置において、前記電源装置は、さらに、前記電圧に基づいて、前記電圧の微分値を検出する微分検出部を備え、前記制御部は、前記微分値に基づいて、前記スイッチング部のデューティ比を制御するように構成してもよい。

例えば、本発明の一態様に係る電源装置において、前記制御部は、前記スイッチング部がオフからオンに切り替わることに基づいて前記微分値が正の値である場合には、前記スイッチング部の前記デューティ比を大きくし、前記スイッチング部がオフからオンに切り替わることに基づいて前記微分値が負の値である場合には、前記スイッチング部の前記デューティ比を小さくするように構成してもよい。

本態様によれば、スイッチング部がオフからオンに切り替わるタイミングにおける微分値の正負の符号に基づいて、スイッチング部のデューティ比を増減する。これにより、例えば電圧が極小となるタイミングで、スイッチング部をオフからオンに切り替えることができる。

例えば、本発明の一態様に係る電源装置において、前記所定の閾値は、前記スイッチング部のスイッチング素子端子間電圧の最大値の１０％以下であるように構成してもよい。

例えば、本発明の一態様に係る電源装置において、前記電源装置は、さらに、前記電源装置の入力電力を検出する入力電力検出部と、前記電源装置の出力電力を検出する出力電力検出部と、を備え、前記制御部は、前記入力電力及び前記出力電力に基づいて電力効率を決定し、前記電力効率に基づいて前記デューティ比を制御するように構成してもよい。

例えば、本発明の一態様に係る電源装置において、前記制御部は、前記デューティ比を制御することにより、前記電力効率が最大となるように制御するように構成してもよい。

本態様によれば、電力効率が最大値となるように、デューティ比を調節することにより、例えば電圧が極小となるタイミングで、スイッチング部をオフからオンに切り替えることができ、電源装置の効率をより精度良く高めることができる。

例えば、本発明の一態様に係る電源装置において、前記電源装置は、さらに、前記スイッチング部とグランドとの間に接続された複数の第１のコンデンサを備え、前記制御部は、前記第１のコンデンサの接続を切り替えることにより、前記電圧が極小となるタイミング又は前記電圧の極小値を制御するように構成してもよい。

本態様によれば、第１のコンデンサの接続を切り替えることにより、電圧の極小点を任意の方向に移動させることができる。その結果、電圧の極小値を０（零）Ｖに近付けることができ、電源装置の効率をより精度良く高めることができる。

例えば、本発明の一態様に係る電源装置において、前記電源装置は、さらに、前記スイッチング部と前記負荷との間に接続された複数の第２のコンデンサを備え、前記制御部は、前記複数の第１のコンデンサの接続及び前記複数の第２のコンデンサの接続のうち少なくとも一方を切り替えることにより、前記電圧が極小となるタイミング又は前記電圧の極小値を調節するように構成してもよい。

本態様によれば、複数の第１のコンデンサの接続及び複数の第２のコンデンサの接続のうち少なくとも一方を切り替えることにより、電圧の極小点を任意の方向に移動させることができる。その結果、電圧の極小値を０（零）Ｖに近付けることができ、電源装置の効率をより精度良く高めることができる。

例えば、本発明の一態様に係る電源装置において、前記電源装置は、さらに、前記スイッチング部と前記負荷との間に接続された複数のインダクタを備え、前記制御部は、前記複数の第１のコンデンサの接続、前記複数の第２のコンデンサの接続及び前記複数のインダクタの接続のうち少なくともいずれかを切り替えることにより、前記電圧が極小となるタイミング又は前記電圧の極小値を制御するように構成してもよい。

本態様によれば、複数の第１のコンデンサの接続、複数の第２のコンデンサの接続及び複数のインダクタの接続のうち少なくともいずれかを切り替えることにより、電圧の極小点を任意の方向に移動させることができる。その結果、電圧の極小値を０（零）Ｖに近付けることができる。

例えば、本発明の一態様に係る電源装置において、前記制御部は、前記スイッチング部のデューティ比に基づいて、前記接続を切り替えるように構成してもよい。

本態様によれば、上記接続を切り替えることにより、スイッチング部のデューティ比を所定値（例えば５０％）に容易に近付けることができる。

本発明の一態様に係る電源装置によれば、効率を十分に高めることができる。

実施の形態１に係る電源装置の回路構成を示す回路図である。 実施の形態１に係る電源装置の機能構成を示すブロック図である。 実施の形態１に係る電源装置の動作の流れを示すフローチャートである。 実施の形態１に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態１に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態２に係る電源装置の回路構成を示す回路図である。 実施の形態２に係る電源装置の動作の流れを示すフローチャートである。 実施の形態２に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態２に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態２に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態２に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態２に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態２の変形例に係る電源装置の回路構成を示す回路図である。 実施の形態３に係る電源装置の回路構成を示す回路図である。 実施の形態４に係る電源装置の回路構成を示す回路図である。 実施の形態４に係る電源装置の機能構成を示すブロック図である。 実施の形態４に係る電源装置の動作の流れを示すフローチャートである。 実施の形態４に係る電源装置における、スイッチング素子の端子間の電圧とスイッチング信号との関係を示すグラフである。 実施の形態５に係る電源装置の機能構成を示すブロック図である。 実施の形態５に係る電源装置の動作の流れを示すフローチャートである。 実施の形態６に係る電源装置の機能構成を示すブロック図である。 実施の形態６に係る電源装置の動作の流れを示すフローチャートである。 実施の形態７に係る電源装置の回路構成を示す回路図である。 実施の形態８に係る電源装置の回路構成を示す回路図である。 実施の形態９に係る電源装置の回路構成を示す回路図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。各図は、必ずしも各寸法または各寸法比等を厳密に図示したものではない。

（実施の形態１）
［１−１．電源装置の回路構成］
まず、図１を参照しながら、実施の形態１に係る電源装置２の回路構成について説明する。図１は、実施の形態１に係る電源装置２の回路構成を示す回路図である。

電源装置２は、負荷４に電力を供給するための装置である。電源装置２は、例えば、直流電力を交流電力（高周波電力）に変換するＥ級増幅器であり、非接触給電装置等に搭載される。

図１に示すように、電源装置２は、回路構成として、直流電源６と、チョークコイル８と、スイッチング素子１０（スイッチング部の一例）と、駆動部１２と、シャントコンデンサ１４と、共振回路１６とを備えている。

直流電源６は、直流電力を生成するための可変電源である。直流電源６は、スイッチング素子１０の端子間に直流電圧を印加する。

チョークコイル８は、直流電源６とスイッチング素子１０のドレイン端子（後述する）との間に接続されている。チョークコイル８は、直流電源６からの直流電流を略一定にする。

スイッチング素子１０は、ゲート端子、ソース端子及びドレイン端子を有するＮ型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。スイッチング素子１０は、駆動部１２からのスイッチング信号（後述する）に基づいて、高周波でオン・オフ動作する。スイッチング素子１０のソース端子は、グランドに接続されている。なお、スイッチング素子１０は、Ｎ型のＭＯＳＦＥＴに代えて、Ｐ型のＭＯＳＦＥＴであってもよく、あるいは、バイポーラトランジスタ又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。

駆動部１２は、ゲート抵抗１８を介してスイッチング素子１０のゲート端子に接続されている。駆動部１２は、スイッチング素子１０をオン・オフ動作させるためのスイッチング信号を生成する。駆動部１２は、生成したスイッチング信号をスイッチング素子１０のゲート端子に出力する。なお、駆動部１２とスイッチング素子１０のゲート端子との間に接続されたゲート抵抗１８は、寄生振動等を抑制するためのものである。

後述する図４Ａに示すように、スイッチング信号は、一定の周期Ｔでハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とを繰り返すパルス信号である。なお、スイッチング信号は、例えば、三角波生成回路からの三角波とＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）からの基準電圧とを比較することにより生成される。

スイッチング信号がローからハイに立ち上がった際には、スイッチング素子１０がオフからオンに切り替わり、ドレイン端子からソース端子に電流が流れる。スイッチング信号がハイからローに立ち下がった際には、スイッチング素子１０がオンからオフに切り替わり、ドレイン端子からソース端子に電流が流れない。なお、スイッチング信号の周波数は、出力端子２０から出力される交流電力の周波数と同一である。

シャントコンデンサ１４は、スイッチング素子１０に対して並列に接続されている。すなわち、シャントコンデンサ１４は、スイッチング素子１０のドレイン端子とグランドとの間に接続されている。スイッチング素子１０がオフの時に、直流電源６からの直流電力がチョークコイル８を介してシャントコンデンサ１４に充電される。

共振回路１６は、直列に接続されたシリーズインダクタ２２及びシリーズコンデンサ２４を有している。共振回路１６は、スイッチング素子１０のドレイン端子と出力端子２０（負荷４）との間に接続されている。共振回路１６は、出力端子２０から出力される交流電力の周波数付近に固有周波数を有している。なお、出力端子２０には負荷４が接続されている。

［１−２．電源装置の機能構成］
次に、図２を参照しながら、実施の形態１に係る電源装置２の機能構成について説明する。図２は、実施の形態１に係る電源装置２の機能構成を示すブロック図である。

図２に示すように、電源装置２は、機能構成として、電圧検出部２６（検出部の一例）と、微分検出部２８と、制御部３０とを備えている。

電圧検出部２６は、スイッチング素子１０の端子間の電圧、具体的には、ドレイン端子とソース端子との間の電圧を検出する。

微分検出部２８は、電圧検出部２６により検出された電圧に基づいて、当該電圧の微分値（すなわち、電圧の傾き）を検出する。

制御部３０は、電圧検出部２６により検出された電圧及び微分検出部２８により検出された微分値に基づいて、駆動部１２を制御する。具体的には、制御部３０は、スイッチング信号のデューティ比（すなわち、スイッチング素子１０のデューティ比）を調節することにより、電圧が極小となる（すなわち、電圧が所定の閾値以下となる）タイミングでスイッチング素子１０をオフからオンに切り替える。なお、所定の閾値とは、電圧の極小値以上の値であり、例えば、スイッチング素子１０の端子間電圧の最大値の１０％以下である。また、「電圧が極小となる」とは、電圧が減少から増加に転じ、且つ、当該電圧の微分値が０（零）となることを意味する。このとき、極小となる電圧は、厳密な極小値だけでなく、その近傍の電圧であってもよい。

ここで、後述する図４Ａに示すように、スイッチング信号の周期をＴ、オン期間（スイッチング信号がハイの期間）をＨとしたとき、デューティ比は、Ｈ／Ｔ×１００（％）で表される。制御部３０は、オン期間Ｈを変更することにより、スイッチング信号のデューティ比を調節する。

［１−３．電源装置の動作］
次に、図３〜図４Ｂを参照しながら、実施の形態１に係る電源装置２の動作について説明する。図３は、実施の形態１に係る電源装置２の動作の流れを示すフローチャートである。図４Ａ及び図４Ｂは、実施の形態１に係る電源装置２における、スイッチング素子１０の端子間の電圧Ｖとスイッチング信号との関係を示すグラフである。

図４Ａの（ａ）に示すように、スイッチング素子１０をオンからオフに切り替えた際には、直流電源６からの直流電力がシャントコンデンサ１４に充電されることにより、スイッチング素子１０の端子間の電圧Ｖが０（零）Ｖから立ち上がる。その後、共振回路１６の作用によってシャントコンデンサ１４の放電が始まることにより、スイッチング素子１０の端子間の電圧Ｖが低下するようになる。その後、シャントコンデンサ１４への充電が再度始まることにより、スイッチング素子１０の端子間の電圧Ｖが極小値Ｖｍから立ち上がり始める。一方、スイッチング素子１０をオフからオンに切り替えた際には、スイッチング素子１０の端子間の電圧Ｖが０（零）Ｖまで瞬時に低下する。以下、同様の動作を繰り返す。

本実施の形態では、スイッチング信号のデューティ比を調節することにより、電圧Ｖが極小値Ｖｍとなる（すなわち、電圧Ｖが極小となる）タイミングでスイッチング素子１０をオフからオンに切り替える動作に特徴がある。以下、この特徴的な動作について詳細に説明する。

図３に示すように、電圧検出部２６は、スイッチング素子１０の端子間の電圧Ｖを検出する（Ｓ１）。その後、微分検出部２８は、電圧検出部２６により検出された電圧Ｖに基づいて、当該電圧Ｖの微分値ｄＶを検出する（Ｓ２）。その後、制御部３０は、スイッチング素子１０がオフからオンに切り替わるタイミングにおける微分値ｄＶが負の値であるか否かを判定する（Ｓ３、Ｓ４）。

図４Ａの（ａ）に示す例では、電圧Ｖが極小値Ｖｍから立ち上がった直後に、スイッチング素子１０がオフからオンに切り替わっている。この場合、制御部３０は、スイッチング素子１０がオフからオンに切り替わるタイミングで、微分値ｄＶが正の値であると判定し（Ｓ３でＮＯ、Ｓ４でＹＥＳ）、スイッチング信号のデューティ比を大きくする（Ｓ５）。これにより、図４Ａの（ｂ）に示すように、スイッチング信号のオン期間Ｈ’が増大する（すなわち、スイッチング信号がローからハイに立ち上がるタイミングが早くなる）ことにより、電圧Ｖが極小値Ｖｍとなるタイミングで、スイッチング素子１０がオフからオンに切り替わるようになる。

一方、図４Ｂの（ａ）に示す例では、電圧Ｖが極小値Ｖｍまで低下する直前に、スイッチング素子１０がオフからオンに切り替わっている。この場合、制御部３０は、スイッチング素子１０がオフからオンに切り替わるタイミングで、微分値ｄＶが負の値であると判定し（Ｓ３でＹＥＳ）、スイッチング信号のデューティ比を小さくする（Ｓ６）。これにより、図４Ｂの（ｂ）に示すように、スイッチング信号のオン期間Ｈ’が減少する（すなわち、スイッチング信号がローからハイに立ち上がるタイミングが遅くなる）ことにより、電圧Ｖが極小値Ｖｍとなるタイミングで、スイッチング素子１０がオフからオンに切り替わるようになる。

なお、制御部３０は、スイッチング素子１０がオフからオンに切り替わるタイミングで、微分値ｄＶが０（零）であると判定した場合には（Ｓ３でＮＯ、Ｓ４でＮＯ）、スイッチング信号のデューティ比を維持する（Ｓ７）。すなわち、この場合には、電圧Ｖが極小値Ｖｍになったタイミングで、スイッチング素子１０がオフからオンに切り替わっていると考えられるため、スイッチング信号のデューティ比を調節しなくてもよい。

［１−４．効果］
次に、実施の形態１に係る電源装置２により得られる効果について説明する。上述したように、電圧Ｖが極小値Ｖｍとなるタイミングでスイッチング素子１０がオフからオンに切り替わるように、スイッチング信号のデューティ比を調節する。スイッチング信号のデューティ比は連続的に調節することができるので、電圧Ｖが極小値Ｖｍとなるタイミングでスイッチング素子１０をオフからオンに精度良く切り替えることができる。その結果、スイッチング損失を十分に小さく抑えることができ、電源装置２の効率を十分に高めることができる。

（実施の形態２）
［２−１．電源装置の回路構成］
次に、図５を参照しながら、実施の形態２に係る電源装置２Ａの回路構成について説明する。図５は、実施の形態２に係る電源装置２Ａの回路構成を示す回路図である。なお、以下の各実施の形態では、上記実施の形態１と同一の構成要素には同一の符号を付して、その説明を省略する。

図５に示すように、実施の形態２に係る電源装置２Ａでは、シャントコンデンサ群１４Ａと、シリーズコンデンサ群２４Ａと、第１の切替スイッチ３２と、第２の切替スイッチ３４とを備える点が上記実施の形態１と相違している。

シャントコンデンサ群１４Ａは、並列に接続された２つのシャントコンデンサ１４Ａａ及び１４Ａｂ（複数の第１のコンデンサの一例）を有している。

第１の切替スイッチ３２は、シャントコンデンサ１４Ａｂに対して直列に接続されている。第１の切替スイッチ３２は、２つのシャントコンデンサ１４Ａａ及び１４Ａｂの接続を切り替えるためのスイッチである。具体的には、第１の切替スイッチ３２がオンすると、シャントコンデンサ１４Ａｂがシャントコンデンサ１４Ａａに対して並列に接続される。このとき、シャントコンデンサ群１４Ａの全体容量Ｃ１は、シャントコンデンサ１４Ａａの容量Ｃ１ａ及びシャントコンデンサ１４Ａｂの容量Ｃ１ｂの合成容量Ｃ１ａ＋Ｃ１ｂと等しくなる。一方、第１の切替スイッチ３２がオフすると、シャントコンデンサ１４Ａｂがシャントコンデンサ１４Ａａから切断される。このとき、シャントコンデンサ群１４Ａの全体容量Ｃ１は、シャントコンデンサ１４Ａａの容量Ｃ１ａ（＜Ｃ１ａ＋Ｃ１ｂ）と等しくなる。

シリーズコンデンサ群２４Ａは、共振回路１６Ａの一部を構成し、並列に接続された２つのシリーズコンデンサ２４Ａａ及び２４Ａｂ（複数の第２のコンデンサの一例）を有している。

第２の切替スイッチ３４は、シリーズコンデンサ２４Ａｂに対して直列に接続されている。第２の切替スイッチ３４は、２つのシリーズコンデンサ２４Ａａ及び２４Ａｂの接続を切り替えるためのスイッチである。具体的には、第２の切替スイッチ３４がオンすると、シリーズコンデンサ２４Ａｂがシリーズコンデンサ２４Ａａに対して並列に接続される。このとき、シリーズコンデンサ群２４Ａの全体容量Ｃ２は、シリーズコンデンサ２４Ａａの容量Ｃ２ａ及びシリーズコンデンサ２４Ａｂの容量Ｃ２ｂの合成容量Ｃ２ａ＋Ｃ２ｂと等しくなる。一方、第２の切替スイッチ３４がオフすると、シリーズコンデンサ２４Ａｂがシリーズコンデンサ２４Ａａから切断される。このとき、シリーズコンデンサ群２４Ａの全体容量Ｃ２は、シリーズコンデンサ２４Ａａの容量Ｃ２ａ（＜Ｃ２ａ＋Ｃ２ｂ）と等しくなる。

制御部３０Ａは、電圧検出部２６（図２参照）により検出された電圧と微分検出部２８（図２参照）により検出された微分値とスイッチング信号のデューティ比とに基づいて、第１の切替スイッチ３２及び第２の切替スイッチ３４の各々のオン・オフ動作を制御する。

［２−２．電源装置の動作］
次に、図６〜図７Ｅを参照しながら、実施の形態２に係る電源装置２Ａの動作について説明する。図６は、実施の形態２に係る電源装置２Ａの動作の流れを示すフローチャートである。図７Ａ〜図７Ｅは、実施の形態２に係る電源装置２Ａにおける、スイッチング素子１０の端子間の電圧Ｖとスイッチング信号との関係を示すグラフである。

本実施の形態では、上記実施の形態１で説明したように、電圧Ｖが極小値Ｖｍとなるタイミングでスイッチング素子１０がオフからオンに切り替わるように、スイッチング信号のデューティ比を調節する動作に加えて、２つのシャントコンデンサ１４Ａａ及び１４Ａｂの接続と２つのシリーズコンデンサ２４Ａａ及び２４Ａｂの接続とのうちいずれかを切り替える動作が行われる点に特徴がある。以下、この特徴的な動作について詳細に説明する。

図６に示すように、まず、電圧検出部２６は、スイッチング素子１０の端子間の電圧Ｖを検出する（Ｓ１１）。その後、微分検出部２８は、電圧検出部２６により検出された電圧Ｖに基づいて、当該電圧Ｖの微分値ｄＶを検出する（Ｓ１２）。

その後、スイッチング素子１０がオフからオンに切り替わるタイミングで、電圧Ｖ及び微分値ｄＶがともに正の値である場合には（Ｓ１３でＹＥＳ、Ｓ１４でＮＯ、Ｓ１５でＹＥＳ）、制御部３０Ａは、上記実施の形態１で説明したステップＳ５と同様に、スイッチング信号のデューティ比を大きくする（Ｓ１６）。

ステップＳ１３に戻り、スイッチング素子１０がオフからオンに切り替わるタイミングで、電圧Ｖが正の値であり（Ｓ１３でＹＥＳ）、且つ、微分値ｄＶが負の値である場合には（Ｓ１４でＹＥＳ）、制御部３０Ａは、上記実施の形態１で説明したステップＳ６と同様に、スイッチング信号のデューティ比を小さくする（Ｓ１７）。

すなわち、電圧Ｖが正の値であり、且つ、微分値ｄＶが正の値又は負の値である場合には、上記実施の形態１で説明したのと同様の動作が行われる。

ステップＳ１３に戻り、図７Ａの（ａ）に示すように、スイッチング素子１０がオフからオンに切り替わるタイミングで、電圧Ｖが正の値であり（Ｓ１３でＹＥＳ）、且つ、微分値ｄＶが０（零）である場合には（Ｓ１４でＮＯ、Ｓ１５でＮＯ）、制御部３０Ａは、スイッチング信号のデューティ比が５０％を超えているか否かを判定する（Ｓ１８）。

スイッチング信号のデューティ比が５０％を超えている場合には（Ｓ１８でＹＥＳ）、制御部３０Ａは、第２の切替スイッチ３４をオンすることにより、シリーズコンデンサ群２４Ａの全体容量Ｃ２を大きくする（Ｓ１９）。図７Ａの（ａ）及び（ｂ）に示すように、シリーズコンデンサ群２４Ａの全体容量Ｃ２を大きくすることにより、電圧Ｖの極小点は、極小点Ｐから図７Ａにおいて右斜め下方に極小点Ｐ’まで移動するようになる。これに伴って、電圧Ｖの極小値は、極小値Ｖｍから極小値Ｖｍ’（＜Ｖｍ）まで低下する。なお、極小点は、電圧Ｖが減少から増加に転じ、且つ、電圧Ｖの微分値ｄＶが０（零）となる電圧及び時間をパラメータとする点である。その後、制御部３０Ａは、電圧Ｖが極小値Ｖｍ’となるタイミングでスイッチング素子１０がオフからオンに切り替わるように、スイッチング信号のデューティ比を小さくする（Ｓ２０）。これにより、スイッチング信号のデューティ比は、５０％に近付く方向に調節される。

ステップＳ１８に戻り、スイッチング信号のデューティ比が５０％を超えていない場合には（Ｓ１８でＮＯ）、制御部３０Ａは、第１の切替スイッチ３２をオフすることにより、シャントコンデンサ群１４Ａの全体容量Ｃ１を小さくする（Ｓ２１）。図７Ｂの（ａ）及び（ｂ）に示すように、シャントコンデンサ群１４Ａの全体容量Ｃ１を小さくすることにより、電圧Ｖの極小点は、極小点Ｐから図７Ｂにおいて左斜め下方に極小点Ｐ’まで移動するようになる。これに伴って、電圧Ｖの極小値は、極小値Ｖｍから極小値Ｖｍ’（＜Ｖｍ）まで低下する。その後、制御部３０Ａは、電圧Ｖが極小値Ｖｍ’となるタイミングでスイッチング素子１０がオフからオンに切り替わるように、スイッチング信号のデューティ比を大きくする（Ｓ２０）。これにより、スイッチング信号のデューティ比は、５０％に近付く方向に調節される。

ステップＳ１３に戻り、図７Ｃの（ａ）に示すように、スイッチング素子１０がオフからオンに切り替わるタイミングで、電圧Ｖが０（零）Ｖであり（Ｓ１３でＮＯ）、且つ、微分値ｄＶが０（零）である場合には（Ｓ２２でＮＯ）、制御部３０Ａは、第１の切替スイッチ３２をオンすることによりシャントコンデンサ群１４Ａの全体容量Ｃ１を大きくし、且つ、第２の切替スイッチ３４をオフすることにより、シリーズコンデンサ群２４Ａの全体容量Ｃ２を小さくする（Ｓ２３）。ここで、シャントコンデンサ群１４Ａの全体容量Ｃ１を大きくすることにより、電圧Ｖの極小点は、図７Ｃにおいて右斜め上方に移動する。また、シリーズコンデンサ群２４Ａの全体容量Ｃ２を小さくすることにより、電圧Ｖの極小点は、図７Ｃにおいて左斜め上方に移動する。したがって、図７Ｃの（ａ）及び（ｂ）に示すように、シャントコンデンサ群１４Ａの全体容量Ｃ１を大きくし、且つ、シリーズコンデンサ群２４Ａの全体容量Ｃ２を小さくした場合には、電圧Ｖの極小点は、極小点Ｐ（電圧の負の領域）から図７Ｃにおいて直上方に極小点Ｐ’（電圧の正の領域）まで移動するようになる。その後、制御部３０Ａは、電圧Ｖが極小値Ｖｍ’（＞０）となるタイミングでスイッチング素子１０がオフからオンに切り替わるように、スイッチング信号のデューティ比を例えば大きくする（Ｓ２０）。

ステップＳ１３に戻り、図７Ｄの（ａ）に示すように、スイッチング素子１０がオフからオンに切り替わるタイミングで、電圧Ｖが０（零）Ｖであり（Ｓ１３でＮＯ）、且つ、微分値ｄＶが負の値である場合には（Ｓ２２でＹＥＳ）、制御部３０Ａは、スイッチング信号のデューティ比が５０％を超えているか否かを判定する（Ｓ２４）。

スイッチング信号のデューティ比が５０％を超えている場合には（Ｓ２４でＹＥＳ）、制御部３０Ａは、第１の切替スイッチ３２をオンすることにより、シャントコンデンサ群１４Ａの全体容量Ｃ１を大きくする（Ｓ２５）。図７Ｄの（ａ）及び（ｂ）に示すように、シャントコンデンサ群１４Ａの全体容量Ｃ１を大きくすることにより、電圧Ｖの極小点は、極小点Ｐ（電圧の負の領域）から図７Ｄにおいて右斜め上方に極小点Ｐ’（電圧の正の領域）まで移動するようになる。その後、制御部３０Ａは、電圧Ｖが極小値Ｖｍ’（＞０）となるタイミングでスイッチング素子１０がオフからオンに切り替わるように、スイッチング信号のデューティ比を小さくする（Ｓ２０）。これにより、スイッチング信号のデューティ比は、５０％に近付く方向に調節される。

ステップＳ２４に戻り、スイッチング信号のデューティ比が５０％を超えていない場合には（Ｓ２４でＮＯ）、制御部３０Ａは、第２の切替スイッチ３４をオフすることにより、シリーズコンデンサ群２４Ａの全体容量Ｃ２を小さくする（Ｓ２６）。図７Ｅの（ａ）及び（ｂ）に示すように、シリーズコンデンサ群２４Ａの全体容量Ｃ２を小さくすることにより、電圧Ｖの極小点は、極小点Ｐ（電圧の負の領域）から図７Ｅにおいて左斜め上方に極小点Ｐ’（電圧の正の領域）まで移動するようになる。その後、制御部３０Ａは、電圧Ｖが極小値Ｖｍ’（＞０）となるタイミングでスイッチング素子１０がオフからオンに切り替わるように、スイッチング信号のデューティ比を大きくする（Ｓ２０）。これにより、スイッチング信号のデューティ比は、５０％に近付く方向に調節される。

［２−３．効果］
次に、実施の形態２に係る電源装置２Ａにより得られる効果について説明する。本実施の形態では、上述したように、２つのシャントコンデンサ１４Ａａ及び１４Ａｂの接続と２つのシリーズコンデンサ２４Ａａ及び２４Ａｂの接続とのうちいずれかを切り替える動作が行われる。これにより、電圧Ｖが極小となるタイミング又は電圧Ｖの極小値Ｖｍが調節されるので、電圧Ｖの極小点を任意の方向に移動させることができる。その結果、電圧Ｖの極小値Ｖｍを０（零）Ｖに近付けることができ、電源装置２Ａの効率をより精度良く高めることができる。

さらに、上述したように、スイッチング信号のデューティ比に基づいて、上記接続を切り替えるので、スイッチング信号のデューティ比を所定値（例えば５０％）に容易に近付けることができる。その結果、電源装置２Ａの効率をより一層高めることができる。

［２−４．変形例］
ここで、図８を参照しながら、実施の形態２の変形例に係る電源装置２Ａ’の回路構成について説明する。図８は、実施の形態２の変形例に係る電源装置２Ａ’の回路構成を示す回路図である。

図８に示すように、実施の形態２の変形例では、電源装置２Ａ’は、シャントコンデンサ群１４Ａ及びシリーズコンデンサ群２４Ａに加えて、シリーズインダクタ群２２Ａ及び第３の切替スイッチ３６を備えている。

シリーズインダクタ群２２Ａは、共振回路１６Ａ’の一部を構成し、並列に接続された２つのシリーズインダクタ２２Ａａ及び２２Ａｂ（複数のインダクタの一例）を有している。第３の切替スイッチ３６は、シリーズインダクタ２２Ａｂに対して直列に接続されている。制御部３０Ａ’は、第３の切替スイッチ３６をオン・オフさせることにより、２つのシリーズインダクタ２２Ａａ及び２２Ａｂの接続を切り替える。

２つのシリーズインダクタ２２Ａａ及び２２Ａｂの接続を切り替えることにより、シリーズインダクタ群２２Ａの全体リアクタンスＬを変化させることができる。全体リアクタンスＬを小さくすることにより、電圧Ｖの極小点は、図７Ａ等において左斜め上方に移動する。一方、全体リアクタンスＬを大きくすることにより、電圧Ｖの極小点は、図７Ａ等において右斜め下方に移動する。

したがって、２つのシャントコンデンサ１４Ａａ及び１４Ａｂの接続と２つのシリーズコンデンサ２４Ａａ及び２４Ａｂの接続と２つのシリーズインダクタ２２Ａａ及び２２Ａｂの接続とのうちいずれかを切り替えることにより、電圧Ｖの極小点を任意の方向に移動させることができる。

なお、本変形例では、シリーズインダクタ群２２Ａは２つのシリーズインダクタ２２Ａａ及び２２Ａｂを有するとしたが、３つ以上のシリーズコンダクタを有するようにしてもよい。このことは、シャントコンデンサ群１４Ａ及びシリーズコンデンサ群２４Ａについても同様である。

（実施の形態３）
［３−１．電源装置の回路構成］
次に、図９を参照しながら、実施の形態３に係る電源装置２Ｂについて説明する。図９は、実施の形態３に係る電源装置２Ｂの回路構成を示す回路図である。

図９に示すように、実施の形態３に係る電源装置２Ｂでは、上記実施の形態１の電源装置２の構成要素に加えて、入力電力検出部３８及び出力電力検出部４０を備えている。

入力電力検出部３８は、電源装置２Ｂの入力電力Ｗｉを検出する。具体的には、入力電力検出部３８は、直流電源６から出力された電圧及び電流を検出し、これらの電圧及び電流の積を算出することにより、入力電力Ｗｉを検出する。

出力電力検出部４０は、電源装置２Ｂの出力電力Ｗｏを検出する。具体的には、出力電力検出部４０は、シリーズコンデンサ２４の両端における電圧をそれぞれ直交復調し、当該両端電圧の差とシリーズコンデンサ２４の容量とから電流を算出し、上記両端電圧の一方と電流との積の実数成分を算出することにより、出力電力Ｗｏを検出する。

制御部３０Ｂは、入力電力Ｗｉ及び出力電力Ｗｏに基づいて電力効率（＝Ｗｏ／Ｗｉ）を算出し、当該電力効率に基づいてスイッチング信号のデューティ比を調節する。具体的には、制御部３０Ｂは、上記電力効率が最大値（Ｗｏ／Ｗｉ＝１）となるように、換言すると、電圧Ｖが極小となるタイミングでスイッチング素子１０がオフからオンに切り替えられるように、スイッチング信号のデューティ比を調節する。なお、電圧Ｖが０（零）Ｖであり、且つ、微分値ｄＶが０（零）である場合に、電力効率が最大値になることは言うまでもない。

［３−２．効果］
したがって、本実施の形態においても、スイッチング損失を十分に小さく抑えることができ、電源装置２Ｂの効率を十分に高めることができる。

なお、本実施の形態の入力電力検出部３８及び出力電力検出部４０は、上記実施の形態２の電源装置２Ａ（２Ａ’）の構成要素に付加するようにしてもよい。

（実施の形態４）
［４−１．電源装置の回路構成］
次に、図１０を参照しながら、実施の形態４に係る電源装置２Ｃの回路構成について説明する。図１０は、実施の形態４に係る電源装置２Ｃの回路構成を示す回路図である。

図１０に示すように、実施の形態４に係る電源装置２Ｃは、回路構成として、直流電源６と、２つのチョークコイル８ａ及び８ｂと、スイッチング素子１０と、駆動部１２と、２つのシャントコンデンサ１４ａ及び１４ｂと、共振回路１６Ｃと、補償回路４２とを備えている。以下、実施の形態１に係る電源装置２との相違点を中心に説明する。

チョークコイル８ａは、直流電源６とスイッチング素子１０のドレイン端子との間に接続されている。チョークコイル８ｂは、スイッチング素子１０のソース端子とグランドとの間に接続されている。

スイッチング素子１０は、電源装置２Ｃの給電能力を大きくするために、比較的大きい定格を有している。そのため、スイッチング素子１０は、ドレイン端子とソース端子との間に、比較的大きな寄生容量Ｃｄｓを有している。

２つのシャントコンデンサ１４ａ及び１４ｂは、互いに直列に接続され、且つ、スイッチング素子１０に対して並列に接続されている。シャントコンデンサ１４ａとシャントコンデンサ１４ｂとの接続点は、グランドに接続されている。

共振回路１６Ｃは、差動型の共振回路である。共振回路１６Ｃは、２つのシリーズインダクタ２２ａ及び２２ｂと、２つのシリーズコンデンサ２４ａ及び２４ｂと、５つの抵抗４４ａ，４４ｂ，４４ｃ，４４ｄ及び４４ｅとを有している。抵抗４４ａ、シリーズインダクタ２２ａ、シリーズコンデンサ２４ａ及び抵抗４４ｃは、この順に互いに直列に接続されている。また、抵抗４４ｂ、シリーズインダクタ２２ｂ、シリーズコンデンサ２４ｂ及び抵抗４４ｄは、この順に互いに直列に接続されている。抵抗４４ｅは、抵抗４４ｃ及び抵抗４４ｄの接続点とグランドとの間に接続されている。

補償回路４２は、スイッチング素子１０に対して並列に接続されている。補償回路４２は、第１のスイッチング素子４６ａと、第２のスイッチング素子４６ｂと、第１のＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）カットコンデンサ４８ａと、第２のＤＣカットコンデンサ４８ｂと、直流電源５０とを有している。第１のＤＣカットコンデンサ４８ａ、第１のスイッチング素子４６ａ、第２のスイッチング素子４６ｂ及び第２のＤＣカットコンデンサ４８ｂは、この順に互いに直列に接続されている。なお、本実施の形態では、補償回路４２を１つのみ設けたが、複数の補償回路４２をスイッチング素子１０に対して並列に接続してもよい。

第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々は、ゲート端子、ソース端子及びドレイン端子を有するＮ型のＭＯＳＦＥＴである。なお、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々は、ＭＯＳＦＥＴに代えて、例えばバイポーラトランジスタ又はＩＧＢＴ等であってもよい。

第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々のドレイン端子は、互いに接続されている。これにより、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々に逆電圧が印加されるのを抑制することができる。

第１のスイッチング素子４６ａのゲート端子とソース端子とは、同電位となるように短絡されている。第１のスイッチング素子４６ａのゲート端子とグランドとの間には、比較的大きい抵抗値（例えば１００ｋΩ）を有する第１の抵抗５２ａが接続されている。これにより、第１のスイッチング素子４６ａがオンとなって第１のスイッチング素子４６ａに電流が流れるのを抑制することができる。

同様に、第２のスイッチング素子４６ｂのゲート端子とソース端子とは、同電位となるように短絡されている。第２のスイッチング素子４６ｂのゲート端子とグランドとの間には、比較的大きい抵抗値（例えば１００ｋΩ）を有する第２の抵抗５２ｂが接続されている。これにより、第２のスイッチング素子４６ｂがオンとなって第２のスイッチング素子４６ｂに電流が流れるのを抑制することができる。

すなわち、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々は、ゲート端子とソース端子とが同電位であるため、常時オフしている状態となる。そのため、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々は、あたかもコンデンサとして機能し、ドレイン端子とソース端子との間に寄生容量を有するようになる。

なお、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々には、直流電源６からの直流電圧及び直流電源５０からの直流電圧の両方が印加される。そのため、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々の耐圧は、スイッチング素子１０の耐圧よりも高いことが好ましい。

第１のＤＣカットコンデンサ４８ａは、スイッチング素子１０のドレイン端子と第１のスイッチング素子４６ａのソース端子との間に接続されている。第２のＤＣカットコンデンサ４８ｂは、スイッチング素子１０のソース端子と第２のスイッチング素子４６ｂのソース端子との間に接続されている。第１のＤＣカットコンデンサ４８ａ及び第２のＤＣカットコンデンサ４８ｂは、直流電源５０からの直流電流がスイッチング素子１０に流入するのを抑制する。なお、第１のＤＣカットコンデンサ４８ａ及び第２のＤＣカットコンデンサ４８ｂの各々の容量は、例えば１０００ｐＦである。

直流電源５０は、直流電力を生成するための可変電源である。直流電源５０の陽極側は、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々のドレイン端子に接続されている。直流電源５０は、各ドレイン端子に例えば１０〜１００Ｖの直流電圧を印加する。各ドレイン端子に印加する直流電圧を例えば１０〜１００Ｖの間で変化させることにより、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々の寄生容量が変化するのに伴って、補償回路４２の全体容量Ｃｐが変化するようになる。

［４−２．電源装置の機能構成］
次に、図１１を参照しながら、実施の形態４に係る電源装置２Ｃの機能構成について説明する。図１１は、実施の形態４に係る電源装置２Ｃの機能構成を示すブロック図である。

図１１に示すように、電源装置２Ｃは、機能構成として、入力電力検出部５４及び出力電力検出部５６を備えている。

入力電力検出部５４は、電源装置２Ｃの入力電力Ｗｉを検出する。出力電力検出部５６は、電源装置２Ｃの出力電力Ｗｏを検出する。

制御部３０Ｃは、入力電力Ｗｉ及び出力電力Ｗｏに基づいて電力効率（＝Ｗｏ／Ｗｉ）を算出し、当該電力効率に基づいて直流電源５０から出力される直流電圧を制御する。

［４−３．電源装置の動作］
次に、図１２を参照しながら、実施の形態４に係る電源装置２Ｃの動作について説明する。図１２は、実施の形態４に係る電源装置２Ｃの動作の流れを示すフローチャートである。

図１２に示すように、直流電源６がオンすることにより、電源装置２Ｃが起動する（Ｓ３１）。その後、入力電力検出部５４は入力電力Ｗｉを検出し、出力電力検出部５６は出力電力Ｗｏを検出する（Ｓ３２）。

その後、制御部３０Ｃは、入力電力Ｗｉ及び出力電力Ｗｏに基づいて電力効率を算出し、決定する（Ｓ３３）。当該電力効率が最大値（Ｗｏ／Ｗｉ＝１）よりも低い場合には（Ｓ３４でＮＯ）、制御部３０Ｃは、当該電力効率が最大値に近付くように、直流電源５０から出力される直流電圧をフィードバック制御する（Ｓ３５）。

［４−４．効果］
次に、図１３を参照しながら、実施の形態４に係る電源装置２Ｃにより得られる効果について説明する。図１３は、実施の形態４に係る電源装置２Ｃにおける、スイッチング素子１０の端子間の電圧Ｖとスイッチング信号との関係を示すグラフである。

一般に、スイッチング素子１０の寄生容量Ｃｄｓは、スイッチング素子１０の端子間に印加される直流電圧やスイッチング素子１０の温度等の影響を受けて変動する。例えば、スイッチング素子１０の端子間に印加される直流電圧が１０Ｖから１００Ｖまで変化した場合には、スイッチング素子１０の寄生容量Ｃｄｓは、２００ｐＦから２０ｐＦまで変化する。このようにスイッチング素子１０の寄生容量Ｃｄｓが変動することにより、スイッチング素子１０の寄生容量Ｃｄｓと補償回路４２の全体容量Ｃｐとの合成容量Ｃｏは、例えば８３ｐＦから９．８ｐＦまで変動する。合成容量Ｃｏが変動すると、図１３の（ａ）に示すように、スイッチング素子１０の端子間の電圧Ｖの極小点Ｐが変動してしまい、電源装置２Ｃを常に高効率で動作させることが難しい。

そこで、本実施の形態では、スイッチング素子１０（スイッチング部の一例）と、スイッチング素子１０をオン・オフ動作させる駆動部１２と、スイッチング素子１０の端子間に対して並列に接続された補償回路４２とを備える。補償回路４２は、第１のスイッチング素子４６ａ（第１のスイッチング部の一例）と、第１のスイッチング素子４６ａに対して直列に接続された第２のスイッチング素子４６ｂ（第２のスイッチング部の一例）と、第１のスイッチング素子４６ａに対して直列に接続され、スイッチング素子１０と第１のスイッチング素子４６ａとの間に接続された第１のＤＣカットコンデンサ４８ａ（第１のコンデンサの一例）と、第２のスイッチング素子４６ｂに対して直列に接続され、スイッチング素子１０と第２のスイッチング素子４６ｂとの間に接続された第２のＤＣカットコンデンサ４８ｂ（第２のコンデンサの一例）と、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々に直流電圧を印加する直流電源５０（電源の一例）とを有している。

上述したように、電力効率が最大値に近付くように直流電源５０から出力される直流電圧をフィードバック制御することにより、図１３の（ｂ）に示すように、スイッチング素子１０の端子間の電圧Ｖの極小点は、極小点Ｐから極小点Ｐ’に移動する。極小点Ｐ’では、スイッチング素子１０がオフからオンに切り替わるタイミングで、電圧Ｖが０（零）Ｖとなり、且つ、当該電圧Ｖの微分値ｄＶが０（零）となる。

また、電力効率が最大値で略一定となるように直流電源５０から出力される直流電圧をフィードバック制御することにより、合成容量Ｃｏが略一定値に保たれる。これにより、電圧Ｖの極小点Ｐ’は、変動することなく略固定される。

その結果、スイッチング損失を十分に小さく抑えることができ、電源装置２Ｃの効率を十分に高めることができる。

（実施の形態５）
［５−１．電源装置の機能構成］
次に、図１４を参照しながら、実施の形態５に係る電源装置２Ｄの機能構成について説明する。図１４は、実施の形態５に係る電源装置２Ｄの機能構成を示すブロック図である。

なお、実施の形態５に係る電源装置２Ｄの回路構成は、上記実施の形態４と同一であるので、その説明を省略する。以下、電源装置２Ｄの回路構成に関する符号は、上記実施の形態４の図１０の符号を適宜参照する。

図１４に示すように、実施の形態５に係る電源装置２Ｄは、機能構成として、電圧検出部５８及び微分検出部６０を備えている。

電圧検出部５８は、スイッチング素子１０の端子間の電圧、具体的には、ドレイン端子とソース端子との間の電圧を検出する。

微分検出部６０は、電圧検出部５８により検出された電圧に基づいて、当該電圧の微分値を検出する。

制御部３０Ｄは、電圧検出部５８により検出された電圧及び微分検出部６０により検出された微分値に基づいて、直流電源５０から出力される直流電圧を制御する。

［５−２．電源装置の動作］
次に、図１５を参照しながら、実施の形態５に係る電源装置２Ｄの動作について説明する。図１５は、実施の形態５に係る電源装置２Ｄの動作の流れを示すフローチャートである。

図１５に示すように、直流電源６がオンすることにより、電源装置２Ｄが起動する（Ｓ４１）。その後、電圧検出部５８は、スイッチング素子１０の端子間の電圧Ｖを検出する（Ｓ４２）。その後、微分検出部６０は、電圧検出部５８により検出された電圧Ｖに基づいて、当該電圧Ｖの微分値ｄＶを検出する（Ｓ４３）。

その後、制御部３０Ｄは、スイッチング素子１０がオフからオンに切り替わるタイミングで、電圧Ｖが最小値（例えば０（零）Ｖ）であり、且つ、微分値ｄＶが最小値（例えば０（零））であるか否かを判定する（Ｓ４４）。電圧Ｖが最小値でなく、又は、微分値ｄＶが最小値でない場合には（Ｓ４４でＮＯ）、制御部３０Ｄは、電圧Ｖが最小値に近付き、且つ、微分値ｄＶが最小値に近付くように、直流電源５０から出力される直流電圧をフィードバック制御する（Ｓ４５）。

［５−３．効果］
上述したように、電圧Ｖが最小値に近付き、且つ、微分値ｄＶが最小値に近付くように直流電源５０から出力される直流電圧をフィードバック制御することにより、合成容量Ｃｏが略一定値に保たれる。これにより、電圧Ｖの極小点は、極小点Ｐから極小点Ｐ’に移動し（図１３参照）、その後は変動することなく極小点Ｐ’に略固定される。

その結果、スイッチング損失を十分に小さく抑えることができ、電源装置２Ｄの効率を十分に高めることができる。

（実施の形態６）
［６−１．電源装置の機能構成］
次に、図１６を参照しながら、実施の形態６に係る電源装置２Ｅの機能構成について説明する。図１６は、実施の形態６に係る電源装置２Ｅの機能構成を示すブロック図である。

なお、実施の形態６に係る電源装置２Ｅの回路構成は、上記実施の形態４と同一であるので、その説明を省略する。以下、電源装置２Ｅの回路構成に関する符号は、上記実施の形態４の図１０の符号を適宜参照する。

図１６に示すように、実施の形態６に係る電源装置２Ｅは、機能構成として、温度検出部６２及び記憶部６４を備えている。

温度検出部６２は、例えば所定の周期でスイッチング素子１０の温度を検出する。温度検出部６２は、例えばサーミスタ等である。

記憶部６４は、電圧テーブル及び温度テーブルを記憶する。電圧テーブルには、合成容量Ｃｏが略一定値となるような、直流電源６の直流電圧Ｖ１と直流電源５０の直流電圧Ｖ２との組み合わせ（Ｖ１，Ｖ２）に関する電圧データが記憶されている。温度テーブルには、合成容量Ｃｏが略一定値となるような、スイッチング素子１０の温度Ｔと直流電源５０の直流電圧Ｖ２との組み合わせ（Ｔ，Ｖ２）に関する温度データが記憶されている。

制御部３０Ｅは、記憶部６４に記憶された電圧テーブル及び温度テーブルに基づいて、直流電源５０から出力される直流電圧を制御する。

［６−２．電源装置の動作］
次に、図１７を参照しながら、実施の形態６に係る電源装置２Ｅの動作について説明する。図１７は、実施の形態６に係る電源装置２Ｅの動作の流れを示すフローチャートである。

図１７に示すように、直流電源６がオンすることにより、電源装置２Ｅが起動する（Ｓ５１）。その後、制御部３０Ｅは、記憶部６４に記憶された電圧テーブルから電圧データを読み出し、当該電圧データと現時点での直流電源６の直流電圧及び直流電源５０の直流電圧とを比較する（Ｓ５２）。その後、制御部３０Ｅは、上記比較に基づいて、直流電源５０の直流電圧を制御する（Ｓ５３）。

例えば、現時点での直流電源６の直流電圧Ｖ１が２０Ｖ、直流電源５０の直流電圧Ｖ２が９０Ｖである場合、制御部３０Ｅは、読み出した電圧データから、現時点での直流電源６の直流電圧Ｖ１＝２０Ｖに対応する組み合わせ（Ｖ１，Ｖ２）＝（２０Ｖ，１００Ｖ）を参照する。この場合、現時点での直流電源５０の直流電圧Ｖ２＝９０Ｖと、電圧データから参照した組み合わせ（Ｖ１，Ｖ２）＝（２０Ｖ，１００Ｖ）との間に差があるため、直流電源５０の直流電圧Ｖ２を９０Ｖから１００Ｖに制御する。

その後、温度検出部６２は、スイッチング素子１０の温度を検出する（Ｓ５４）。その後、制御部３０Ｅは、記憶部６４に記憶された温度テーブルから温度データを読み出し、当該温度データと現時点でのスイッチング素子１０の温度及び直流電源５０の直流電圧とを比較する（Ｓ５５）。その後、制御部３０Ｅは、上記温度データに基づいて直流電源５０の直流電圧を制御する（Ｓ５６）。

例えば、現時点でのスイッチング素子１０の温度Ｔが８０℃、直流電源５０の直流電圧Ｖ２が８０Ｖである場合、制御部３０Ｅは、読み出した電圧データから、現時点でのスイッチング素子１０の温度Ｔ＝８０℃に対応する組み合わせ（Ｔ，Ｖ２）＝（８０℃，９０Ｖ）を参照する。この場合、現時点での直流電源５０の直流電圧Ｖ２＝８０Ｖと、電圧データから参照した組み合わせ（Ｔ，Ｖ２）＝（８０℃，９０Ｖ）との間に差があるため、直流電源５０の直流電圧Ｖ２を８０Ｖから９０Ｖに制御する。

［６−３．効果］
上述したように、制御部３０Ｅは、記憶部６４に記憶された電圧テーブル及び温度テーブルに基づいて、直流電源５０から出力される直流電圧を制御する。これにより、直流電源５０の直流電圧を、合成容量Ｃｏが略一定値となるような電圧に制御することができる。

その結果、スイッチング損失を十分に小さく抑えることができ、電源装置２Ｅの効率を十分に高めることができる。

なお、本実施の形態では、制御部３０Ｅは、電圧テーブル及び温度テーブルに基づいて、直流電源５０から出力される直流電圧を制御したが、合成容量Ｃｏが略一定値となるような所定の演算式に基づいて、直流電源５０から出力される直流電圧を制御してもよい。

また、本実施の形態では、制御部３０Ｅは、スイッチング素子１０の温度を検出する毎に直流電源５０の直流電圧を制御したが、スイッチング素子１０の温度の変化量が閾値を超えたタイミングで直流電源５０の直流電圧を制御してもよい。

また、図１７のフローチャートにおいて、上述したステップＳ５４〜Ｓ５６を省略してもよい。

（実施の形態７）
［７−１．電源装置の回路構成］
次に、図１８を参照しながら、実施の形態７に係る電源装置２Ｆの回路構成について説明する。図１８は、実施の形態７に係る電源装置２Ｆの回路構成を示す回路図である。

図１８に示すように、実施の形態７に係る電源装置２Ｆでは、補償回路４２Ｆの回路構成が上記実施の形態４と異なっている。

具体的には、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々のソース端子が互いに接続されている。第１のスイッチング素子４６ａのゲート端子とソース端子とは、同電位となるように短絡されている。同様に、第２のスイッチング素子４６ｂのゲート端子とソース端子とは、同電位となるように短絡されている。第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々のゲート端子とグランドとの間には、比較的大きい抵抗値（例えば１００ｋΩ）を有する抵抗６６が接続されている。

直流電源５０と第１のスイッチング素子４６ａのドレイン端子との間には、第１のＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）カットコイル６８ａが接続されている。また、直流電源５０と第２のスイッチング素子４６ｂのドレイン端子との間には、第２のＡＣカットコイル６８ｂが接続されている。第１のＡＣカットコイル６８ａ及び第２のＡＣカットコイル６８ｂは、交流電流が直流電源５０に流入するのを抑制する。なお、第１のＡＣカットコイル６８ａ及び第２のＡＣカットコイル６８ｂの各々のインダクタンスは、例えば２３μＨである。なお、第１のＡＣカットコイル６８ａ及び第２のＡＣカットコイル６８ｂに代えて、比較的大きい抵抗値（例えば１００ｋΩ）を有する第１の抵抗及び第２の抵抗をそれぞれ接続してもよい。

［７−２．効果］
本実施の形態においても、上記実施の形態４と同様に、スイッチング損失を十分に小さく抑えることができ、電源装置２Ｆの効率を十分に高めることができる。

（実施の形態８）
［８−１．電源装置の回路構成］
次に、図１９を参照しながら、実施の形態８に係る電源装置２Ｇの回路構成について説明する。図１９は、実施の形態８に係る電源装置２Ｇの回路構成を示す回路図である。

図１９に示すように、実施の形態８に係る電源装置２Ｇでは、補償回路４２Ｇの回路構成が上記実施の形態４と異なっている。

具体的には、第１のスイッチング素子７０ａ及び第２のスイッチング素子７０ｂの各々は、Ｐ型のＭＯＳＦＥＴである。第１のスイッチング素子７０ａ及び第２のスイッチング素子７０ｂの各々のドレイン端子は、互いに接続されている。

第１のスイッチング素子７０ａのゲート端子とソース端子とは、同電位となるように短絡されている。第１のスイッチング素子７０ａのゲート端子とグランドとの間には、比較的大きい抵抗値（例えば１００ｋΩ）を有する第１の抵抗７２ａが接続されている。

同様に、第２のスイッチング素子７０ｂのゲート端子とソース端子とは、同電位となるように短絡されている。第２のスイッチング素子７０ｂのゲート端子とグランドとの間には、比較的大きい抵抗値（例えば１００ｋΩ）を有する第２の抵抗７２ｂが接続されている。

また、直流電源５０の向きは、上記実施の形態４と逆になっている。すなわち、直流電源５０の陰極側が第１のスイッチング素子７０ａ及び第２のスイッチング素子７０ｂの各々のドレイン端子に接続されている。これは、Ｐ型のＭＯＳＦＥＴとＮ型のＭＯＳＦＥＴとでは寄生ダイオードの向きが逆であるため、直流電源５０から直流電圧を出力した際に、第１のスイッチング素子７０ａ及び第２のスイッチング素子７０ｂの各々に直流電流が流れないようにするためである。

［８−２．効果］
本実施の形態においても、上記実施の形態４と同様に、スイッチング損失を十分に小さく抑えることができ、電源装置２Ｇの効率を十分に高めることができる。

なお、本実施の形態では、第１のスイッチング素子７０ａ及び第２のスイッチング素子７０ｂの各々のドレイン端子を互いに接続したが、第１のスイッチング素子７０ａ及び第２のスイッチング素子７０ｂの各々のソース端子を互いに接続してもよい。

（実施の形態９）
［９−１．電源装置の回路構成］
次に、図２０を参照しながら、実施の形態９に係る電源装置２Ｈの回路構成について説明する。図２０は、実施の形態９に係る電源装置２Ｈの回路構成を示す回路図である。

図２０に示すように、実施の形態９に係る電源装置２Ｈでは、補償回路４２Ｈ及び共振回路１６Ｈの各々の回路構成が上記実施の形態４と異なっている。

具体的には、第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々は、Ｎ型のＭＯＳＦＥＴである。第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々のソース端子は、互いに接続されている。

第１のスイッチング素子４６ａのゲート端子とソース端子とは、同電位となるように短絡されている。同様に、第２のスイッチング素子４６ｂのゲート端子とソース端子とは、同電位となるように短絡されている。

直流電源５０の向きは、上記実施の形態４と逆になっている。すなわち、直流電源５０の陰極側が第１のスイッチング素子４６ａ及び第２のスイッチング素子４６ｂの各々のソース端子に接続されている。

直流電源５０の陽極側と第１のスイッチング素子４６ａのドレイン端子との間には、第１のＡＣカットコイル７４ａが接続されている。また、直流電源５０の陽極側と第２のスイッチング素子４６ｂのドレイン端子との間には、第２のＡＣカットコイル７４ｂが接続されている。

共振回路１６Ｈは、シングル型の共振回路である。共振回路１６Ｈは、シリーズインダクタ２２と、シリーズコンデンサ２４と、抵抗４４とを有している。シリーズインダクタ２２、シリーズコンデンサ２４及び抵抗４４は、この順に互いに直列に接続されている。

［９−２．効果］
本実施の形態においても、上記実施の形態４と同様に、スイッチング損失を十分に小さく抑えることができ、電源装置２Ｈの効率を十分に高めることができる。

さらに、共振回路１６Ｈをシングル型にすることにより、共振回路を差動型にした場合と比べて、電源装置２Ｈを小型化することができる。

（変形例）
以上、本発明の実施の形態１〜９に係る電源装置について説明したが、本発明は、これらの実施の形態１〜９に限定されるものではない。例えば、上記各実施の形態をそれぞれ組み合わせてもよい。

本発明の電源装置は、例えば非接触給電装置に搭載されるＥ級増幅器等として適用することができる。

２，２Ａ，２Ａ’，２Ｂ，２Ｃ，２Ｄ，２Ｅ，２Ｆ，２Ｇ，２Ｈ 電源装置
４ 負荷
６，５０ 直流電源
８，８ａ，８ｂ チョークコイル
１０ スイッチング素子
１２ 駆動部
１４，１４ａ，１４Ａａ，１４ｂ，１４Ａｂ シャントコンデンサ
１４Ａ シャントコンデンサ群
１６，１６Ａ，１６Ａ’，１６Ｃ，１６Ｈ 共振回路
１８ ゲート抵抗
２０ 出力端子
２２，２２ａ，２２Ａａ，２２ｂ，２２Ａｂ シリーズインダクタ
２２Ａ シリーズインダクタ群
２４，２４ａ，２４Ａａ，２４ｂ，２４Ａｂ シリーズコンデンサ
２４Ａ シリーズコンデンサ群
２６，５８ 電圧検出部
２８，６０ 微分検出部
３０，３０Ａ，３０Ａ’，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ 制御部
３２ 第１の切替スイッチ
３４ 第２の切替スイッチ
３６ 第３の切替スイッチ
３８，５４ 入力電力検出部
４０，５６ 出力電力検出部
４２，４２Ｆ，４２Ｇ，４２Ｈ 補償回路
４４，４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅ，６６ 抵抗
４６ａ，７０ａ 第１のスイッチング素子
４６ｂ，７０ｂ 第２のスイッチング素子
４８ａ 第１のＤＣカットコンデンサ
４８ｂ 第２のＤＣカットコンデンサ
５２ａ，７２ａ 第１の抵抗
５２ｂ，７２ｂ 第２の抵抗
６２ 温度検出部
６４ 記憶部
６８ａ，７４ａ 第１のＡＣカットコイル
６８ｂ，７４ｂ 第２のＡＣカットコイル

Claims (7)

1. 負荷に電力を供給するための電源装置であって、
   スイッチング部と、
   前記スイッチング部の電圧を検出する検出部と、
   前記スイッチング部を制御する駆動部と、
   前記電源装置の入力電力を検出する入力電力検出部と、
   前記電源装置の出力電力を検出する出力電力検出部と、
   前記電圧が所定の閾値以下であることに基づいて、前記スイッチング部のデューティ比を調節することにより、前記スイッチング部をオフからオンに切り替える制御部と、を備え、
   前記制御部は、前記入力電力及び前記出力電力に基づいて電力効率を決定し、前記電力効率に基づいて前記デューティ比を制御する
   電源装置。
2. 前記所定の閾値は、前記スイッチング部のスイッチング素子端子間電圧の最大値の１０％以下である
   請求項１に記載の電源装置。
3. 前記制御部は、前記デューティ比を制御することにより、前記電力効率が最大となるように制御する
   請求項１又は２に記載の電源装置。
4. 負荷に電力を供給するための電源装置であって、
   スイッチング部と、
   前記スイッチング部の電圧を検出する検出部と、
   前記スイッチング部を制御する駆動部と、
   前記電圧が所定の閾値以下であることに基づいて、前記スイッチング部をオフからオンに切り替える制御部と、
   前記スイッチング部とグランドとの間に接続された複数の第１のコンデンサと、を備え、
   前記制御部は、前記第１のコンデンサの接続を切り替えることにより、前記電圧が極小となるタイミング又は前記電圧の極小値を制御する
   電源装置。
5. 前記電源装置は、さらに、前記スイッチング部と前記負荷との間に接続された複数の第２のコンデンサを備え、
   前記制御部は、前記複数の第１のコンデンサの接続及び前記複数の第２のコンデンサの接続のうち少なくとも一方を切り替えることにより、前記電圧が極小となるタイミング又は前記電圧の極小値を調節する
   請求項４に記載の電源装置。
6. 前記電源装置は、さらに、前記スイッチング部と前記負荷との間に接続された複数のインダクタを備え、
   前記制御部は、前記複数の第１のコンデンサの接続、前記複数の第２のコンデンサの接続及び前記複数のインダクタの接続のうち少なくともいずれかを切り替えることにより、前記電圧が極小となるタイミング又は前記電圧の極小値を制御する
   請求項５に記載の電源装置。
7. 前記制御部は、前記スイッチング部のデューティ比に基づいて、前記接続を切り替える
   請求項４〜６のいずれか１項に記載の電源装置。

Images