JP4584949B2 - デューティ比制御高周波生成回路 - Google Patents
デューティ比制御高周波生成回路 Download PDFInfo
- Publication number
- JP4584949B2 JP4584949B2 JP2007087645A JP2007087645A JP4584949B2 JP 4584949 B2 JP4584949 B2 JP 4584949B2 JP 2007087645 A JP2007087645 A JP 2007087645A JP 2007087645 A JP2007087645 A JP 2007087645A JP 4584949 B2 JP4584949 B2 JP 4584949B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- square wave
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Plasma Technology (AREA)
- Pulse Circuits (AREA)
- Amplifiers (AREA)
Description
本発明は、高周波生成回路、特には、出力波形のデューティ比を可変することで出力電力を可変制御することのできる、プラズマ発生装置や高周波電源装置等に利用可能なデューティ比制御高周波生成回路に関する。
従来、プラズマ発生装置等において高周波電力を供給するための高周波電源装置等に用いられる高周波電源回路としては、内蔵した水晶発振器の微小な振動を、多段に接続したリニア増幅器を用いて最終出力まで増幅していた。この増幅器は、リニアアンプと呼ばれる増幅方式を用いており、50%程度と比較的効率の低い増幅方式であった。
だが、半導体ウエハーの大型化やトランジスタが組み込まれたデイスプレイパネル等の大型化に伴い、プラズマ処理装置が大型化するのに伴って、プラズマ用電源に要求される出力も大型化するにつれ、従来の低効率増幅器だと装置の容積・損失電力が非常に大きいため、市場の要求を満たさなくなり、近年では、スイッチングモードアンプと呼ばれる、従来よりも効率が高い(80%以上)増幅方式を用いた高周波電源が実用化されてきている(例えば、特許文献1参照)。
しかしながら、これらスイッチングモードアンプは、PWM技術を応用したものであるので、そのパルス幅(Duty)を制御することで高周波電源から出力される出力電力を制御することが考えられるものの、これらパルス幅(Duty)を制御する手法としては、従来において、例えば、図 に示すように、サイリスターを用いた点弧制御により実施するものが存在するが、これらサイリスターを用いた点弧制御において制御できるパルス幅は、周波数が数百KHz程度のパルス幅である必要があり、高周波電源から供給する周波数が、数百KHzを超えるMHz以上、例えば13.56MHzのように、比較的高いものになると、そのパルス幅自体が狭く、これらパルス幅を制御することで高周波電源から出力される出力電力を制御することが困難であることから、これら周波数の高い高周波電源における出力電力の制御手法としては、これら増幅するパルスの幅は一定とし、これら増幅に使用される駆動電圧を制御(増減)して出力電力を制御することが実施されており、この場合においては、駆動電圧の変化により出力電力が変化するまでに時間差が120ミリ秒と非常に大きく、さらにその効率も悪化するとともに、周波数が比較的低いスイッチングモードアンプにおいても、最低でも一般的な発振周期である数ミリ秒程度の1周期を要してしまうことから、時間的に緻密な出力電力の制御を実施できず、最悪の場合には製品自体を破壊してしまい不良となる場合があるという問題があった。
このため、これらの問題を解決するために、本発明者は、先に、単安定マルチバイブレータを利用して、デューティ比を高速に制御することで出力電力を高速に制御可能としたデューティ比制御高周波生成回路を有する高周波電源回路を出願している(特願2006−7745号)。
これら本発明者が先に出願した高周波電源回路におけるデューティ比制御高周波生成回路においては、単安定マルチバイブレータを成す第2の反転器と、電界効果型トランジスタ(FET)、Cds素子或いは容量可変ダイオードおよびそれらの組み合わせによる時定数回路部とで信号幅制御回路を構成し、この時定数回路部の時定数を制御信号により変化させることで、出力パルスのデューティ比を制御する構成としており、非常に高速で高精度の出力電力制御が可能であるものの、電界効果型トランジスタ(FET)、Cds素子を使用するために、回路構成が複雑になってしまうとともに、これら電界効果型トランジスタ(FET)、Cds素子が半導体であるが故に温度変化による影響が大きく、その特性である高精度の出力電力制御が損なわれてしまう場合があるという問題があった。
本発明は、このような問題点に着目してなされたもので、より簡素な構成で、且つ温度変化による影響を受け難いデューティ比制御高周波生成回路を提供することを目的とする。
上記課題を解決するために、本発明の請求項1に記載のデューティ比制御高周波生成回路は、
出力周波数を有する基本駆動方形波を生成する基本駆動方形波生成回路部と、該生成された基本駆動方形波の前縁または後縁の微分信号を生成する微分信号生成回路部と、外部からのトリガー信号の入力を契機として前記出力周波数の半周期に該当する期間内の信号幅を有する方形波信号を出力する方形波信号生成器並びに前記出力周波数における出力波形のデューティ比を制御するための制御信号に基づいて前記方形波信号の信号幅を可変制御する信号幅制御回路とを有するバイブレータ回路部とを含み、前記微分信号生成回路部にて生成された微分信号を前記バイブレータ回路部におけるトリガー信号として用いるデューティ制御高周波生成回路であって、
前記方形波信号生成器は、前記微分信号の入力を契機として入力信号の反転出力を開始する第1の反転器を備えるとともに、前記信号幅制御回路は、前記第1の反転器からの出力信号を反転して当該第1の反転器に入力させる第2の反転器と、固定抵抗と固定コンデンサで構成された所定の時定数を有する固定時定数回路部とを備え、前記固定時定数回路部に前記制御信号として制御電圧信号を入力することにより、該制御電圧信号と前記固定時定数回路部が有する所定の時定数により決定される時間において、前記第2の反転器から出力される出力信号の前記第1の反転器への入力を遮断することを特徴としている。
この特徴によれば、時定数回路部を固定抵抗と固定コンデンサで構成された時定数が一定とされた固定時定数回路部とし、該固定時定数回路部に制御信号として制御電圧信号を入力して制御することで、回路構成をより簡素化できるとともに、温度変化による影響を受け易い半導体素子を使用せずに信号幅制御を行えるので、温度変化による影響を受け難くなる。
出力周波数を有する基本駆動方形波を生成する基本駆動方形波生成回路部と、該生成された基本駆動方形波の前縁または後縁の微分信号を生成する微分信号生成回路部と、外部からのトリガー信号の入力を契機として前記出力周波数の半周期に該当する期間内の信号幅を有する方形波信号を出力する方形波信号生成器並びに前記出力周波数における出力波形のデューティ比を制御するための制御信号に基づいて前記方形波信号の信号幅を可変制御する信号幅制御回路とを有するバイブレータ回路部とを含み、前記微分信号生成回路部にて生成された微分信号を前記バイブレータ回路部におけるトリガー信号として用いるデューティ制御高周波生成回路であって、
前記方形波信号生成器は、前記微分信号の入力を契機として入力信号の反転出力を開始する第1の反転器を備えるとともに、前記信号幅制御回路は、前記第1の反転器からの出力信号を反転して当該第1の反転器に入力させる第2の反転器と、固定抵抗と固定コンデンサで構成された所定の時定数を有する固定時定数回路部とを備え、前記固定時定数回路部に前記制御信号として制御電圧信号を入力することにより、該制御電圧信号と前記固定時定数回路部が有する所定の時定数により決定される時間において、前記第2の反転器から出力される出力信号の前記第1の反転器への入力を遮断することを特徴としている。
この特徴によれば、時定数回路部を固定抵抗と固定コンデンサで構成された時定数が一定とされた固定時定数回路部とし、該固定時定数回路部に制御信号として制御電圧信号を入力して制御することで、回路構成をより簡素化できるとともに、温度変化による影響を受け易い半導体素子を使用せずに信号幅制御を行えるので、温度変化による影響を受け難くなる。
本発明の請求項2に記載のデューティ比制御高周波生成回路は、請求項1に記載のデューティ比制御高周波生成回路であって、
前記第1の反転器が、多入力変転論理ゲート回路により形成されていることを特徴としている。
この特徴によれば、一般的なMSIのマルチバイブレータに比較して高速動作可能な、例えばNANDゲート等の多入力変転論理ゲート回路を用いて第1の反転器を形成することで、より短い信号幅の方形波信号を生成することができ、制御可能な出力電力の範囲をより大きくすることができる。
前記第1の反転器が、多入力変転論理ゲート回路により形成されていることを特徴としている。
この特徴によれば、一般的なMSIのマルチバイブレータに比較して高速動作可能な、例えばNANDゲート等の多入力変転論理ゲート回路を用いて第1の反転器を形成することで、より短い信号幅の方形波信号を生成することができ、制御可能な出力電力の範囲をより大きくすることができる。
本発明の請求項3に記載のデューティ比制御高周波生成回路は、請求項1または2に記載のデューティ比制御高周波生成回路であって、
前記方形波信号生成器は、前記出力周波数の1周期時間の少なくとも2論理ゲート以下の信号伝搬遅延時間にて、該1周期時間の少なくとも2分の1以下の信号幅の方形波信号を出力することを特徴としている。
この特徴によれば、出力周波数の一周期毎の信号幅を可変することが可能となるので、時間的に最も緻密となる同一周期内による出力電力の制御が可能となる。
前記方形波信号生成器は、前記出力周波数の1周期時間の少なくとも2論理ゲート以下の信号伝搬遅延時間にて、該1周期時間の少なくとも2分の1以下の信号幅の方形波信号を出力することを特徴としている。
この特徴によれば、出力周波数の一周期毎の信号幅を可変することが可能となるので、時間的に最も緻密となる同一周期内による出力電力の制御が可能となる。
本発明の請求項4に記載のデューティ比制御高周波生成回路は、請求項1〜3のいずれかに記載のデューティ比制御高周波生成回路であって、
前記バイブレータ回路部からの出力信号と前記基本駆動方形波とが入力され、該入力されるバイブレータ回路部からの出力信号により、入力される基本駆動方形波の切り出しを行う論理ゲート回路を含み、前記スイッチングアンプ回路部は、前記論理ゲート回路からの出力信号を前記増幅源信号として増幅することを特徴としている。
この特徴によれば、増幅源信号の信号幅が逆転してしまうことを回避でき、これら信号幅が逆転(逆転Duty化)による障害の発生を防止できる。
前記バイブレータ回路部からの出力信号と前記基本駆動方形波とが入力され、該入力されるバイブレータ回路部からの出力信号により、入力される基本駆動方形波の切り出しを行う論理ゲート回路を含み、前記スイッチングアンプ回路部は、前記論理ゲート回路からの出力信号を前記増幅源信号として増幅することを特徴としている。
この特徴によれば、増幅源信号の信号幅が逆転してしまうことを回避でき、これら信号幅が逆転(逆転Duty化)による障害の発生を防止できる。
本発明の請求項5に記載のデューティ比制御高周波生成回路は、請求項4に記載のデューティ比制御高周波生成回路であって、
前記論理ゲート回路に入力される基本駆動方形波を、前記バイブレータ回路部における信号伝搬遅延時間にて遅延させる遅延回路を含むことを特徴としている。
この特徴によれば、論理ゲート回路により切り出された信号幅が、信号伝搬遅延時間分だけ短くなってしまう不都合を回避できる。
前記論理ゲート回路に入力される基本駆動方形波を、前記バイブレータ回路部における信号伝搬遅延時間にて遅延させる遅延回路を含むことを特徴としている。
この特徴によれば、論理ゲート回路により切り出された信号幅が、信号伝搬遅延時間分だけ短くなってしまう不都合を回避できる。
本発明の請求項6に記載のデューティ比制御高周波生成回路は、請求項1〜5のいずれかに記載のデューティ比制御高周波生成回路であって、
前記基本駆動方形波生成回路は、前記基本駆動方形波の倍周波を生成する倍周波生成回路を有し、該倍周波生成回路にて生成された倍周波を用いてデューティ比約50%の基本駆動方形波を生成することを特徴としている。
この特徴によれば、デューティ比約50%の基本駆動方形波を、高精度にて生成することができる。
前記基本駆動方形波生成回路は、前記基本駆動方形波の倍周波を生成する倍周波生成回路を有し、該倍周波生成回路にて生成された倍周波を用いてデューティ比約50%の基本駆動方形波を生成することを特徴としている。
この特徴によれば、デューティ比約50%の基本駆動方形波を、高精度にて生成することができる。
本発明の実施形態を以下に説明する。
本発明の実施形態を図面に基づいて説明すると、先ず図1は、本発明のデューティ比制御高周波生成回路が適用された高周波電源回路の構成を示す回路構成図である。
本実施形態の高周波電源回路は、図1に示すように、該高周波電源回路から出力される出力周波数と同一周波数を有するデューティ比約50%の方形波である基本駆動方形波を生成する基本駆動方形波生成回路部5と、該基本駆動方形波生成回路部5にて生成された基本駆動方形波の前縁微分信号を生成する微分回路部9と、該微分回路部9にて生成された前縁微分信号が入力される第1反転器10並びに該第1反転器10からの出力信号を反転出力する第2反転器11および第2反転器11からの出力信号が第1反転器10に入力される時間を可変制御するための固定時定数回路部12とから成る単安定マルチバイブレータ15と、前記基本駆動方形波生成回路部5にて生成された基本駆動方形波を、第1反転器10における信号伝搬遅延時間分だけ遅延させる遅延回路部13と、該遅延回路部13にて遅延された基本駆動方形波と第1反転器10からの出力信号とが入力される本発明における論理ゲート回路であるANDゲート回路14と、該ANDゲート回路14から出力される増幅源信号を増幅するE級アンプ6とから構成される。
また、本実施形態の基本駆動方形波生成回路部5は、図1に示すように、基本動作信号発生器1と、倍周波生成回路2と、波形成形回路3と、分周波生成回路4とから構成される。
この基本動作信号発生器1としては、高周波電源回路から出力される高周波出力、例えば、前述した、サイリスターによる制御が不能なMHz以上の周波数である高周波出力の周波数、具体的には出力周波数が13.56MHzであれば13.56MHzの高周波信号を出力する発振器(オシレータ)を使用すれば良く、この基本動作信号発生器1にて発振された高周波信号である基本駆動信号は、公知の倍周波回路により、一旦2倍の周波数である27.12MHzとされる。
これら2倍の周波数である27.12MHzとされた基本駆動信号は、図示しない増幅用トランジスタにて適宜にその振幅が増幅された後、波形成形回路3に供給されて、27.12MHzの方形波に整形される。これら波形成形回路3としては、通常においてデジタル回路等において使用される方形波の生成回路、具体的には反転器を多段(例えば2段)に用いたもの等を好適に使用することができる。
そして、これら波形成形回路3において2倍の周波数である27.12MHzの方形波とされた基本駆動信号は、例えばパルスカウンタ等から成る分周波生成回路4に供給されて、出力周波数に応じて、2分周である13.56MHzの方形波や、8分周である3.39MHzの方形波が生成される。尚、後述する実施例では、出力周波数を13.56MHzとするために2分周である13.56MHzを使用する。
このようにして基本駆動方形波生成回路部5にて生成される方形波は、倍周波の方形波に基づいて生成されることで、図2に示すように、そのデューティ比が約50%の方形波となる基本駆動方形波(13.56MHz)とされ、その一方が遅延回路部13を介してANDゲート回路14に供給され、他方が微分回路部9に供給されてその前縁微分信号とされることで、単安定マルチバイブレータ15のトリガ信号として使用される。
また、本実施形態に用いた単安定マルチバイブレータ15における固定時定数回路部12は、具体的には、図3に示すように、固定抵抗R3と固定コンデンサC1とから構成されていて、固定された所定の時定数を有している。
このように、本実施形態では、時定数回路を固定抵抗R3と固定コンデンサC1とから成る時定数が固定された固定時定数回路12としており、このようにすることは、例えば、これら時定数回路を、可変抵抗とコンデンサを使用して、可変抵抗の抵抗値を変化させることにより時定数回路の時定数を変化させる構成とした場合には、時定数が経時的に大きく変化し易く、安定した連続制御を実施することが難しくなるのに対し、該固定時定数回路部12に入力する電圧を制御することで、後述するように、時定数を変化させることなく単安定マルチバイブレータ15からANDゲート回路14へ出力されるパルス幅を変化させることが可能となるので、安定した出力電圧制御を実施できるようになることから好ましいとともに、これら制御信号に応じて可変抵抗の抵抗値を変化させるための回路を必要としないので、より回路構成を簡素化できることから好ましい。
さらに、これら時定数を変化させる時定数回路を、図6に示すように、時定数制御素子として電界効果型トランジスタ(FET)Q1を用いた回路とした場合には、該電界効果型トランジスタ(FET)Q1に入力する制御信号として電圧信号Vdを使用できるものの、回路構成が複雑となるばかりか、これら電界効果型トランジスタ(FET)Q1が半導体であるが故に、これら電界効果型トランジスタ(FET)Q1の温度変化により時定数が変化し易く、これら温度変化による時定数の変化を考慮して制御を実施しないと、精密な出力電力制御ができなくなってしまう問題がある。
また、同様に、時定数を変化させる時定数回路を、図7に示すように、時定数制御素子として可変容量ダイオードCdを用いた回路とした場合にも、該可変容量ダイオードCdに入力する制御信号として電圧信号Vdを使用できるものの、回路構成が複雑となるばかりか、これら可変容量ダイオードCdが半導体であるが故に、これら可変容量ダイオードCdの温度変化により時定数が変化し易く、これら温度変化による時定数の変化を考慮して制御を実施しないと、精密な出力電力制御ができなくなってしまう問題がある。
これに対し、本実施形態に用いた単安定マルチバイブレータ15は、固定抵抗R3と固定コンデンサC1とから成る時定数が固定された固定時定数回路12を使用しているので、これら図6や図7に示す時定数を変化させる時定数回路を有する回路に比較して、構成が簡素化できるとともに、温度変化による影響が大きい半導体である電界効果型トランジスタ(FET)Q1や可変容量ダイオードCd等を使用していないので、これら温度変化による制御への影響を大幅に低減できるようになる。
また、電界効果型トランジスタ(FET)Q1を使用した回路は、ゲート電位に対するドレイン・ソース間抵抗(RDS)の制御範囲が狭く、加えて近年にあっては、これら電界効果型トランジスタ(FET)Q1の開発がスイッチング用を主たる用途とするものであるので、このような直線的動作に適用させると、対応できるゲート電圧範囲はきわめて狭くなってしまうという問題もある。
つまり、本実施形態に用いた単安定マルチバイブレータ15においては、その固定時定数回路部12に、出力電力を制御するための電圧制御信号Vdが入力されることで、後述するように、該固定時定数回路部12を構成する抵抗並びにコンデンサにより決定される所定の時定数と該電圧制御信号の電圧とに基づいて決定される時間のパルス幅を有する信号、すなわち、出力電力を小さくするための電圧制御信号となる高い電圧の電圧制御信号が入力された場合には短いパルス幅の信号がANDゲート回路14へ出力され、出力電力を大きくするための電圧制御信号となる低い電圧の電圧制御信号が入力された場合には長いパルス幅の信号がANDゲート回路14へ出力されることで、温度変化による影響の少ない安定した、且つ実用性の高い出力電力の制御ができるようになる。
この単安定マルチバイブレータ15は、図1に示すように、2つの反転器がAC−DC結合とされたものであるが、ここに用いる第1反転器10は、高周波出力周波数の半周期、具体的に、出力周波数が13.56MHzであれば、図2に示すように、1周期が73.7ナノ秒となるので、その半周期である約36.8ナノ秒よりも短かなパルス幅(信号幅)の方形波を出力可能な高速動作可能なものである必要があり、これら第1反転器10としては、実際の回路として後述する実施例では、図3に示すように、NANDゲート回路IC2を使用した反転器としている。
このように、NANDゲート回路IC2を用いることは、これら論理ゲート回路は一般的なMSIのマルチバイブレータに比較して高速動作可能であることから、より短く、且つ精度の高いパルス幅の方形波を出力でき、該NANDゲート回路IC2にて形成される第1反転器10から出力されるパルス幅(信号幅)にて、ANDゲート回路14(図3においてはIC4)において基本駆動方形波が切り出されて増幅源信号とされるので、これらパルス幅を短くできればできる程、増幅源信号の最小のパルス幅、すなわち、当該パルス幅により制御される出力電力の大きさも小さくでき、よって、制御可能な出力電力の範囲がより大きくできるとともに、可変範囲内において制御可能な最小単位もより細かくなるので、より緻密な出力制御を実施することができる。
尚、図3に示す実施例では、第1反転器10としてNANDゲート回路IC2を使用しているが、本発明はこれに限定されるものではなく、その他の構成による高速動作可能な反転器を用いても良い。
尚、第2反転器11としては、第1反転器10の出力を反転するのみであるので、比較的伝搬遅延が少なく、出力周波数レベルにおいて動作が可能なものであれば使用することができる。
以下、図1に示す本実施例の高周波電源回路の動作について、図2に示す各部の信号形態(タイミング)を用いて説明すると、基本駆動方形波生成回路部5においては、図2(a)に示すように、デューティ比が約50%の基本駆動方形波(13.56MHz)が生成される。
そして、該生成された基本駆動方形波は微分回路部9に入力されることで、図2(b)に示すように、その前縁のみが取り出された前縁微分信号に変換され、該前縁微分信号がトリガー信号として第1反転器10に入力される。
第1反転器10は、微分回路部9からの前縁微分信号の入力を契機として信号出力を開始し、該信号出力の第2反転器11による反転出力が、固定時定数回路部12にて設定されている時定数に基づく期間を過ぎることにより第1反転器10に入力された時点において信号出力を終了する。つまり、第1反転器10は、図2(c)に示すように、前縁微分信号の入力時点を契機とし、固定時定数回路部12にて設定されている時定数に基づく期間に応じたパルス幅(信号幅)の信号を出力する。
尚、図2(c)に示すように、これら前縁微分信号の入力時点から実際に信号が出力されるまでには、時間的な遅延、つまり信号伝搬遅延時間が生じることとなるので、これら信号伝搬遅延時間分だけ遅延した出力信号をANDゲート回路14に入力し、一方に、直接的に基本駆動方形波を入力してしまうと、ANDゲート回路14にて切り出される基本駆動方形波の信号幅が、該信号伝搬遅延時間分だけ短くなってしまうので、これを回避するために、第1反転器10における該信号伝搬遅延時間分だけ基本駆動方形波を遅延させるための遅延回路部13経由させることで、ANDゲート回路14に入力される双方の信号の同期がとれ、図2(e)に示すように、第1反転器10の信号幅に応じた増幅源信号を得ることができる。
このように、第1反転器10における信号伝搬遅延時間が出力周波数の1周期時間に近い長さであったり、1周期時間よりも長い(大きい)場合や、第1反転器10において出力可能な最小のパルス幅(信号幅)の長さ(大きさ)が、出力周波数の1周期時間に近い長さである場合には、基本駆動方形波の同一周期内における信号幅による出力制御が困難となることから、本発明における方形波信号生成器となるこれら第1反転器10として、出力周波数の1周期時間の少なくとも2論理ゲート以下の信号伝搬遅延時間にて、該1周期時間の少なくとも2分の1以下の信号幅の方形波信号を出力できるものとすることが好ましい。
尚、本実施形態では、ANDゲート回路14を用いて基本駆動方形波からの切り出しを実施することで、図2における波線にて示す如くの過大時定数(逆転DUTY比)を防止できるようにしており、このようにすることは、信号幅が逆転することで、制御力が逆になることにより機器が損傷する等の不都合が生じることを回避できることから好ましいが、本発明はこれに限定されるものではなく、これらANDゲート回路14を用いることなく、第1反転器10からの出力信号を、そのまま増幅源信号としてE級アンプ6に入力するようにしても良く、この場合には、遅延回路部13を省くことができる。
(実施例)
図3は、実際に製作した回路を示す回路図であり、前述したように、第1反転器10としては、NANDゲート回路IC2を使用し、固定時定数回路部12としては、コンデンサC1とともに固定抵抗R3とを用いている。
図3は、実際に製作した回路を示す回路図であり、前述したように、第1反転器10としては、NANDゲート回路IC2を使用し、固定時定数回路部12としては、コンデンサC1とともに固定抵抗R3とを用いている。
尚、図3中において、反転回路IC1は、入力される基本駆動方形波を再整形するためのものであり、入力される基本駆動方形波の伝搬路において基本駆動方形波が悪影響を受けない場合であれば省略しても良い。
また、本実施例では、微分回路部9をR1とR2およびC2で構成しており、R1側がVdに接続されることで、前縁微分信号の非出力時においてNANDゲート回路IC2の入力2にはHIGH状態である「1」が入力され、前縁微分信号の出力時において入力2にLOW状態である「0」が入力される。なお、回路素子による動作遅延があるため、実際には、前縁微分信号はNANDゲート回路IC2の入力1がLOW状態である「0」になるまでLOW状態である「0」を維持するだけの時定数が必要である。
また、図3中において、IC5〜IC7は遅延器であり、該IC5〜IC7により遅延回路部13が形成されているとともに、IC3が第2反転器11に該当し、IC4がANDゲート回路14に該当する。
この本実施例においては、固定時定数回路部12として固定抵抗R3とコンデンサC1を用いることにより、制御信号として、電圧制御信号がR3に印加された状態で、前縁微分信号がNANDゲート回路IC2の入力2に加わると、これら固定抵抗R3とコンデンサC1とで決定される時定数と電圧制御信号とに基づく時定数期間、NANDゲート回路IC2の入力1の電位がLOW状態である「0」とされ、時定数期間経過後、NANDゲート回路IC2の入力1の電位がHIGH状態である「1」状態となることで、制御信号の電圧信号によりNANDゲート回路IC2の入力1の入力状態とその期間を制御できるので、経時的にも安定した連続制御を実施できる。
具体的に、これら固定時定数回路部12を備える本実施例の単安定マルチバイブレータ15の動作について、図8並びに図9のチャートに基づいて詳述すると、本実施例の図1に示す高周波電源回路の定常状態においては、IC2の入力1及び入力2はHIGH状態である「1」でありIC2の出力はLOW状態である「0」となり、その結果IC3の出力はHIGH状態である「1」となる為、C1は充電されない。
入力2にトリガーパルスが入力されると、IC2の出力がHIGH状態である「1」となり、IC3の出力はLOW状態である「0」となり、C1に充電が開始され、IC2の入力1はLOW状態である「0」となる。
このIC2の入力1は、このIC2の入力1の電圧をVcとすると、VcがこのIC2の入力1のHIGH状態である「1」と判断される閾値VIHに達するまで、このIC2の出力はHIGH状態である「1」を維持する。
R3両端の電圧をVRとすると、該VRは、良く知られている通り、数式1に示す関係にあり、Vc=Vd − VRであるので、Vcは、数式2で表される。
ここで、図8に、R3=470Ω、C1=220pFとした固定時定数回路12に、電圧制御信号としてVd=3[V]を印加した時の特性を示すとともに、図9に、該固定時定数回路12に、Vd=3[V]と、Vd=4[V]とを印加した時の特性を示す。
数式2からも明らかな通り、電圧制御信号Vdの電圧を可変させると、図8と図9に示すように、特性曲線自体は変化なく、電圧制御信号Vdに応じて平行に移動する。しかるに図3におけるIC2の入力1において、該入力1がHIGH状態であると判断される閾値VIHに達するまでの時間で見ると、Vd=4[V]ではAの時間であり、Vd=3[V]ではBの時間である。
そして、このIC2の入力1が、HIGH状態であると判断される閾値VIHに達するとIC2の出力はLOW状態である「0」に反転する。したがって電圧制御信号Vdの電圧を可変すること、つまり、長いパルス幅の出力パルスを出力させたい(出力電力を大きくしたい)場合にはVdの電圧を低くし、短いパルス幅の出力パルスを出力させたい(出力電力を小さくしたい)場合には、Vdの電圧を高くすることにより、IC2から出力され出力パルスのパルス幅を可変できる事となる。
また、本実施例においては、第1反転器10としては、NANDゲート回路IC2を使用することで、13.56MHzにおいても十分に利用可能な短さのパルス幅の得られる反転器を得ており、このNANDゲート回路IC2の動作について説明すると、前述のように、R1とR2およびC2で構成された微分回路部9に接続されている入力2は、前縁微分信号の非出力時においてHIGH状態である「1」が入力されるとともに、他方の入力1も、電界効果型トランジスタ(FET)Q1を介してVdに接続されることで、HIGH状態である「1」が入力されているので、NANDゲート回路IC2の出力はLOW状態である「0」である。なお、R1とR2の関係は、IC2の入力2における閾値をVILとしたときに、Vd・R2/( R1+R2)>VIL とする。
この状態において、前縁微分信号が出力される、つまり、入力2にLOW状態である「0」が入力されると、NANDゲート回路IC2の出力はHIGH状態である「1」に移行する。
そして、該HIGH状態である「1」が出力されることで、第2反転器11に該当するIC3からは反転出力であるLOW状態である「0」が出力されることで、入力1にもLOW状態である「0」が入力されるようになった後(微分信号入力直後)、前縁微分信号が非出力状態、つまりLOW状態である「0」となっても、NANDゲート回路IC2の出力はHIGH状態のまま維持される。
そして、前述した時定数期間経過後、IC2の入力1の電位が再度HIGH状態である「1」に戻ることで、入力1と入力2の双方の電位がHIGH状態である「1」となるので、NANDゲート回路IC2の出力はLOW状態である「0」に移行することになるので、NANDゲート回路IC2からは、前縁微分信号の入力を契機として、固定時定数回路部12に設定されている、出力周波数である13.56MHzの半周期に該当する期間内の信号幅を有する方形波信号が出力されることになるので、該、NANDゲート回路IC2により形成される第1反転器10が、本発明における方形波信号生成器に該当する。
また、固定抵抗R3並びにコンデンサC1等により構成される単安定マルチバイブレータ15の固定時定数回路部12は、本発明における方形波信号生成器となる第1反転器10を構成するNANDゲート回路IC2から出力されるパルス幅(信号幅)を、電力出力を制御するための制御信号に基づいて可変制御するので、該固定時定数回路部12が本発明における信号幅制御回路に該当する。
そして、図1に示す回路の内、E級アンプ6やローパスフィルタ(LPF)7を除くた回路が、本発明のデューティ比制御高周波生成回路に該当する。
以上、説明したように、電圧制御信号Vdに応じて可変とされるNANDゲート回路IC2から出力されるパルス幅(信号幅)、例えば、該パルス幅(信号幅)を基本駆動方形波のパルス幅(信号幅)の半分とした場合には、基本駆動方形波のパルス幅(信号幅)の約半分(50%)のパルス幅を有する増幅源信号がANDゲート回路14からE級アンプ6に出力されて増幅されることで、出力が絞られるようになり、更に、係るNANDゲート回路IC2から出力されるパルス幅(信号幅)を基本駆動方形波のパルス幅(信号幅)の1/3とした場合には、基本駆動方形波のパルス幅(信号幅)の約1/3(33%)のパルス幅を有する増幅源信号がANDゲート回路14からE級アンプ6に出力されて増幅されることで、出力が絞られるようになる。
以上、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、バイブレータ回路部となる単安定マルチバイブレータ15において、増幅源信号として、前縁微分信号の入力を契機とするとともに、制御信号に基づく出力期間を有する出力周波数の半周期よりも短かな信号幅を有する方形波信号が生成され、該増幅源信号がスイッチングアンプ回路部にて増幅されることから、出力周波数が高周波であっても、簡素な構成にて増幅源信号の信号幅を制御信号に応じて変更することができ、よって、スイッチングアンプ回路となるE級アンプ6にて増幅された高周波電源回路からの出力電力の調節を、簡素な構成で200ナノ秒程度の精度にて制御することができる。
ここで、本実施例のデューティ比制御高周波生成回路と、従来の電界効果型トランジスタ(FET)、Cds素子を使用した回路について、温度変化による影響を比較した比較実験装置の構成を図10に、比較実験の結果を図11に示す。
比較実験の方法としては、図10に示すように、本実施例のデューティ比制御高周波生成回路の内、基準駆動方形波生成回路部を除く回路部(DUT回路部)を、従来の電界効果型トランジスタ(FET)、Cds素子を使用したDUT1と、本実施例のデューティ比制御高周波生成回路に基づくDUT2として作製し、これらDUT1とDUT2とを恒温槽内に配置するとともに、これら恒温槽内のDUT1とDUT2を、該恒温槽外に配置した基準駆動方形波生成回路部と並列接続して、均一な基準駆動方形波を恒温槽内のDUT1とDUT2のそれぞれに入力できるようにした。
尚、この際、DUT1とDUT2に使用するICデバイスは、チップの違いによる温度差を取り除くために、同一のチップを使用して作製し、試験温度範囲としては、ICデバイスの動作保証範囲の温度とした。
そして、実験手順として、まず、室温状態にて動作を確認し、槽内温度を20℃に設定し、恒温槽の運転を開始する。
そして、恒温槽内温度が摂氏20度に達し、DUT1とDUT2とが充分に所定温度に達したら、DUT1並びにDUT2の時定数調整を40nsに調整し、再度恒温槽を運転しDUT1並びにDUT2を充分を所定温度下に置く。
次に、DUT1並びにDUT2が充分に所定温度に達したら、その時点でのDUT1のパルス幅と一致する様にDUT2のパルス幅を電源装置Dにより調整し、その値を記録した。
そして、恒温槽内温度を摂氏0度に設定し、DUT1並びにDUT2が充分に所定温度に達したら、その時点でのDUT1のパルス幅と一致する様にDUT2のパルス幅を記録した。
そして、恒温槽内温度を摂氏0度に設定し、DUT1並びにDUT2が充分に所定温度に達したら、その時点でのDUT1のパルス幅と一致する様にDUT2のパルス幅を記録した。
そして、順次、恒温槽内温度を摂氏10度、摂氏30度、摂氏35度、摂氏40度、摂氏50度に設定し、それぞれの所定温度にDUT1並びにDUT2が充分に達したら、その時時の、DUT1並びにDUT2のパルス幅を記録した。
その結果、図11に示すように、従来の電界効果型トランジスタ(FET)、Cds素子を使用したDUT1は、温度が上昇するに従い、パルス幅が減少して行く。この事はケート電圧は一定である為、温度上昇に伴ってドレイン・ソース間抵抗(RDS)が減少することを意味する。したがって本実施例のDUT2は、その影響は受けていない。ただ両者とも摂氏30度以上では変化がやや大きくなるが、本実施例のDUT2は、DUT1に比較して変化の幅が小さく、温度変化に対して安定していることが判る。
つまり、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、時定数回路部を固定抵抗と固定コンデンサで構成された時定数が一定とされた固定時定数回路部12とし、該固定時定数回路部に制御信号として制御電圧信号Vdを入力して制御することで、回路構成をより簡素化できるとともに、温度変化による影響を受け易い半導体素子を使用せずに信号幅制御を行えるので、温度変化による影響を受け難くなる。
また、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、バイブレータ回路部として、DC−AC結合による単安定バイブレータを用いることにより、信号幅制御回路を、第2反転器並びに固定時定数回路部12とにより簡単な構成にて構成できるので、回路設計の自由度が向上するとともに、簡素な構成にて良好な精度を有するバイブレータ回路部を得ることができる。
また、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、第1反転器10を、一般的なMSIのマルチバイブレータに比較して高速動作可能なNANDゲート回路IC2を用いて形成することで、より短い信号幅の方形波信号を生成することができ、制御可能な出力電力の範囲をより大きくすることができる。
また、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、出力周波数の一周期毎の信号幅を可変することが可能となるので、時間的に最も緻密となる同一周期内による出力電力の制御が可能となる。
また、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、ANDゲート回路14を用いることで、増幅源信号の信号幅が逆転してしまうことを回避でき、これら信号幅が逆転(逆転Duty化)による障害の発生を防止できる。
また、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、遅延回路部13を有することで、論理ゲート回路となるANDゲート回路14により切り出された増幅源信号の信号幅が、信号伝搬遅延時間分だけ短くなってしまう不都合を回避できる。
また、本実施例のデューティ比制御高周波生成回路を備える高周波電源回路によれば、倍周波を用いて基本駆動方形波を生成しているので、デューティ比約50%の基本駆動方形波を、高精度にて生成することができる。
以上、本発明の実施例を図面により説明してきたが、具体的な構成はこれら実施例に限られるものではなく、本発明の要旨を逸脱しない範囲における変更や追加があっても本発明に含まれる。
例えば、前記実施例では、高周波電源回路から出力される高周波出力と同一の周波数(13.56MHz)の基準動作信号を生成して、倍周波生成回路2により該基準動作信号の倍周波(2倍波;27.12MHz)を生成するようにしているが、本発明はこれに限定されるものではなく、これら倍周波生成回路2を用いることなく、例えば27.12MHzのオシレータを用いて基準動作信号の倍周波を直接生成するようにしても良い。
また、前記実施例では、倍周波として2倍波を用いているが、本発明はこれに限定されるものではなく、これら2倍波より高次の4倍波や8倍波を用いてデューティ比約50%の方形波である基本駆動方形波や制御用方形波を生成するようにしても良い。
また、前記実施例では、倍周波を用いて基本駆動方形波を生成しているが、本発明はこれに限定されるものではなく、これら基本駆動方形波を、倍周波を用いることなく生成するようにしても良い。
また、前記実施例では、論理ゲート回路としてANDゲート回路14を用いているが、本発明はこれに限定されるものではなく、これら論理ゲート回路としては、制御方式に基づいた適宜な適宜な論理積回路機能を有する多入力論理ゲート回路(NANDゲート回路やORゲート回路)を用いることができる。
また、前記実施例では、ローパスフィルタ(LPF)7を設けて正弦波出力とパルス出力の双方の出力形態を実施できるようにしているが、本発明はこれに限定されるものではなく、これらのいずれか一方のみとしても良い。
また、前記実施例では、遅延回路部13を用いているが、本発明はこれに限定されるものではなく、出力周波数が比較的低く、該出力周波数の信号幅に対して第1反転器10における遅延伝搬時間が十分に小さなものである場合には、これら遅延回路部13を省略しても良い。
また、前記実施例では、微分信号として前縁微分信号をトリガー信号として第1反転器10に入力しているが、本発明はこれに限定されるものではなく、例えば、図4に示すように、後縁微分回路部9’を用いて、第1反転器10に後縁微分信号を入力するようにし、遅延回路として、第1反転器10と同一の反転器である第3反転器10’を遅延回路部13として用いることで、ANDゲート回路14に入力される双方の遅延伝搬時間をマッチングさせる必要がないように構成しても良い。
また、前記実施例では、出力周波数として、サイリスター等にて制御不能な13.56MHzを例示しているが、本発明はこれに限定されるものではなく、これらサイリスターが利用できる数百KHzの出力周波数に、本発明の高周波電源回路を利用できることは、言うまでもない。
1 基本動作信号発生器
2 倍周波生成回路
3 波形成形回路
4 分周波生成回路
5 基本駆動方形波生成回路部
9 微分回路部
10 第1反転器
11 反転器
12 該時定数回路部
12 E級アンプ
12 時定数回路部
13 遅延回路部
14 ANDゲート回路
15 単安定マルチバイブレータ
2 倍周波生成回路
3 波形成形回路
4 分周波生成回路
5 基本駆動方形波生成回路部
9 微分回路部
10 第1反転器
11 反転器
12 該時定数回路部
12 E級アンプ
12 時定数回路部
13 遅延回路部
14 ANDゲート回路
15 単安定マルチバイブレータ
Claims (6)
- 出力周波数を有する基本駆動方形波を生成する基本駆動方形波生成回路部と、該生成された基本駆動方形波の前縁または後縁の微分信号を生成する微分信号生成回路部と、外部からのトリガー信号の入力を契機として前記出力周波数の半周期に該当する期間内の信号幅を有する方形波信号を出力する方形波信号生成器並びに前記出力周波数における出力波形のデューティ比を制御するための制御信号に基づいて前記方形波信号の信号幅を可変制御する信号幅制御回路とを有するバイブレータ回路部とを含み、前記微分信号生成回路部にて生成された微分信号を前記バイブレータ回路部におけるトリガー信号として用いるデューティ制御高周波生成回路であって、
前記方形波信号生成器は、前記微分信号の入力を契機として入力信号の反転出力を開始する第1の反転器を備えるとともに、前記信号幅制御回路は、前記第1の反転器からの出力信号を反転して当該第1の反転器に入力させる第2の反転器と、固定抵抗と固定コンデンサで構成された所定の時定数を有する固定時定数回路部とを備え、前記固定時定数回路部に前記制御信号として制御電圧信号を入力することにより、該制御電圧信号と前記固定時定数回路部が有する所定の時定数により決定される時間において、前記第2の反転器から出力される出力信号の前記第1の反転器への入力を遮断することを特徴とするデューティ比制御高周波生成回路。 - 前記第1の反転器が、多入力変転論理ゲート回路により形成されていることを特徴とする請求項1に記載のデューティ比制御高周波生成回路。
- 前記方形波信号生成器は、前記出力周波数の1周期時間の少なくとも2論理ゲート以下の信号伝搬遅延時間にて、該1周期時間の少なくとも2分の1以下の信号幅の方形波信号を出力することを特徴とする請求項1または2に記載のデューティ比制御高周波生成回路。
- 前記バイブレータ回路部からの出力信号と前記基本駆動方形波とが入力され、該入力されるバイブレータ回路部からの出力信号により、入力される基本駆動方形波の切り出しを行う論理ゲート回路を含み、前記スイッチングアンプ回路部は、前記論理ゲート回路からの出力信号を前記増幅源信号として増幅することを特徴とする請求項1〜3のいずれかに記載のデューティ比制御高周波生成回路。
- 前記論理ゲート回路に入力される基本駆動方形波を、前記バイブレータ回路部における信号伝搬遅延時間にて遅延させる遅延回路を含むことを特徴とする請求項4に記載のデューティ比制御高周波生成回路。
- 前記基本駆動方形波生成回路は、前記基本駆動方形波の倍周波を生成する倍周波生成回路を有し、該倍周波生成回路にて生成された倍周波を用いてデューティ比約50%の基本駆動方形波を生成することを特徴とする請求項1〜5のいずれかに記載のデューティ比制御高周波生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087645A JP4584949B2 (ja) | 2007-03-29 | 2007-03-29 | デューティ比制御高周波生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087645A JP4584949B2 (ja) | 2007-03-29 | 2007-03-29 | デューティ比制御高周波生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008252214A JP2008252214A (ja) | 2008-10-16 |
JP4584949B2 true JP4584949B2 (ja) | 2010-11-24 |
Family
ID=39976699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007087645A Expired - Fee Related JP4584949B2 (ja) | 2007-03-29 | 2007-03-29 | デューティ比制御高周波生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4584949B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101935832B1 (ko) | 2012-10-31 | 2019-01-07 | 한국전자통신연구원 | 신호의 듀티비 조절 장치 |
JP6834366B2 (ja) * | 2016-11-04 | 2021-02-24 | 船井電機株式会社 | 電源装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62178171A (ja) * | 1986-01-31 | 1987-08-05 | Toshiba Electric Equip Corp | 高圧電源装置 |
JP2002314382A (ja) * | 2001-04-17 | 2002-10-25 | Nec Corp | パルス作成回路およびその誤動作防止方法ならびに通信装置 |
JP2007188837A (ja) * | 2006-01-16 | 2007-07-26 | Advance Design Corp | 高周波電源回路 |
-
2007
- 2007-03-29 JP JP2007087645A patent/JP4584949B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62178171A (ja) * | 1986-01-31 | 1987-08-05 | Toshiba Electric Equip Corp | 高圧電源装置 |
JP2002314382A (ja) * | 2001-04-17 | 2002-10-25 | Nec Corp | パルス作成回路およびその誤動作防止方法ならびに通信装置 |
JP2007188837A (ja) * | 2006-01-16 | 2007-07-26 | Advance Design Corp | 高周波電源回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2008252214A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6664834B2 (en) | Method for automatic duty cycle control using adaptive body bias control | |
US7847607B2 (en) | PLL circuit | |
US20040217794A1 (en) | Propagation delay adjustment circuit | |
CN110870199B (zh) | 低功率晶体振荡器 | |
US20070152728A1 (en) | Pulse generator | |
JP2010176276A (ja) | 電子回路 | |
JP2013157670A (ja) | ドライバ回路 | |
JP4478112B2 (ja) | 高周波電源回路 | |
JP2009510830A (ja) | 水晶発振器の整定時間を短縮する方法 | |
JP4584949B2 (ja) | デューティ比制御高周波生成回路 | |
US11431292B2 (en) | Crystal oscillator start-up circuit and method | |
JPWO1999000903A6 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
JP4478111B2 (ja) | 高周波電源装置 | |
JP4476501B2 (ja) | パワーオンリセット回路 | |
JP2008017449A (ja) | 差動発振装置及び変調器 | |
TWI249288B (en) | Speed-matching control method and circuit | |
US7432773B2 (en) | Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment | |
JP2004506370A (ja) | デジタルクロック逓倍回路のための方法および装置 | |
Bhardwaj et al. | Design and performance analysis of wideband CMOS voltage controlled ring oscillator | |
JP3127456B2 (ja) | 半導体集積装置 | |
JP2008035071A (ja) | 出力ドライブ回路及びこれを備えたデジタルカメラ | |
KR100319641B1 (ko) | 정전압 발생 회로 | |
JP2001111393A (ja) | 遅延回路およびこれを用いるタイミング信号発生回路 | |
KR20110109394A (ko) | 전압 제어 발진기 | |
JP2021016126A (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |