JP2009510830A - 水晶発振器の整定時間を短縮する方法 - Google Patents
水晶発振器の整定時間を短縮する方法 Download PDFInfo
- Publication number
- JP2009510830A JP2009510830A JP2008532242A JP2008532242A JP2009510830A JP 2009510830 A JP2009510830 A JP 2009510830A JP 2008532242 A JP2008532242 A JP 2008532242A JP 2008532242 A JP2008532242 A JP 2008532242A JP 2009510830 A JP2009510830 A JP 2009510830A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- oscillation
- circuit
- transistor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 130
- 230000010355 oscillation Effects 0.000 claims abstract description 51
- 239000007858 starting material Substances 0.000 claims 1
- 230000000977 initiatory effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/06—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0094—Measures to ensure starting of oscillations
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
水晶発振器を制御する水晶の発振を、当該水晶に開始パルスを印加することによって開始する方法及びシステム。開始パルスは、上記水晶の周期の2分の1未満のパルス幅を有する。
【選択図】 図2A
【選択図】 図2A
Description
本発明は、電子回路、特に水晶発振器に関する。
[関連出願]
本出願は、2005年9月26日に出願された米国仮特許出願第60/720,856号の通常の出願である。米国仮特許出願第60/720,856号の出願日に対して優先権が主張される。米国仮特許出願第60/720,856号の全内容は、参照により本明細書に援用される。
本出願は、2005年9月26日に出願された米国仮特許出願第60/720,856号の通常の出願である。米国仮特許出願第60/720,856号の出願日に対して優先権が主張される。米国仮特許出願第60/720,856号の全内容は、参照により本明細書に援用される。
特定の水晶の固有の特徴によって、水晶発振器を、非常に正確な周波数で発振するように作製することができる。このため、水晶制御発振器は、正確な周波数が必要な用途に使用されることが多い。
水晶発振器を制御するために使用される水晶は、インダクタ、コンデンサ及び抵抗器を含む共振回路のように振る舞う。すなわち、水晶は、過渡信号が印加されると、共振回路が発振する様式と同様に発振する。
水晶発振回路は、水晶から信号を取り出し、その信号を増幅し、信号を水晶にフィードバックして水晶の発振を持続させる(又は増大させる)ことによって動作する。まず水晶発振回路に電力が印加されると、ランダムな熱雑音か又は他のランダムな過渡信号によって、水晶の発振が開始する。発振は、時間の経過によって増大し、最終的に正常値又は定常値に達する。通常、水晶発振器は、最終的な振幅に整定するまでおよそ20000〜30000サイクルかかる。
図1Aは、従来技術による水晶発振器を示す。図1Aに示す発振器は、単一ピン発振回路10と水晶11とを含む。回路10に電源が投入されると、熱雑音又は他の何らかのタイプのランダムな過渡信号によって、水晶11が発振を開始し、水晶11の発振は、単一ピン発振回路10によって増幅され、水晶11にフィードバックされる。水晶11の端子における信号は、図1Bに示すように増大する。図1Bにおいて、水平軸はナノ秒単位の時間であり、垂直軸は水晶の端子における出力のマイクロボルト単位の電圧である。例示のために、図1Bは、限られた数のサイクルしか示さないが、出力信号が正常の動作範囲に達する前に、相当数のサイクルが必要な場合がある(通常、20000〜30000サイクルの範囲)ことに留意されたい。
用途によっては、発振器に電源を投入し発振器を安定化するために必要な時間は、重要な関心事である。
用途によっては、発振器に電源を投入し発振器を安定化するために必要な時間は、重要な関心事である。
本明細書で説明する回路は、水晶発振器の安定動作を開始するために必要な時間を低減する。本発明は、水晶発振器の安定動作を開始するために必要な時間を低減することができる方法及び回路を提供することを目的とする。
請求項1の方法は、
水晶の発振を開始する方法であって、
最初に、前記水晶の前後に電荷を印加すること、
次に、前記水晶の前後に短絡をもたらすこと、及び
次に、前記水晶に電圧パルスを印加すること
を含み、それによって、前記水晶において発振が迅速に開始される。
水晶の発振を開始する方法であって、
最初に、前記水晶の前後に電荷を印加すること、
次に、前記水晶の前後に短絡をもたらすこと、及び
次に、前記水晶に電圧パルスを印加すること
を含み、それによって、前記水晶において発振が迅速に開始される。
請求項5の発振回路は、
発振回路であって、
2つの端子に接続される水晶と、
前記水晶の出力を増幅し、該増幅された出力を前記水晶の前記端子にフィードバックする増幅器と、
前記水晶にパルスを印加して該水晶の発振を開始する開始回路と
を含む。
発振回路であって、
2つの端子に接続される水晶と、
前記水晶の出力を増幅し、該増幅された出力を前記水晶の前記端子にフィードバックする増幅器と、
前記水晶にパルスを印加して該水晶の発振を開始する開始回路と
を含む。
請求項13の回路は、
水晶において発振を開始する回路であって、
接合部によって直列に接続されるPFETトランジスタ及びNFETトランジスタであって、該トランジスタの各々はソース及びドレインを有し、前記PFETの前記ソースは電源に接続され、前記NFETの前記ソースは接地に接続される、PFETトランジスタ及びNFETトランジスタと、
前記接合部と前記接地との間に接続される前記水晶と、
最初に前記PFETを閉じることによって前記トランジスタを充電し、その後、前記PFETを開くと共に前記NFETを閉じ、その後、前記PFETを閉じると共に前記NFETを開き、最後に、前記PFET及び前記NFETの両方を開く回路と
を含む。
水晶において発振を開始する回路であって、
接合部によって直列に接続されるPFETトランジスタ及びNFETトランジスタであって、該トランジスタの各々はソース及びドレインを有し、前記PFETの前記ソースは電源に接続され、前記NFETの前記ソースは接地に接続される、PFETトランジスタ及びNFETトランジスタと、
前記接合部と前記接地との間に接続される前記水晶と、
最初に前記PFETを閉じることによって前記トランジスタを充電し、その後、前記PFETを開くと共に前記NFETを閉じ、その後、前記PFETを閉じると共に前記NFETを開き、最後に、前記PFET及び前記NFETの両方を開く回路と
を含む。
請求項14の発振回路は、
発振回路であって、
水晶と、
前記水晶の前後で接続される単一ピン発振器と、
前記水晶に対し開始パルスを印加することによって該水晶の発振を開始する開始回路と
を具備する。
発振回路であって、
水晶と、
前記水晶の前後で接続される単一ピン発振器と、
前記水晶に対し開始パルスを印加することによって該水晶の発振を開始する開始回路と
を具備する。
本発明によれば、水晶発振器の安定動作を開始するために必要な時間を低減することができる方法及び回路を提供することが可能となる。
ここで、本発明のいくつかの好ましい実施形態について、添付図面を参照して説明する。本発明のさまざまな他の実施形態もまた可能であり実際的である。本発明を、多くの異なる形態で具現化してもよく、本発明は、本明細書で説明する実施形態に限定されるものとして解釈されるべきではない。
添付図面は、本発明の好ましい実施形態と、このような実施形態の動作とを示す。図面において、ボックスのサイズは、さまざまな物理的な構成要素のサイズを表すようには意図されていない。複数の図面に同じ要素が現れる場合、それが現れる図面のすべてにおいてその要素を示すために同じ参照符号が使用される。
さまざまなユニットのうち、当業者が実施形態を理解するようにするために必要な部分のみを示し説明する。図示しない部分及び要素は、従来のものであり当該技術分野において既知である。
図2Aは、本発明の第1の実施形態を示す。図2Aに示す回路は、2つの主な部分を有する。回路の第1の部分は、水晶発振回路20であり、回路の第2の部分は開始パルス発生回路21である。
水晶発振器20は、水晶25と単一ピン発振器22とを含む。単一ピン発振器22は、負抵抗を生成し、当該負抵抗は、発振器が整定すると(すなわち、発振器が定常状態動作に達すると)、水晶25における正抵抗を正確に相殺する。当該技術分野において単一ピン発振器は既知である。このような発振器は、技術文献では、負抵抗発振器という同義名で呼ばれることもある。本明細書では、単一ピン発振器という用語を使用する。単一ピン発振器11は、市販の単一ピン発振器とすることができる。
水晶25は、圧電水晶である。水晶25の発振の標準周波数は、通常のように水晶の物理特性によって確定される。本明細書で例示する特定の実施形態では、水晶25は、82ナノ秒(nS)の周期を有する。
開始パルス発生回路21は、スタックで接続された制御回路26と2つのFFTトランジスタスイッチ27及び28とを含む。トランジスタ27はP−FETトランジスタであり、トランジスタ28はN−FETトランジスタである。
制御回路26は、図2Bに示す信号N_PLS及びP_PLSを生成する。N_PLS信号及びP_PLS信号はトランジスタ27及び28を制御する。図2Bに、A、B、C、D、E、F及びGと示す7つの領域又は期間を示す。
期間A(すなわち、開始パルスが印加される前)では、トランジスタ27は閉じており、トランジスタ28は開いている。すなわち、信号N_PLS及びP_PLSは共にローである。この期間中、水晶の端子の前後に、電源電位29が印加される。
期間Bの間、トランジスタ27は開かれ、トランジスタ28もまた開かれる。すなわち、信号N_PLSはローであり、信号P_PLSはハイである。これは、電源が接地に短絡しないことを保証するために提供されるガードバンドである。
期間Cの間、水晶25の端子は、トランジスタ28を介して短絡している。すなわち、トランジスタ28は閉じている。この期間中、トランジスタ27は、電源が水晶に接続されないように開いている。すなわち、信号N_PLS及びP_PLSは共にハイである。期間Cの間、水晶の前後の電圧(図2BではXTAL)はローであることに留意されたい。
期間Dの間、トランジスタ27は開かれ、トランジスタ28もまた開かれる。すなわち、信号N_PLSはローであり、信号P_PLSはハイである。これは、電源が接地に短絡しないことを保証するために提供されるガードバンドである。
期間Eの間、トランジスタ27は閉じており、トランジスタ28は開いている。すなわち、信号N_PLS及びP_PLSは共にローである。この期間中、水晶の端子の前後には、再び電源電位29が印加される。
期間Fの間(及びその後)、両トランジスタは開いている。すなわち、信号N_PLSはローであり、信号P_PLSはハイである。最後に期間Gでは、水晶は正常に発振する。開始パルスが印加される時と水晶が正常に発振を開始する時との間の時間は、後述するようにかなり短い。
期間Cの間、水晶25の前後の電圧(図2BにおいてXTALとして示す)は低減し、期間Dの間、水晶25の前後の電圧は増大することに留意されたい。
例示する特定の例では、領域B+C+D及びEは、幅がそれぞれ41.7nSである。水晶が定常状態条件に達するために必要な時間については、後述する式によって説明する。
水晶を、図3に示す等価回路のような共振回路として考えることができる。この回路は、直列の駆動パルス源30、コンデンサ31、インダクタ32及び抵抗器33を含む。コンデンサ34が、直列接続と並列である。
通常の水晶の場合、水晶を表す構成要素は以下の値を有し得る:
コンデンサ31:10.86fF(フェムトファラッド)
インダクタ32:16.2mH(ミリヘンリー)
抵抗器33:31オーム
コンデンサ34:3.89pF(ピコファラッド)
このような水晶では、熱雑音による開始電流は約400pAである。本明細書において説明する実施形態では、水晶に印加される初期パルスは約3μAの開始電流を提供し、定常状態発振では、水晶における電流は約800μAである。
コンデンサ31:10.86fF(フェムトファラッド)
インダクタ32:16.2mH(ミリヘンリー)
抵抗器33:31オーム
コンデンサ34:3.89pF(ピコファラッド)
このような水晶では、熱雑音による開始電流は約400pAである。本明細書において説明する実施形態では、水晶に印加される初期パルスは約3μAの開始電流を提供し、定常状態発振では、水晶における電流は約800μAである。
時刻「t」での水晶における電流は、以下の式によって与えられる:
I(t)=I_start×e^(tau×t)
式中、I(t)は任意の時刻「t」における電流である。
I_startは水晶における開始電流である。
tauは時定数である。
ここに示す実施形態では、tau=120μ秒であることに留意されたい。
最終的な電流I_finalは、以下の通りである:
I_final=I_start×e^(tau×t_final)
式中、t_finalは、回路が定常状態に達する時間である。
定常状態に達するために必要な時間は、以下の通りである:
t_final=tau×Ln(I_final/I_start)
I(t)=I_start×e^(tau×t)
式中、I(t)は任意の時刻「t」における電流である。
I_startは水晶における開始電流である。
tauは時定数である。
ここに示す実施形態では、tau=120μ秒であることに留意されたい。
最終的な電流I_finalは、以下の通りである:
I_final=I_start×e^(tau×t_final)
式中、t_finalは、回路が定常状態に達する時間である。
定常状態に達するために必要な時間は、以下の通りである:
t_final=tau×Ln(I_final/I_start)
開始パルスがある場合とない場合とのI_startの比較は、以下の通りである:
7500の比率すなわち7500倍(3μA/400pA=7500)
したがって、発振器が最終振幅に達するために必要な時間において節約される時間は、以下の通りである:
tau×Ln(7500)=9×tau
7500の比率すなわち7500倍(3μA/400pA=7500)
したがって、発振器が最終振幅に達するために必要な時間において節約される時間は、以下の通りである:
tau×Ln(7500)=9×tau
熱雑音がある場合、t_final=120μs×Ln(800μA/400pA)=1.74msである。しかしながら、ここに示す回路では、以下の通りである:
t_final=120μs×Ln(800μA/3μA)=0.670ms
すなわち、約2.6倍高速な起動。
t_final=120μs×Ln(800μA/3μA)=0.670ms
すなわち、約2.6倍高速な起動。
水晶が正常の発振に達する前に必要なかなり短い時間は、水晶の出力がかなり長い期間にわたってその正常出力に達しない図1Aに示す動作とは対照的である。水晶の動作の期間の正確な長さは、個々の水晶の特定の特徴によって決まる。しかしながら、上述した期間は、一般的な水晶を表すものである。
図4は、さまざまな幅の開始パルスに対する一般的な水晶の反応を示す。垂直軸は、ピングが打たれた(pinged)後の水晶からの電流を表す。すなわち、特定の幅のパルスが印加された後である。図3における水平軸は、水晶の発振の周期の一部分として水晶に印加されるパルスの幅を表す。図3に示すように、パルスが水晶の発振の周期の2分の1(図においてFと示す)であるときに、ピーク電流が引き起こされる。
領域Fでは、開始パルスのパルス幅が増大するに従って、水晶の発振の大きさが増大することに留意されたい。これは、開始パルスのパルス幅が増大すると、水晶に対しより多くのエネルギーが供給されるためである。また、パルスの幅が水晶の発振の周期の2分の1より大きい、すなわち、部分Fより長い場合、出力の大きさが低減することにも留意されたい。
図5は、例示的な一実施形態の制御回路26を示す。制御回路26は、図2Bに示す信号P_PLS及びN_PLSを生成する。図4に示す回路は例示的なものに過ぎず、図2Bに示す信号を生成するために他のさまざまなタイプの回路を使用することができる、ということに留意されたい。
制御回路26は、図5に示すように接続された、多数のOR回路、多数のインバータ、多数の排他的OR回路及び多数のAND回路を含む。回路26はまた、トランジスタスイッチ37と、双安定回路(すなわちフリップフロップ)61と、抵抗器38及びコンデンサ39を含むRC回路41とを含む。回路26における構成要素はすべて、標準的な市販の構成要素である。
RC回路41は、パルスの長さを制御する。それは、図2Bに示す期間B+C+D及びEの長さである。RC回路41は、抵抗器38及びコンデンサ39を含み、それらは合せてRC回路を形成する。この回路の時定数によって、期間B+C+D及びEの長さが確定される。
排他的OR回路70並びにインバータ73、74、75及び76は、短期間、トランジスタ37を閉じる回路を提供する。排他的OR回路70の出力におけるパルスの長さは、4つのインバータ73〜76によって導入される遅延によって確定される。トランジスタ37が閉じられる時間の長さによって、図2Bに示す期間B及びDの長さが確定される。すなわち、トランジスタ37を短期間閉じることによって、この短期間にわたり信号N_PLSがローであることが保証される。
端子39に起動信号が印加されると、インバータ43及び44によって導入されるわずかな遅延後に、ライン45上に信号が現れる。ライン45上の信号は、OR回路46を介してP_PLS出力を起動する。
フリップフロップ61は、ライン62上の信号によってリセットされ、インバータ60の出力によってセットされる。フリップフロップ61の出力は、排他的OR50の出力と共に、出力N_PLSを起動する。フリップフロップ61は、図2Bに示すように、出力ラインN_PLS及びP_PLSにおいて単一パルスのみが現れることを保証する。
要約すると、制御回路26は、FETトランジスタ27及び28を制御するP_PLSパルス及びN_PLSパルスを生成する。トランジスタ28は通常開いているが、水晶25の端子の前後に短絡をもたらすために瞬間的に閉じられる。トランジスタ27は、最初、水晶の前後に初期電荷を印加するために閉じている。その後、トランジスタ28が閉じている間、開かれる。トランジスタ28が開いた後、トランジスタ27は再び閉じて、水晶28に対して電圧パルスを印加する。これによって、水晶25における発振が開始する。
本明細書に示す実施形態では、回路26は、水晶において発振を開始するために、水晶25に印加される単一パルスのみを生成することに留意されたい。他の実施形態では、水晶に対し、一続きのパルスが印加され得る。しかしながら、このような実施形態では、印加されるパルスの周期は、水晶の周期性と或る程度まで一致することを確実にすることが必要である。そうでない場合、水晶の発振と同期しないパルスによって、実際には水晶の発振が低減する可能性がある。
本発明を、その好ましい実施形態に関して示し説明したが、本発明の精神及び範囲から逸脱することなく多種多様の他の実施形態が可能であることが理解されるべきである。本発明の範囲は、添付の特許請求の範囲によってのみ限定される。
Claims (15)
- 水晶の発振を開始する方法であって、
最初に、前記水晶の前後に電荷を印加すること、
次に、前記水晶の前後に短絡をもたらすこと、及び
次に、前記水晶に電圧パルスを印加すること
を含み、それによって、前記水晶において発振が迅速に開始される、方法。 - 前記パルスは、前記水晶の発振周期の約2分の1のパルスを有する、請求項1に記載の方法。
- 前記水晶は、該水晶の出力を増幅し、前記増幅された信号を該水晶にフィードバックすることによって、発振を維持される、請求項1に記載の方法。
- 前記水晶は圧電水晶である、請求項1に記載の水晶の方法。
- 発振回路であって、
2つの端子に接続される水晶と、
前記水晶の出力を増幅し、該増幅された出力を前記水晶の前記端子にフィードバックする増幅器と、
前記水晶にパルスを印加して該水晶の発振を開始する開始回路と
を含む、発振回路。 - 前記パルスは、前記水晶の発振周期の2分の1未満のパルス幅を有する、請求項5に記載の発振回路。
- 前記水晶は、該水晶の出力を増幅し、前記増幅された信号を該水晶にフィードバックすることによって、発振を維持される、請求項5に記載の発振回路。
- 前記水晶は圧電水晶である、請求項5に記載の発振回路。
- 前記増幅器は単一ピン発振回路である、請求項5に記載の発振回路。
- 前記増幅器は負抵抗増幅器である、請求項5に記載の発振回路。
- 前記開始回路は、スタックで接続されるP−FETトランジスタ及びN−FETトランジスタを含み、該P−FETトランジスタは電源に接続され、該N−FETトランジスタは接地に接続される、請求項5に記載の発振回路。
- 前記開始回路は、
直列スタックで接続され且つ接合点において接合されるP−FETトランジスタ及びN−FETトランジスタを含み、
前記水晶の一方の端子は接地に接続され、該水晶の他方の端子は前記接合点に接続される、請求項5に記載の発振回路。 - 水晶において発振を開始する回路であって、
接合部によって直列に接続されるPFETトランジスタ及びNFETトランジスタであって、該トランジスタの各々はソース及びドレインを有し、前記PFETの前記ソースは電源に接続され、前記NFETの前記ソースは接地に接続される、PFETトランジスタ及びNFETトランジスタと、
前記接合部と前記接地との間に接続される前記水晶と、
最初に前記PFETを閉じることによって前記トランジスタを充電し、その後、前記PFETを開くと共に前記NFETを閉じ、その後、前記PFETを閉じると共に前記NFETを開き、最後に、前記PFET及び前記NFETの両方を開く回路と
を含む、回路。 - 発振回路であって、
水晶と、
前記水晶の前後で接続される単一ピン発振器と、
前記水晶に対し開始パルスを印加することによって該水晶の発振を開始する開始回路と
を具備する、発振回路。 - 前記開始回路は、ソースが電源に接続されたPFETトランジスタ及びソースが接地に接続されたNFETトランジスタのスタックと、前記トランジスタを開閉して前記水晶に初期パルスを印加し、該水晶の発振を迅速に開始する制御回路とを含む、請求項14に記載の発振回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US72085605P | 2005-09-26 | 2005-09-26 | |
US11/465,439 US7439820B2 (en) | 2005-09-26 | 2006-08-17 | Reducing the settling time of a crystal oscillator |
PCT/US2006/033592 WO2007037884A2 (en) | 2005-09-26 | 2006-08-25 | Reducing the settling time of a crystal oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009510830A true JP2009510830A (ja) | 2009-03-12 |
Family
ID=37893125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008532242A Pending JP2009510830A (ja) | 2005-09-26 | 2006-08-25 | 水晶発振器の整定時間を短縮する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7439820B2 (ja) |
EP (1) | EP1938449A2 (ja) |
JP (1) | JP2009510830A (ja) |
KR (1) | KR20080069166A (ja) |
WO (1) | WO2007037884A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2874766A1 (fr) * | 2004-09-02 | 2006-03-03 | St Microelectronics Sa | Procede de configuration du systeme d'horloge d'un microcontroleur |
EP2759827A4 (en) * | 2011-09-12 | 2015-07-01 | Imagineering Inc | ANALYZER AND ANALYSIS METHOD |
US9118334B2 (en) * | 2013-03-15 | 2015-08-25 | Freescale Semiconductor, Inc. | System and method for improved MEMS oscillator startup |
EP2884658A1 (en) | 2013-12-16 | 2015-06-17 | Telefonaktiebolaget L M Ericsson (publ) | Oscillator circuit |
US9515604B2 (en) * | 2014-05-19 | 2016-12-06 | Texas Instruments Incorporated | Driving crystal oscillator startup at above, below and operating frequency |
US9246435B1 (en) | 2015-02-09 | 2016-01-26 | Qualcomm Incorporated | Method to pre-charge crystal oscillators for fast start-up |
US10439556B2 (en) * | 2016-04-20 | 2019-10-08 | Microchip Technology Incorporated | Hybrid RC/crystal oscillator |
TWI691163B (zh) * | 2016-10-14 | 2020-04-11 | 聯華電子股份有限公司 | 起振電路及其操作方法 |
CN109491348B (zh) * | 2018-12-18 | 2020-05-01 | 江南大学 | 基于ppls模型的青霉素发酵设计方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5107208A (en) * | 1989-12-19 | 1992-04-21 | North American Philips Corporation | System for partitioning and testing submodule circuits of an integrated circuit |
US5805027A (en) * | 1994-09-30 | 1998-09-08 | Sgs-Thomson Microelectronics, Inc. | Low current crystal oscillator with fast start-up time |
US5606295A (en) * | 1996-04-17 | 1997-02-25 | Seeq Technology, Inc. | Crystal oscillator circuits |
US5982246A (en) * | 1998-04-06 | 1999-11-09 | Microchip Technology Incorporated | Crystal oscillator having prestressing bias circuit to provide fast start-up |
US6057742A (en) * | 1998-06-01 | 2000-05-02 | Microchip Technology Incorporated | Low power oscillator having fast start-up times |
WO2004036733A2 (en) * | 2002-10-16 | 2004-04-29 | Vishay Advanced Technologies Ltd. | Method and system for fast wake-up of oscillators |
-
2006
- 2006-08-17 US US11/465,439 patent/US7439820B2/en not_active Expired - Fee Related
- 2006-08-25 EP EP06813872A patent/EP1938449A2/en not_active Withdrawn
- 2006-08-25 KR KR1020087007070A patent/KR20080069166A/ko not_active Application Discontinuation
- 2006-08-25 WO PCT/US2006/033592 patent/WO2007037884A2/en active Application Filing
- 2006-08-25 JP JP2008532242A patent/JP2009510830A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1938449A2 (en) | 2008-07-02 |
KR20080069166A (ko) | 2008-07-25 |
US20070069829A1 (en) | 2007-03-29 |
WO2007037884A2 (en) | 2007-04-05 |
WO2007037884A3 (en) | 2009-04-16 |
US7439820B2 (en) | 2008-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009510830A (ja) | 水晶発振器の整定時間を短縮する方法 | |
JP3048921B2 (ja) | 水晶発振回路 | |
JP3141816B2 (ja) | 発振回路 | |
US7446586B2 (en) | Pulse generator | |
KR100440448B1 (ko) | 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치 | |
US11431292B2 (en) | Crystal oscillator start-up circuit and method | |
US6414522B1 (en) | Bias generating circuit for use with an oscillating circuit in an integrated circuit charge pump | |
US6690245B2 (en) | Oscillation control circuit | |
JP6385176B2 (ja) | アナログ電子時計 | |
JP4584949B2 (ja) | デューティ比制御高周波生成回路 | |
JP3019847B1 (ja) | 電源回路 | |
JP3934189B2 (ja) | 水晶発振回路 | |
JP2001136053A (ja) | 乱数発生集積回路 | |
US7496331B2 (en) | Oscillation device and oscillation method | |
JP2004056472A (ja) | 発振回路 | |
JP3093140B2 (ja) | 無安定マルチバイブレータ | |
JPH07202131A (ja) | 半導体集積回路 | |
JPH06188632A (ja) | 発振回路 | |
KR100319641B1 (ko) | 정전압 발생 회로 | |
JPH08228134A (ja) | 固定インターバル(時間間隔)タイミング回路及びその方法 | |
JP2644556B2 (ja) | 外部制御分周器 | |
JPH1117452A (ja) | 発振回路 | |
JPH10107621A (ja) | 発振器起動回路 | |
KR100298445B1 (ko) | 오실레이터회로 | |
JPS6143814A (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090526 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090527 |