JP2644556B2 - 外部制御分周器 - Google Patents
外部制御分周器Info
- Publication number
- JP2644556B2 JP2644556B2 JP63294214A JP29421488A JP2644556B2 JP 2644556 B2 JP2644556 B2 JP 2644556B2 JP 63294214 A JP63294214 A JP 63294214A JP 29421488 A JP29421488 A JP 29421488A JP 2644556 B2 JP2644556 B2 JP 2644556B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- constant current
- voltage
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、外部からの制御信号入力によって分周回
路の動作を高速化する外部制御分周器に関する。
路の動作を高速化する外部制御分周器に関する。
第4図は従来の分周器を示し、図において、1は電圧
出力回路で、正電圧電源13と負電圧電源16(第4図では
アース電位)の両端子間に設けられ、抵抗7とトランジ
スタ8とにより構成されて、一定の電流I1を流して、点
Pに定電圧VPを出力している。
出力回路で、正電圧電源13と負電圧電源16(第4図では
アース電位)の両端子間に設けられ、抵抗7とトランジ
スタ8とにより構成されて、一定の電流I1を流して、点
Pに定電圧VPを出力している。
9〜12は定電流回路を構成するトランジスタで、トラ
ンジスタ8の大きさとの関係で、I2〜I5の電流値を定め
ている。
ンジスタ8の大きさとの関係で、I2〜I5の電流値を定め
ている。
2,4はフリップフロップ回路で構成した1/2分周回路
で、入力の周波数を1/2にする回路である。3は1/2分周
回路2,4間の電位調整を行うレベルシフト回路、5は1/2
分周回路4の出力を安定に出力するとともに、出力から
入力への影響を少なくする為のバッファ回路、6は1/2
分周回路2が受ける分周周波数の入力端子、15は出力端
子、14は電源ラインに入れた平滑用コンデンサ、17は電
源スイッチ、18は電源、19は集積回路である。
で、入力の周波数を1/2にする回路である。3は1/2分周
回路2,4間の電位調整を行うレベルシフト回路、5は1/2
分周回路4の出力を安定に出力するとともに、出力から
入力への影響を少なくする為のバッファ回路、6は1/2
分周回路2が受ける分周周波数の入力端子、15は出力端
子、14は電源ラインに入れた平滑用コンデンサ、17は電
源スイッチ、18は電源、19は集積回路である。
次に動作について説明する。第4図において、電圧出
力回路1の電圧と電流の関係は、次に示す近似式で表現
できる。
力回路1の電圧と電流の関係は、次に示す近似式で表現
できる。
I=I0εq/KT・VP ……(1) VP+IR7=V13 ……(2) I0:トランジスタの飽和電流 K:ボルツマン定数 T:絶対温度 q:電荷 VP:トランジスタ8のベース、エミッタ間電圧 I:トランジスタ8のベース、エミッタ間に電圧VPを加え
た時のエミッタ電流 R7:抵抗7の抵抗値 V13:抵抗7とトランジスタ8を直列に接続し、電流Iを
流した場合の直列回路の両端子間電圧 (1),(2)式より点Pの定電圧VPが定まる。今、
仮に、トランジスタ9〜12の大きさ、形状がトランジス
タ8と同じであるとすると、点Pにトランジスタ9〜12
のベースを接続することで、各トランジスタ9〜12のベ
ースにも定電圧Vpが印加されるので、(1)式の計算値
と等しい電流がトランジスタ9〜12に流れる。
た時のエミッタ電流 R7:抵抗7の抵抗値 V13:抵抗7とトランジスタ8を直列に接続し、電流Iを
流した場合の直列回路の両端子間電圧 (1),(2)式より点Pの定電圧VPが定まる。今、
仮に、トランジスタ9〜12の大きさ、形状がトランジス
タ8と同じであるとすると、点Pにトランジスタ9〜12
のベースを接続することで、各トランジスタ9〜12のベ
ースにも定電圧Vpが印加されるので、(1)式の計算値
と等しい電流がトランジスタ9〜12に流れる。
また、トランジスタ9〜12の代わりにトランジスタ8
をN個並列に並べると、N倍の電流NIが流れる。
をN個並列に並べると、N倍の電流NIが流れる。
また、1/2分周回路2,4、レベルシフト回路3およびバ
ッファ回路5は、定電流回路上に構成した高速動作用回
路で、差動増幅器を中心としてエミッタカップルドロジ
ック(ECL回路)により構成され、入力周波数f1を1/2の
周波数f2にして取り出す回路である。ここでは、レベル
シフト回路3により定電流回路としてのトランジスタ10
を動作させることにより、これに設けたダイオード端子
間電圧をレベルシフトしている。
ッファ回路5は、定電流回路上に構成した高速動作用回
路で、差動増幅器を中心としてエミッタカップルドロジ
ック(ECL回路)により構成され、入力周波数f1を1/2の
周波数f2にして取り出す回路である。ここでは、レベル
シフト回路3により定電流回路としてのトランジスタ10
を動作させることにより、これに設けたダイオード端子
間電圧をレベルシフトしている。
このように、第4図に示す1/2分周回路2,4、レベルシ
フト回路3およびバッファ回路5はトランジスタ8によ
り点Pの電圧を固定し、トランジスタ9〜12に定電流を
流す。
フト回路3およびバッファ回路5はトランジスタ8によ
り点Pの電圧を固定し、トランジスタ9〜12に定電流を
流す。
また、トランジスタ8によってトランジスタ9〜12の
回路に一定電圧を供給しており、回路の電源スイッチ17
をオン/オフすることで、負荷回路への電圧供給を制御
し、分周機能等の動作、停止を行なっている。
回路に一定電圧を供給しており、回路の電源スイッチ17
をオン/オフすることで、負荷回路への電圧供給を制御
し、分周機能等の動作、停止を行なっている。
従来の分周器は以上のように構成されているので、集
積回路19の安定度を上げ、かつ電源スイッチ17のオン/
オフによる電源変動を押さえる為に、電源スイッチ17の
出力側の正電圧電源13と負電圧電源16との間に、大きな
容量値を持つコンデンサ14を設置しなければならず、例
えば電源スイッチ17をオフとした場合でも、コンデンサ
14に蓄積した電荷が上記1/2分周回路2などを有する集
積回路19の各部に流れ込むので、この集積回路19の機能
停止までにミリセカンドオーダの時間を要し、高速動作
等十分な制御ができないほか、制御信号解除直後の分周
回路内データが固定されないなどの問題点があった。
積回路19の安定度を上げ、かつ電源スイッチ17のオン/
オフによる電源変動を押さえる為に、電源スイッチ17の
出力側の正電圧電源13と負電圧電源16との間に、大きな
容量値を持つコンデンサ14を設置しなければならず、例
えば電源スイッチ17をオフとした場合でも、コンデンサ
14に蓄積した電荷が上記1/2分周回路2などを有する集
積回路19の各部に流れ込むので、この集積回路19の機能
停止までにミリセカンドオーダの時間を要し、高速動作
等十分な制御ができないほか、制御信号解除直後の分周
回路内データが固定されないなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、集積回路への電源供給をオン/オフするこ
となく、この集積回路に対して定電流回路電流を流した
り、停止したりすることで、高速に集積回路上の分周回
路の動作を停止又は停止解除できるとともに、上記分周
回路に定電流を流すことができ、さらに分周回路の動作
状態(値)を固定することができる外部制御分周器を得
ることを目的とする。
れたもので、集積回路への電源供給をオン/オフするこ
となく、この集積回路に対して定電流回路電流を流した
り、停止したりすることで、高速に集積回路上の分周回
路の動作を停止又は停止解除できるとともに、上記分周
回路に定電流を流すことができ、さらに分周回路の動作
状態(値)を固定することができる外部制御分周器を得
ることを目的とする。
この発明に係る外部制御分周器は、電源から電圧出力
回路によって定電圧を取り出し、この定電圧に応じた定
電流を流す定電流回路に分周回路を接続し、上記定電流
回路のバイアス端子に、この定電流回路の動作を制御す
る制御信号入力用の制御入力端子を接続したものであ
る。
回路によって定電圧を取り出し、この定電圧に応じた定
電流を流す定電流回路に分周回路を接続し、上記定電流
回路のバイアス端子に、この定電流回路の動作を制御す
る制御信号入力用の制御入力端子を接続したものであ
る。
この発明における分周回路およびレベルシフト回路に
入れた定電流回路は、外部からの制御信号によって定電
流出力を電圧制御することにより、分周回路の動作を停
止させたり、停止解除させたりし、また、分周回路の入
力に定電流回路の制御信号を入力することによって、分
周回路の状態を固定し、その後、分周動作を開始させる
ようにする。
入れた定電流回路は、外部からの制御信号によって定電
流出力を電圧制御することにより、分周回路の動作を停
止させたり、停止解除させたりし、また、分周回路の入
力に定電流回路の制御信号を入力することによって、分
周回路の状態を固定し、その後、分周動作を開始させる
ようにする。
以下、この発明の一実施例を図について説明する。
第1図において、20は定電流回路を構成するトランジ
スタ9〜12のベース接続点である制御入力端子、21,22
は論理ゲートとしてのナンドゲート、23は抵抗で、一端
が制御入力端子20に接続され、他端がナンドゲート21,2
2の一方の入力端子に接続されている。また、ナンドゲ
ート21の他方の入力端子は分周周波数入力端子6に接続
され、もう一方のナンドゲート22の他方の入力端子はレ
ベルシフト回路3の出力側に接続されている。24は抵抗
23とナンドゲート21との接続点Qとトランジスタ8のエ
ミッタとの間に接続されたコンデンサであり、このコン
デンサは上記抵抗23とで遅延回路を構成している。な
お、本来は、定電圧の電圧出力回路1を構成するトラン
ジスタ8により固定電圧が供給されているが、この発明
では、電圧出力回路1以外の制御入力端子20からの制御
入力により、分周回路の制御を行う。なお、このほかの
第4図に示したものと同一の回路部分には同一符号を付
して、その重複する説明を省略する。
スタ9〜12のベース接続点である制御入力端子、21,22
は論理ゲートとしてのナンドゲート、23は抵抗で、一端
が制御入力端子20に接続され、他端がナンドゲート21,2
2の一方の入力端子に接続されている。また、ナンドゲ
ート21の他方の入力端子は分周周波数入力端子6に接続
され、もう一方のナンドゲート22の他方の入力端子はレ
ベルシフト回路3の出力側に接続されている。24は抵抗
23とナンドゲート21との接続点Qとトランジスタ8のエ
ミッタとの間に接続されたコンデンサであり、このコン
デンサは上記抵抗23とで遅延回路を構成している。な
お、本来は、定電圧の電圧出力回路1を構成するトラン
ジスタ8により固定電圧が供給されているが、この発明
では、電圧出力回路1以外の制御入力端子20からの制御
入力により、分周回路の制御を行う。なお、このほかの
第4図に示したものと同一の回路部分には同一符号を付
して、その重複する説明を省略する。
次に動作について説明する。まず、従来技術で説明し
たように、トランジスタ8とトランジスタ9との大きさ
や形状が同じであれば、電圧出力回路1内に電流I1が流
れると、このI1が流れることにより、点Pに電圧VPが発
生する。従って、定電流回路のトランジスタ9のベース
に、この電圧VPが加わると、トランジスタ9のエミッタ
にI1と等しい電流I2が流れる。このことから、電圧VPを
調整することにより、(1)式から明らかなように、定
電流回路に流れる電流を可変とすることができる。
たように、トランジスタ8とトランジスタ9との大きさ
や形状が同じであれば、電圧出力回路1内に電流I1が流
れると、このI1が流れることにより、点Pに電圧VPが発
生する。従って、定電流回路のトランジスタ9のベース
に、この電圧VPが加わると、トランジスタ9のエミッタ
にI1と等しい電流I2が流れる。このことから、電圧VPを
調整することにより、(1)式から明らかなように、定
電流回路に流れる電流を可変とすることができる。
この実施例では、(1)式の電圧VPを制御入力端子20
に入力される信号により制御するもので、分周回路出力
を止めたい場合には、制御入力端子20をアース電位にす
ることで、トランジスタ9〜12の電流I2〜I5をゼロにで
き、分周回路の動作は停止する。
に入力される信号により制御するもので、分周回路出力
を止めたい場合には、制御入力端子20をアース電位にす
ることで、トランジスタ9〜12の電流I2〜I5をゼロにで
き、分周回路の動作は停止する。
次に、分周回路を動作させたい場合には、制御入力端
子20をオープンにすると、電圧出力回路1から制御入力
端子20に電圧が供給され、各トランジスタ9〜12のすべ
てが動作を開始する。一方、制御入力端子20に接続され
ている抵抗23とコンデンサ24は時定数を持つので、P点
に対し、ナンドゲート21,22の入力端子側にある接続点
Qの電位が遅れて立ち上がる。従って、この遅れ時間の
間ナンドゲート21,22に“L"レベルの電圧を加えたのと
等価になり、ナンドゲート21,22の出力は“H"レベルと
なり、次にナンドゲート21,22に入力されるクロック又
は信号により、1/2分周回路2,4はナンドゲート21,22の
出力を記憶する。この後、分周動作を開始するので、制
御入力端子20が“H"レベル(開放)直後、1/2分周回路
2,4へのクロック周波数の関係から、Δt時間後の分周
回路の状態がわかる。
子20をオープンにすると、電圧出力回路1から制御入力
端子20に電圧が供給され、各トランジスタ9〜12のすべ
てが動作を開始する。一方、制御入力端子20に接続され
ている抵抗23とコンデンサ24は時定数を持つので、P点
に対し、ナンドゲート21,22の入力端子側にある接続点
Qの電位が遅れて立ち上がる。従って、この遅れ時間の
間ナンドゲート21,22に“L"レベルの電圧を加えたのと
等価になり、ナンドゲート21,22の出力は“H"レベルと
なり、次にナンドゲート21,22に入力されるクロック又
は信号により、1/2分周回路2,4はナンドゲート21,22の
出力を記憶する。この後、分周動作を開始するので、制
御入力端子20が“H"レベル(開放)直後、1/2分周回路
2,4へのクロック周波数の関係から、Δt時間後の分周
回路の状態がわかる。
ナンドゲート21,22の入力が“H"レベルとなった後
は、分周周波数入力端子6からの信号の反転したものを
出力するインバータとして、動きを継続する。このよう
に、制御入力端子20の電位を外部から制御することによ
り、分周回路を停止させたり、動作させたりすることが
できる。第2図はかかる動作を示す回路各部の信号のタ
イミングチャート図である。
は、分周周波数入力端子6からの信号の反転したものを
出力するインバータとして、動きを継続する。このよう
に、制御入力端子20の電位を外部から制御することによ
り、分周回路を停止させたり、動作させたりすることが
できる。第2図はかかる動作を示す回路各部の信号のタ
イミングチャート図である。
なお、上記実施例において、“H"レベル又は“L"レベ
ルと表示しているのは、回路が動作するか否かを示すも
ので、例えば第1図において、接続点Qが“H"レベルと
あるが、第1図のままでは上限でも、1V程度までしか上
がらないので、実際の回路は接続点Qとナンドゲート2
1,22のゲート間に追従性の良い変換回路を入れ、接続点
Qの電位に比例して、変換回路出力が変化するような回
路になっている。
ルと表示しているのは、回路が動作するか否かを示すも
ので、例えば第1図において、接続点Qが“H"レベルと
あるが、第1図のままでは上限でも、1V程度までしか上
がらないので、実際の回路は接続点Qとナンドゲート2
1,22のゲート間に追従性の良い変換回路を入れ、接続点
Qの電位に比例して、変換回路出力が変化するような回
路になっている。
なお、上記実施例では、制御入力端子20を開放した直
後に、1/2分周回路2,4の状態は“H"レベルに設定され、
その後、分周を開始するものを示したが、第3図に示す
ように、ノアゲート26、インバータ25等を設けることに
よって、制御入力端子20の開放直後の1/2分周回路2ま
たは4の初期状態を“L"レベルに設定してもよい。この
場合には、1/2分周回路2,4の初期状態は、それぞれ“H"
レベル、“L"レベルとなり、その後、分周を開始するの
で、制御入力端子20開放後の初回の分周出力の分周数を
プリセットすることと同等になる。
後に、1/2分周回路2,4の状態は“H"レベルに設定され、
その後、分周を開始するものを示したが、第3図に示す
ように、ノアゲート26、インバータ25等を設けることに
よって、制御入力端子20の開放直後の1/2分周回路2ま
たは4の初期状態を“L"レベルに設定してもよい。この
場合には、1/2分周回路2,4の初期状態は、それぞれ“H"
レベル、“L"レベルとなり、その後、分周を開始するの
で、制御入力端子20開放後の初回の分周出力の分周数を
プリセットすることと同等になる。
また、第1図,第3図の実施例では、1/2分周回路2,4
の入力を、クロックと信号を同一として扱ったが、分周
したい信号とクロックを分けて入力するようにしても上
記実施例と同等の効果を奏する。
の入力を、クロックと信号を同一として扱ったが、分周
したい信号とクロックを分けて入力するようにしても上
記実施例と同等の効果を奏する。
なお、かかる構成になる外部制御分周器は間欠動作す
る周波数シンセサイザ回路に適用することができ、この
場合には、分周回路2,4が、動作開始時に内部状態のあ
る固定値から分周を開始するので、出力信号が現われる
までの遅延時間を推定することができ、従って間欠動作
時の遅延補償制御が容易になり、高精度に初期位相整合
を行うことができる。
る周波数シンセサイザ回路に適用することができ、この
場合には、分周回路2,4が、動作開始時に内部状態のあ
る固定値から分周を開始するので、出力信号が現われる
までの遅延時間を推定することができ、従って間欠動作
時の遅延補償制御が容易になり、高精度に初期位相整合
を行うことができる。
以上のように、この発明によれば電圧出力回路によっ
て取り出した定電圧にもとづき、定電流回路に定電流を
流すようにして、これを分周回路に供給するようにな
し、かつこの定電流回路を外部からの制御信号によって
制御することにより、上記分周回路の動作および停止を
コントロールするように構成したので、電源スイッチの
オン/オフを行わずに安定的かつ継続的に電源から電圧
を供給しながら、上記定電流回路の電流をオン/オフ制
御するだけで、上記分周回路の動作および停止を短時間
にコントロールすることができるものが得られる効果が
ある。また、分周回路がどの状態から動作しているか明
確である為、定電流回路の電流が流れた後の出力が、あ
る程度時間で推測できるので、出力信号が現れるまでの
遅延時間を推定することができる。従って、間欠動作時
の遅延補償制御が容易になり、高精度に初期位相整合を
行うことができる。また、分周回路の動作停止時には、
この分周回路に電流が流れず、電力ロスの低減を図るこ
とができるものが得られる効果がある。
て取り出した定電圧にもとづき、定電流回路に定電流を
流すようにして、これを分周回路に供給するようにな
し、かつこの定電流回路を外部からの制御信号によって
制御することにより、上記分周回路の動作および停止を
コントロールするように構成したので、電源スイッチの
オン/オフを行わずに安定的かつ継続的に電源から電圧
を供給しながら、上記定電流回路の電流をオン/オフ制
御するだけで、上記分周回路の動作および停止を短時間
にコントロールすることができるものが得られる効果が
ある。また、分周回路がどの状態から動作しているか明
確である為、定電流回路の電流が流れた後の出力が、あ
る程度時間で推測できるので、出力信号が現れるまでの
遅延時間を推定することができる。従って、間欠動作時
の遅延補償制御が容易になり、高精度に初期位相整合を
行うことができる。また、分周回路の動作停止時には、
この分周回路に電流が流れず、電力ロスの低減を図るこ
とができるものが得られる効果がある。
第1図はこの発明の一実施例による外部制御分周器を示
す回路図、第2図は第1図の回路各部における信号のタ
イミングチャート図、第3図はこの発明の他の実施例を
示す回路図、第4図は従来の分周器を示す回路図であ
る。 1は電圧出力回路、2,4は分周回路(1/2分周回路)、9
〜12は定電流回路、20は制御入力端子。 なお、図中、同一符号は同一、又は相当部分を示す。
す回路図、第2図は第1図の回路各部における信号のタ
イミングチャート図、第3図はこの発明の他の実施例を
示す回路図、第4図は従来の分周器を示す回路図であ
る。 1は電圧出力回路、2,4は分周回路(1/2分周回路)、9
〜12は定電流回路、20は制御入力端子。 なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳田 勉 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社通信機製作所内 (72)発明者 前村 公正 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社エル・エス・アイ研究所内 (72)発明者 斉藤 茂樹 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 昭63−1107(JP,A) 特開 平1−291523(JP,A) 特公 昭61−28257(JP,B2)
Claims (1)
- 【請求項1】電源から所定の定電圧を取り出す電圧出力
回路と、上記定電圧に応じた定電流を流す1段以上の定
電流回路と、この定電流回路に負荷として接続された分
周回路と、上記定電流回路のバイアス端子に定電流動作
を停止させる制御信号を入力する制御入力端子と、上記
制御信号を遅延させた信号を出力する遅延回路と、出力
端子を上記分周回路に接続し入力端子の一方に上記遅延
回路の出力信号、他方に分周周波数の入力信号を入力す
るように接続した論理ゲートとを備えたことを特徴とす
る外部制御分周器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63294214A JP2644556B2 (ja) | 1988-11-21 | 1988-11-21 | 外部制御分周器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63294214A JP2644556B2 (ja) | 1988-11-21 | 1988-11-21 | 外部制御分周器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02141025A JPH02141025A (ja) | 1990-05-30 |
JP2644556B2 true JP2644556B2 (ja) | 1997-08-25 |
Family
ID=17804809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63294214A Expired - Lifetime JP2644556B2 (ja) | 1988-11-21 | 1988-11-21 | 外部制御分周器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2644556B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6128257A (ja) * | 1984-07-17 | 1986-02-07 | Fujitsu Ltd | デ−タ回線折返し試験方法 |
JPS631107A (ja) * | 1986-06-19 | 1988-01-06 | Nec Corp | 演算増幅器 |
-
1988
- 1988-11-21 JP JP63294214A patent/JP2644556B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02141025A (ja) | 1990-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0158896B2 (ja) | ||
JPH10224191A (ja) | 遅延回路 | |
US4250452A (en) | Pressure sensitive transducer circuits | |
JPH11317647A (ja) | 発振器 | |
JP2644556B2 (ja) | 外部制御分周器 | |
JP3963421B2 (ja) | 制御発振システムとその方法 | |
JPH0254698B2 (ja) | ||
US4278943A (en) | Integration circuit | |
KR20000022620A (ko) | 증폭 회로 및 이 증폭 회로에 있어서의 신호의 증폭 방법 | |
JPH0846497A (ja) | 周波数位相比較器 | |
JP2638252B2 (ja) | 高速バス回路 | |
JPH07202131A (ja) | 半導体集積回路 | |
JPH07131308A (ja) | クロックスキュー抑制回路 | |
KR100220955B1 (ko) | 아날로그 컨버터를 포함하는 딜레이 동기 회로 | |
JPH05336736A (ja) | 半導体集積回路の内部電圧発生装置 | |
JPS59110209A (ja) | 相補形mos半導体集積回路 | |
JP3237859B2 (ja) | ダイナミック分周回路 | |
JP2723741B2 (ja) | 半導体集積回路のクロック発生回路 | |
JPH08116253A (ja) | 位相比較器 | |
JPS594231A (ja) | 高速論理回路 | |
KR940006092Y1 (ko) | 파워 온 리셋 회로 | |
JPH0352199A (ja) | ピーク・ホールド回路 | |
JPH06152379A (ja) | レベル変換回路 | |
JPS642247B2 (ja) | ||
KR19990006006A (ko) | 지연 로크 루프 장치 |