JP2723741B2 - 半導体集積回路のクロック発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路におけ
る動作時間を規定するタイミング信号を発生するクロッ
ク発生回路に関し、特に、内部クロック入力信号を停止
する機能を有するクロック発生回路に関する。

【０００２】

【従来の技術】近年、半導体集積回路は、高速化、高性
能、多機能化、低電圧化の傾向にあり、かつ、持ち運び
による移動も容易に出来るように、バッテリ等による電
力供給でも動作可能なものが要求されている。このよう
なバッテリ等による電力供給には、電力の供給量に限界
があるため、より有効に電力を使用する必要がある。こ
のため、従来から半導体集積回路には、そこでの電力消
費を出来るだけ少なくするために、バッテリーセービン
グ機能が備えられている。すなわち、半導体集積回路
は、その内部に備えられるクロック発生回路から供給さ
れるタイミング信号（クロック出力信号）に同期して動
作するが、未使用時にクロック発生回路からのタイミン
グ信号の発生を停止して、電力消費を出来るだけ少なく
している。

【０００３】図５を参照して、従来の半導体集積回路の
クロック発生回路の構成について説明する。

【０００４】従来のクロック発生回路は、外部クロック
入力信号ＣＬＫが供給されるクロック入力端子５１０
と、外部クロック入力信号ＣＬＫを保護する第１の入力
保護回路５２０と、この第１の入力保護回路５２０を介
して外部クロック入力信号ＣＬＫを入力して内部クロッ
ク入力信号ａ“１を出力する第１の入力回路５３０と、
外部クロック制御信号ＩＮが供給される制御入力端子５
１１と、外部クロック制御信号ＩＮを保護する第２の入
力保護回路５４０と、この第２の入力保護回路５４０を
介して外部クロック制御信号ＩＮを入力して内部クロッ
ク制御信号ａ“２を出力する第２の入力回路５５０と、
内部クロック入力信号ａ“１に基づいて内部クロック制
御信号ａ“２を同期化し、同期化信号ａ“３を出力する
同期化回路５６０と、同期化信号ａ“３の制御下で内部
クロック入力信号ａ“１を処理して、４つのタイミング
信号φ１，φ１バー，φ２，およびφ２バーから成るク
ロック出力信号を発生するクロックドライバ５７０と、
から構成される。クロック出力信号は内部回路に供給さ
れる。

【０００５】第１の入力保護回路５２０は、電源端子と
接地端子との間に直列に接続され、接続点にクロック入
力端子５１０が接続されたＰチャネルＭＯＳトランジス
タ５２１およびＮチャネルＭＯＳトランジスタ５２２
と、上記接続点に一端が接続され他端が第１の入力回路
５３０の入力に接続された抵抗５２３と、から構成され
る。

【０００６】第１の入力回路５３０は、縦続接続された
２段のインバータ５３１および５３２から構成される。

【０００７】第２の入力保護回路５４０は、第１の入力
保護回路５２０と同様に、電源端子と接地端子との間に
直列に接続され、接続点にクロック制御端子５１１が接
続されたＰチャネルＭＯＳトランジスタ５４１およびＮ
チャネルＭＯＳトランジスタ５４２と、上記接続点に一
端が接続され他端が第２の入力回路５５０の入力に接続
された抵抗５４３と、から構成される。

【０００８】第２の入力回路５５０は、第１の入力回路
５３０と同様に、縦続接続された２段のインバータ５５
１および５５２から構成される。

【０００９】次に、図５の回路の動作について図６の動
作波形図を参照して説明する。

【００１０】まず、外部クロック制御信号ＩＮがロウレ
ベル“Ｌ”のときについて説明する。

【００１１】図６の点Ａ´において、外部クロック入力
信号ＣＬＫがロウレベル“Ｌ”からハイレベル“Ｈ”に
変化すると、第１の入力保護回路５２０および第１の入
力回路５３０を介して内部クロック入力信号ａ“１がタ
イミングＴ１´でロウレベル“Ｌ”からハイレベル
“Ｈ”に変化し、この変化した内部クロック入力信号ａ
“１がクロックドライバ５７０に供給される。

【００１２】この内部クロック入力信号ａ“１の立上が
りに応答して、クロックドライバ５７０は、タイミング
Ｔ２´でタイミング信号φ２をハイレベル“Ｈ”からロ
ウレベル“Ｌ”に変化させる。また、クロックドライバ
５７０は、タイミングＴ３´でタイミング信号φ１をロ
ウレベル“Ｌ”からハイレベル“Ｈ”に変化させる。

【００１３】次に、図６の点Ｂ´において、外部クロッ
ク入力信号ＣＬＫがハイレベル“Ｈ”からロウレベル
“Ｌ”に変化すると、第１の入力保護回路５２０および
第１の入力回路５３０を介して内部クロック入力信号ａ
“１がタイミングＴ４´でハイレベル“Ｈ”からロウレ
ベル“Ｌ”に変化し、この変化した内部クロック入力信
号ａ“１がクロックドライバ５７０に供給される。

【００１４】この内部クロック入力信号ａ“１の立下が
りに応答して、クロックドライバ５７０は、タイミング
Ｔ５´でタイミング信号φ１をハイレベル“Ｈ”からロ
ウレベル“Ｌ”に変化させる。また、クロックドライバ
５７０は、タイミングＴ６´でタイミング信号φ２をロ
ウレベル“Ｌ”からハイレベル“Ｈ”に変化させる。

【００１５】その後、外部クロック制御信号ＩＮがロウ
レベル“Ｌ”である限り、外部クロック入力信号ＣＬＫ
の信号レベルに応じて、点Ａ´および点Ｂ´と同様の動
作を繰り返す。

【００１６】次に、外部クロック制御信号ＩＮがロウレ
ベル“Ｌ”からハイレベル“Ｈ”に変化した時点以後、
すなわち、外部クロック制御信号ＩＮが点Ｃ´以後のク
ロック発生回路の動作について説明する。

【００１７】この場合、まず、第２の入力保護回路５４
０および第２の入力回路５５０を介して、内部クロック
制御信号ａ“２がタイミングＴ７´でロウレベル“Ｌ”
からハイレベル“Ｈ”に変化し、この変化した内部クロ
ック制御信号ａ“２が同期化回路５６０に供給される。

【００１８】同期化回路５６０は、点Ｃ´以後の、内部
クロック入力信号ａ“１の２クロック目の立上がりのタ
イミングＴ８´で、同期化信号ａ“３をロウレベル
“Ｌ”からハイレベル“Ｈ”に変化する。

【００１９】この同期化信号ａ“３の立上がりに応答し
て、クロックドライバ５７０は、タイミングＴ９´でク
ロック出力信号の発生を停止する。すなわち、クロック
ドライバ５７０は、タイミング信号φ１をロウレベル
“Ｌ”からハイレベル“Ｈ”に変化させると共に、タイ
ミング信号φ２をハイレベル“Ｈ”からロウレベル
“Ｌ”に変化させて、クロック発生動作を停止する。

【００２０】次に、外部クロック制御信号ＩＮがハイレ
ベル“Ｈ”からロウレベル“Ｌ”に変化した時点以後、
すなわち、外部クロック制御信号ＩＮが点Ｄ´以後のク
ロック発生回路の動作について説明する。

【００２１】この場合、まず、第２の入力保護回路５４
０および第２の入力回路５５０を介して、内部クロック
制御信号ａ“２がタイミングＴ１０´でハイレベル
“Ｈ”からロウレベル“Ｌ”に変化し、この変化した内
部クロック制御信号ａ“２が同期化回路５６０に供給さ
れる。

【００２２】同期化回路５６０は、点Ｄ´以後の、内部
クロック入力信号ａ“１の２クロック目の立上がりのタ
イミングＴ１１´で、同期化信号ａ“３をハイレベル
“Ｈ”からロウレベル“Ｌ”に変化する。

【００２３】この同期化信号ａ“３の立下がりに応答し
て、クロックドライバ５７０は、クロック発生動作を再
開し、タイミングＴ１２´でタイミング信号φ１をハイ
レベル“Ｈ”からロウレベル“Ｌ”に変化させ、タイミ
ングＴ１３´でタイミング信号φ２をロウレベル“Ｌ”
からハイレベル“Ｈ”に変化させる。

【００２４】さらにその後、クロック発生回路は、上述
した点Ａ´および点Ｂ´におけるのと同様の動作を繰り
返し、クロック出力信号を発生する。

【００２５】このように、従来のクロック発生回路で
は、外部クロック制御信号ＩＮがハイレベル“Ｈ”の間
（正確には同期化信号ａ“３がハイレベル“Ｈ”の
間）、クロックドライバ５７０のクロック発生動作を停
止して、タイミング信号（クロック出力信号）の内部回
路への供給を抑止している。これにより、内部回路での
電力消費を出来るだけ少なくしている。しかしながら、
このクロックドライバ５７０のクロック発生動作が停止
している間も、外部クロック入力信号ＣＬＫが第１の入
力保護回路５２０を介して第１の入力回路５３０に供給
され続けるので、図６に示されるように、第１の入力回
路５３０はその動作を停止せず、内部クロック入力信号
ａ“１を出力し続ける。

【００２６】

【発明が解決しようとする課題】上述のように、従来の
クロック発生回路では、クロックドライバ５７０のクロ
ック発生動作を停止させても、クロック入力端子５１０
から外部クロック入力信号ＣＬＫが常時供給されるた
め、第１の入力回路５３０は常時作動し続ける。このた
め、第１の入力回路５３０自身の静電容量Ｃ［ｐＦ］
と、第１の入力回路５３０に印加される電圧Ｖ［Ｖ］
と、第１の入力回路５３０のスイッチング時間τ［ｎ
ｓ］とを用いて、下記の数式１によって表される電流Ｉ
［μＡ］が第１の入力回路５３０を常時流れる。

【００２７】

【数１】 Ｉ［μＡ］＝Ｃ［ｐＦ］×Ｖ［Ｖ］／τ［ｎｓ］

【００２８】このため、バッテリ等の電力供給でこのよ
うなクロック発生回路を含む半導体集積回路を駆動させ
ている場合、クロック発生回路を構成する第１の入力回
路５３０を常時電流が流れるため、バッテリが放電し、
省電力化を達成できないという欠点があった。

【００２９】従って、本発明の目的は、省電力化を達成
できる半導体集積回路のクロック発生回路を提供するこ
とにある。

【００３０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路のクロック発生回路は、所
定のクロック周波数をもつ外部クロック入力信号と外部
アクセス信号とを受け、該外部アクセス信号に基づいて
前記外部クロック入力信号を処理し、クロック出力信号
を発生する半導体集積回路のクロック発生回路におい
て、前記外部クロック入力信号を入力して内部クロック
入力信号を出力する第１の入力回路と、前記外部アクセ
ス信号を入力して内部アクセス信号を出力する第２の入
力回路と、前記内部アクセス信号に応答してリセットさ
れ、前記内部クロック入力信号のクロック数をカウント
し、該カウント値が所定値以内の間だけ制御信号を出力
するタイマ回路と、前記内部クロック入力信号に基づい
て前記制御信号を同期化し、同期化信号を出力する同期
化回路と、前記同期化信号の制御下で前記内部クロック
入力信号を処理して、前記クロック出力信号を出力する
クロックドライバと、前記内部アクセス信号に応答して
セットされ、前記同期化信号が出力されなくなった時点
でリセットされ、セットされた状態の間だけハイレベル
のセット信号を前記第１の入力回路に供給して前記第１
の入力回路を作動状態にするフリップ／フロップ回路
と、を有することを特徴とする。

【００３１】上記クロック発生回路において、前記第１
の入力回路は、前記外部クロック入力信号と前記セット
信号とのナンド演算を行い、ナンドされた号を出力する
ナンド回路と、前記ナンドされた信号を反転して反転さ
れた信号を前記内部クロック入力信号として出力するイ
ンバータとから成ることが好ましく、また、前記第２の
入力回路が、縦続接続された２段のインバータから成る
のが望ましい。

【００３２】また、上記クロック発生回路において、前
記外部クロック入力信号が第１の入力保護回路を介して
前記第１の入力回路に供給され、前記外部アクセス信号
が第２の入力保護回路を介して前記第２の入力回路に供
給されることが好ましい。

【００３３】さらに、上記クロック発生回路において、
前記所定値を保持し、前記所定値を前記タイマ回路に設
定するレジスタを有しても良い。

【００３４】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００３５】図１は本発明の一実施例による半導体集積
回路のクロック発生回路の構成を示すブロック図であ
る。

【００３６】図示の半導体集積回路のクロック発生回路
は、所定のクロック周波数をもつ外部クロック入力信号
ＣＬＫと外部アクセス信号ＩＮＡとを受け、外部アクセ
ス信号ＩＮＡに基づいて外部クロック入力信号ＣＬＫを
処理し、クロック出力信号を発生する回路である。

【００３７】クロック発生回路は、外部クロック入力信
号ＣＬＫが供給されるクロック入力端子１１０と、外部
クロック入力信号ＣＬＫを保護する第１の入力保護回路
１２０と、この第１の入力保護回路１２０を介して外部
クロック入力信号ＣＬＫを入力して内部クロック入力信
号ａ１を出力する第１の入力回路１３０と、外部アクセ
ス信号ＩＮＡが供給されるクロック制御端子１１１と、
外部アクセス信号ＩＮＡを保護する第２の入力保護回路
１４０と、この第２の入力保護回路１４０を介して外部
アクセス信号ＩＮＡを入力して内部アクセス信号ａ２を
出力する第２の入力回路５０と、内部アクセス信号ａ２
に応答してリセットされ、内部クロック入力信号ａ１の
クロック数をカウントし、そのカウント値が所定値以内
の間だけ制御信号ａ３を出力するタイマ回路１８０と、
内部クロック入力信号ａ１に基づいて制御信号ａ３を同
期化し、同期化信号ａ４を出力する同期化回路１６０
と、同期化信号ａ４を反転し、反転した同期化信号ａ５
を出力するインバータ１９０と、反転した同期化信号ａ
５の制御下で内部クロック入力信号ａ１を処理して、４
つのタイミング信号φ１、φ１バー、φ２、およびφ２
バーから成るクロック出力信号を出力するクロックドラ
イバ１７０と、内部アクセス信号ａ２に応答してセット
され、同期化信号ａ４が出力されなくなった時点でリセ
ットされ、セットされた状態の間だけハイレベルのセッ
ト信号ａ６を第１の入力回路１３０に供給して、その第
１の入力回路１３０を作動状態にするフリップ／フロッ
プ回路２００とから構成される。クロック出力信号は、
内部回路に供給される。

【００３８】第１の入力保護回路１２０は、電源端子と
接地端子との間に直列に接続され、接続点にクロック入
力端子１１０が接続されたＰチャネルＭＯＳトランジス
タ１２１およびＮチャネルＭＯＳトランジスタ１２２
と、上記接続点に一端が接続され他端が第１の入力回路
１３０の入力に接続された抵抗１２３と、から構成され
る。

【００３９】第１の入力回路１３０は、縦続接続された
ナンド回路１３１およびインバータ１３２から構成され
る。ナンド回路１３１は、外部クロック入力信号ＣＬＫ
とセット信号ａ６とのナンド演算を行い、ナンドされた
信号を出力する。インバータ１３２は、そのナンドされ
た信号を反転して、反転された信号を上述の内部クロッ
ク入力信号ａ１として出力する。

【００４０】第２の入力保護回路１４０は、第１の入力
保護回路１２０と同様に、電源端子と接地端子との間に
直列に接続され、接続点にクロック制御端子１１１が接
続されたＰチャネルＭＯＳトランジスタ１４１およびＮ
チャネルＭＯＳトランジスタ１４２と、上記接続点に一
端が接続され他端が第２の入力回路１５０の入力に接続
された抵抗１４３と、から構成される。

【００４１】第２の入力回路１５０は、縦続接続された
２段のインバータ１５１およびインバータ１５２から構
成される。

【００４２】次に、図１の回路の動作について図２の動
作波形図を用いて説明する。

【００４３】まず、図２の点Ａにおいて、外部アクセス
信号ＩＮＡのロウレベル“Ｌ”からハイレベル“Ｈ”へ
の立上がり以後の動作について説明する。

【００４４】この場合、第２の入力保護回路１４０およ
び第２の入力回路１５０を介して内部アクセス信号ａ２
がタイミングＴ１でロウレベル“Ｌ”からハイレベル
“Ｈ”に変化し、この変化した内部アクセス信号ａ２が
タイマ回路１８０およびフロップ／フロップ回路２００
に供給される。

【００４５】この内部アクセス信号ａ２の立上がりに応
答して、タイマ回路１８０はタイミグＴ２で制御信号ａ
３をロウレベル“Ｌ”からハイレベル“Ｈ”に変化させ
タイマ動作を開始する。

【００４６】同時にフリップ／フロップ回路２００も、
内部アクセス信号ａ２の立上がりに応答して、タイミン
グＴ２でセット信号ａ６をロウレベル“Ｌ”からハイレ
ベル“Ｈ”に変化させる。

【００４７】点Ｂにおいて、外部クロック入力信号ＣＬ
Ｋがロウレベル“Ｌ”からハイレベル“Ｈ”に変化する
立上がりに応答して、ナンド回路１３１は第１の入力保
護回路１２０の出力信号とセット信号ａ６とのナンド演
算を行なう。そして、ナンド回路１３１からインバータ
１３２を介してタイミングＴ３およびＴ４で内部クロッ
ク入力信号ａ１をロウレベル“Ｌ”からハイレベル
“Ｈ”に変化させる。

【００４８】点Ｃにおいて、外部クロック入力信号ＣＬ
Ｋがハイレベル“Ｈ”からロウレベル“Ｌ”に変化する
立下がりに応答して、第１の入力保護回路１２０および
第１の入力回路１３０を介して、タイミングＴ５で内部
クロック入力信号ａ１をハイレベル“Ｈ”からロウレベ
ル“Ｌ”に変化させる。

【００４９】点Ｂおよび点Ｃにおける動作は、セット信
号ａ６がハイレベル“Ｈ”の間繰り返し続けられる。

【００５０】点Ｄでは、内部クロック入力信号ａ１の立
上がりに応答して、同期化回路１６０はハイレベル
“Ｈ”の同期化信号ａ４をタイミングＴ６でインバータ
１９０に供給する。インバータ１９０は、反転した同期
化信号ａ５をハイレベル“Ｈ”からロウレベル“Ｌ”に
変化させる。反転した同期化信号ａ５はクロックドライ
バ１７０に供給され、クロック発生動作が開始される。

【００５１】Ｅ点では、内部クロック入力信号ａ１の立
下がりに応答して、クロックドライバ１７０は、タイミ
ング信号φ１をタイミングＴ７でハイレベル“Ｈ”から
ロウレベル“Ｌ”に変化させ、このタイミング信号φ１
の立下がりに基づいて、タイミング信号φ２をタイミン
グＴ８でロウレベル“Ｌ”からハイレベル“Ｈ”に変化
させる。

【００５２】Ｆ点では、内部クロック入力信号ａ１の立
上がりに応答して、クロックドライバ１７０は、タイミ
ング信号φ２をタイミングＴ９でハイレベル“Ｈ”から
ロウレベル“Ｌ”に変化させ、このタイミング信号φ２
の立下がりに基づいて、タイミング信号φ１をタイミン
グＴ１０でロウレベル“Ｌ”からハイレベル“Ｈ”に変
化させる。

【００５３】以後、反転した同期化信号ａ５がロウレベ
ル“Ｌ”である限り、クロックドライバ１７０は動作し
続け、点Ｅおよび点Ｆと同様の動作を繰り返す。

【００５４】その後、Ｇ点では、タイマ回路１８０に設
定された所定値で規定される時間以内に外部アクセス信
号ＩＮＡが入力されない限り、タイマ回路１８０は設定
された所定値でカウント動作を停止するが、このとき、
タイマ回路１８０は制御信号ａ３をハイレベル“Ｈ”か
らロウレべル“Ｌ”に変化させる。

【００５５】この制御信号ａ３がロウレベル“Ｌ”に変
化してから、内部クロック入力信号ａ１の２クロック目
の立上がりの点Ｈにおいて、同期化回路１６０は、ロウ
レベル“Ｌ”の同期化信号ａ４をインバータ１９０に供
給し、反転した同期化信号ａ５をタイミングＴ１１でロ
ウレベル“Ｌ”からハイレベル“Ｈ”に変化させる。

【００５６】この反転した同期化信号ａ５の立上がりに
基づいて、タイミングＴ１２でフリップ／フロップ回路
２００は、セット信号ａ６をハイレベル“Ｈ”からロウ
レベル“Ｌ”に変化させる一方で、クロックドライバ１
７０の動作も停止させる。

【００５７】クロックドライバ１７０が停止するとき
に、タイミング信号φ１をハイレベル“Ｈ”に変化さ
せ、また、タイミング信号φ２をロウレベル“Ｌ”に変
化させる。

【００５８】上述のセット信号ａ６がハイレベル“Ｈ”
からロウレベル“Ｌ”に変化するタイミングＴ１３で第
１の入力回路１３０はその動作を停止するが、このと
き、この第１の入力回路１３０は、内部クロック入力信
号ａ１をハイレベル“Ｈ”からロウレベル“Ｌ”に変化
させる。

【００５９】以上のように、本発明のクロック発生回路
では、外部アクセス信号ＩＮＡがタイマ回路１８０に設
定された所定値によって規定された時間以内に新たに入
力されない限り、クロックドライバ１７０のクロック発
生動作は停止し、タイミング信号（クロック出力信号）
の内部回路への供給を抑止している。さらに、セット信
号ａ６がロウレベル“Ｌ”の間は、たとえ外部クロック
入力信号ＣＬＫが第１の入力保護回路１２０を介して第
１の入力回路１３０に供給されていても、図２に示され
るように、第１の入力回路１３０はその動作を停止し、
内部クロック入力信号ａ１を出力しない。

【００６０】図３は、図１の実施例において述べたタイ
マ回路１８０と内部回路との間に、レジスタ２１０を接
続した他の実施例である。このレジスタ２１０は、タイ
マ回路１８０に設定された所定値を保持し、また、任意
の所定値をタイマ回路１８０に設定することができる。
これによって、タイマ回路１８０の動作期間ｔを内部回
路の要求により、自由に設定できるようになる。すなわ
ち、図２における制御信号ａ３がハイレベル“Ｈ”を維
持する時間ｔを自由に変えることができる。

【００６１】図３における本発明の他の実施例は、図１
における本発明の実施例と同様の動作をするので、ここ
での説明は省略する。

【００６２】図４は、本発明の実施例による図１または
図３のクロック発生回路を使用した半導体集積回路のブ
ロック図である。本発明のクロック発生回路を使用する
ことによって、ＣＰＵから見てアクセスされた機能ユニ
ットのみが作動する。

【００６３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、外部クロック入力信号が常時入力されても、
外部アクセス信号が入力されなくなると、自動的にクロ
ックドライバと内部クロック入力信号を出力する第１の
入力回路の動作を停止できるので、この停止している期
間第１の入力回路を流れる電流を遮断することによっ
て、省電力化を達成することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体集積回路のクロ
ック発生回路の構成を示すブロック図である。

【図２】図１の回路の動作を説明するための動作波形図
である。

【図３】本発明の他の実施例による半導体集積回路のク
ロック発生回路の構成を示すブロック図である。

【図４】本発明のクロック発生回路を使用した半導体集
積回路のブロック図である。

【図５】従来の半導体集積回路のクロック発生回路の構
成を示すブロック図である。

【図６】図５の回路の動作を説明するための動作波形図
である。

【符号の説明】

１１０ クロック入力端子 １１１ クロック制御端子 １２０ 第１の入力保護回路 １３０ 第１の入力回路 １４０ 第２の入力保護回路 １５０ 第２の入力回路 １６０ 同期化回路 １７０ クロックドライバ １８０ タイマ回路 １９０ インバータ ２００ フリップ／フロップ回路 ２１０ レジスタ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 所定のクロック周波数をもつ外部クロッ
   ク入力信号と外部アクセス信号とを受け、該外部アクセ
   ス信号に基づいて前記外部クロック入力信号を処理し、
   クロック出力信号を発生する半導体集積回路のクロック
   発生回路において、 前記外部クロック入力信号を入力して内部クロック入力
   信号を出力する第１の入力回路と、 前記外部アクセス信号を入力して内部アクセス信号を出
   力する第２の入力回路と、 前記内部アクセス信号に応答してリセットされ、前記内
   部クロック入力信号のクロック数をカウントし、該カウ
   ント値が所定値以内の間だけ制御信号を出力するタイマ
   回路と、 前記内部クロック入力信号に基づいて前記制御信号を同
   期化し、同期化信号を出力する同期化回路と、 前記同期化信号の制御下で前記内部クロック入力信号を
   処理して、前記クロック出力信号を出力するクロックド
   ライバと、 前記内部アクセス信号に応答してセットされ、前記同期
   化信号が出力されなくなった時点でリセットされ、セッ
   トされた状態の間だけハイレベルのセット信号を前記第
   １の入力回路に供給して前記第１の入力回路を作動状態
   にするフリップ／フロップ回路と、を有することを特徴
   とする半導体集積回路のクロック発生回路。
2. 【請求項２】 前記第１の入力回路が、前記外部クロッ
   ク入力信号と前記セット信号とのナンド演算を行い、ナ
   ンドされた号を出力するナンド回路と、 前記ナンドされた信号を反転して反転された信号を前記
   内部クロック入力信号として出力するインバータとから
   成り、 前記第２の入力回路が、縦続接続された２段のインバー
   タから成ることを特徴とする請求項１記載の半導体集積
   回路のクロック発生回路。
3. 【請求項３】 前記外部クロック入力信号が第１の入力
   保護回路を介して前記第１の入力回路に供給され、前記
   外部アクセス信号が第２の入力保護回路を介して前記第
   ２の入力回路に供給されることを特徴とする請求項１記
   載の半導体集積回路のクロック発生回路。
4. 【請求項４】 前記所定値を保持し、前記所定値を前記
   タイマ回路に設定するレジスタを有する請求項１記載の
   半導体集積回路のクロック発生回路。