JPH0983317A - 短パルス除去回路 - Google Patents

短パルス除去回路

Info

Publication number
JPH0983317A
JPH0983317A JP7230828A JP23082895A JPH0983317A JP H0983317 A JPH0983317 A JP H0983317A JP 7230828 A JP7230828 A JP 7230828A JP 23082895 A JP23082895 A JP 23082895A JP H0983317 A JPH0983317 A JP H0983317A
Authority
JP
Japan
Prior art keywords
transistor
input signal
short pulse
delay means
inverter gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7230828A
Other languages
English (en)
Inventor
Isao Fukushi
功 福士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7230828A priority Critical patent/JPH0983317A/ja
Publication of JPH0983317A publication Critical patent/JPH0983317A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 素子数の少ない簡単な構成の短パルス除去回
路を提供する。 【解決手段】 入力信号を遅延する遅延手段と、該遅延
手段の出力によって駆動されるインバータゲートと、該
インバータゲートへの低電位側電源の供給をオンオフす
るnMOSトランジスタと、該インバータゲートへの高
電位側電源の供給をオンオフするpMOSトランジスタ
とを有し、前記nMOSトランジスタ及びpMOSトラ
ンジスタのオンオフを前記入力信号で制御する。入力信
号VI に混入したパルス幅Td以下の正負両極性パルス
を除去できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル信号に
混入したノイズやグリッジ等の不要な短パルスを除去す
る回路に関する。
【0002】
【従来の技術】この種の従来回路として、例えば、特開
昭62−81123号公報に記載された「CMOSイン
バータ回路」を利用できる。図11はその構成図であ
る。入力信号VI は、2入力のORゲート1及びAND
ゲート2の一入力に加えられ、遅延回路3によって所定
時間Tdだけ遅延されたVI (以下「VId」)は、同O
Rゲート1及びANDゲート2の他入力に加えられてい
る。そして、高電位電源VDDと低電位電源VSSとの
間にシリーズ接続されたpチャネルMOSトランジスタ
(本明細書中では「pMOSトランジスタ」と略す)4
及びnチャネルMOSトランジスタ(本明細書中では
「nMOSトランジスタ」と略す)5のオンオフを、O
Rゲート1及びANDゲート2のそれぞれの出力で制御
する構成となっている。なお、VO は出力信号である。
【0003】これによれば、pMOSトランジスタ4
は、VI 及びVIdの双方がLレベルのときにオンとな
り、また、nMOSトランジスタ5は、VI 及びVId
双方がHレベルのときにオンとなる。したがって、例え
ば、VI にTd以下の短パルス(便宜的に正パルス)が
乗っていた場合には、VI 及びVIdの双方がHレベルに
揃う期間が存在せず、nMOSトランジスタ5はオンし
ないから、Td以下の短パルスを除去できるという作用
が得られる。
【0004】
【発明が解決しようとする課題】しかしながら、かかる
従来回路にあっては、ORゲート1やANDゲート2が
必要で、素子数が多く、構成が複雑であるという問題点
がある。そこで、本発明は、素子数の少ない簡単な構成
の短パルス除去回路を提供することを目的とする。
【0005】
【課題を解決するための手段】
(構成)請求項1記載の短パルス除去回路は、図1にそ
の原理構成を示すように、入力信号VI を遅延する遅延
手段10と、該遅延手段10の出力VIdによって駆動さ
れるインバータゲート11と、該インバータゲート11
への低電位側電源VSSの供給をオンオフするnMOS
トランジスタ12とを有し、前記nMOSトランジスタ
12のオンオフを前記入力信号VI で制御することを特
徴とする。
【0006】請求項2記載の短パルス除去回路は、図2
にその原理構成を示すように、入力信号VI を遅延する
遅延手段20と、該遅延手段20の出力VIdによって駆
動されるインバータゲート21と、該インバータゲート
21への高電位側電源VDDの供給をオンオフするpM
OSトランジスタ22とを有し、前記pMOSトランジ
スタ22のオンオフを前記入力信号VI で制御すること
を特徴とする。
【0007】請求項3記載の短パルス除去回路は、図3
にその原理構成を示すように、入力信号VI を遅延する
遅延手段30と、該遅延手段30の出力VIdによって駆
動されるインバータゲート31と、該インバータゲート
31への低電位側電源VSSの供給をオンオフするnM
OSトランジスタ32と、該インバータゲート31への
高電位側電源VDDの供給をオンオフするpMOSトラ
ンジスタ33とを有し、前記nMOSトランジスタ32
及びpMOSトランジスタ33のオンオフを前記入力信
号VI で制御することを特徴とする。
【0008】請求項4記載の短パルス除去回路は、入力
信号を遅延する遅延手段と、該入力信号によって駆動さ
れるインバータゲートと、該インバータゲートへの低電
位側電源の供給をオンオフするnMOSトランジスタ
と、該インバータゲートへの高電位側電源の供給をオン
オフするpMOSトランジスタとを有し、前記nMOS
トランジスタ及びpMOSトランジスタのオンオフを前
記遅延手段の出力で制御することを特徴とする。
【0009】請求項5記載の短パルス除去回路は、請求
項1、2、3又は4記載の短パルス除去回路において、
インバータゲートの出力にフリップフロップを接続した
ことを特徴とする。 (作用)請求項1記載の短パルス除去回路では、入力信
号VI が正極性パルスで、かつ、そのパルス幅が遅延手
段10の遅延時間(Td)を越えない場合、nMOSト
ランジスタ12及びインバータゲート11のnMOSト
ランジスタが共にオンにならないから、入力信号VI
混入したパルス幅Td以下の正極性パルスを除去でき
る。
【0010】請求項2記載の短パルス除去回路では、入
力信号VI が負極性パルスで、かつ、そのパルス幅が遅
延手段20の遅延時間(Td)を越えない場合、pMO
Sトランジスタ22及びインバータゲート21のpMO
Sトランジスタが共にオンにならないから、入力信号V
I に混入したパルス幅Td以下の負極性パルスを除去で
きる。
【0011】請求項3又は4記載の短パルス除去回路で
は、入力信号VI が正極性パルスで、かつ、そのパルス
幅が遅延手段30の遅延時間(Td)を越えない場合、
nMOSトランジスタ32及びインバータゲート31の
nMOSトランジスタが共にオンにならないから、入力
信号VI に混入したパルス幅Td以下の正極性パルスを
除去でき、さらに、入力信号VI が負極性パルスで、か
つ、そのパルス幅が遅延手段30の遅延時間(Td)を
越えない場合、pMOSトランジスタ33及びインバー
タゲート31のpMOSトランジスタが共にオンになら
ないから、入力信号VI に混入したパルス幅Td以下の
負極性パルスを除去できる。
【0012】請求項5記載の短パルス除去回路では、イ
ンバータゲートの出力論理がフリップフロップに保持さ
れ、動作安定性が向上する。
【0013】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図4は本発明に係る短パルス除去回路
の一実施例を示す図であり、あるパルス幅以下の正極性
短パルス及び負極性短パルスを除去する回路(双極性短
パルス除去回路)の例である。
【0014】図4において、40は入力信号VI を所定
時間Tdだけ遅延する遅延手段である。なお、VIdは遅
延後の入力信号VI を表している。この遅延手段40
は、図5に示すように、偶数段(便宜的に4段)のイン
バータゲート40a〜40dと、各段間に接続された容
量Ca〜Ccとからなり、所望の遅延時間Tdとなるよ
うに段数を調節する。又は、インバータゲート40a〜
40dのそれぞれのMOSトランジスタのゲート長を加
減することによっても遅延時間Tdを調整できる。な
お、容量Ca〜Ccは、配線容量等の寄生容量や意図的
に付加したMOS容量等のいずれでも良い。所望容量の
大きさによって使い分ければよい。
【0015】再び、図4において、高電位側電源VDD
と低電位側電源VSSとの間には、VDDから順に、第
1pMOSトランジスタ41、第2pMOSトランジス
タ42、第1nMOSトランジスタ43及び第2nMO
Sトランジスタ44がシリーズ接続されている。第2p
MOSトランジスタ42と第1nMOSトランジスタ4
3のゲート電極を共通にしてインバータゲート45を構
成すると共に、このインバータゲート45を遅延手段4
0の出力(すなわちVId)で駆動し、さらに、第1pM
OSトランジスタ41及び第2nMOSトランジスタ4
4のゲート電極にVI を与えて構成している。なお、V
O はインバータゲート45の出力、すなわち短パルス除
去回路の出力である。
【0016】図6は本実施例の動作波形図である。Td
は遅延手段40の遅延時間、Tpdは短パルス除去回路
のトータルの遅延時間である。今、入力信号VI にTd
以下の短パルス(正極性短パルス50及び負極性短パル
ス51)が乗っていると仮定する。時点t0 において、
I がHレベルに変化すると、第1pMOSトランジス
タ41がオフ、第2nMOSトランジスタ44がオンに
なるが、VIdがまだLレベルのため、第2pMOSトラ
ンジスタ42はオン、第1nMOSトランジスタ43は
オフであり、VO はHレベルのまま変化しない。t0
らTdを経過すると、VIdがHレベルに変化し、第2p
MOSトランジスタ42がオフ、第1nMOSトランジ
スタ43がオンし、VO はLレベルに変化する。時点t
1 でVI がLレベルに変化すると、第1pMOSトラン
ジスタ41がオン、第2nMOSトランジスタ44がオ
フになるが、VIdがまだHレベルのため、第2pMOS
トランジスタ42はオフ、第1nMOSトランジスタ4
3はオンを継続し、VO はLレベルのまま変化しない。
1 からTdを経過すると、VIdがLレベルに変化し、
第2pMOSトランジスタ42がオン、第1nMOSト
ランジスタ43がオフし、VO はHレベルに変化する。
すなわち、Tpdに相当する時間遅れで、時点t 0 から
時点t1 までの間のVI の反転変化がVO に伝えられて
いる。
【0017】一方、時点t2 において、VI がHレベル
に変化すると、第1pMOSトランジスタ41がオフ、
第2nMOSトランジスタ44がオンになるが、VId
まだLレベルのため、第2pMOSトランジスタ42は
オン、第1nMOSトランジスタ43はオフであり、V
O はHレベルのまま変化しない。ここで、正極性短パル
ス50は、時点t3 でLレベルに変化している。時点t
2 から時点t3 まではTdに満たない時間である。した
がって、時点t2 からTd後にVIdがHレベルに変化
し、第2pMOSトランジスタ42がオフ、第1nMO
Sトランジスタ43がオンになっても、それ以前の時点
3 で、VI がLレベルに変化し、第1pMOSトラン
ジスタ41がオン、第2nMOSトランジスタ44がオ
フとなり、インバータゲート45への高電位側電源VD
Dの供給路のみがオンとなっているから、VO はHレベ
ルのまま変化しない。したがって、本実施例の短パルス
除去回路によれば、VI に混入したTd以下の正極性短
パルス50を除去することができる。
【0018】次に、時点t4 において、VI がHレベル
に変化すると、第1pMOSトランジスタ41がオフ、
第2nMOSトランジスタ44がオンになるが、VId
まだLレベルのため、第2pMOSトランジスタ42は
オン、第1nMOSトランジスタ43はオフであり、V
O はHレベルのまま変化しない。t4 からTdを経過す
ると、VIdがHレベルに変化し、第2pMOSトランジ
スタ42がオフ、第1nMOSトランジスタ43がオン
し、VO はLレベルに変化する。時点t5 でV I がLレ
ベルに変化すると、第1pMOSトランジスタ41がオ
ン、第2nMOSトランジスタ44がオフになるが、V
IdがまだHレベルのため、第2pMOSトランジスタ4
2はオフ、第1nMOSトランジスタ43はオンを継続
し、VOはLレベルのまま変化しない。
【0019】ここで、負極性短パルス51は、時点t6
でHレベルに変化している。時点t 5 から時点t6 まで
はTdに満たない時間である。したがって、時点t5
らTd後にVIdがLレベルに変化し、第2pMOSトラ
ンジスタ42がオン、第1nMOSトランジスタ43が
オフになっても、それ以前の時点t6 で、VI がHレベ
ルに変化し、第1pMOSトランジスタ41がオフ、第
2nMOSトランジスタ44がオンとなり、インバータ
ゲート45への低電位側電源VSSの供給路のみがオン
となっているから、VO はLレベルのまま変化しない。
したがって、本実施例の短パルス除去回路によれば、V
I に混入したTd以下の負極性短パルス51も除去する
ことができる。
【0020】以上のように、本実施例によれば、遅延手
段40の他に、四個のMOSトランジスタ(第1pMO
Sトランジスタ41、第2pMOSトランジスタ42、
第1nMOSトランジスタ43及び第2nMOSトラン
ジスタ44)を備えるだけの簡単な構成で、正負両極性
の短パルスを除去できる回路を実現でき、冒頭の従来回
路(ORゲートやANDゲートを必要とするもの)に比
べて、素子数を少なくすることができる。
【0021】ここで、正負両極性の短パルスを除去でき
る本実施例の回路は、特に、省電力性の阻害要因となる
グリッジ(glitch)除去に用いて好適である。一般に、
LSIの消費電流は、常に流れるDC電流成分と動作時
のみ流れるAC電流成分からなり、AC電流成分がその
うちの殆どを占める。例えば、CMOS論理回路のAC
電流成分は、負荷容量の充放電電流が支配的である。負
荷容量をCで表すと、このCを充放電する際の電力P
は、次式(1)で与えられる。
【0022】P=C×VDD2 ×f×α ………(1) 但し、VDD:電源電圧 f:クロック周波数 α:動作率 動作率αは、1回のクロック周期あたり信号が遷移する
確率(立ち上がりと立ち下がりのペアで1回と数える)
で、クロック線自身のαは1、一般の信号のαは1以下
(但しグリッチがない場合)である。すなわち、論理ゲ
ートなどの組合せ回路とレジスタ等の順序回路からなる
一般的な論理回路では、1クロックにつき最大でも信号
が1度立ち上がり又は立ち下がるために、信号が1回上
下するにはクロック2周期を要するから、グリッチがな
ければαは0.5である。
【0023】このように、信号線に出力される信号は、
最大でもクロック2周期に1回上下すればよいが、組合
せ回路は多くの論理ゲートからなるため、論理ゲートの
遅延や配線遅延などによる不要なグリッチの発生が避け
られない。例えば、図7の2入力NANDゲートの第1
入力I1 が周期nでLレベルからHレベルに切り替わ
り、かつ、第2入力I2 が周期nでHレベルからLレベ
ルに切り替わる場合、出力Oの期待値は、周期nと周期
n−1のいずれもHレベルであるが、例えば、I1 とI
2 の遷移タイミングに時間差がある場合には、出力O
に、その時間差に相当するパルス幅のグリッチ(期待値
と異なる論理を有する短パルス)が発生する。このよう
に、組合せ回路内には、グリッチを発生する論理ゲート
が多数存在するうえ、発生したグリッチは次の段の論理
ゲートに伝搬するため、グリッチも含めたαは、正規の
信号(期待値)のみのαよりも大きくなり、場合によっ
ては2倍以上になることも少なくない。前式(1)で示
したように、負荷容量Cを充放電する際の電力Pは、動
作率αに比例する。動作率αはできるだけ小さくしなけ
ればならない。特に、バス線のような負荷容量の大きい
配線にグリッチが頻繁に乗ると、Cそのものが大きいた
め、電力Pが大幅に増えてしまうから、本実施例の短パ
ルス除去回路の適用はきわめて有用である。
【0024】なお、図4の構成を図8のように変形して
も同一の動作が得られる。すなわち、第1pMOSトラ
ンジスタ41と第2nMOSトランジスタ44のオンオ
フを遅延手段40の出力VIdで制御すると共に、第2p
MOSトランジスタ42と第1nMOSトランジスタ4
3からなるインバータゲート45をVI で駆動してもよ
い。
【0025】また、図9に示すように、図4(若しくは
図8)の構成の短パルス除去回路の出力に、二つのイン
バータゲート60、61をたすき掛けにしたフリップフ
ロップ62を接続するは望ましい改良である。図4(若
しくは図8)の構成では、第1pMOSトランジスタ4
1と第1nMOSトランジスタ43が共にオフとなる
時、及び、第2pMOSトランジスタ42と第2nMO
S44が共にオフとなる時のVO の論理レベルを寄生容
量に保持させていた。第1pMOSトランジスタ41と
第1nMOSトランジスタ43が共にオフとなる期間、
及び、第2pMOSトランジスタ42と第2nMOS4
4が共にオフとなる期間は、Td以下のごく一瞬であ
り、寄生容量による保持動作でも支障ないが、回路動作
の安定化の観点からは、フリップフロップ62による保
持動作とした方が望ましい。
【0026】なお、図9の例では、フリップフロップ6
2を通してVO を取り出しているため、正規の信号に対
してはトゥルーバッファ(ノンインバートバッファ)と
して機能するが、図4(若しくは図8)の構成のような
インバータとして機能させるには、図10に示すよう
に、フリップフロップ62′の入力だけをVO に接続す
ればよい。
【0027】
【発明の効果】請求項1記載の短パルス除去回路によれ
ば、入力信号VI に混入したパルス幅Td以下の正極性
パルスを除去できる。請求項2記載の短パルス除去回路
によれば、入力信号VI に混入したパルス幅Td以下の
負極性パルスを除去できる。
【0028】請求項3又は4記載の短パルス除去回路に
よれば、入力信号VI に混入したパルス幅Td以下の正
負両極性パルスを除去できる。請求項5記載の短パルス
除去回路によれば、インバータゲートの出力論理をフリ
ップフロップに保持でき、動作安定性を向上できる。
【図面の簡単な説明】
【図1】請求項1記載の発明の原理図である。
【図2】請求項2記載の発明の原理図である。
【図3】請求項3記載の発明の原理図である。
【図4】一実施例の構成図である。
【図5】一実施例の遅延手段の構成図である。
【図6】一実施例の動作波形図である。
【図7】グリッチを説明するための論理ゲート図及びそ
の動作波形図である。
【図8】一実施例の変形態様図である。
【図9】一実施例のフリップフロップを含む構成図であ
る。
【図10】一実施例のフリップフロップを含む他の構成
図である。
【図11】従来例の構成図である。
【符号の説明】
I :入力信号 VDD:高電位側電源 VSS:低電位側電源 10:遅延手段 11:インバータゲート 12:nMOSトランジスタ 20:遅延手段 21:インバータゲート 22:pMOSトランジスタ 30:遅延手段 31:インバータゲート 32:nMOSトランジスタ 33:pMOSトランジスタ 40:遅延手段 41:第1pMOSトランジスタ(pMOSトランジス
タ) 42:第2pMOSトランジスタ(pMOSトランジス
タ) 43:第1nMOSトランジスタ(nMOSトランジス
タ) 44:第2nMOSトランジスタ(nMOSトランジス
タ) 45:インバータゲート 62:フリップフロップ 62′:フリップフロップ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】入力信号を遅延する遅延手段と、該遅延手
    段の出力によって駆動されるインバータゲートと、該イ
    ンバータゲートへの低電位側電源の供給をオンオフする
    nMOSトランジスタとを有し、前記nMOSトランジ
    スタのオンオフを前記入力信号で制御することを特徴と
    する短パルス除去回路。
  2. 【請求項2】入力信号を遅延する遅延手段と、該遅延手
    段の出力によって駆動されるインバータゲートと、該イ
    ンバータゲートへの高電位側電源の供給をオンオフする
    pMOSトランジスタとを有し、前記pMOSトランジ
    スタのオンオフを前記入力信号で制御することを特徴と
    する短パルス除去回路。
  3. 【請求項3】入力信号を遅延する遅延手段と、該遅延手
    段の出力によって駆動されるインバータゲートと、該イ
    ンバータゲートへの低電位側電源の供給をオンオフする
    nMOSトランジスタと、該インバータゲートへの高電
    位側電源の供給をオンオフするpMOSトランジスタと
    を有し、前記nMOSトランジスタ及びpMOSトラン
    ジスタのオンオフを前記入力信号で制御することを特徴
    とする短パルス除去回路。
  4. 【請求項4】入力信号を遅延する遅延手段と、該入力信
    号によって駆動されるインバータゲートと、該インバー
    タゲートへの低電位側電源の供給をオンオフするnMO
    Sトランジスタと、該インバータゲートへの高電位側電
    源の供給をオンオフするpMOSトランジスタとを有
    し、前記nMOSトランジスタ及びpMOSトランジス
    タのオンオフを前記遅延手段の出力で制御することを特
    徴とする短パルス除去回路。
  5. 【請求項5】インバータゲートの出力にフリップフロッ
    プを接続したことを特徴とする請求項1、2、3又は4
    記載の短パルス除去回路。
JP7230828A 1995-09-08 1995-09-08 短パルス除去回路 Withdrawn JPH0983317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7230828A JPH0983317A (ja) 1995-09-08 1995-09-08 短パルス除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7230828A JPH0983317A (ja) 1995-09-08 1995-09-08 短パルス除去回路

Publications (1)

Publication Number Publication Date
JPH0983317A true JPH0983317A (ja) 1997-03-28

Family

ID=16913919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7230828A Withdrawn JPH0983317A (ja) 1995-09-08 1995-09-08 短パルス除去回路

Country Status (1)

Country Link
JP (1) JPH0983317A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008136192A (ja) * 2006-10-27 2008-06-12 Honeywell Internatl Inc Set耐性レジスタ
JP2009130441A (ja) * 2007-11-20 2009-06-11 Fujitsu Microelectronics Ltd データ保持回路
JP2012195778A (ja) * 2011-03-16 2012-10-11 Ricoh Co Ltd Esd保護回路
US10929321B2 (en) 2015-12-16 2021-02-23 Sony Corporation Communication apparatus, communication method, program, and communication system with avoidance of false detection of signal level changes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008136192A (ja) * 2006-10-27 2008-06-12 Honeywell Internatl Inc Set耐性レジスタ
JP2009130441A (ja) * 2007-11-20 2009-06-11 Fujitsu Microelectronics Ltd データ保持回路
JP2012195778A (ja) * 2011-03-16 2012-10-11 Ricoh Co Ltd Esd保護回路
US10929321B2 (en) 2015-12-16 2021-02-23 Sony Corporation Communication apparatus, communication method, program, and communication system with avoidance of false detection of signal level changes

Similar Documents

Publication Publication Date Title
EP0254474A1 (en) A cmos programmable logic array
JPH0158896B2 (ja)
JP2002300010A (ja) 半導体記憶保持装置
JP3553967B2 (ja) 増速cmosバッファ回路
US4129793A (en) High speed true/complement driver
JP2805466B2 (ja) メモリのアドレス遷移検出回路
JPH0983317A (ja) 短パルス除去回路
JP2937591B2 (ja) 基板バイアス発生回路
JP2690624B2 (ja) バッファ回路
JPH06152374A (ja) 出力回路
JP3055165B2 (ja) 出力バッファ回路
JP2569750B2 (ja) 同期型ドライバ回路
JPH0548410A (ja) 雑音除去回路
JPH06120782A (ja) 信号処理回路
JP3279717B2 (ja) バス入力インタフェース回路
JPS5923133B2 (ja) インバ−タ回路
JPH1117517A (ja) Cmos−ic出力回路
JPH0642629B2 (ja) 相補性絶縁ゲ−ト型半導体回路
JPS61126818A (ja) 出力バツフア駆動回路
JPS62142417A (ja) 論理回路
JP2723741B2 (ja) 半導体集積回路のクロック発生回路
JPS63119323A (ja) 絶縁ゲ−ト型出力バツフア回路
JPS58121829A (ja) 駆動回路
JPH088706A (ja) 半導体集積回路
JPH07221625A (ja) バッファ回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203