JPH0352199A - ピーク・ホールド回路 - Google Patents
ピーク・ホールド回路Info
- Publication number
- JPH0352199A JPH0352199A JP1188276A JP18827689A JPH0352199A JP H0352199 A JPH0352199 A JP H0352199A JP 1188276 A JP1188276 A JP 1188276A JP 18827689 A JP18827689 A JP 18827689A JP H0352199 A JPH0352199 A JP H0352199A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- voltage
- output
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 238000010586 diagram Methods 0.000 description 11
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
入力信号のピーク・ホールド回路に関し、入力信号のピ
ーク・ホールドを速く、かつ高精度に行うことができる
ピーク・ホールド回路を提供することを目的とし、 入力信号電圧とピーク・ホールド電圧とを比較する比較
回路、比較回路の出力により電流値の小さい第１の定１
１ａからピーク・ホールド用のコンデンサへの充電を制
御するスイッチ回路からなる主回路と、入力信号電圧を
一定比率で降圧する降圧回路と、降圧回路の出力を入力
信号とし、比較回路，スイッチ回路および前記第１の定
電流源より大きい電流値の第２の定電流源とを備え、コ
ンデンサを充電してピーク・ホールドを行う補助回路と
を備え、補助回路のコンデンサの出力を主回路のピーク
・ホールド用のコンデンサの出力に加算する接続路を備
えるよう構成する。
ーク・ホールドを速く、かつ高精度に行うことができる
ピーク・ホールド回路を提供することを目的とし、 入力信号電圧とピーク・ホールド電圧とを比較する比較
回路、比較回路の出力により電流値の小さい第１の定１
１ａからピーク・ホールド用のコンデンサへの充電を制
御するスイッチ回路からなる主回路と、入力信号電圧を
一定比率で降圧する降圧回路と、降圧回路の出力を入力
信号とし、比較回路，スイッチ回路および前記第１の定
電流源より大きい電流値の第２の定電流源とを備え、コ
ンデンサを充電してピーク・ホールドを行う補助回路と
を備え、補助回路のコンデンサの出力を主回路のピーク
・ホールド用のコンデンサの出力に加算する接続路を備
えるよう構成する。
［産業上の利用分野］
本発明は入力信号のピーク・ホールト回路に関する。
近年信号の受信、信号の符号化．復号化等の各種の用途
に入力信号のピーク・ホールド回路が使用されるように
なった。具体的には、たとえば、通信システムにおいて
、波高値がシステム構戒により異なって人力する信号を
受信する場合に、最通な受信スレンシュホールド値を設
定する場合に用いられる． そのようなピーク・ホールド回路は、信号の速度が低い
場合は問題が少なかったが、最近の信号速度の高速化に
伴って、ピーク・ホールド回路に対して高速かつ高精度
な動作性能が要求されている． ［従来の技術］ 第４図は従来例の説明図である。
に入力信号のピーク・ホールド回路が使用されるように
なった。具体的には、たとえば、通信システムにおいて
、波高値がシステム構戒により異なって人力する信号を
受信する場合に、最通な受信スレンシュホールド値を設
定する場合に用いられる． そのようなピーク・ホールド回路は、信号の速度が低い
場合は問題が少なかったが、最近の信号速度の高速化に
伴って、ピーク・ホールド回路に対して高速かつ高精度
な動作性能が要求されている． ［従来の技術］ 第４図は従来例の説明図である。
第４図Ａ．に従来例の構或図、Ｂ．に従来例の動作波形
図を示す。
図を示す。
図において、４０はコンパレータ、４１は充電用の定電
流源、４２はスインチ、４３は放電用の定電流源、４４
はコンデンサを表す。
流源、４２はスインチ、４３は放電用の定電流源、４４
はコンデンサを表す。
Ｂ．の波形図を参照しながら、Ａ．の構威による動作を
説明すると、入力信号■１がコンパレータ４０に入力す
ると、コンデンサ４４は入力信号の電圧とコンデンサ４
４の電圧（ピーク・ホールド電圧ＶＰＫと同電圧）の比
較を行い、入力信号■１の方が高い場合コンバレータ４
０の出力が“Ｈ”となってスイッチ４２をオン状態とな
るよう制御する。これによりコンデンサ４４の電圧は最
初Ｖ。であったのが定電流源４１からの電流がスイソチ
４２を通ってコンデンサ４４に供給され充電が行われる
ことにより徐々にレベルが上昇する。
説明すると、入力信号■１がコンパレータ４０に入力す
ると、コンデンサ４４は入力信号の電圧とコンデンサ４
４の電圧（ピーク・ホールド電圧ＶＰＫと同電圧）の比
較を行い、入力信号■１の方が高い場合コンバレータ４
０の出力が“Ｈ”となってスイッチ４２をオン状態とな
るよう制御する。これによりコンデンサ４４の電圧は最
初Ｖ。であったのが定電流源４１からの電流がスイソチ
４２を通ってコンデンサ４４に供給され充電が行われる
ことにより徐々にレベルが上昇する。
コンデンサ４４の電圧が入力信号■１の電圧と一致する
と、コンバレータ４０の出力が”゜Ｌ″となり、スイッ
チ４２はオフ状態となる。これ比よ？コンデンサ４４か
ら出力されるピーク・ホールド電圧Ｖ■は、入力信号ｖ
Ｉとほぼ等しい値となる。
と、コンバレータ４０の出力が”゜Ｌ″となり、スイッ
チ４２はオフ状態となる。これ比よ？コンデンサ４４か
ら出力されるピーク・ホールド電圧Ｖ■は、入力信号ｖ
Ｉとほぼ等しい値となる。
［発明が解決しようとする課題］
上記従来例の構戒によれば、入力信号が低速の場合には
入力信号（パルス状）に対してピーク・ホールドを正常
に行うことができるが、高速の信号に対してはコンデン
サ４４への充電時間を短縮する必要がある．そこで、充
電時間を短縮するために定電流源のｔ流値を大きくする
必要がある。
入力信号（パルス状）に対してピーク・ホールドを正常
に行うことができるが、高速の信号に対してはコンデン
サ４４への充電時間を短縮する必要がある．そこで、充
電時間を短縮するために定電流源のｔ流値を大きくする
必要がある。
？ころが、コンバレーク４０において入力信号■，とコ
ンデンサ４４の電圧Ｖ■が一致したことを検出してスイ
ッチをオフに制御するまでに遅延時間があるため、定電
流源の電流値が大きい場合、その遅延時間の間コンデン
サ４４に充電される電荷によりピーク・ホールド電圧ｖ
ｐｘが第４図のＢ．に示すようにオーバ電圧分だけ高く
なるという問題があった。この電圧は定電流源４ｌの電
流値が小さい場合は殆ど問題にならないが電流値が大き
い場合に影響が大きくなりピーク・ホールド回路のすｎ
度を悪化させる。
ンデンサ４４の電圧Ｖ■が一致したことを検出してスイ
ッチをオフに制御するまでに遅延時間があるため、定電
流源の電流値が大きい場合、その遅延時間の間コンデン
サ４４に充電される電荷によりピーク・ホールド電圧ｖ
ｐｘが第４図のＢ．に示すようにオーバ電圧分だけ高く
なるという問題があった。この電圧は定電流源４ｌの電
流値が小さい場合は殆ど問題にならないが電流値が大き
い場合に影響が大きくなりピーク・ホールド回路のすｎ
度を悪化させる。
これを、コンデンサの容量を大きくすることにより防止
することが考えられるが、ピーク・ホールド回路を集積
回路として横威する場合、コンデンサの容量を大きくす
ることは困難である。
することが考えられるが、ピーク・ホールド回路を集積
回路として横威する場合、コンデンサの容量を大きくす
ることは困難である。
本発明は入力信号のピーク・ホールドを速く、かつ高精
度に行うことができるピーク・ホールド回路を提供する
ことを目的とする。
度に行うことができるピーク・ホールド回路を提供する
ことを目的とする。
［課題を解決するための手段１
第１図は本発明の原理構成図である。
第ｌ図において、ｌは主回路、２は比較回路、３は第ｌ
の定電流源、４はスイッチ回路、５はコンデンサ、６は
降圧回路、７は補助回路、８は比較回路、９は第２の定
電流源、１０はスイッチ回路、１１はコンデンサ、１２
はバッファを表す。
の定電流源、４はスイッチ回路、５はコンデンサ、６は
降圧回路、７は補助回路、８は比較回路、９は第２の定
電流源、１０はスイッチ回路、１１はコンデンサ、１２
はバッファを表す。
なお、第１図には本発明の原理を示すもので、コンデン
サ５．１１の充電電荷の放電用回路は省略されている。
サ５．１１の充電電荷の放電用回路は省略されている。
本発明は大電梳値の定電流源をもつ補助回路により入力
信号に一定比率のレヘルのピーク・ホールド出力を生威
し、その出力と入力信号電圧との差に相当する電圧は小
さい電流値の定電流源によるピーク・ホールド動作によ
り高桔度化を実現する。
信号に一定比率のレヘルのピーク・ホールド出力を生威
し、その出力と入力信号電圧との差に相当する電圧は小
さい電流値の定電流源によるピーク・ホールド動作によ
り高桔度化を実現する。
［作用］
入力信号ｖＩは主回路１の比較回路２に入力すると同時
に降圧回路６に入力する。降圧回路６は、入力信号Ｖ，
に対し比率Ｋ（Ｋ＜１）でレベルダウンを行い、その出
力Ｋ−Ｖ，を捕助回路７の比較回路８に人力する。補助
回路７は、通常のピーク・ホールド回路と同様の椹威で
、比較回路．第２の定電流ｌｆｌＸ９およびスイッチ回
路ＩＯによりコンデンサ１１に充電を行う．但し、補助
回路７の第２の定電流源９の′ｇ１２ｉｔ値は主回路の
定電流源３より大きな値であるため、充電用のコンデン
サ１１に人力電圧Ｋ−Ｖ．のピーク・ホールド出力が発
生するまでの時間は極めて高速に実行される。
に降圧回路６に入力する。降圧回路６は、入力信号Ｖ，
に対し比率Ｋ（Ｋ＜１）でレベルダウンを行い、その出
力Ｋ−Ｖ，を捕助回路７の比較回路８に人力する。補助
回路７は、通常のピーク・ホールド回路と同様の椹威で
、比較回路．第２の定電流ｌｆｌＸ９およびスイッチ回
路ＩＯによりコンデンサ１１に充電を行う．但し、補助
回路７の第２の定電流源９の′ｇ１２ｉｔ値は主回路の
定電流源３より大きな値であるため、充電用のコンデン
サ１１に人力電圧Ｋ−Ｖ．のピーク・ホールド出力が発
生するまでの時間は極めて高速に実行される。
このコンデンサ１ｌの出力電圧はハッファｌ２を介して
主回路ｌの充電用のコンデンサ５の他方の端子に供給さ
れる。
主回路ｌの充電用のコンデンサ５の他方の端子に供給さ
れる。
この場合、補助回路７では大きい雷流値の定電流源９に
より高速に充電動作が行われ、しかも最終的なピーク・
ホールド動作は主回路１で行われるので、精度を高くす
る必要がないのでスイッチ回路１０の制御に遅延が発生
しても問題がない。
より高速に充電動作が行われ、しかも最終的なピーク・
ホールド動作は主回路１で行われるので、精度を高くす
る必要がないのでスイッチ回路１０の制御に遅延が発生
しても問題がない。
主回路１では比較回路２において、入力信号■１とコン
デンサ５の一方の端子の電圧（補助回路７の出力が加算
される）とを比較し、その結果により従来と同様の作用
にスイッチ回路４を制御して第１の定電流源３の電流を
コンデンサ５に充電する。従って、第ｌの定電流源３に
より充電される？ｉ１流量は入力信号■１と補助回路７
の出力であるほぼＫ・■１の電圧との差の電圧に相当す
る分だけである． このようにして、比較回路２において両人力が一致した
ことを検出してスイッチ回路４をオフにするまでに遅延
時間があっても、第１の定電流源の電流値が小さいので
ピーク・ホールド出力のオーバ電圧は無視できる程度と
なり、高精度を達戒できる． ［実施例］ 第２図は実施例の構或図、第３図は動作波形の例を示す
図である。
デンサ５の一方の端子の電圧（補助回路７の出力が加算
される）とを比較し、その結果により従来と同様の作用
にスイッチ回路４を制御して第１の定電流源３の電流を
コンデンサ５に充電する。従って、第ｌの定電流源３に
より充電される？ｉ１流量は入力信号■１と補助回路７
の出力であるほぼＫ・■１の電圧との差の電圧に相当す
る分だけである． このようにして、比較回路２において両人力が一致した
ことを検出してスイッチ回路４をオフにするまでに遅延
時間があっても、第１の定電流源の電流値が小さいので
ピーク・ホールド出力のオーバ電圧は無視できる程度と
なり、高精度を達戒できる． ［実施例］ 第２図は実施例の構或図、第３図は動作波形の例を示す
図である。
第２図において、２０は差動増幅器を用いたコンパレー
タ、２１は小さい電流値の充電用の定電凌源、２２はス
インチ回路、２３は放電用の定電流源、２４はコンデン
サ、２５はレベルダウン回路、２６は補助回路、２７は
コンパレータ、２８は大きい電流値の定電流源、２９は
スイノチ回路、３０はコンデンサ、３ｌは充電用のコン
デンサ、３２はコンデンサ３ｌの出力をコンデンサ２４
に出力するためのバッファを表す。
タ、２１は小さい電流値の充電用の定電凌源、２２はス
インチ回路、２３は放電用の定電流源、２４はコンデン
サ、２５はレベルダウン回路、２６は補助回路、２７は
コンパレータ、２８は大きい電流値の定電流源、２９は
スイノチ回路、３０はコンデンサ、３ｌは充電用のコン
デンサ、３２はコンデンサ３ｌの出力をコンデンサ２４
に出力するためのバッファを表す。
第２図の動作を第３図の動作波形を参照しながら説明す
る。
る。
第３図にｖ１として示す入力信号が人力すると、コンパ
レータ２０とレベルダウン回路２５に供給される。レヘ
ルダウン回路２５では抵抗により入力信号の電圧を比率
Ｋ（＜１）で降下した電圧Ｋ・■１を第３図に示すよう
に発生する。この電圧Ｋ−Ｖ，はコンパレータ２７に供
給されて、コンデンサ３１の電圧と比較される．コンデ
ンサ３ｌには最初低い電圧Ｖ０が与えられており、コン
パレータ２７から” Ｈ ”の出力が発生してＦＥＴ｝
ランジスタで構成するスイッチ回路２９はオンに駆動さ
れ、大電流の定ｉｔ流源２８によりコンデンサ３ｌに充
電が行われる。この結果第３図に実線で示すようにコン
デンサ３ｌの充電電圧が上昇し、その電圧レベルがＫ−
Ｖ，に達すると、コンパレータ２７の出力が“Ｌ”にな
ってスイッチ回路２９はオフになる。この時、定電流ａ
２日の電流が大きいのでスイッチ回路２９がオフになる
までにオーバ電圧となる。このコンデンサ３ｌの出力は
バノファ３２を介してコンデンサ２４の他方の端子に供
給される。
レータ２０とレベルダウン回路２５に供給される。レヘ
ルダウン回路２５では抵抗により入力信号の電圧を比率
Ｋ（＜１）で降下した電圧Ｋ・■１を第３図に示すよう
に発生する。この電圧Ｋ−Ｖ，はコンパレータ２７に供
給されて、コンデンサ３１の電圧と比較される．コンデ
ンサ３ｌには最初低い電圧Ｖ０が与えられており、コン
パレータ２７から” Ｈ ”の出力が発生してＦＥＴ｝
ランジスタで構成するスイッチ回路２９はオンに駆動さ
れ、大電流の定ｉｔ流源２８によりコンデンサ３ｌに充
電が行われる。この結果第３図に実線で示すようにコン
デンサ３ｌの充電電圧が上昇し、その電圧レベルがＫ−
Ｖ，に達すると、コンパレータ２７の出力が“Ｌ”にな
ってスイッチ回路２９はオフになる。この時、定電流ａ
２日の電流が大きいのでスイッチ回路２９がオフになる
までにオーバ電圧となる。このコンデンサ３ｌの出力は
バノファ３２を介してコンデンサ２４の他方の端子に供
給される。
補助回路２６においてピーク・ホールド動作を実行して
いる間、コンバレータ２０の出力によりスイッチ回路２
２をオンに制御することによりコンデンサ２４への定電
ｔ［２１からの充電によりピーク・ホールト動作が行わ
れている。このコンデンサ２４には補助回路２６からの
上記した出力電圧（Ｋ・■．の電圧より少し高い）が発
生して加算されるので、この定電流源２１からコンデン
サ２４に充電される電荷は■１とＫ・■１の差に相当す
る量だけでよい。従って、第３図の点線で示すように、
コンデンサ２４の電圧レベルは高速に入力信号ｖ１と等
しいレベルに達することができる．そして、入力信号レ
ベルと等しくなるとコンパレータ２０の出力によりスイ
ッチ回路２２が切替えられるが、この時に遅延時間があ
っても定ｉｌｌ流源２１の電流値が小さいので問題にな
らない．［発明の効果］ 本発明によれば、入力信号電圧の大部分のレベルに相当
するピーク・ホールド出力を補助回路により高速に発生
し、残りのレベルの発生を小電流の定電流源を用いたピ
ーク・ホールド回路により行うので高速化と高精度化を
達或することができる。
いる間、コンバレータ２０の出力によりスイッチ回路２
２をオンに制御することによりコンデンサ２４への定電
ｔ［２１からの充電によりピーク・ホールト動作が行わ
れている。このコンデンサ２４には補助回路２６からの
上記した出力電圧（Ｋ・■．の電圧より少し高い）が発
生して加算されるので、この定電流源２１からコンデン
サ２４に充電される電荷は■１とＫ・■１の差に相当す
る量だけでよい。従って、第３図の点線で示すように、
コンデンサ２４の電圧レベルは高速に入力信号ｖ１と等
しいレベルに達することができる．そして、入力信号レ
ベルと等しくなるとコンパレータ２０の出力によりスイ
ッチ回路２２が切替えられるが、この時に遅延時間があ
っても定ｉｌｌ流源２１の電流値が小さいので問題にな
らない．［発明の効果］ 本発明によれば、入力信号電圧の大部分のレベルに相当
するピーク・ホールド出力を補助回路により高速に発生
し、残りのレベルの発生を小電流の定電流源を用いたピ
ーク・ホールド回路により行うので高速化と高精度化を
達或することができる。
第１図は本発明の原理構成図、第２図は実施例の構戒図
、第３図は動作波形の例を示す図、第４図は従来例の説
明図である。 第１図中、 ｌ ：主回路 ２，８ ：比較回路 ３ ：第１の定電流源 ４ １０：スイッチ回路 Ｓ，ｔｔ：コンデンサ ６ ：降圧回路 ７ ：補助回路 ９ ：第２の定電流源 ｌ２ ：バッファ 本を明りＫ理桶Ｊ夫関 第１図 実２ｉ七イ列σ）オプ１，ｈ）こ 囚 第２図 Ａ． ＜ピ（一ヨ甲辷２府りっオづ』ｌ，万）こ図Ｂ
，彩（未イ列のｆ！ｈ伜ケリ杉図 従来分ｊり言ｔ明図 第４図
、第３図は動作波形の例を示す図、第４図は従来例の説
明図である。 第１図中、 ｌ ：主回路 ２，８ ：比較回路 ３ ：第１の定電流源 ４ １０：スイッチ回路 Ｓ，ｔｔ：コンデンサ ６ ：降圧回路 ７ ：補助回路 ９ ：第２の定電流源 ｌ２ ：バッファ 本を明りＫ理桶Ｊ夫関 第１図 実２ｉ七イ列σ）オプ１，ｈ）こ 囚 第２図 Ａ． ＜ピ（一ヨ甲辷２府りっオづ』ｌ，万）こ図Ｂ
，彩（未イ列のｆ！ｈ伜ケリ杉図 従来分ｊり言ｔ明図 第４図
Claims (1)
- 【特許請求の範囲】 入力信号電圧とピーク・ホールド電圧とを比較する比較
回路（２）、比較回路の出力により電流値の小さい第１
の定電流源（３）からピーク・ホールド用のコンデンサ
（５）への充電を制御するスイッチ回路（４）からなる
主回路（１）と、 入力信号電圧を一定比率（Ｋ）で降圧する降圧回路（６
）と、 該降圧回路の出力を入力信号とし、比較回路（８）、ス
イッチ回路（１０）および前記第１の定電流源より大き
い電流値の第２の定電流源（９）とを備え、コンデンサ
（１１）を充電してピーク・ホールドを行う補助回路（
７）とを備え、 前記補助回路（７）のコンデンサ（１１）の出力を主回
路のピーク・ホールド用のコンデンサ（５）の出力に加
算する接続路を備えることを特徴とするピーク・ホール
ド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188276A JPH0352199A (ja) | 1989-07-20 | 1989-07-20 | ピーク・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188276A JPH0352199A (ja) | 1989-07-20 | 1989-07-20 | ピーク・ホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352199A true JPH0352199A (ja) | 1991-03-06 |
Family
ID=16220826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188276A Pending JPH0352199A (ja) | 1989-07-20 | 1989-07-20 | ピーク・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352199A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040005317A (ko) * | 2002-07-09 | 2004-01-16 | 주식회사 이디오 | 벽부착형 건조대 |
| JP2010011141A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Microelectronics Ltd | ピークホールド回路 |
-
1989
- 1989-07-20 JP JP1188276A patent/JPH0352199A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040005317A (ko) * | 2002-07-09 | 2004-01-16 | 주식회사 이디오 | 벽부착형 건조대 |
| JP2010011141A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Microelectronics Ltd | ピークホールド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973512A (en) | CMOS output buffer having load independent slewing | |
| USRE41926E1 (en) | Output circuit for adjusting output voltage slew rate | |
| US7190203B2 (en) | Memory device having a duty ratio corrector | |
| KR960019932A (ko) | 전하 펌프 회로내의 전달 게이트의 게이트 전압 감소 방법 및 회로 | |
| JP2002091584A (ja) | 電気機器 | |
| EP0570655B1 (en) | Audio amplifier on-off control circuit | |
| KR970067266A (ko) | 위상 에러 신호 발생기 | |
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| US4250452A (en) | Pressure sensitive transducer circuits | |
| KR0132781B1 (ko) | 최소한 하나의 푸쉬-풀 단을 갖는 집적회로 | |
| US4952863A (en) | Voltage regulator with power boost system | |
| KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
| EP0015554B1 (en) | Comparator circuit | |
| EP0355555B1 (en) | Circuit for processing a time-varying signal | |
| JPH0352199A (ja) | ピーク・ホールド回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US4361769A (en) | Method for performing a sample and hold function | |
| JP3144574B2 (ja) | ミューティング制御回路 | |
| US7183806B2 (en) | Output circuit | |
| US4554464A (en) | Propagation delay generator | |
| CN116781015B (zh) | 包络检波电路及芯片 | |
| JP2921184B2 (ja) | チャージポンプ回路 | |
| JPS5836132A (ja) | 突入電流防止回路 | |
| JPH11339463A (ja) | チャ―ジポンプ回路 |