JP2002091584A - 電気機器 - Google Patents
電気機器Info
- Publication number
- JP2002091584A JP2002091584A JP2000282918A JP2000282918A JP2002091584A JP 2002091584 A JP2002091584 A JP 2002091584A JP 2000282918 A JP2000282918 A JP 2000282918A JP 2000282918 A JP2000282918 A JP 2000282918A JP 2002091584 A JP2002091584 A JP 2002091584A
- Authority
- JP
- Japan
- Prior art keywords
- current
- reference voltage
- output
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 238000001514 detection method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- QVRVXSZKCXFBTE-UHFFFAOYSA-N n-[4-(6,7-dimethoxy-3,4-dihydro-1h-isoquinolin-2-yl)butyl]-2-(2-fluoroethoxy)-5-methylbenzamide Chemical compound C1C=2C=C(OC)C(OC)=CC=2CCN1CCCCNC(=O)C1=CC(C)=CC=C1OCCF QVRVXSZKCXFBTE-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
Abstract
(57)【要約】
【課題】従来のＵＳＢ装置に設けられたハイサイドスイ
ッチ回路では出力側に接続されたバイパスコンデンサの
容量を固定しているため、電源供給側の給電能力に応じ
て前記バイパスコンデンサの充電電流波形を調整するこ
とはできない。 【解決手段】本発明に係るＵＳＢ装置に設けられたハイ
サイドスイッチ回路１２０では、バイパスコンデンサＣ
１の静電容量を変えることなく、その充電電流波形を調
整するために、出力トランジスタＱ１のゲート電圧を生
成するオペアンプＡ１の基準電圧Ｖrefを変化させる基
準電圧可変回路１２ａを設けている。
ッチ回路では出力側に接続されたバイパスコンデンサの
容量を固定しているため、電源供給側の給電能力に応じ
て前記バイパスコンデンサの充電電流波形を調整するこ
とはできない。 【解決手段】本発明に係るＵＳＢ装置に設けられたハイ
サイドスイッチ回路１２０では、バイパスコンデンサＣ
１の静電容量を変えることなく、その充電電流波形を調
整するために、出力トランジスタＱ１のゲート電圧を生
成するオペアンプＡ１の基準電圧Ｖrefを変化させる基
準電圧可変回路１２ａを設けている。
Description
【０００１】
【発明の属する技術分野】本発明は装置外部から供給さ
れる入力電流を制限して装置内部への出力電流を得る出
力トランジスタを有する電気機器に関し、特に、前記出
力トランジスタの出力側に接続されたバイパスコンデン
サの静電容量を変えることなく、その充電電流波形を調
整できる電気機器に関する。
れる入力電流を制限して装置内部への出力電流を得る出
力トランジスタを有する電気機器に関し、特に、前記出
力トランジスタの出力側に接続されたバイパスコンデン
サの静電容量を変えることなく、その充電電流波形を調
整できる電気機器に関する。
【０００２】
【従来の技術】近年、パソコン等のホストコンピュータ
と周辺機器（フロッピー（登録商標）ディスクドライブ
装置、プリンタ、スキャナ等）とを接続するインターフ
ェースバスとしてＵＳＢが登場し、注目を浴びている。
このＵＳＢを備えた周辺機器（以下、ＵＳＢ装置と呼
ぶ）では、従来別々に設けられていたインターフェース
を共通化することができる。
と周辺機器（フロッピー（登録商標）ディスクドライブ
装置、プリンタ、スキャナ等）とを接続するインターフ
ェースバスとしてＵＳＢが登場し、注目を浴びている。
このＵＳＢを備えた周辺機器（以下、ＵＳＢ装置と呼
ぶ）では、従来別々に設けられていたインターフェース
を共通化することができる。
【０００３】前記ＵＳＢ装置はＵＳＢケーブルを介して
前記ホストコンピュータに接続される。このＵＳＢケー
ブルには前記ＵＳＢ装置と前記ホストコンピュータとの
信号伝達を行う信号線以外に、前記ホストコンピュータ
から前記ＵＳＢ装置に対して電源供給を行う電源供給線
が割り当てられている。
前記ホストコンピュータに接続される。このＵＳＢケー
ブルには前記ＵＳＢ装置と前記ホストコンピュータとの
信号伝達を行う信号線以外に、前記ホストコンピュータ
から前記ＵＳＢ装置に対して電源供給を行う電源供給線
が割り当てられている。
【０００４】ここで、前記ＵＳＢ装置においては、前記
ホストコンピュータとのプラグ接続時に生じる突入電流
をソフトに立ち上げるためにハイサイドスイッチ回路が
設けられており、前記電源供給線は前記ハイサイドスイ
ッチ回路を介して前記ＵＳＢ装置の内部回路に接続され
ている。なお、前記ハイサイドスイッチ回路とは前記ホ
ストコンピュータから供給される電源電流の大きさを所
定レベルに制限して内部回路に送出するカレントリミッ
タである。
ホストコンピュータとのプラグ接続時に生じる突入電流
をソフトに立ち上げるためにハイサイドスイッチ回路が
設けられており、前記電源供給線は前記ハイサイドスイ
ッチ回路を介して前記ＵＳＢ装置の内部回路に接続され
ている。なお、前記ハイサイドスイッチ回路とは前記ホ
ストコンピュータから供給される電源電流の大きさを所
定レベルに制限して内部回路に送出するカレントリミッ
タである。
【０００５】図１０は従来のハイサイドスイッチ回路の
一構成例を示す回路図である。本図に示すように、ハイ
サイドスイッチ回路１２０’には装置外部から供給され
る入力電流を制限して装置内部への出力電流を得る出力
トランジスタとして、ＰチャネルＭＯＳトランジスタＱ
１が設けられている。
一構成例を示す回路図である。本図に示すように、ハイ
サイドスイッチ回路１２０’には装置外部から供給され
る入力電流を制限して装置内部への出力電流を得る出力
トランジスタとして、ＰチャネルＭＯＳトランジスタＱ
１が設けられている。
【０００６】装置外部からの電源供給を受ける入力端子
Ｔ１は抵抗Ｒ１を介してトランジスタＱ１のソース
（Ｓ）に接続されるとともに、直列接続された抵抗Ｒ
２、Ｒ３及び定電流源Ｉ１を介してグランドにも接続さ
れている。一方、装置内部に電源供給を行う出力端子Ｔ
２はトランジスタＱ１のドレイン（Ｄ）に接続されると
ともに、バイパスコンデンサＣ１を介してグランドに接
続されている。
Ｔ１は抵抗Ｒ１を介してトランジスタＱ１のソース
（Ｓ）に接続されるとともに、直列接続された抵抗Ｒ
２、Ｒ３及び定電流源Ｉ１を介してグランドにも接続さ
れている。一方、装置内部に電源供給を行う出力端子Ｔ
２はトランジスタＱ１のドレイン（Ｄ）に接続されると
ともに、バイパスコンデンサＣ１を介してグランドに接
続されている。
【０００７】また、ハイサイドスイッチ回路１２０’に
はトランジスタＱ１のゲート電圧制御手段としてオペア
ンプＡ１が設けられている。オペアンプＡ１の正相入力
端子（＋）は抵抗Ｒ２と抵抗Ｒ３の接続ノードに接続さ
れており、逆相入力端子（−）はトランジスタＱ１のソ
ース（Ｓ）に接続されている。また、オペアンプＡ１の
出力端子はトランジスタＱ１のゲート（Ｇ）に接続され
ている。
はトランジスタＱ１のゲート電圧制御手段としてオペア
ンプＡ１が設けられている。オペアンプＡ１の正相入力
端子（＋）は抵抗Ｒ２と抵抗Ｒ３の接続ノードに接続さ
れており、逆相入力端子（−）はトランジスタＱ１のソ
ース（Ｓ）に接続されている。また、オペアンプＡ１の
出力端子はトランジスタＱ１のゲート（Ｇ）に接続され
ている。
【０００８】上記構成のハイサイドスイッチ回路１２
０’の動作について説明する。オペアンプＡ１は正相入
力端子（＋）に加わる基準電圧Ｖrefと、逆相入力端子
（−）に加わる参照電圧Ｖadjとの差電圧を増幅するこ
とでトランジスタＱ１のゲート電圧を生成する。
０’の動作について説明する。オペアンプＡ１は正相入
力端子（＋）に加わる基準電圧Ｖrefと、逆相入力端子
（−）に加わる参照電圧Ｖadjとの差電圧を増幅するこ
とでトランジスタＱ１のゲート電圧を生成する。
【０００９】例えば、トランジスタＱ１に大きな電流が
流れた場合には、抵抗Ｒ１による電圧降下が大きくなる
ので参照電圧Ｖadjは下がり、オペアンプＡ１の出力電
圧は高くなる。従って、トランジスタＱ１のゲート・ソ
ース間の電位差は小さくなり、トランジスタＱ１は小さ
い電流しか流せなくなる。逆に、トランジスタＱ１に流
れる電流が小さくなり参照電圧Ｖadjが高くなるとオペ
アンプＡ１の出力電圧は低くなるので、トランジスタＱ
１のゲート・ソース間の電位差は大きくなり、トランジ
スタＱ１は大きい電流を流せるようになる。
流れた場合には、抵抗Ｒ１による電圧降下が大きくなる
ので参照電圧Ｖadjは下がり、オペアンプＡ１の出力電
圧は高くなる。従って、トランジスタＱ１のゲート・ソ
ース間の電位差は小さくなり、トランジスタＱ１は小さ
い電流しか流せなくなる。逆に、トランジスタＱ１に流
れる電流が小さくなり参照電圧Ｖadjが高くなるとオペ
アンプＡ１の出力電圧は低くなるので、トランジスタＱ
１のゲート・ソース間の電位差は大きくなり、トランジ
スタＱ１は大きい電流を流せるようになる。
【００１０】このように、ハイサイドスイッチ回路１２
０’は参照電圧Ｖadjが所定の基準電圧Ｖrefに一致する
ようにトランジスタＱ１に流れる出力電流Ｉoutの大き
さを制限する回路である。本構成のハイサイドスイッチ
回路１２０’の場合、基準電圧Ｖrefを高く設定すれば
出力電流Ｉoutの目標値は小さくなり、逆に基準電圧Ｖ
refを低く設定すれば出力電流Ｉoutの目標値は大きくな
る。なお、従来では装置内部へ送出すべき出力電流Ｉ
outの最終目標値に基づいて基準電圧Ｖrefが固定されて
いる。
０’は参照電圧Ｖadjが所定の基準電圧Ｖrefに一致する
ようにトランジスタＱ１に流れる出力電流Ｉoutの大き
さを制限する回路である。本構成のハイサイドスイッチ
回路１２０’の場合、基準電圧Ｖrefを高く設定すれば
出力電流Ｉoutの目標値は小さくなり、逆に基準電圧Ｖ
refを低く設定すれば出力電流Ｉoutの目標値は大きくな
る。なお、従来では装置内部へ送出すべき出力電流Ｉ
outの最終目標値に基づいて基準電圧Ｖrefが固定されて
いる。
【００１１】図１１はハイサイドスイッチ回路１２０’
における入力電圧Ｖinと出力電流Ｉ outの挙動を示すタ
イムチャートである。本図の実線に示すように、ハイサ
イドスイッチ回路１２０’の入力端子Ｔ１に入力電圧Ｖ
inが印加されると、バイパスコンデンサＣ１には出力電
流Ｉoutが流れ始める。このとき、バイパスコンデンサ
Ｃ１を充電する出力電流Ｉoutはハイサイドスイッチ回
路１２０’によってある程度ソフトに立ち上げられる。
における入力電圧Ｖinと出力電流Ｉ outの挙動を示すタ
イムチャートである。本図の実線に示すように、ハイサ
イドスイッチ回路１２０’の入力端子Ｔ１に入力電圧Ｖ
inが印加されると、バイパスコンデンサＣ１には出力電
流Ｉoutが流れ始める。このとき、バイパスコンデンサ
Ｃ１を充電する出力電流Ｉoutはハイサイドスイッチ回
路１２０’によってある程度ソフトに立ち上げられる。
【００１２】なお、バイパスコンデンサＣ１を充電する
際のピーク電流値及び充電時間は、バイパスコンデンサ
Ｃ１の静電容量、及びハイサイドスイッチ回路１２０’
の基準電圧Ｖref（出力電流Ｉoutの目標値）に応じて決
定される。また、図１１の実線では、図１０において出
力端子Ｔ２に接続される負荷がバイパスコンデンサＣ１
のみの場合を示しているので、バイパスコンデンサＣ１
の充電が完了すれば出力電流Ｉoutが０になっている。
しかし、出力端子Ｔ２に他の負荷回路が接続されている
場合には、バイパスコンデンサＣ１の充電完了後も負荷
に応じた電流（図中の一点鎖線）が流れる。
際のピーク電流値及び充電時間は、バイパスコンデンサ
Ｃ１の静電容量、及びハイサイドスイッチ回路１２０’
の基準電圧Ｖref（出力電流Ｉoutの目標値）に応じて決
定される。また、図１１の実線では、図１０において出
力端子Ｔ２に接続される負荷がバイパスコンデンサＣ１
のみの場合を示しているので、バイパスコンデンサＣ１
の充電が完了すれば出力電流Ｉoutが０になっている。
しかし、出力端子Ｔ２に他の負荷回路が接続されている
場合には、バイパスコンデンサＣ１の充電完了後も負荷
に応じた電流（図中の一点鎖線）が流れる。
【００１３】
【発明が解決しようとする課題】たしかに、上記構成の
ハイサイドスイッチ回路１２０’は、前述のフィードバ
ック制御によって出力端子Ｔ２に流れる出力電流Ｉout
にリミットをかけるので、前記ＵＳＢ装置と前記ホスト
コンピュータとをプラグ接続する際に生じる突入電流を
ある程度ソフトに立ち上げることができる。従って、前
記ホストコンピュータ側に設けられた電源供給回路に過
大な負荷が加わることをある程度防止することが可能で
ある。加えて、ハイサイドスイッチ回路１２０’の出力
電流ＩoutはバイパスコンデンサＣ１によって一旦充電
されるため、前記ＵＳＢ装置の内部回路へ供給される電
流は平滑化されたノイズ成分の少ない電流となる。
ハイサイドスイッチ回路１２０’は、前述のフィードバ
ック制御によって出力端子Ｔ２に流れる出力電流Ｉout
にリミットをかけるので、前記ＵＳＢ装置と前記ホスト
コンピュータとをプラグ接続する際に生じる突入電流を
ある程度ソフトに立ち上げることができる。従って、前
記ホストコンピュータ側に設けられた電源供給回路に過
大な負荷が加わることをある程度防止することが可能で
ある。加えて、ハイサイドスイッチ回路１２０’の出力
電流ＩoutはバイパスコンデンサＣ１によって一旦充電
されるため、前記ＵＳＢ装置の内部回路へ供給される電
流は平滑化されたノイズ成分の少ない電流となる。
【００１４】しかしながら、従来構成のハイサイドスイ
ッチ回路１２０’におけるバイパスコンデンサＣ１の静
電容量は、その充電時のピーク電流値及び充電時間がＵ
ＳＢ規格や内部ＩＣの規格範囲内に収まるように設定さ
れた固定値となっている。そのため、前記ホストコンピ
ュータ側に設けられた電源供給回路の電源供給能力やＵ
ＳＢケーブルの特性等に応じて、バイパスコンデンサＣ
１の充電電流波形を調整すること、例えば、バイパスコ
ンデンサＣ１を充電する際のピーク電流値及び充電時間
を規格範囲内に収めつつ、出力電流Ｉoutができる限り
ソフトに立ち上がるように調整することは不可能であ
る。
ッチ回路１２０’におけるバイパスコンデンサＣ１の静
電容量は、その充電時のピーク電流値及び充電時間がＵ
ＳＢ規格や内部ＩＣの規格範囲内に収まるように設定さ
れた固定値となっている。そのため、前記ホストコンピ
ュータ側に設けられた電源供給回路の電源供給能力やＵ
ＳＢケーブルの特性等に応じて、バイパスコンデンサＣ
１の充電電流波形を調整すること、例えば、バイパスコ
ンデンサＣ１を充電する際のピーク電流値及び充電時間
を規格範囲内に収めつつ、出力電流Ｉoutができる限り
ソフトに立ち上がるように調整することは不可能であ
る。
【００１５】本発明は上記の問題点に鑑み、装置外部か
ら供給される入力電流を制限して装置内部への出力電流
を得る出力トランジスタと、前記出力トランジスタの出
力側に接続されたバイパスコンデンサとを有する電気機
器において、前記バイパスコンデンサの静電容量を変え
ることなく、その充電電流波形を調整することが可能な
電気機器を提供することを目的とする。
ら供給される入力電流を制限して装置内部への出力電流
を得る出力トランジスタと、前記出力トランジスタの出
力側に接続されたバイパスコンデンサとを有する電気機
器において、前記バイパスコンデンサの静電容量を変え
ることなく、その充電電流波形を調整することが可能な
電気機器を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電気機器においては、装置外部から供
給される入力電流を制限して装置内部への出力電流を得
る出力トランジスタと、前記出力トランジスタに流れる
電流を電圧に変換して検出する電流検出手段と、前記電
流検出手段から出力される検出電圧が所定の基準電圧に
一致するように前記出力トランジスタにおける電流制限
を行う出力制御手段と、前記出力トランジスタの出力側
に接続されたバイパスコンデンサと、を有する電気機器
において、前記バイパスコンデンサの静電容量を変える
ことなく、その充電電流波形を調整するために、前記基
準電圧を変化させる基準電圧可変手段を設けた構成とし
ている。
に、本発明に係る電気機器においては、装置外部から供
給される入力電流を制限して装置内部への出力電流を得
る出力トランジスタと、前記出力トランジスタに流れる
電流を電圧に変換して検出する電流検出手段と、前記電
流検出手段から出力される検出電圧が所定の基準電圧に
一致するように前記出力トランジスタにおける電流制限
を行う出力制御手段と、前記出力トランジスタの出力側
に接続されたバイパスコンデンサと、を有する電気機器
において、前記バイパスコンデンサの静電容量を変える
ことなく、その充電電流波形を調整するために、前記基
準電圧を変化させる基準電圧可変手段を設けた構成とし
ている。
【００１７】特に、前記電気機器への電源供給を開始す
る際、前記基準電圧可変手段は、前記出力トランジスタ
における電流制限が徐々に軽くなるように前記基準電圧
を変化させる構成にするとよい。また、本発明に係る電
気機器においては、前記基準電圧可変手段による単位時
間当たりの基準電圧変化量を任意に調整可能な構成とし
ている。
る際、前記基準電圧可変手段は、前記出力トランジスタ
における電流制限が徐々に軽くなるように前記基準電圧
を変化させる構成にするとよい。また、本発明に係る電
気機器においては、前記基準電圧可変手段による単位時
間当たりの基準電圧変化量を任意に調整可能な構成とし
ている。
【００１８】さらに、前記基準電圧可変手段によって前
記基準電圧を変化させ始めるタイミングを、装置内部へ
の出力電流の立ち上がりに同期させる手段を設けた構成
にするとよい。なお、本発明はインターフェースバスと
してＵＳＢ（Universal Serial Bus）を備えた電気機器
に適用するとよい。
記基準電圧を変化させ始めるタイミングを、装置内部へ
の出力電流の立ち上がりに同期させる手段を設けた構成
にするとよい。なお、本発明はインターフェースバスと
してＵＳＢ（Universal Serial Bus）を備えた電気機器
に適用するとよい。
【００１９】
【発明の実施の形態】ここでは、本発明に係る電気機器
として、ＵＳＢインターフェースバスを備えた周辺機器
（以下、ＵＳＢ装置と呼ぶ）を例に挙げて説明を行う。
図１は本発明に係るＵＳＢ装置を含むコンピュータシス
テムの概略構成を示すブロック図である。
として、ＵＳＢインターフェースバスを備えた周辺機器
（以下、ＵＳＢ装置と呼ぶ）を例に挙げて説明を行う。
図１は本発明に係るＵＳＢ装置を含むコンピュータシス
テムの概略構成を示すブロック図である。
【００２０】本図に示すように、ＵＳＢ装置１００はＵ
ＳＢケーブル１５０を介してパソコン等のホストコンピ
ュータ２００に接続される。このＵＳＢケーブル１５０
にはＵＳＢ装置１００とホストコンピュータ２００との
信号伝達を行う信号線１５１と、ホストコンピュータ２
００からＵＳＢ装置１００に対して電源供給を行う電源
供給線１５２とが割り当てられている。
ＳＢケーブル１５０を介してパソコン等のホストコンピ
ュータ２００に接続される。このＵＳＢケーブル１５０
にはＵＳＢ装置１００とホストコンピュータ２００との
信号伝達を行う信号線１５１と、ホストコンピュータ２
００からＵＳＢ装置１００に対して電源供給を行う電源
供給線１５２とが割り当てられている。
【００２１】ＵＳＢ装置１００に導入された信号線１５
１は内部回路１１０に接続されており、ＵＳＢ装置１０
０とホストコンピュータ２００との間で信号のやり取り
が行われる。一方、電源供給線１５２は内部回路１１０
に直接接続されるのではなく、ハイサイドスイッチ回路
１２０を介して内部回路１１０に接続されている。
１は内部回路１１０に接続されており、ＵＳＢ装置１０
０とホストコンピュータ２００との間で信号のやり取り
が行われる。一方、電源供給線１５２は内部回路１１０
に直接接続されるのではなく、ハイサイドスイッチ回路
１２０を介して内部回路１１０に接続されている。
【００２２】ハイサイドスイッチ回路１２０は、ホスト
コンピュータ２００から供給される電源電流の大きさを
所定レベルに制限するカレントリミッタである。図２は
ハイサイドスイッチ回路１２０（第１実施形態）の概略
構成を示す回路図である。本図に示すように、本実施形
態のハイサイドスイッチ回路１２０は従来のハイサイド
スイッチ回路１２０’（図１０参照）とほぼ同様の構成
から成っている。そこで、従来と同様の構成及び機能を
有する部分については図１０と同一の符号を付すことで
説明を省略し、以下では本実施形態の新規な構成部分に
ついて重点を置いた説明を行う。
コンピュータ２００から供給される電源電流の大きさを
所定レベルに制限するカレントリミッタである。図２は
ハイサイドスイッチ回路１２０（第１実施形態）の概略
構成を示す回路図である。本図に示すように、本実施形
態のハイサイドスイッチ回路１２０は従来のハイサイド
スイッチ回路１２０’（図１０参照）とほぼ同様の構成
から成っている。そこで、従来と同様の構成及び機能を
有する部分については図１０と同一の符号を付すことで
説明を省略し、以下では本実施形態の新規な構成部分に
ついて重点を置いた説明を行う。
【００２３】本実施形態のハイサイドスイッチ回路１２
０には、バイパスコンデンサＣ１の静電容量を変えるこ
となく、その充電電流波形を調整するために、オペアン
プＡ１の基準電圧Ｖrefを変化させる基準電圧可変回路
１２ａが設けられている。基準電圧可変回路１２ａの一
端は抵抗Ｒ２とオペアンプＡ１の正相入力端子（＋）と
の接続ノードに接続されており、他端は調整端子Ｔ３に
接続された調整コンデンサＣ２を介してグランドに接続
されている。なお、基準電圧可変回路１２ａを設けたこ
とにより、図１０に示した抵抗Ｒ３及び定電流源Ｉ１は
除去されている。
０には、バイパスコンデンサＣ１の静電容量を変えるこ
となく、その充電電流波形を調整するために、オペアン
プＡ１の基準電圧Ｖrefを変化させる基準電圧可変回路
１２ａが設けられている。基準電圧可変回路１２ａの一
端は抵抗Ｒ２とオペアンプＡ１の正相入力端子（＋）と
の接続ノードに接続されており、他端は調整端子Ｔ３に
接続された調整コンデンサＣ２を介してグランドに接続
されている。なお、基準電圧可変回路１２ａを設けたこ
とにより、図１０に示した抵抗Ｒ３及び定電流源Ｉ１は
除去されている。
【００２４】続いて、上記構成のハイサイドスイッチ回
路１２０の動作について説明する。前述した基準電圧可
変回路１２ａは、抵抗Ｒ２に流れるソフト立ち上げ電流
Ｉ soft（以下、ソフト電流Ｉsoftと呼ぶ）の大きさを変
化させることで、オペアンプＡ１の基準電圧Ｖrefを変
化させる回路である。また、基準電圧可変回路１２ａに
よる単位時間当たりの基準電圧変化量は調整コンデンサ
Ｃ２の静電容量を変えることによって任意に調整するこ
とが可能である。
路１２０の動作について説明する。前述した基準電圧可
変回路１２ａは、抵抗Ｒ２に流れるソフト立ち上げ電流
Ｉ soft（以下、ソフト電流Ｉsoftと呼ぶ）の大きさを変
化させることで、オペアンプＡ１の基準電圧Ｖrefを変
化させる回路である。また、基準電圧可変回路１２ａに
よる単位時間当たりの基準電圧変化量は調整コンデンサ
Ｃ２の静電容量を変えることによって任意に調整するこ
とが可能である。
【００２５】図３はハイサイドスイッチ回路１２０にお
ける入力電圧Ｖin、ソフト電流Ｉsof t、基準電圧
Ｖref、及び出力電流Ｉoutの挙動を示すタイムチャート
である。なお、ここでは簡単のために出力端子Ｔ２に接
続される負荷がバイパスコンデンサＣ１のみの場合を示
している。本図に示すように、ハイサイドスイッチ回路
１２０の入力端子Ｔ１に入力電圧Ｖinが印加されると、
バイパスコンデンサＣ１には出力電流Ｉoutが流れ始
め、充電が完了すると出力電流Ｉoutは０になってい
る。なお、出力端子Ｔ２に他の負荷回路が接続されてい
る場合には、バイパスコンデンサＣ１の充電完了後も負
荷に応じた電流が流れる。
ける入力電圧Ｖin、ソフト電流Ｉsof t、基準電圧
Ｖref、及び出力電流Ｉoutの挙動を示すタイムチャート
である。なお、ここでは簡単のために出力端子Ｔ２に接
続される負荷がバイパスコンデンサＣ１のみの場合を示
している。本図に示すように、ハイサイドスイッチ回路
１２０の入力端子Ｔ１に入力電圧Ｖinが印加されると、
バイパスコンデンサＣ１には出力電流Ｉoutが流れ始
め、充電が完了すると出力電流Ｉoutは０になってい
る。なお、出力端子Ｔ２に他の負荷回路が接続されてい
る場合には、バイパスコンデンサＣ１の充電完了後も負
荷に応じた電流が流れる。
【００２６】このとき、基準電圧可変回路１２ａは抵抗
Ｒ２に流れるソフト電流Ｉsoftを徐々に大きくしていく
ので、抵抗Ｒ２における電圧降下は徐々に大きくなり、
オペアンプＡ１の基準電圧Ｖrefは徐々に低下してＶref
Ｌになる。すなわち、ＵＳＢ装置１００への電源供給を
開始する際、基準電圧可変回路１２ａはトランジスタＱ
１における電流制限が徐々に軽くなるように基準電圧Ｖ
refの大きさをＶrefＨからＶrefＬまで数１０ｍＶ変化
させる。なお、ＶrefＨ、ＶrefＬはいずれも電源電圧Ｖ
ccに非常に近い値である。
Ｒ２に流れるソフト電流Ｉsoftを徐々に大きくしていく
ので、抵抗Ｒ２における電圧降下は徐々に大きくなり、
オペアンプＡ１の基準電圧Ｖrefは徐々に低下してＶref
Ｌになる。すなわち、ＵＳＢ装置１００への電源供給を
開始する際、基準電圧可変回路１２ａはトランジスタＱ
１における電流制限が徐々に軽くなるように基準電圧Ｖ
refの大きさをＶrefＨからＶrefＬまで数１０ｍＶ変化
させる。なお、ＶrefＨ、ＶrefＬはいずれも電源電圧Ｖ
ccに非常に近い値である。
【００２７】また、基準電圧可変回路１２ａによって生
成されるソフト電流Ｉsoftの上限値、すなわち基準電圧
Ｖrefの下限値ＶrefＬは出力電流Ｉoutの最終目標値に
基づいて設定するとよい。例えば、図３に示すように、
出力電流ＩoutによるバイパスコンデンサＣ１の充電が
完了する時間とほぼ同じタイミングでソフト電流Ｉso ft
の値が最大となるようにしてもよいし、出力電流Ｉout
が最大になった後までソフト電流Ｉsoftが最大とならな
いようにしてもよい。
成されるソフト電流Ｉsoftの上限値、すなわち基準電圧
Ｖrefの下限値ＶrefＬは出力電流Ｉoutの最終目標値に
基づいて設定するとよい。例えば、図３に示すように、
出力電流ＩoutによるバイパスコンデンサＣ１の充電が
完了する時間とほぼ同じタイミングでソフト電流Ｉso ft
の値が最大となるようにしてもよいし、出力電流Ｉout
が最大になった後までソフト電流Ｉsoftが最大とならな
いようにしてもよい。
【００２８】上記したように、ＵＳＢ装置１００に対す
る電源投入直後は出力電流Ｉoutを厳しく制限し、時間
の経過とともにその制限を軽くしていく構成であれば、
ＵＳＢ装置１００とホストコンピュータ２００とをプラ
グ接続する際に生じる突入電流を従来よりもソフトに立
ち上げるとともに、そのソフト立ち上げ時間を最適化
（例えば、ソフト立ち上げ時間＝バイパスコンデンサＣ
１の充電時間）することができる。従って、ホストコン
ピュータ２００側に設けられた電源供給回路に過大な負
荷が加わることをより確実に防止することが可能とな
る。
る電源投入直後は出力電流Ｉoutを厳しく制限し、時間
の経過とともにその制限を軽くしていく構成であれば、
ＵＳＢ装置１００とホストコンピュータ２００とをプラ
グ接続する際に生じる突入電流を従来よりもソフトに立
ち上げるとともに、そのソフト立ち上げ時間を最適化
（例えば、ソフト立ち上げ時間＝バイパスコンデンサＣ
１の充電時間）することができる。従って、ホストコン
ピュータ２００側に設けられた電源供給回路に過大な負
荷が加わることをより確実に防止することが可能とな
る。
【００２９】また、本実施形態のハイサイドスイッチ回
路１２０においては、基準電圧可変回路１２ａによる単
位時間当たりの基準電圧変化量を調整コンデンサＣ２の
静電容量を変えることで任意に調整可能な構成としてい
る。このような構成とすることにより、ホストコンピュ
ータ２００側に設けられた電源供給回路の電源供給能力
やＵＳＢケーブル１５０の特性等に応じて、図中の破線
で示すようにバイパスコンデンサＣ１の充電電流波形を
任意に調整することが可能となる。従って、ＵＳＢ装置
１００の電源設計における最適化が容易に行える。
路１２０においては、基準電圧可変回路１２ａによる単
位時間当たりの基準電圧変化量を調整コンデンサＣ２の
静電容量を変えることで任意に調整可能な構成としてい
る。このような構成とすることにより、ホストコンピュ
ータ２００側に設けられた電源供給回路の電源供給能力
やＵＳＢケーブル１５０の特性等に応じて、図中の破線
で示すようにバイパスコンデンサＣ１の充電電流波形を
任意に調整することが可能となる。従って、ＵＳＢ装置
１００の電源設計における最適化が容易に行える。
【００３０】次に、上記した基準電圧可変回路１２ａの
内部構成について説明する。図４は基準電圧可変回路１
２ａの一構成例を示す回路図である。基準電圧可変回路
１２ａは一対のＮＰＮトランジスタＱａ、Ｑｂを有して
おり、両トランジスタのベースは互いに接続されてい
る。トランジスタＱａのコレクタは定電流源Ｉａを介し
て電源電圧線（入力端子Ｔ１）に接続されるとともに、
自身のベースにも接続されている。また、トランジスタ
Ｑａのエミッタは抵抗Ｒａ及び調整コンデンサＣ２を介
してグランドに接続されている。
内部構成について説明する。図４は基準電圧可変回路１
２ａの一構成例を示す回路図である。基準電圧可変回路
１２ａは一対のＮＰＮトランジスタＱａ、Ｑｂを有して
おり、両トランジスタのベースは互いに接続されてい
る。トランジスタＱａのコレクタは定電流源Ｉａを介し
て電源電圧線（入力端子Ｔ１）に接続されるとともに、
自身のベースにも接続されている。また、トランジスタ
Ｑａのエミッタは抵抗Ｒａ及び調整コンデンサＣ２を介
してグランドに接続されている。
【００３１】一方、トランジスタＱｂのコレクタは抵抗
Ｒ２とオペアンプＡ１の正相入力端子（＋）との接続ノ
ードに接続されており、エミッタは抵抗Ｒｂを介してグ
ランドに接続されている。なお、抵抗Ｒｂの抵抗値は抵
抗Ｒａの抵抗値よりも大きく設定されている。
Ｒ２とオペアンプＡ１の正相入力端子（＋）との接続ノ
ードに接続されており、エミッタは抵抗Ｒｂを介してグ
ランドに接続されている。なお、抵抗Ｒｂの抵抗値は抵
抗Ｒａの抵抗値よりも大きく設定されている。
【００３２】上記構成の基準電圧可変回路１２ａにおい
て、前記電源電圧線に電源電圧Ｖinが印加されると調整
コンデンサＣ２に電流が流れ込んで充電が始まる。電源
電圧Ｖinを投入した直後は調整コンデンサＣ２に電荷が
貯まっていないのでトランジスタＱａのエミッタ電位は
低い状態であり、トランジスタＱａには大きなコレクタ
電流が流れる。
て、前記電源電圧線に電源電圧Ｖinが印加されると調整
コンデンサＣ２に電流が流れ込んで充電が始まる。電源
電圧Ｖinを投入した直後は調整コンデンサＣ２に電荷が
貯まっていないのでトランジスタＱａのエミッタ電位は
低い状態であり、トランジスタＱａには大きなコレクタ
電流が流れる。
【００３３】一方、抵抗Ｒｂの抵抗値は抵抗Ｒａの抵抗
値よりも大きく設定されているため、トランジスタＱｂ
のエミッタ電位はトランジスタＱａのエミッタ電位より
も高く、トランジスタＱｂのコレクタにはトランジスタ
Ｑａのコレクタ電流ほど大きい電流は流れない。このよ
うに、電源電圧Ｖinを投入した直後にはトランジスタＱ
ｂのコレクタ電流、すなわちソフト電流Ｉsoftが小さく
抑えられている。
値よりも大きく設定されているため、トランジスタＱｂ
のエミッタ電位はトランジスタＱａのエミッタ電位より
も高く、トランジスタＱｂのコレクタにはトランジスタ
Ｑａのコレクタ電流ほど大きい電流は流れない。このよ
うに、電源電圧Ｖinを投入した直後にはトランジスタＱ
ｂのコレクタ電流、すなわちソフト電流Ｉsoftが小さく
抑えられている。
【００３４】しかし、調整コンデンサＣ２への充電が進
んでトランジスタＱａのエミッタ電位が高くなっていく
とトランジスタＱａのコレクタ電流は流れにくくなり、
その分がトランジスタＱａ、Ｑｂの両ベースに流れ込む
ことになる。従って、トランジスタＱｂにおけるベース
・エミッタ間の電位差は大きくなり、トランジスタＱｂ
のコレクタに流れるソフト電流Ｉsoftは徐々に大きくな
る。
んでトランジスタＱａのエミッタ電位が高くなっていく
とトランジスタＱａのコレクタ電流は流れにくくなり、
その分がトランジスタＱａ、Ｑｂの両ベースに流れ込む
ことになる。従って、トランジスタＱｂにおけるベース
・エミッタ間の電位差は大きくなり、トランジスタＱｂ
のコレクタに流れるソフト電流Ｉsoftは徐々に大きくな
る。
【００３５】このようにして、基準電圧可変回路１２ａ
はソフト電流Ｉsoftを徐々に大きくしていく。なお、ソ
フト電流Ｉsoftを急峻に立ち上げるには調整コンデンサ
Ｃ２の静電容量を小さく設定すればよく、緩慢に立ち上
げるには調整コンデンサＣ２の静電容量を大きく設定す
ればよい。また、調整コンデンサＣ２の静電容量を変更
する代わりに抵抗Ｒ２の抵抗値を変更する構成として
も、上記と同様にソフト電流Ｉsoftの調整を行うことが
できる。
はソフト電流Ｉsoftを徐々に大きくしていく。なお、ソ
フト電流Ｉsoftを急峻に立ち上げるには調整コンデンサ
Ｃ２の静電容量を小さく設定すればよく、緩慢に立ち上
げるには調整コンデンサＣ２の静電容量を大きく設定す
ればよい。また、調整コンデンサＣ２の静電容量を変更
する代わりに抵抗Ｒ２の抵抗値を変更する構成として
も、上記と同様にソフト電流Ｉsoftの調整を行うことが
できる。
【００３６】次に、本発明の第２実施形態について説明
する。図５はハイサイドスイッチ回路１２１（第２実施
形態）の概略構成を示す回路図である。本図に示すよう
に、本実施形態のハイサイドスイッチ回路１２１は前出
した第１実施形態のハイサイドスイッチ回路１２０（図
２参照）とほぼ同様の構成から成っており、出力トラン
ジスタとしてＮチャネルＭＯＳトランジスタＱ２を用い
た構成である。そこで、第１実施形態と同様の構成及び
機能を有する部分については図２と同一の符号を付すこ
とで説明を省略し、以下では本実施形態の新規な構成部
分について重点を置いた説明を行う。
する。図５はハイサイドスイッチ回路１２１（第２実施
形態）の概略構成を示す回路図である。本図に示すよう
に、本実施形態のハイサイドスイッチ回路１２１は前出
した第１実施形態のハイサイドスイッチ回路１２０（図
２参照）とほぼ同様の構成から成っており、出力トラン
ジスタとしてＮチャネルＭＯＳトランジスタＱ２を用い
た構成である。そこで、第１実施形態と同様の構成及び
機能を有する部分については図２と同一の符号を付すこ
とで説明を省略し、以下では本実施形態の新規な構成部
分について重点を置いた説明を行う。
【００３７】前述した通り、本実施形態では出力トラン
ジスタとしてＮチャネルＭＯＳトランジスタＱ２が用い
られており、そのドレイン（Ｄ）とソース（Ｓ）の接続
が第１実施形態と逆になっている。すなわち、トランジ
スタＱ２ではドレイン（Ｄ）が抵抗Ｒ１を介して入力端
子Ｔ１に接続されており、ソース（Ｓ）が出力端子Ｔ２
に接続されている。また、オペアンプＡ１の出力端子と
トランジスタＱ２のゲート（Ｇ）間にはゲート電圧コン
トロール回路１２ｂが設けられており、ゲート電圧コン
トロール回路１２ｂにはチャージポンプ回路１２ｃが接
続されている。
ジスタとしてＮチャネルＭＯＳトランジスタＱ２が用い
られており、そのドレイン（Ｄ）とソース（Ｓ）の接続
が第１実施形態と逆になっている。すなわち、トランジ
スタＱ２ではドレイン（Ｄ）が抵抗Ｒ１を介して入力端
子Ｔ１に接続されており、ソース（Ｓ）が出力端子Ｔ２
に接続されている。また、オペアンプＡ１の出力端子と
トランジスタＱ２のゲート（Ｇ）間にはゲート電圧コン
トロール回路１２ｂが設けられており、ゲート電圧コン
トロール回路１２ｂにはチャージポンプ回路１２ｃが接
続されている。
【００３８】ゲート電圧コントロール回路１２ｂはオペ
アンプＡ１の出力電圧に基づいてトランジスタＱ２のゲ
ート電圧をコントロールする。すなわち、オペアンプＡ
１の出力電圧が高ければゲート電圧を低くし、オペアン
プＡ１の出力電圧が低ければゲート電圧を高くする。こ
のような動作により、出力トランジスタとしてＮチャネ
ルＭＯＳトランジスタＱ２を用いても、前述の第１実施
形態と同様の動作を実現することができる。
アンプＡ１の出力電圧に基づいてトランジスタＱ２のゲ
ート電圧をコントロールする。すなわち、オペアンプＡ
１の出力電圧が高ければゲート電圧を低くし、オペアン
プＡ１の出力電圧が低ければゲート電圧を高くする。こ
のような動作により、出力トランジスタとしてＮチャネ
ルＭＯＳトランジスタＱ２を用いても、前述の第１実施
形態と同様の動作を実現することができる。
【００３９】チャージポンプ回路１２ｃは発振回路部
（図示せず）を用いてトランジスタＱ２のゲート（Ｇ）
に印加されるゲート電圧を昇圧する機能を有している。
このような昇圧機構を設けることにより、トランジスタ
Ｑ２のオン抵抗を下げることができる。よって、トラン
ジスタＱ２で消費される電力を抑制し、ハイサイドスイ
ッチ回路１２１の省電力化に貢献することができる。
（図示せず）を用いてトランジスタＱ２のゲート（Ｇ）
に印加されるゲート電圧を昇圧する機能を有している。
このような昇圧機構を設けることにより、トランジスタ
Ｑ２のオン抵抗を下げることができる。よって、トラン
ジスタＱ２で消費される電力を抑制し、ハイサイドスイ
ッチ回路１２１の省電力化に貢献することができる。
【００４０】次に、本発明の第３実施形態について説明
する。図６はハイサイドスイッチ回路１２２（第３実施
形態）の概略構成を示す回路図である。本図に示すよう
に、本実施形態のハイサイドスイッチ回路１２２は前出
した第１実施形態のハイサイドスイッチ回路１２０（図
２参照）とほぼ同様の構成から成っており、出力電流Ｉ
outの立ち上がりを検出するモニタ電流検出回路１２ｄ
を新たに設けた構成である。そこで、第１実施形態と同
様の構成及び機能を有する部分については図２と同一の
符号を付すことで説明を省略し、以下では本実施形態の
新規な構成部分について重点を置いた説明を行う。
する。図６はハイサイドスイッチ回路１２２（第３実施
形態）の概略構成を示す回路図である。本図に示すよう
に、本実施形態のハイサイドスイッチ回路１２２は前出
した第１実施形態のハイサイドスイッチ回路１２０（図
２参照）とほぼ同様の構成から成っており、出力電流Ｉ
outの立ち上がりを検出するモニタ電流検出回路１２ｄ
を新たに設けた構成である。そこで、第１実施形態と同
様の構成及び機能を有する部分については図２と同一の
符号を付すことで説明を省略し、以下では本実施形態の
新規な構成部分について重点を置いた説明を行う。
【００４１】本実施形態では基準電圧Ｖrefを変化させ
始めるタイミングを出力電流Ｉoutの立ち上がりに同期
させる手段として、前述したモニタ電流検出回路１２ｄ
と、モニタ電流検出用のＰチャネルＭＯＳトランジスタ
Ｑ３とを設けている。トランジスタＱ３のソース（Ｓ）
は抵抗Ｒ１を介して入力端子Ｔ１に接続されており、ゲ
ート（Ｇ）はオペアンプＡ１の出力端子に接続されてい
る。また、トランジスタＱ３のドレイン（Ｄ）はモニタ
電流検出回路１２ｄに接続されている。
始めるタイミングを出力電流Ｉoutの立ち上がりに同期
させる手段として、前述したモニタ電流検出回路１２ｄ
と、モニタ電流検出用のＰチャネルＭＯＳトランジスタ
Ｑ３とを設けている。トランジスタＱ３のソース（Ｓ）
は抵抗Ｒ１を介して入力端子Ｔ１に接続されており、ゲ
ート（Ｇ）はオペアンプＡ１の出力端子に接続されてい
る。また、トランジスタＱ３のドレイン（Ｄ）はモニタ
電流検出回路１２ｄに接続されている。
【００４２】従って、上記構成のハイサイドスイッチ回
路１２２に電源が投入されてトランジスタＱ１に出力電
流Ｉoutが流れ始めると、それに同期してトランジスタ
Ｑ３にもモニタ電流Ｉmonが流れ始める。モニタ電流検
出回路１２ｄはこのモニタ電流Ｉmonの立ち上がりを検
出して、基準電圧可変回路１２ａ’に可変開始信号Ｓst
を送出する。
路１２２に電源が投入されてトランジスタＱ１に出力電
流Ｉoutが流れ始めると、それに同期してトランジスタ
Ｑ３にもモニタ電流Ｉmonが流れ始める。モニタ電流検
出回路１２ｄはこのモニタ電流Ｉmonの立ち上がりを検
出して、基準電圧可変回路１２ａ’に可変開始信号Ｓst
を送出する。
【００４３】なお、モニタ電流検出回路１２ｄの構成は
図示していないが、例えばトランジスタＱ３のドレイン
（Ｄ）を定電流源を介してグランドに接続するととも
に、トランジスタＱ３のドレイン（Ｄ）と前記定電流源
の接続ノードからバッファを介して可変開始信号Ｓstを
引き出す構成などが考えられる。
図示していないが、例えばトランジスタＱ３のドレイン
（Ｄ）を定電流源を介してグランドに接続するととも
に、トランジスタＱ３のドレイン（Ｄ）と前記定電流源
の接続ノードからバッファを介して可変開始信号Ｓstを
引き出す構成などが考えられる。
【００４４】図７はハイサイドスイッチ回路１２２にお
ける入力電圧Ｖin、出力電流Ｉout、モニタ電流Ｉmon、
可変開始信号Ｓst、ソフト電流Ｉsoft、及び基準電圧Ｖ
refの挙動を示すタイムチャートである。なお、ここで
は簡単のために出力端子Ｔ２に接続される負荷がバイパ
スコンデンサＣ１のみの場合を示している。本図に示す
ように、ハイサイドスイッチ回路１２２の入力端子Ｔ１
に入力電圧Ｖinが印加されると、トランジスタＱ１、Ｑ
３にはそれぞれ出力電流Ｉout、モニタ電流Ｉm onが流れ
始め、充電が完了すると出力電流Ｉoutは０になってい
る。なお、出力端子Ｔ２に他の負荷回路が接続されてい
る場合には、バイパスコンデンサＣ１の充電完了後も負
荷に応じた電流が流れる。
ける入力電圧Ｖin、出力電流Ｉout、モニタ電流Ｉmon、
可変開始信号Ｓst、ソフト電流Ｉsoft、及び基準電圧Ｖ
refの挙動を示すタイムチャートである。なお、ここで
は簡単のために出力端子Ｔ２に接続される負荷がバイパ
スコンデンサＣ１のみの場合を示している。本図に示す
ように、ハイサイドスイッチ回路１２２の入力端子Ｔ１
に入力電圧Ｖinが印加されると、トランジスタＱ１、Ｑ
３にはそれぞれ出力電流Ｉout、モニタ電流Ｉm onが流れ
始め、充電が完了すると出力電流Ｉoutは０になってい
る。なお、出力端子Ｔ２に他の負荷回路が接続されてい
る場合には、バイパスコンデンサＣ１の充電完了後も負
荷に応じた電流が流れる。
【００４５】モニタ電流検出回路１２ｄは上記のモニタ
電流Ｉmonの立ち上がりを検出して、基準電圧可変回路
１２ａ’に可変開始信号Ｓstを送出する。基準電圧可変
回路１２ａ’は可変開始信号Ｓstがアクティブとなった
時点からソフト電流Ｉsoftを徐々に大きくし、基準電圧
Ｖrefを変化させ始める。このように、基準電圧可変回
路１２ａ’による基準電圧Ｖrefの可変開始タイミング
を、出力電流Ｉoutの立ち上がりに同期させたことによ
り、出力電流Ｉoutのソフト立ち上げをよりスムーズに
行うことが可能となる。
電流Ｉmonの立ち上がりを検出して、基準電圧可変回路
１２ａ’に可変開始信号Ｓstを送出する。基準電圧可変
回路１２ａ’は可変開始信号Ｓstがアクティブとなった
時点からソフト電流Ｉsoftを徐々に大きくし、基準電圧
Ｖrefを変化させ始める。このように、基準電圧可変回
路１２ａ’による基準電圧Ｖrefの可変開始タイミング
を、出力電流Ｉoutの立ち上がりに同期させたことによ
り、出力電流Ｉoutのソフト立ち上げをよりスムーズに
行うことが可能となる。
【００４６】次に、上記した基準電圧可変回路１２ａ’
の内部構成について説明する。図８は基準電圧可変回路
１２ａ’の一構成例を示す回路図である。本図に示すよ
うに、本実施形態の基準電圧可変回路１２ａ’は前出し
た第１実施形態の基準電圧可変回路１２ａ（図４参照）
とほぼ同様の構成から成っており、モニタ電流検出回路
１２ｄからの可変開始信号Ｓstによってオン／オフ制御
されるスイッチｓｗ１を新たに設けた構成である。そこ
で、第１実施形態と同様の構成及び機能を有する部分に
ついては図４と同一の符号を付すことで説明を省略し、
以下では本実施形態の新規な構成部分について重点を置
いた説明を行う。
の内部構成について説明する。図８は基準電圧可変回路
１２ａ’の一構成例を示す回路図である。本図に示すよ
うに、本実施形態の基準電圧可変回路１２ａ’は前出し
た第１実施形態の基準電圧可変回路１２ａ（図４参照）
とほぼ同様の構成から成っており、モニタ電流検出回路
１２ｄからの可変開始信号Ｓstによってオン／オフ制御
されるスイッチｓｗ１を新たに設けた構成である。そこ
で、第１実施形態と同様の構成及び機能を有する部分に
ついては図４と同一の符号を付すことで説明を省略し、
以下では本実施形態の新規な構成部分について重点を置
いた説明を行う。
【００４７】スイッチｓｗ１の一端は抵抗Ｒａと調整コ
ンデンサＣ２との接続ノードに接続されており、他端は
グランドに接続されている。このスイッチｓｗ１は可変
開始信号Ｓstによってオン／オフ制御されており、可変
開始信号Ｓstがアクティブ状態となった時点でオンから
オフに切り替わる。
ンデンサＣ２との接続ノードに接続されており、他端は
グランドに接続されている。このスイッチｓｗ１は可変
開始信号Ｓstによってオン／オフ制御されており、可変
開始信号Ｓstがアクティブ状態となった時点でオンから
オフに切り替わる。
【００４８】従って、上記構成の基準電圧可変回路１２
ａ’において、前記電源電圧線に電源電圧Ｖinが印加さ
れても、ハイサイドスイッチ回路１２２の出力電流Ｉ
out（モニタ電流Ｉmon）が立ち上がって可変開始信号Ｓ
stがアクティブになるまでは調整コンデンサＣ２の充電
が始まらない。よって、その間トランジスタＱｂのコレ
クタ電流、すなわちソフト電流Ｉsoftは小さく抑えられ
た状態を維持する。
ａ’において、前記電源電圧線に電源電圧Ｖinが印加さ
れても、ハイサイドスイッチ回路１２２の出力電流Ｉ
out（モニタ電流Ｉmon）が立ち上がって可変開始信号Ｓ
stがアクティブになるまでは調整コンデンサＣ２の充電
が始まらない。よって、その間トランジスタＱｂのコレ
クタ電流、すなわちソフト電流Ｉsoftは小さく抑えられ
た状態を維持する。
【００４９】その後、ハイサイドスイッチ回路１２２の
出力電流Ｉoutが立ち上がって可変開始信号Ｓstがアク
ティブになると、スイッチｓｗ１はオフとなるので調整
コンデンサＣ２の充電が始まり、前述した動作によって
基準電圧可変回路１２ａ’はソフト電流Ｉsoftを徐々に
大きくしていく。このようにして、本実施形態の基準電
圧可変回路１２ａ’は可変開始信号Ｓstがアクティブと
なった時点からソフト電流Ｉsoftを徐々に大きくし、基
準電圧Ｖrefを変化させ始める。
出力電流Ｉoutが立ち上がって可変開始信号Ｓstがアク
ティブになると、スイッチｓｗ１はオフとなるので調整
コンデンサＣ２の充電が始まり、前述した動作によって
基準電圧可変回路１２ａ’はソフト電流Ｉsoftを徐々に
大きくしていく。このようにして、本実施形態の基準電
圧可変回路１２ａ’は可変開始信号Ｓstがアクティブと
なった時点からソフト電流Ｉsoftを徐々に大きくし、基
準電圧Ｖrefを変化させ始める。
【００５０】次に、本発明の第４実施形態について説明
する。図９はハイサイドスイッチ回路１２３（第４実施
形態）の概略構成を示す回路図である。本図に示すよう
に、本実施形態のハイサイドスイッチ回路１２３は前出
した第３実施形態のハイサイドスイッチ回路１２２（図
６参照）とほぼ同様の構成から成っており、出力トラン
ジスタ及びモニタ電流検出用トランジスタとしてＮチャ
ネルＭＯＳトランジスタＱ２、Ｑ４を用いた構成であ
る。そこで、第３実施形態と同様の構成及び機能を有す
る部分については図６と同一の符号を付すことで説明を
省略し、以下では本実施形態の新規な構成部分について
重点を置いた説明を行う。
する。図９はハイサイドスイッチ回路１２３（第４実施
形態）の概略構成を示す回路図である。本図に示すよう
に、本実施形態のハイサイドスイッチ回路１２３は前出
した第３実施形態のハイサイドスイッチ回路１２２（図
６参照）とほぼ同様の構成から成っており、出力トラン
ジスタ及びモニタ電流検出用トランジスタとしてＮチャ
ネルＭＯＳトランジスタＱ２、Ｑ４を用いた構成であ
る。そこで、第３実施形態と同様の構成及び機能を有す
る部分については図６と同一の符号を付すことで説明を
省略し、以下では本実施形態の新規な構成部分について
重点を置いた説明を行う。
【００５１】前述した通り、本実施形態では出力トラン
ジスタ及びモニタ電流検出用トランジスタとしてＮチャ
ネルＭＯＳトランジスタＱ２、Ｑ４が用いられており、
そのドレイン（Ｄ）とソース（Ｓ）の接続が第３実施形
態とは逆になっている。すなわち、トランジスタＱ２、
Ｑ４ではドレイン（Ｄ）が抵抗Ｒ１を介して入力端子Ｔ
１に接続されており、ソース（Ｓ）が出力端子Ｔ２ある
いはモニタ電流検出回路１２ｄに接続されている。ま
た、オペアンプＡ１の出力端子とトランジスタＱ２、Ｑ
４のゲート（Ｇ）間にはゲート電圧コントロール回路１
２ｂが設けられている。さらに、ゲート電圧コントロー
ル回路１２ｂにはチャージポンプ回路１２ｃが接続され
ている。
ジスタ及びモニタ電流検出用トランジスタとしてＮチャ
ネルＭＯＳトランジスタＱ２、Ｑ４が用いられており、
そのドレイン（Ｄ）とソース（Ｓ）の接続が第３実施形
態とは逆になっている。すなわち、トランジスタＱ２、
Ｑ４ではドレイン（Ｄ）が抵抗Ｒ１を介して入力端子Ｔ
１に接続されており、ソース（Ｓ）が出力端子Ｔ２ある
いはモニタ電流検出回路１２ｄに接続されている。ま
た、オペアンプＡ１の出力端子とトランジスタＱ２、Ｑ
４のゲート（Ｇ）間にはゲート電圧コントロール回路１
２ｂが設けられている。さらに、ゲート電圧コントロー
ル回路１２ｂにはチャージポンプ回路１２ｃが接続され
ている。
【００５２】ゲート電圧コントロール回路１２ｂはオペ
アンプＡ１の出力電圧に基づいてトランジスタＱ２、Ｑ
４のゲート電圧をコントロールする。すなわち、オペア
ンプＡ１の出力電圧が高ければゲート電圧を低くし、オ
ペアンプＡ１の出力電圧が低ければゲート電圧を高くす
る。このような動作により、出力トランジスタ及びモニ
タ電流検出用トランジスタとしてＮチャネルＭＯＳトラ
ンジスタＱ２、Ｑ４を用いても、前述の第３実施形態と
同様の動作を実現することができる。
アンプＡ１の出力電圧に基づいてトランジスタＱ２、Ｑ
４のゲート電圧をコントロールする。すなわち、オペア
ンプＡ１の出力電圧が高ければゲート電圧を低くし、オ
ペアンプＡ１の出力電圧が低ければゲート電圧を高くす
る。このような動作により、出力トランジスタ及びモニ
タ電流検出用トランジスタとしてＮチャネルＭＯＳトラ
ンジスタＱ２、Ｑ４を用いても、前述の第３実施形態と
同様の動作を実現することができる。
【００５３】チャージポンプ回路１２ｃは発振回路部
（図示せず）を用いてトランジスタＱ２のゲート（Ｇ）
に印加されるゲート電圧を昇圧する機能を有している。
このような昇圧機構を設けることにより、トランジスタ
Ｑ２、Ｑ４のオン抵抗を下げることができる。よって、
トランジスタＱ２、Ｑ４で消費される電力を抑制し、ハ
イサイドスイッチ回路１２３の省電力化に貢献すること
ができる。
（図示せず）を用いてトランジスタＱ２のゲート（Ｇ）
に印加されるゲート電圧を昇圧する機能を有している。
このような昇圧機構を設けることにより、トランジスタ
Ｑ２、Ｑ４のオン抵抗を下げることができる。よって、
トランジスタＱ２、Ｑ４で消費される電力を抑制し、ハ
イサイドスイッチ回路１２３の省電力化に貢献すること
ができる。
【００５４】なお、上記した各実施形態では、出力トラ
ンジスタ及びモニタ電流検出用トランジスタとして、Ｐ
チャネルＭＯＳトランジスタもしくはＮチャネルＭＯＳ
トランジスタを用いた例を挙げて説明を行ったが、これ
らはそれぞれＰＮＰトランジスタもしくはＮＰＮトラン
ジスタに置き換えてもよい。
ンジスタ及びモニタ電流検出用トランジスタとして、Ｐ
チャネルＭＯＳトランジスタもしくはＮチャネルＭＯＳ
トランジスタを用いた例を挙げて説明を行ったが、これ
らはそれぞれＰＮＰトランジスタもしくはＮＰＮトラン
ジスタに置き換えてもよい。
【００５５】
【発明の効果】本発明に係る電気機器においては、出力
電流を制限する出力トランジスタと、前記出力電流を電
圧として検出する電流検出手段と、前記電流検出手段に
よる検出電圧が所定の基準電圧に一致するように前記出
力トランジスタにおける電流制限を行う出力制御手段
と、前記出力トランジスタの出力側に接続されたバイパ
スコンデンサと、を有する電気機器において、前記バイ
パスコンデンサの静電容量を変えることなく、その充電
電流波形を調整するために、前記基準電圧を変化させる
基準電圧可変手段を設けた構成としている。特に、前記
電気機器への電源供給を開始する際、前記基準電圧可変
手段は、前記出力トランジスタにおける電流制限が徐々
に軽くなるように前記基準電圧を変化させる構成にする
とよい。
電流を制限する出力トランジスタと、前記出力電流を電
圧として検出する電流検出手段と、前記電流検出手段に
よる検出電圧が所定の基準電圧に一致するように前記出
力トランジスタにおける電流制限を行う出力制御手段
と、前記出力トランジスタの出力側に接続されたバイパ
スコンデンサと、を有する電気機器において、前記バイ
パスコンデンサの静電容量を変えることなく、その充電
電流波形を調整するために、前記基準電圧を変化させる
基準電圧可変手段を設けた構成としている。特に、前記
電気機器への電源供給を開始する際、前記基準電圧可変
手段は、前記出力トランジスタにおける電流制限が徐々
に軽くなるように前記基準電圧を変化させる構成にする
とよい。
【００５６】上記したように、前記電気機器への電源投
入直後は出力電流を厳しく制限し、時間の経過とともに
その制限を軽くしていく構成であれば、前記電気機器へ
の電源投入時に生じる突入電流を従来よりもソフトに立
ち上げるとともに、そのソフト立ち上げ時間を最適化す
ることができる。従って、前記電気機器への電源供給回
路に過大な負荷が加わることをより確実に防止すること
が可能となる。
入直後は出力電流を厳しく制限し、時間の経過とともに
その制限を軽くしていく構成であれば、前記電気機器へ
の電源投入時に生じる突入電流を従来よりもソフトに立
ち上げるとともに、そのソフト立ち上げ時間を最適化す
ることができる。従って、前記電気機器への電源供給回
路に過大な負荷が加わることをより確実に防止すること
が可能となる。
【００５７】また、本発明に係る電気機器においては、
前記基準電圧可変手段による単位時間当たりの基準電圧
変化量を任意に調整可能な構成としている。このような
構成とすることにより、前記電源供給回路の電源供給能
力等に応じて、前記バイパスコンデンサの充電電流波形
を任意に調整することが可能となる。従って、前記電気
機器の電源設計における最適化が容易に行える。
前記基準電圧可変手段による単位時間当たりの基準電圧
変化量を任意に調整可能な構成としている。このような
構成とすることにより、前記電源供給回路の電源供給能
力等に応じて、前記バイパスコンデンサの充電電流波形
を任意に調整することが可能となる。従って、前記電気
機器の電源設計における最適化が容易に行える。
【００５８】さらに、前記基準電圧可変手段によって前
記基準電圧を変化させ始めるタイミングを、装置内部へ
の出力電流の立ち上がりに同期させる手段を設けた構成
にするとよい。このような構成とすることにより、前記
出力電流のソフト立ち上げをよりスムーズに行うことが
可能となる。
記基準電圧を変化させ始めるタイミングを、装置内部へ
の出力電流の立ち上がりに同期させる手段を設けた構成
にするとよい。このような構成とすることにより、前記
出力電流のソフト立ち上げをよりスムーズに行うことが
可能となる。
【００５９】なお、本発明はインターフェースバスとし
てＵＳＢ（Universal Serial Bus）を備えた電気機器
（ＵＳＢ装置）に適用するとよい。このような構成とす
ることにより、前記ＵＳＢ装置と電源供給側のホスト装
置とをプラグ接続する際に生じる突入電流を従来よりも
ソフトに立ち上げることができる。また、前記ホスト装
置側に設けられた電源供給回路の電源供給能力やＵＳＢ
ケーブルの特性等に応じて、前記バイパスコンデンサの
充電電流波形を任意に調整することが可能となるので、
前記ＵＳＢ装置の電源設計における最適化が容易に行え
る。
てＵＳＢ（Universal Serial Bus）を備えた電気機器
（ＵＳＢ装置）に適用するとよい。このような構成とす
ることにより、前記ＵＳＢ装置と電源供給側のホスト装
置とをプラグ接続する際に生じる突入電流を従来よりも
ソフトに立ち上げることができる。また、前記ホスト装
置側に設けられた電源供給回路の電源供給能力やＵＳＢ
ケーブルの特性等に応じて、前記バイパスコンデンサの
充電電流波形を任意に調整することが可能となるので、
前記ＵＳＢ装置の電源設計における最適化が容易に行え
る。
【図１】 本発明に係るＵＳＢ装置を含むコンピュー
タシステムの概略構成を示すブロック図である。
タシステムの概略構成を示すブロック図である。
【図２】 ハイサイドスイッチ回路１２０（第１実施
形態）の概略構成を示す回路図である。
形態）の概略構成を示す回路図である。
【図３】 ハイサイドスイッチ回路１２０における入
力電圧Ｖin、ソフト電流Ｉsoft、基準電圧Ｖref、及び
出力電流Ｉoutの挙動を示すタイムチャートである。
力電圧Ｖin、ソフト電流Ｉsoft、基準電圧Ｖref、及び
出力電流Ｉoutの挙動を示すタイムチャートである。
【図４】 基準電圧可変回路１２ａの一構成例を示す
回路図である。
回路図である。
【図５】 ハイサイドスイッチ回路１２１（第２実施
形態）の概略構成を示す回路図である。
形態）の概略構成を示す回路図である。
【図６】 ハイサイドスイッチ回路１２２（第３実施
形態）の概略構成を示す回路図である。
形態）の概略構成を示す回路図である。
【図７】 ハイサイドスイッチ回路１２２における入
力電圧Ｖin、出力電流Ｉout、モニタ電流Ｉmon、可変開
始信号Ｓst、ソフト電流Ｉsoft、及び基準電圧Ｖrefの
挙動を示すタイムチャートである。
力電圧Ｖin、出力電流Ｉout、モニタ電流Ｉmon、可変開
始信号Ｓst、ソフト電流Ｉsoft、及び基準電圧Ｖrefの
挙動を示すタイムチャートである。
【図８】 基準電圧可変回路１２ａ’の一構成例を示
す回路図である。
す回路図である。
【図９】 ハイサイドスイッチ回路１２３（第４実施
形態）の概略構成を示す回路図である。
形態）の概略構成を示す回路図である。
【図１０】 従来のハイサイドスイッチ回路の一構成例
を示す回路図である。
を示す回路図である。
【図１１】 ハイサイドスイッチ回路１２０’における
入力電圧Ｖinと出力電流Ｉoutの挙動を示すタイムチャ
ートである。
入力電圧Ｖinと出力電流Ｉoutの挙動を示すタイムチャ
ートである。
１００ ＵＳＢ装置 １１０ 内部回路 １２０〜１２３ ハイサイドスイッチ回路 １２ａ、１２ａ’ 基準電圧可変回路 １２ｂ ゲート電圧コントロール回路 １２ｃ チャージポンプ回路 １２ｄ モニタ電流検出回路 １５０ ＵＳＢケーブル １５１ 信号線 １５２ 電源供給線 Ｑ１、Ｑ２ トランジスタ（出力電流制御用） Ｑ３、Ｑ４ トランジスタ（モニタ電流検出用） Ｃ１ バイパスコンデンサ Ｃ２ 調整コンデンサ Ａ１ オペアンプ Ｔ１ 入力端子 Ｔ２ 出力端子 Ｔ３ 調整端子 Ｒ１、Ｒ２ 抵抗 Ｑａ、Ｑｂ ＮＰＮトランジスタ Ｒａ、Ｒｂ 抵抗 Ｉａ 定電流源 ｓｗ１ スイッチ
Claims (5)
- 【請求項１】装置外部から供給される入力電流を制限し
て装置内部への出力電流を得る出力トランジスタと、前
記出力トランジスタに流れる電流を電圧に変換して検出
する電流検出手段と、前記電流検出手段から出力される
検出電圧が所定の基準電圧に一致するように前記出力ト
ランジスタにおける電流制限を行う出力制御手段と、前
記出力トランジスタの出力側に接続されたバイパスコン
デンサと、を有する電気機器において、 前記バイパスコンデンサの静電容量を変えることなく、
その充電電流波形を調整するために、前記基準電圧を変
化させる基準電圧可変手段を設けたことを特徴とする電
気機器。 - 【請求項２】前記電気機器への電源供給を開始する際、
前記基準電圧可変手段は、前記出力トランジスタにおけ
る電流制限が徐々に軽くなるように前記基準電圧を変化
させることを特徴とする請求項１に記載の電気機器。 - 【請求項３】前記基準電圧可変手段による単位時間当た
りの基準電圧変化量は任意に調整可能であることを特徴
とする請求項２に記載の電気機器。 - 【請求項４】前記基準電圧可変手段によって前記基準電
圧を変化させ始めるタイミングを、装置内部への出力電
流の立ち上がりに同期させる手段を設けたことを特徴と
する請求項２または請求項３に記載の電気機器。 - 【請求項５】インターフェースバスとしてＵＳＢ（Univ
ersal Serial Bus）を備えたことを特徴とする請求項１
〜請求項４のいずれかに記載の電気機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282918A JP2002091584A (ja) | 2000-09-19 | 2000-09-19 | 電気機器 |
| US09/945,672 US6573693B2 (en) | 2000-09-19 | 2001-09-05 | Current limiting device and electrical device incorporating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282918A JP2002091584A (ja) | 2000-09-19 | 2000-09-19 | 電気機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002091584A true JP2002091584A (ja) | 2002-03-29 |
Family
ID=18767348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000282918A Pending JP2002091584A (ja) | 2000-09-19 | 2000-09-19 | 電気機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6573693B2 (ja) |
| JP (1) | JP2002091584A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586716B2 (en) | 2005-02-25 | 2009-09-08 | Fujitsu Limited | Regulator with shunt over-current by-pass |
| JP2010507289A (ja) * | 2006-10-13 | 2010-03-04 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 電流制限検出器による電流制限制御 |
| US8036006B2 (en) | 2008-01-28 | 2011-10-11 | Renesas Electronics Corporation | Power supply circuit having resistance element changing its resistance value to limit current flowing to capacitive load |
| JP4891093B2 (ja) * | 2004-12-28 | 2012-03-07 | ローム株式会社 | 電源回路、チャージポンプ回路、及び、これを備えた携帯機器 |
| JP2012080698A (ja) * | 2010-10-04 | 2012-04-19 | Rohm Co Ltd | 電源装置 |
| US11892481B2 (en) | 2020-09-09 | 2024-02-06 | Mitsumi Electric Co., Ltd. | Current detecting circuit and switching circuit |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690148B2 (en) * | 2001-11-28 | 2004-02-10 | Micron Technology, Inc. | Method and circuit for limiting a pumped voltage |
| US6861829B2 (en) * | 2002-08-12 | 2005-03-01 | Micron Technology, Inc. | Apparatus and methods for regulated voltage |
| US7091672B2 (en) * | 2003-06-10 | 2006-08-15 | Lutron Electronics Co., Inc. | High efficiency off-line linear power supply |
| US7668321B2 (en) * | 2003-06-17 | 2010-02-23 | Texas Instruments Incorporated | Automatic power foldback for audio applications |
| WO2005078932A1 (en) * | 2004-01-15 | 2005-08-25 | Koninklijke Philips Electronics N.V. | Pull-up circuit |
| JP4585454B2 (ja) * | 2006-01-11 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | スイッチング電源装置 |
| KR100827546B1 (ko) * | 2006-03-16 | 2008-05-07 | 주식회사 씨모텍 | Ｕｓｂ 단말장치를 위한 대전류 공급장치 및 ｕｓｂ단말장치 연결구조 |
| JP4978160B2 (ja) * | 2006-04-17 | 2012-07-18 | 株式会社デンソー | 半導体集積回路装置 |
| JP2008026947A (ja) * | 2006-07-18 | 2008-02-07 | Seiko Instruments Inc | ボルテージレギュレータ |
| US8649144B2 (en) * | 2007-02-05 | 2014-02-11 | Semiconductor Components Industries, Llc | Method of forming an over-voltage protection circuit and structure therefor |
| TW200836474A (en) * | 2007-02-27 | 2008-09-01 | Advanced Analog Technology Inc | Power transistor circuit with high-voltage endurance and method thereof |
| US8264211B2 (en) * | 2007-06-28 | 2012-09-11 | Texas Instruments Incorporated | Programmable power limiting for power transistor system |
| US7984285B2 (en) * | 2008-02-26 | 2011-07-19 | Dell Products L.P. | Information handling system port security |
| TWI365366B (en) * | 2008-04-03 | 2012-06-01 | Sunplus Mmedia Inc | Usb chip with self-calibration circuit and calibration method thereof |
| US20090276546A1 (en) * | 2008-05-01 | 2009-11-05 | Broadcom Corporation | Techniques for detection and serial communication for a non-usb serial interface over usb connector |
| JP2011061891A (ja) * | 2009-09-07 | 2011-03-24 | Renesas Electronics Corp | 負荷駆動回路 |
| US8492925B2 (en) * | 2010-08-24 | 2013-07-23 | Texas Instruments Incorporated | Apparatus for charging an external capacitor |
| US8766671B2 (en) * | 2010-11-22 | 2014-07-01 | Denso Corporation | Load driving apparatus |
| ES2398884B1 (es) | 2010-12-22 | 2014-02-18 | Eads Construcciones Aeronáuticas, S.A. | PROCEDIMIENTOS DE CONTROL ACTIVO PARA LA CONEXIÓN DE CARGAS ALTAMENTE CAPACITIVAS MEDIANTE SSPCs. |
| EP2527946B1 (en) * | 2011-04-13 | 2013-12-18 | Dialog Semiconductor GmbH | Current limitation for low dropout (LDO) voltage regulator |
| US8957676B2 (en) * | 2011-05-06 | 2015-02-17 | Allegro Microsystems, Llc | Magnetic field sensor having a control node to receive a control signal to adjust a threshold |
| US8749425B1 (en) * | 2012-12-20 | 2014-06-10 | Broadcom Corporation | Reference charge cancellation for analog-to-digital converters |
| US8847642B1 (en) * | 2013-04-17 | 2014-09-30 | Mstar Semiconductor, Inc. | Charge pump phase-locked loop circuits |
| CN103455078B (zh) * | 2013-08-22 | 2015-12-02 | 华为技术有限公司 | 一种限流电路、装置 |
| US10101410B2 (en) | 2015-10-21 | 2018-10-16 | Allegro Microsystems, Llc | Methods and apparatus for sensor having fault trip level setting |
| US10110220B1 (en) * | 2017-06-08 | 2018-10-23 | Texas Instruments Incorporated | Auxiliary MOSFETs for switchable coupling to a power MOSFET |
| CN109831092A (zh) * | 2019-02-28 | 2019-05-31 | 杭州芯声智能科技有限公司 | 一种限流电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19512459A1 (de) * | 1995-04-03 | 1996-10-10 | Siemens Nixdorf Inf Syst | Aufteilung von Versorgungsströmen |
| EP0782235B1 (en) * | 1995-12-29 | 2001-11-14 | STMicroelectronics S.r.l. | Protection method for power transistors, and corresponding circuit |
| US5764041A (en) * | 1997-02-11 | 1998-06-09 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiornio | Short circuit limitation current for power transistors |
| EP1061428B1 (en) * | 1999-06-16 | 2005-08-31 | STMicroelectronics S.r.l. | BiCMOS/CMOS low drop voltage regulator |
| US6218816B1 (en) * | 1999-10-20 | 2001-04-17 | Eaton Corporation | Power supply with control circuit for short circuit detection and excess current protection |
| JP3784594B2 (ja) * | 1999-11-30 | 2006-06-14 | 富士通株式会社 | 電流制御回路 |
-
2000
- 2000-09-19 JP JP2000282918A patent/JP2002091584A/ja active Pending
-
2001
- 2001-09-05 US US09/945,672 patent/US6573693B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4891093B2 (ja) * | 2004-12-28 | 2012-03-07 | ローム株式会社 | 電源回路、チャージポンプ回路、及び、これを備えた携帯機器 |
| US7586716B2 (en) | 2005-02-25 | 2009-09-08 | Fujitsu Limited | Regulator with shunt over-current by-pass |
| KR100939293B1 (ko) * | 2005-02-25 | 2010-01-28 | 후지쯔 가부시끼가이샤 | 션트 레귤레이터 및 전자 기기 |
| JP2010507289A (ja) * | 2006-10-13 | 2010-03-04 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 電流制限検出器による電流制限制御 |
| US8036006B2 (en) | 2008-01-28 | 2011-10-11 | Renesas Electronics Corporation | Power supply circuit having resistance element changing its resistance value to limit current flowing to capacitive load |
| JP2012080698A (ja) * | 2010-10-04 | 2012-04-19 | Rohm Co Ltd | 電源装置 |
| US11892481B2 (en) | 2020-09-09 | 2024-02-06 | Mitsumi Electric Co., Ltd. | Current detecting circuit and switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020033727A1 (en) | 2002-03-21 |
| US6573693B2 (en) | 2003-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002091584A (ja) | 電気機器 | |
| TWI506936B (zh) | 電壓調整器、用於切換式電壓調整器之設備及具有該調整器之系統 | |
| JP3306344B2 (ja) | 電圧制御及び電流制限を行うソフト・スタート・スイッチ | |
| US6617835B2 (en) | MOS type reference voltage generator having improved startup capabilities | |
| US6188210B1 (en) | Methods and apparatus for soft start and soft turnoff of linear voltage regulators | |
| US8417984B2 (en) | Dynamically scaling apparatus for a system on chip power voltage | |
| US7812660B2 (en) | Level shift circuit | |
| JP2000101407A (ja) | オ―プンドレイン信号のためのアクティブプルアップ回路 | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| CN111525823A (zh) | 桥式输出电路、电源装置及半导体装置 | |
| KR19990029773A (ko) | 일정한 슬루율 증폭기 | |
| US6850100B2 (en) | Output buffer circuit | |
| CN108459644B (zh) | 低压差稳压装置及其操作方法 | |
| US6518804B2 (en) | Semiconductor integrated circuit device | |
| JP4576717B2 (ja) | コンパレータ回路 | |
| US6867572B1 (en) | Regulator and related method capable of performing pre-charging | |
| CN100394686C (zh) | 精密容限电路 | |
| JP2004318339A (ja) | ドロッパ型レギュレータ及びそれを用いた電源装置 | |
| JP2008152433A (ja) | ボルテージレギュレータ | |
| JP2017041139A (ja) | Ｌｄｏ回路 | |
| JP4467150B2 (ja) | 駆動回路 | |
| TWI773535B (zh) | 驅動裝置 | |
| JP4872680B2 (ja) | 給電回路 | |
| JP2002198794A (ja) | 信号クリッピング回路 |