KR100939293B1 - 션트 레귤레이터 및 전자 기기 - Google Patents

션트 레귤레이터 및 전자 기기 Download PDF

Info

Publication number
KR100939293B1
KR100939293B1 KR1020077019212A KR20077019212A KR100939293B1 KR 100939293 B1 KR100939293 B1 KR 100939293B1 KR 1020077019212 A KR1020077019212 A KR 1020077019212A KR 20077019212 A KR20077019212 A KR 20077019212A KR 100939293 B1 KR100939293 B1 KR 100939293B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
current
circuit
bypass
Prior art date
Application number
KR1020077019212A
Other languages
English (en)
Other versions
KR20070098939A (ko
Inventor
다이스케 야마자키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070098939A publication Critical patent/KR20070098939A/ko
Application granted granted Critical
Publication of KR100939293B1 publication Critical patent/KR100939293B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

임계치에 변동이 있어도 높은 정밀도로 전원 전압을 제어한다. 바이패스 트랜지스터(M1)는 전원 단자(a),(b) 사이에 접속되고, 전원 전압(V)이 상승하였을 때에 흐르는 과잉 전류를 바이패스한다. 바이패스 트랜지스터(M1)의 소스와 전원 단자(a)와의 사이에는 저항(R1)이 접속되어 있다. 바이패스 제어 회로(1)는 바이패스 트랜지스터(M1)의 소스에 정전압(Va)을 인가하고, 소스측의 전원 단자(a)와 바이패스 트랜지스터(M1)의 게이트 사이에 바이패스 트랜지스터(M1)의 임계치 전압(Vthp)을 인가한다.

Description

션트 레귤레이터 및 전자 기기{SHUNT REGULATOR AND ELECTRONIC DEVICE}
본 발명은 션트 레귤레이터 및 전자 기기에 관한 것이며, 특히 전원 전압을 소정의 범위에 포함시키도록 제어하는 션트 레귤레이터 및 무선에 의해 전력이 공급되어 동작하는 전자 기기에 관한 것이다.
IC 카드나 ID 칩에서는 전원으로서 전지를 가질 수 없기 때문에, 리더 라이터로부터 조사되는 전파 에너지를 수신하여, 전력을 취출(取出)하고 있다. 이들 IC 카드 등이 수신하는 전력은 리더 라이터와의 거리에 따라 크게 변동하고, 전원 전압도 크게 변동한다. 그 때문에, 전원 전압의 큰 상승은 IC 카드 내부의 트랜지스터 등의 파괴로 이어진다. 이러한 전원 전압의 상승을 억제하기 위해, IC 카드 등에는 션트 레귤레이터나 클램프 회로가 이용되고 있다(예컨대, 특허 문헌 1, 2 참조).
도 10은 종래의 션트 레귤레이터의 회로도이다. 도면에 도시하는 바와 같이 션트 레귤레이터는 PMOS의 트랜지스터(M101), 저항(R101, R102), 콘덴서(C101)를 갖고 있다.
리더 라이터로부터 공급되는 전력은 정류기에 의해 정류되고, 부하(101)에 공급된다. 션트 레귤레이터는 정류기에 의해 정류된 전력(전압 Vdd)이 소정의 범 위에 포함되도록 제어하고 있다. 구체적으로는, 션트 레귤레이터는 부하(101)에 공급되는 전류(Iin)가 과대해질 때, 트랜지스터(M101)를 온하여 바이패스 전류(Ibp)를 흐르게 하여, 전압(Vdd)이 상승하는 것을 억제하고 있다. 또한, 부하(101)에 공급되는 전류(Iin)가 작고, 전압(Vdd)이 하한값이 될 경우, 보다 적은 전류(Iin)에 의해 하한값의 전압이 되도록 바이패스 전류(Ibp)는, 이 때 부하(101)에 흐르는 전류(Icons)에 대하여, 충분히 작아지도록 설계된다.
도 11은 도 10의 션트 레귤레이터의 동작예를 설명하는 도면이다. 도면에 도시하는 바와 같이 션트 레귤레이터는 부하(101)에 공급되는 전류(Iin)가 전류(Icons)가 될 때, 전압(Vdd)의 하한값인 전압(Vddmin)이 되도록 되어 있다. 또한, 션트 레귤레이터는 전류(Iin)가 상승하고, 전압(Vdd)이 상승하면, 트랜지스터(M101)에 바이패스 전류(Ibp)를 흐르게 하여, 전압(Vdd)의 상승을 억제하도록 하고 있다. 션트 레귤레이터는 바이패스 전류(Ibp)를 흐르게 함으로써, 전압(Vdd)이 전압(Vddmin)과 전압(Vddmax)과의 범위에 포함되도록 하여, 부하(101)에 적절한 전원 전압이 공급되도록 하고 있다. 또한, 전류(Iin)가 전류(Iinmax)를 초과하면, 전압(Vdd)은 상한값의 전압(Vddmax)을 초과하게 되며, 부하(101)는 정상 동작하지 않게 되게 된다. 또는, 부하(101)의 내압을 오버하게 되어, 파손될 우려가 발생한다.
그런데, 도 10에서 도시한 션트 레귤레이터는 다음의 식 (1) 로 표시되는 바이패스 전류(Ibp)를 흐르게 한다.
Figure 112007060789067-pct00001
‥‥ (1)
또한, 식 (1)의 β는 트랜지스터(M101)의 특성, 예컨대 게이트 폭이나 전자의 이동도 등에 의해 결정되는 파라미터이며, Vthp는 트랜지스터(M101)가 온되는 임계치 전압이다.
식 (1)로부터 바이패스 전류(Ibp)는 트랜지스터(M101)의 특성이나 임계치 전압(Vthp)에 의해 변화한다. 즉, 바이패스 전류(Ibp)는 트랜지스터(M101)의 변동에 의해 변하며, 전압(Vdd)의 범위도 변하게 된다.
도 12는 트랜지스터의 변동에 의한 전압과 바이패스 전류의 관계를 도시한 도면이다. 도면에 도시하는 직선(L101)이 원하는 전압(Vdd)과 바이패스 전류(Ibp)의 관계이다. 하한값의 전압(Vddmin)일 때, 바이패스 전류(Ibp)는 0이며, 상한값의 전압(Vddmax)일 때, 바이패스 전류(Ibp)는 전류(Iinmax)인 것이 바람직하다.
이것에 대하여, 트랜지스터(M101)의 임계치 전압(Vthp)에 변동이 있으면, 도면에 도시하는 바와 같이, 직선(L101)은 화살표(P101)로 나타내는 바와 같이 도면 중 좌우로 이동하게 된다. 또한, β의 변동에 의해, 직선(L101)의 기울기는 화살표(P102)로 나타내는 바와 같이 변하게 된다. 그 때문에, 트랜지스터(M101)에 변동이 있으면, 전압(Vdd)을 원하는 범위에 포함시킬 수 없는 경우가 발생한다.
[특허 문헌 1] 일본 특허 공개 제2003-296683호 공보
[특허 문헌 2] 일본 특허 공개 제2001-217689호 공보
그런데, 종래의 IC 카드는 리더 라이터로부터, 13.56 MHz의 캐리어에 의해 전력이 공급되고 있었기 때문에, 고속성이 요구되지 않고, 고내압 트랜지스터를 정류기에 사용할 수 있었다. 그 때문에, 부하(101)에도 의하지만, 전압(Vdd)의 상한값(전압 Vddmax)의 허용 범위를 크게 할 수 있었다. 그러나, UHF대용의 IC 카드에서는 1 GHz에 가까운 캐리어로부터 전력을 정류해야 하며, 정류기에 고속 트랜지스터를 사용해야 하고, 고내압 트랜지스터를 사용할 수 없다. 그 때문에, 전압(Vdd) 상한값의 큰 변동은 허락되지 않으며, 높은 정밀도의 전압(Vdd)이 요구되고 있다.
본 발명은 이러한 점을 감안하여 이루어진 것이며, 소자에 변동이 있어도 높은 정밀도로 전원 전압을 제어할 수 있는 션트 레귤레이터 및 전자 기기를 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명에서는 상기 문제를 해결하기 위해, 도 1에 도시하는 바와 같은 전원 전압(V)을 소정의 범위에 포함시키도록 제어하는 션트 레귤레이터에 있어서, 전원 단자(a, b) 사이에 접속되고, 전원 전압(V)이 상승하였을 때에 흐르는 과잉 전류를 바이패스하는 바이패스 트랜지스터(M1)와, 바이패스 트랜지스터(M1) 소스에 정전압(Va)을 인가하고, 소스측 전원 단자(a)의 노드와 게이트 사이에 바이패스 트랜지스터(M1)의 임계치 전압(Vthp)을 인가하도록 하는 바이패스 제어 회로(1)를 갖는 것을 특징으로 하는 션트 레귤레이터가 제공된다.
이러한 션트 레귤레이터에 의하면, 바이패스 제어 회로(1)에 의해, 바이패스 트랜지스터(M1) 소스에 정전압(Va)을 인가하고, 소스측의 전원 단자(a)와 게이트 사이에 바이패스 트랜지스터(M1)의 임계치 전압(Vthp)을 인가하도록 한다. 이것에 의해, 바이패스 트랜지스터(M1)는 온/오프되는 상태의 근방에 있으며, 전원 전압(V)이 소스에 인가되어 있는 정전압(Va)을 초과하면, 소스측의 전원 단자(a)와 게이트 사이의 전압은 임계치 전압(Vthp)을 초과하여 과잉 전류를 바이패스한다. 전원 전압(V)이 소스에 인가되어 있는 정전압(Va)을 초과하지 않으면, 소스측의 전원 단자(a)와 게이트 사이의 전압은 임계치 전압(Vthp)보다 작고, 과잉 전류를 바이패스하지 않는다.
[발명의 효과]
본 발명의 션트 레귤레이터에서는 바이패스 제어 회로에 의해, 바이패스 트랜지스터 소스에 정전압을 인가하고, 소스측의 전원 단자와 게이트 사이에 바이패스 트랜지스터의 임계치 전압을 인가하도록 하였다. 이것에 의해, 바이패스 트랜지스터의 임계치 전압에 상관없이, 전원 전압이 정전압을 초과하였는지 여부에 따라 과잉 전류가 바이패스되기 때문에, 션트 레귤레이터마다 바이패스 트랜지스터의 임계치 전압에 변동이 있어도 전원 전압을 높은 정밀도로 제어할 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 본 발명의 예로서 바람직한 실시형태를 나타내는 첨부 도면과 관련된 이하의 설명에 의해 명백해질 것이다.
도 1은 션트 레귤레이터의 개요를 도시한 도면.
도 2는 제1 실시형태에 따른 션트 레귤레이터의 개략 구성을 도시한 도면.
도 3은 도 2의 션트 레귤레이터의 상세한 회로도.
도 4는 바이어스 전류 생성 회로의 회로 구성을 도시한 도면.
도 5는 도 4의 전류원 회로 및 임계치 캔슬 회로의 상세한 내용을 도시한 회로도.
도 6은 제2 실시형태에 따른 션트 레귤레이터의 개략 구성을 도시한 도면.
도 7은 도 10에서 도시한 션트 레귤레이터의 시뮬레이션 결과를 도시한 도면.
도 8은 도 6에서 도시한 션트 레귤레이터의 시뮬레이션 결과를 도시한 도면.
도 9는 IC 카드의 블록도.
도 10은 종래의 션트 레귤레이터의 회로도.
도 11은 도 10의 션트 레귤레이터의 동작예를 설명한 도면.
도 12는 트랜지스터의 변동에 의한 전압과 바이패스 전류의 관계를 도시한 도면.
이하, 본 발명의 원리를 도면을 참조하여 상세하게 설명한다.
도 1은 션트 레귤레이터의 개요를 도시한 도면이다. 도면에 도시하는 바와 같이 션트 레귤레이터는 바이패스 제어 회로(1), 저항(R1), PMOS의 바이패스 트랜지스터(M1)를 갖고 있다.
바이패스 트랜지스터(M1)는 전원 단자(a, b) 사이에 접속되고, 전원 전압(V)이 상승하였을 때에 흐르는 과잉 전류를 바이패스한다. 바이패스 트랜지스터(M1) 소스와 전원 단자(a) 사이에는 저항(R1)이 접속되어 있다.
바이패스 제어 회로(1)는 바이패스 트랜지스터(M1) 소스에 정전압(Va)을 인가하고, 소스측의 전원 단자(a)와 바이패스 트랜지스터(M1)의 게이트 사이에, 바이패스 트랜지스터(M1)의 임계치 전압(Vthp)을 인가한다.
이 회로에 있어서, 전원 전압(V)이 정전압(Va)과 동일할 때, 저항(R1)에는 전류가 흐르지 않는다. 또한, 바이패스 트랜지스터(M1)는 바이패스 제어 회로(1)에 의해 소스측의 전원 단자(a)와 게이트 사이에 임계치 전압(Vthp)이 인가되어 있기 때문에, 온/오프되는 상태의 근방에 있다. 여기서, 전원 전압(V)이 정전압(Va)보다 작아지면, 전원 단자(a)와 게이트와의 전위차는 임계치 전압(Vthp)보다 작아지며, 저항(R1)에는 바이패스 전류는 흐르지 않는다. 전원 전압(V)이 정전압(Va)보다 커지면, 전원 단자(a)와 게이트와의 전위차는 임계치 전압(Vthp)보다 커지며, 저항(R1)에 바이패스 전류가 흐른다. 즉, 도면의 션트 레귤레이터는 바이패스 트랜지스터(M1) 소스에 정전압(Va)을 인가하고, 게이트에 바이패스 트랜지스터(M1)가 온되는지 오프되는지의 임계치 전압(Vthp)을 출력하여, 전원 전압(V)이 소스에 인가되어 있는 정전압(Va)을 초과하였는지 여부에 따라 과잉 전류를 바이패스하도록 하고 있다.
이와 같이, 바이패스 제어 회로(1)에 의해, 바이패스 트랜지스터(M1) 소스에 정전압을 인가하고, 소스측의 전원 단자(a)와 게이트 사이에 바이패스 트랜지스터(M1)의 임계치 전압(Vthp)을 인가하도록 하였다. 이것에 의해, 바이패스 트랜지스터(M1)의 임계치 전압(Vthp)에 상관없이, 전원 전압(V)이 정전압(Va)을 초과하였는지 여부에 따라 과잉 전류가 바이패스되기 때문에, 션트 레귤레이터마다 바이패스 트랜지스터(M1)의 임계치 전압(Vthp)에 변동이 있어도 전원 전압(V)을 높은 정밀도로 제어할 수 있다.
다음에, 본 발명의 제1 실시형태를 도면을 참조하여 상세하게 설명한다.
도 2는 제1 실시형태에 따른 션트 레귤레이터의 개략 구성을 도시한 도면이다. 도면에 도시하는 바와 같이 션트 레귤레이터는 제어 회로(10) 및 바이패스 회로(20)로 구성되어 있다. 션트 레귤레이터는, 예컨대 IC 카드에 탑재되는 반도체칩 위에 형성된다. IC 카드는 리더 라이터로부터 전력이 공급되고, 공급된 전력을 정류기에 의해 정류하고 있다. 션트 레귤레이터는 정류기에 의해 정류된 전력(전압 Vdd)을 원하는 범위에 포함시키도록 제어하여, 다른 회로에 공급하고 있다.
제어 회로(10)는 바이패스 회로(20)의 소자에 변동이 있어도 전압(Vdd)이 높은 정밀도로 원하는 범위 내에 포함되도록 바이패스 회로(20)를 제어한다. 제어 회로(10)에는 BGR(밴드 갭 레퍼런스)로부터 전원 전압 및 온도에 의존하지 않는 일정한 기준 전압(Vb)이 공급되고, 이 기준 전압(Vb)을 기초로 바이패스 회로(20)를 제어한다.
바이패스 회로(20)는 제어 회로(10)에 의해 제어되고, 바이패스 전류(Ibp)를 흐르게 함으로써, 전원의 전압(Vdd)이 원하는 범위 내에 포함되도록 한다.
다음에, 도 2의 제어 회로(10) 및 바이패스 회로(20)의 상세한 내용에 대해서 설명한다.
도 3은 도 2의 션트 레귤레이터의 상세한 회로도이다. 도면에 도시하는 바 와 같이 제어 회로(10)는 저항(R11∼R14), NMOS의 트랜지스터(M11, M12), 콘덴서(C11) 및 바이어스 전류 생성 회로(11)를 갖고 있다. 바이패스 회로(20)는 저항(R15) 및 PMOS의 트랜지스터(M13)를 갖고 있다.
제어 회로(10)의 저항(R11, R12)의 일단은 정류기로부터 공급되는 전압(Vdd)의 노드와 접속되어 있다. 저항(R11, R12)의 타단은 트랜지스터(M11, M12)의 드레인과 접속되어 있다. 트랜지스터(M11, M12)는 소스가 상호 접속되고, 바이어스 전류 생성 회로(11)와 접속되어 있다. 트랜지스터(M12)의 드레인은 바이패스 회로(20)의 트랜지스터(M13)의 게이트와 접속되어 있다. 트랜지스터(M11)의 게이트에는 BGR로부터의 기준 전압(Vb)이 입력된다.
제어 회로(10)의 저항(R13)의 일단은 바이패스 회로(20)의 트랜지스터(M13)의 소스와 접속되어 있다. 저항(R13)의 타단은 저항(R14)의 일단과 접속되어 있다. 저항(R14)의 타단은 전압(Vdd)의 그라운드의 노드와 접속되어 있다. 저항(R13, R14)의 접속점은 트랜지스터(M12)의 게이트와 접속되어 있다. 콘덴서(C11)는 바이패스 회로(20)의 트랜지스터(M13)의 게이트와 그라운드 사이에 접속되어 있다.
바이패스 회로(20)의 트랜지스터(M13)의 소스는 저항(R15)의 일단과 접속되어 있다. 저항(R15)의 타단은 전압(Vdd)의 노드와 접속되어 있다. 트랜지스터(M13) 드레인은 그라운드에 접속되어 있다.
제어 회로(10)의 저항(R11, R12), 트랜지스터(M11, M12) 및 바이어스 전류 생성 회로(11)는 차동 회로를 구성하고 있다. 이 차동 회로는 저항(R11, R12, R15, R13)의 귀환에 의해, 트랜지스터(M11, M12)의 게이트 전압이 동일해지도록 동작한다. 즉, 차동 회로는 트랜지스터(M12)의 게이트 전압이 트랜지스터(M11)의 게이트에 입력되는 기준 전압(Vb)과 동일해지도록 동작한다.
기준 전압(Vb)은 BGR로부터 출력되는 전압이며, 일정하다. 따라서, 트랜지스터(M12)의 게이트의 전압도 일정해지며, 저항(R13, R14)의 접속점 전압도 일정해진다. 그리고, 바이패스 회로(20)의 트랜지스터(M13)의 소스 전압도 일정해진다. 또한, 트랜지스터(M13)의 소스 전압(Vs)은 다음의 식(2)로 표시된다.
Figure 112007060789067-pct00002
‥‥ (2)
식(2)로 나타내는 바와 같이, 트랜지스터(M13)의 소스 전압(Vs)은 저항(R13, R14)에 의해 결정할 수 있다.
바이어스 전류 생성 회로(11)는 트랜지스터(M11, M12)에 바이어스 전류를 흐르게 하고, 저항(R11, R12)에 전류를 흐르게 한다. 저항(R11, R12)에 흐르는 전류는 차동 회로가 안정되어 트랜지스터(M11, M12)의 게이트 전압이 동일해졌을 때, 동일해진다. 단, 저항(R11, R12)의 저항값은 동일해진다. 예컨대, 바이어스 전류 생성 회로(11)가 흐르게 하는 전류를 2I로 하면, 저항(R11, R12)의 각각은 I의 전류가 흐른다.
바이어스 전류 생성 회로(11)는 상세하게 후술하지만, 저항(R12)에 트랜지스터(M13)의 임계치 전압(Vthp)이 걸리도록 전류를 흐르게 한다. 즉, 트랜지스 터(M13)의 게이트에는 전압(Vdd)의 노드에 대하여, 트랜지스터(M13)의 임계치 전압(Vthp)만큼 내려간 전압이 입력된다. 여기서, 전압(Vdd)이 소스에 인가되어 있는 전압(Vs)과 동일하면, 저항(R15)에 전류는 흐르지 않는다. 또한, 이 때, 트랜지스터(M13)는 소스에 인가되어 있는 전압(Vs)으로부터 임계치 전압(Vthp)만큼 내려간 전압이 게이트에 바이어스되고, 온/오프되는 상태의 근방에 있다. 따라서, 전압(Vdd)이 트랜지스터(M13)의 소스에 인가되어 있는 전압(Vs)보다 높아지면, 전압(Vdd)의 노드와, 트랜지스터(M13)의 게이트와의 전위차는 임계치 전압(Vthp)보다 커지며, 저항(R15) 및 트랜지스터(M13)에 바이패스 전류가 흐른다. 전압(Vdd)이 트랜지스터(M13)의 소스에 인가되어 있는 전압(Vs)보다 낮으면, 전압(Vdd)의 노드와, 트랜지스터(M13)의 게이트와의 전위차는 임계치 전압(Vthp)보다 작아지며, 저항(R15)과 트랜지스터(M13)에 바이패스 전류가 흐르지 않는다.
이와 같이, 바이패스 회로(20)의 트랜지스터(M13)의 소스에 일정한 전압(Vs)을 인가하고, 게이트에 임계치 전압(Vthp)을 바이어스함으로써, 온도 변동이나 임계치 전압(Vthp)에 변동이 있어도 높은 정밀도로 전원 전압을 제어하도록 하고 있다.
다음에, 도 3의 바이어스 전류 생성 회로(11)의 상세한 내용에 대해서 설명한다.
도 4는 바이어스 전류 생성 회로의 회로 구성을 도시한 도면이다. 또한, 도 4에 있어서, 도 3과 동일한 것에는 동일한 부호를 붙여, 그 설명을 생략한다. 도면에 도시하는 바와 같이, 바이어스 전류 생성 회로(11)는 전류원 회로(11a) 및 임 계치 캔슬 회로(11b)를 갖고 있다.
전류원 회로(11a)는 트랜지스터(M11, M12)에 바이어스 전류를 흐르게 하고, 저항(R11, R12)에 전류가 흐르도록 하고 있다. 임계치 캔슬 회로(11b)는 저항(R12)에 트랜지스터(M13)의 임계치 전압(Vthp)이 걸리도록 전류원 회로(11a)의 전류를 제어하고 있다.
도 5는 도 4의 전류원 회로 및 임계치 캔슬 회로의 상세한 내용을 도시한 회로도이다. 또한, 도 5에 있어서, 도 4와 동일한 것에는 동일한 부호를 붙여, 그 설명을 생략한다. 도면에 도시하는 바와 같이 전류원 회로(11a)는 저항(R21) 및 NMOS의 트랜지스터(M21, M22)를 갖고 있다. 임계치 캔슬 회로(11b)는 저항(R22), PMOS의 트랜지스터(M23), NMOS의 트랜지스터(M24, M25)를 갖고 있다.
전류원 회로(11a)의 저항(R21)의 일단은 정류기로부터 공급되는 전압(Vdd)의 노드와 접속되어 있다. 저항(R21)의 타단은 트랜지스터(M21) 드레인과 접속되어 있다. 트랜지스터(M21, M22)의 게이트는 서로 접속되고, 트랜지스터(M21) 드레인과 접속되어 있다. 트랜지스터(M21, M22)의 소스는 전압(Vdd) 그라운드의 노드에 접속되고, 트랜지스터(M22)의 드레인은 트랜지스터(M11, M12) 소스와 접속되어 있다. 트랜지스터(M21, M22)는 전류원을 구성하고 있으며, 트랜지스터(M21)에 흐르는 전류의 2배의 전류가 트랜지스터(M22)에 흐르도록 되어 있다.
임계치 캔슬 회로(11b)의 트랜지스터(M23)의 소스는 정류기로부터 공급되는 전압(Vdd)의 노드와 접속되어 있다. 트랜지스터(M23)의 게이트와 드레인은 접속되고, 저항(R22)의 일단과 접속되어 있다. 저항(R22)의 타단은 트랜지스터(M24)의 드레인과 접속되어 있다. 트랜지스터(M24, M25)의 게이트는 서로 접속되고, 트랜지스터(M24)의 드레인과 접속되어 있다. 트랜지스터(M24, M25)의 소스는 전압(Vdd)의 그라운드의 노드에 접속되고, 트랜지스터(M25)의 드레인은 트랜지스터(M21)의 드레인과 접속되어 있다. 임계치 캔슬 회로(11b)는 전류 미러 회로를 구성하고 있으며, 트랜지스터(M23) 및 저항(R22)에 흐르는 전류를 트랜지스터(M25)로 되돌리고 있다.
임계치 캔슬 회로(11b)는 전류원 회로(11a)의 저항(R21)에 흐르는 전류를 트랜지스터(M25)에 흐르는 전류로 감산하고, 트랜지스터(M22)에 흐르는 전류, 즉 저항(R12)에 흐르는 전류가 저항(R12)의 전압 강하에 의해, 트랜지스터(M13)의 임계치 전압(Vthp)이 되도록 제어하고 있다(증명은 제2 실시형태에서 행함). 또한, 트랜지스터(M21, M22, M24, M25)는 동일한 특성을 갖고 있다고 한다. 트랜지스터(M23)와 트랜지스터(M13)는 동일한 특성을 갖고 있다고 한다. 저항(R11, R12, R21, R22)은 동일한 특성을 갖고 있다고 한다. 이들은, 예컨대 반도체칩 위에서 근접해지도록 형성하여 동일한 특성을 갖도록 한다.
즉, 임계치 캔슬 회로(11b)는 저항(R12), 트랜지스터(M13)의 임계치에 변동이 있어도 전류원 회로(11a)에 흐르는 전류를 제어하여, 저항(R12)의 전위차를 트랜지스터(M13)의 임계치 전압(Vthp)이 되도록 제어한다. 이것에 의해, 션트 레귤레이터마다 트랜지스터(M13)의 임계치 전압(Vthp) 및 저항(R12)의 저항값에 변동이 있어도 동일한 범위의 전압(Vdd)을 출력하는 것이 가능해진다.
다음에, 콘덴서(C11)의 작용에 대해서 설명한다. IC 카드가 리더 라이터에 근접해지고, 전력이 공급될 때, 정류기로부터 출력되는 전압(Vdd)의 상승에 대하여, BGR의 기준 전압(Vb)의 상승은 늦다. 또한, 차동 회로는 저소비 전력화를 위해 동작 응답이 느리다. 그 때문에, 기준 전압(Vb)이 입력되는 차동 회로가 동작하기 전에, 큰 전압(Vdd)이 각 회로에 공급될 우려가 있다. 콘덴서(C11)는 이러한 큰 전압(Vdd)이 각 회로에 공급되는 것을 방지하고 있다.
콘덴서(C11)는 전압(Vdd)이 급속히 상승하여도 트랜지스터(M13)의 게이트의 전압 상승을 늦추고 있다. 트랜지스터(M13)의 게이트의 전압이 낮으면, 전압(Vdd)은 트랜지스터(M13)의 게이트의 전압과, 트랜지스터(M13)의 임계치 전압을 가산한 값(Vg+Vthp)을 초과하는 경우는 없다. 이것에 의해, 큰 전압(Vdd)이 각 회로에 공급되는 것을 방지하고 있다. 또한, 트랜지스터(M13)의 게이트 전압의 상승 시간은 콘덴서(C11)의 용량값과 저항(R12)의 저항값에 의한 시정수에 의해 결정되기 때문에, 이 시정수를 BGR의 기준 전압(Vb) 및 차동 회로의 응답 시간보다 크게 하도록 하면 좋다.
이와 같이, 트랜지스터(M13)의 소스에 일정한 전압(Vs)을 인가하고, 트랜지스터(M13)의 임계치 전압(Vthp)을 트랜지스터(M13)의 게이트에 바이어스하도록 하였다. 이것에 의해, 트랜지스터(M13)의 임계치 전압(Vthp)에 상관없이, 전원의 전압(Vdd)이 전압(Vs)을 초과하였는지 여부에 따라 과잉 전류가 바이패스되기 때문에, 션트 레귤레이터마다 트랜지스터(M13)의 임계치 전압(Vthp)에 변동이 있어도 전원 전압을 높은 정밀도로 제어할 수 있다. 또한, 온도 변화에 의해 임계치 전압(Vthp)이 변동되어도 그 영향은 없고, 전원 전압을 높은 정밀도로 제어할 수 있다.
다음에, 본 발명의 제2 실시형태를 도면을 참조하여 상세히 설명한다.
도 6은 제2 실시형태에 따른 션트 레귤레이터의 개략 구성을 도시한 도면이다. 도 6에 있어서, 도 5와 동일한 것에는 동일한 부호를 붙여 그 설명을 생략한다.
도 6에서는 바이패스 회로(30)가 도 5의 바이패스 회로(20)와 다르다. 바이패스 회로(30)에서는 정류기로부터 공급되는 전압(Vdd) 노드와, 전압(Vdd)의 그라운드 노드 사이에 PMOS의 트랜지스터(M31)가 접속되어 있다. 트랜지스터(M31) 게이트는 트랜지스터(M13)의 게이트와 접속되어 있다.
그런데, 애플리케이션에 의해서는 전압(Vdd)을 소정의 범위 내에 포함시키기 위해, 많은 바이패스 전류를 흐르게 해야 하는 경우도 있다. 이 경우, 트랜지스터(M13)의 상호 컨덕턴스(gm)를 크게 하여, 이득을 크게 할 필요가 있다. 그러나, 트랜지스터(M13)의 소스에는 저항(R15)이 접속되어 있으며, 이 저항(R15)은 트랜지스터(M13)의 gm을 낮추는 효과를 발휘하고 있다. 그 때문에, 트랜지스터(M13)의 gm을 크게 하기 위해서는 저항(R15)에 의해 강하되는 gm 만큼을 고려하여 크게 하여야 하며, 그 만큼, 트랜지스터(M13)의 면적을 크게 하여야 한다. 여기서, 다른 트랜지스터(M31)를 설치하여, 트랜지스터(M13)의 면적 확대를 억제하고 있다.
이와 같이, 트랜지스터(M31)를 설치함으로써, 바이패스 회로(30)의 이득을 크게 하고, 트랜지스터(M13) 면적의 과도 확대를 억제할 수 있다.
이하, 임계치 캔슬 회로(11b)가 전류원 회로(11a)에 흐르는 전류를 제어하 고, 저항(R12)에 인가되는 전압을 트랜지스터(M13)의 임계치 전압(Vthp)이 되도록 제어하는 것에 대해서 설명한다. 또한, 도 6에 도시하는 바와 같이, 임계치 캔슬 회로(11b)의 저항(R22) 및 트랜지스터(M23, 24)를 흐르는 전류를 전류(I1), 트랜지스터(M25)에 흐르는 전류를 전류(I2)로 한다. 전류원 회로(11a)의 트랜지스터(M21)에 흐르는 전류를 전류(I3), 트랜지스터(M22)에 흐르는 전류를 전류(I4)로 한다. 차동 회로를 구성하고 있는 저항(R12)에 흐르는 전류를 전류(I5)로 한다. 바이패스 회로(30)의 트랜지스터(M13) 드레인을 흐르는 전류를 I6, 트랜지스터(M31) 드레인에 흐르는 전류를 I7, 전류(I6)와 전류(I7)를 합계한 전류를 바이패스 전류(Ibp)로 한다. 또한, 트랜지스터(M21, M22, M24, M25)는 동일한 특성을 갖고, 임계치전압을 임계치 전압(Vthn)으로 한다. 트랜지스터(M23)와 트랜지스터(M13)는 동일한 특성을 갖고, 임계치 전압을 Vthp로 한다. 저항(R11, R12, R21, R22)은 동일한 특성을 가지며, 동일한 저항값을 갖고 있다고 한다. 또한, 트랜지스터(M13)의 소스의 전압을 전압(mon1), 트랜지스터(M12)의 게이트의 전압을 전압(mon2), 트랜지스터(M13)의 게이트의 전압을 전압(mon3)으로 한다.
전류(I1)는 저항(R22)에 인가되는 전압이 Vdd-Vthp-Vthn이 되기 때문에, 다음의 식(3)으로 표시된다.
Figure 112007060789067-pct00003
‥‥ (3)
전류(I3)는 저항(R21)에 흐르는 전류로부터, 전류(I2)를 감산한 것이다. 저 항(R21)에 흐르는 전류는 저항(R21)에 인가되는 전압이 Vdd-Vthn이기 때문에, (Vdd-Vthn)/R21이 된다. 전류(I2)는 트랜지스터(M24, M25)의 전류 미러 회로에 의해 I2＝I1이 된다. 따라서, 전류(I3)는 다음의 식(4)로 표시된다.
Figure 112007060789067-pct00004
‥‥ (4)
전류원 회로(11a)의 트랜지스터(M22)에 흐르는 전류(I4)는 트랜지스터(M21)에 흐르는 전류(I3)의 2배가 되도록 설계되어 있다. 따라서, 전류(I4)는 I4＝2*I3이 된다.
전류(I5)는 차동 회로가 안정 상태가 되었을 때, 즉 트랜지스터(M11, M12)의 게이트의 전압이 동일해졌을 때, 전류(I4)의 1/2와 동일해진다(저항 R11, R12의 저항값은 동일하고, 저항(R11)에도 전류(I5)가 흐르기 때문). 즉, 전류(I5)는 전류(I3)와 동일하게 된다. 그렇게 하면, 저항(R12)에 인가되는 전압(Vdd-mon3)은 다음의 식(5)로 표시된다.
Figure 112007060789067-pct00005
‥‥ (5)
저항(R11, R12, R21, R22)은 동일 저항값이기 때문에, 식(5)는 다음의 식(6)에 나타내는 바와 같이 된다.
Figure 112007060789067-pct00006
‥‥ (6)
식(6)에 나타내는 바와 같이, 저항(R12)에 인가되는 전압은 트랜지스터(M13)의 임계치 전압인 Vthp가 된다. 이것에 의해, 전압(Vdd)의 노드와 트랜지스터(M13)의 게이트 사이의 전압은 트랜지스터(M13)의 임계치 전압(Vthp)이 되며, 트랜지스터(M13)의 임계치 전압(Vthp)의 변동이나 저항(R12)의 저항값의 변동에 상관없이 전압(Vdd)을 높은 정밀도로 소정 범위에 포함시키도록 제어할 수 있다. 또한, 온도에 의한 임계치 전압(Vthp)의 변화나 저항값의 변화에 상관없이 전압(Vdd)을 높은 정밀도로 소정 범위에 포함시키도록 제어할 수 있다.
다음에, 바이패스 회로(30)에 의해 바이패스되는 바이패스 전류(Ibp)에 대해서 구체적인 수치를 이용하여 설명한다. 또한, 저항(R13, R14)의 저항값을 1 MΩ, 저항(R15)의 저항값을 1 kΩ, BGR로부터 출력되는 기준 전압(Vb)을 1.2 V로 한다. 또한, 트랜지스터(M31)는 트랜지스터(M13)에 대하여, 100배의 전류를 흐르게 한다.
트랜지스터(M12)의 게이트의 전압(mon2)은 차동 회로가 안정되면, 트랜지스터(M11)의 게이트의 전압과 동일해지며, 1.2 V가 된다. 저항(R13, R14)의 저항값이 1 MΩ이기 때문에, 트랜지스터(M13)의 소스 전압(mon1)은 2.4 V가 된다.
식(6)에 나타내는 바와 같이, Vdd-mon3의 전압은 임계치 전압(Vthp)이 된다. 따라서, 전압(Vdd)이 2.4 V보다 낮으면, 전압(Vdd-mon3)은 임계치 전압(Vthp) 이하가 되며, 바이패스 전류(Ibp)는 흐르지 않는다. 한편, 전압(Vdd)이 2.4 V보다 높으면, 전압(Vdd-mon3)은 임계치 전압(Vthp)보다 커지며, 바이패스 전류(Ibp)가 흐른다.
또한, 전압(Vdd)이 2.4 V보다 높은 경우, 전류(I6)는 (Vdd-2.4 V)/1 kΩ이 된다. 트랜지스터(M31)는 트랜지스터(M13)에 대하여, 100배의 전류를 흐르게 할 수 있고, 트랜지스터(M13)와 동일한 바이어스 조건에 있기 때문에, 전류(I7)는 100*(Vdd-2.4 V)/1 kΩ이 된다. 따라서, 바이패스 전류(Ibp)는 전류(I6, I7)를 가산한 것이기 때문에, 101*(Vdd-2.4 V)/1 kΩ이 된다. 예컨대, 전압(Vdd)이 2.7 V라고 하면, Ibp＝101*(2.7 V-2.4 V)/1 kΩ＝30.3 mA가 되며, 정류기로부터의 과잉 전류를 바이패스한다. 또한, 이상의 설계로부터 알 수 있는 바와 같이, 바이패스 회로(30)의 트랜지스터(M31)의 소스에는 1 kΩ의 1/100, 즉 10 Ω의 저항이 들어가야 하지만, 트랜지스터(M31)의 변동 등을 고려하여, 전압(Vdd)이 2.7 V로 30 mA의 바이패스 전류(Ibp)를 흐르게 할 수 있기 때문에, 저항을 삭제하고 있다.
다음에, 전압(Vdd)의 상승에 대해서 설명한다. 전술한 바와 같이, BGR로부터 출력되는 기준 전압(Vb)의 상승은 전압(Vdd)의 상승에 대하여 느리다. 또한, 차동 회로는 저소비 전력화 때문에, 응답이 느리다. 예컨대, 차동 회로는 응답하는데 4 μs 정도 걸린다. 여기서, IC 카드가 리더 라이터에 근접하고, 30 mA의 전류가 순식간에 정류기로부터 출력되게 하면, 차동 회로가 응답하는 4 μs 사이에, 전압(Vdd, Vss) 사이의 전압은 다음의 식(7)로 표시되는 값까지 상승한다. 또한, 전압(Vdd, Vss) 사이의 패스 콘덴서를 1 nF로 하고 있다.
Figure 112007060789067-pct00007
‥‥ (7)
이러한 대전압이 각 회로에 걸리는 것을 방지하기 때문에, 콘덴서(C11)에 의해 차동 회로가 동작하기 전에 바이패스 회로(30)를 동작시키고 있다. 즉, 전 압(Vdd)이 급속히 상승하여도 콘덴서(C11)에 의해 트랜지스터(M13)의 게이트의 전압 상승이 늦어지도록 하고 있다. 트랜지스터(M12)의 게이트의 전압이 낮으면, 전압(Vdd)은 mon3＋Vthp 이상으로는 상승하지 않는다. 전압(mon3)의 상승 속도는 콘덴서(C11) 및 저항(R12)에 의해 결정되고, 예컨대 콘덴서(C11)의 용량을 20 pF, 저항(R12)의 저항값을 2 MΩ으로 하면, 콘덴서(C11)와 저항(R12)의 시정수는 40 μs가 된다. 이 시정수에 의한 시간 동안에 차동 회로는 동작할 수 있다. 또한, BGR의 기준 전압(Vb)은 상승할 수 있다.
다음에, 도 6에서 도시한 션트 레귤레이터와 도 10에서 도시한 션트 레귤레이터에 있어서, 트랜지스터(M13, M101)의 임계치 전압(Vthp)이 변동하였을 때의 전압(Vdd) 시뮬레이션에 대해서 설명한다.
도 7은 도 10에서 나타낸 션트 레귤레이터의 시뮬레이션 결과를 도시한 도면이다. 도면에 도시하는 파형(W1-W3)은 트랜지스터(M101)의 다른 임계치 전압(Vthp) 에서의 전압(Vdd) 변화를 나타내고 있다. 파형(W2)은 트랜지스터(M101)의 표준 임계치 전압(Vthp)에서의 전압(Vdd)의 변화를 나타내고 있다. 파형(W1)은 트랜지스터(M101)의 임계치 전압(Vthp)이 표준 임계치 전압(Vthp)보다 큰 경우의 전압(Vdd) 변화를 나타내고 있다. 파형(W3)은 트랜지스터(M101)의 임계치 전압(Vthp)이 표준 임계치 전압(Vthp)보다 작은 경우의 전압(Vdd) 변화를 나타내고 있다.
이와 같이, 도 10의 션트 레귤레이터에서는 트랜지스터(M101)의 임계치 전압(Vthp)에 변동이 있으면, 전압(Vdd)의 크기가 달라진다. 그 때문에, 고정밀도 전압(Vdd)이 구해지는 경우에는 적용이 곤란하다.
도 8은 도 6에서 도시한 션트 레귤레이터의 시뮬레이션 결과를 도시한 도면이다. 도면에 도시하는 파형(W11∼W13)은 트랜지스터(M13)의 다른 임계치 전압(Vthp)에서의 전압(Vdd)의 변화를 나타내고 있다. 파형(W12)은 트랜지스터(M13)의 표준 임계치 전압(Vthp)에서의 전압(Vdd)의 변화를 나타내고 있다. 파형(W11)은 트랜지스터(M13)의 임계치 전압(Vthp)이 표준 임계치 전압(Vthp)보다 큰 경우의 전압(Vdd)의 변화를 나타내고 있다. 파형(W13)은 트랜지스터(M13)의 임계치 전압(Vthp)이 표준 임계치 전압(Vthp)보다 작은 경우의 전압(Vdd) 변화를 나타내고 있다.
이와 같이, 도 6의 션트 레귤레이터에서는 트랜지스터(M13)의 임계치 전압(Vthp)에 변동이 있어도 전압(Vdd)의 크기는 대략 동일해진다. 그 때문에, 고정밀도 전압(Vdd)이 구해지는 경우에도 적용이 가능하다.
다음에, 본 발명의 제3 실시형태를 도면을 참조하여 상세히 설명한다. 제3 실시형태에서는 IC 카드에 도 5, 6에서 도시한 션트 레귤레이터를 적용하고 있다.
도 9는 IC 카드의 블록도이다. 도면에 도시하는 바와 같이 IC 카드는 안테나(41), 변조기(42), 정류기(43), 션트 레귤레이터(44), 복조기(45) 및 디지털 신호 처리부(46)를 갖고 있다.
안테나(41)는 리더 라이터와 데이터의 송수신을 한다. 변조기(42)는 디지털 신호 처리부(46)에 의해 처리된 데이터를 변조하고, 안테나(41)를 통해 리더 라이터에 데이터를 송신한다. 정류기(43)는 리더 라이터로부터 공급되는 고주파 에너 지로부터 고주파 전력을 취출하여 직류 전원(직류 전압)으로 변환하고, 변조기(42), 션트 레귤레이터(44), 복조기(45) 및 디지털 신호 처리부(46)에 출력한다. 션트 레귤레이터(44)는 전원 전압(전압 Vdd)이 일정해지도록 제어한다. 션트 레귤레이터(44)에는 도 5, 6에서 도시한 션트 레귤레이터가 이용된다. 디지털 신호 처리부(46)는 리더 라이터와 데이터의 송수신을 행하여 소정의 디지털 처리를 행한다.
안테나(41)에 의해 수신되는 전력(전압 Vdd)은 리더 라이터와의 거리에 따라 변화한다. IC 카드와 리더 라이터와의 거리가 가깝고, 안테나(41)로부터 취출되는 전압이 커도 션트 레귤레이터(44)가 바이패스 전류를 흐르게 함으로써, 각 회로에 공급되는 전압(Vdd)을 일정해지도록 제어하고 있다. 또한, 전압(Vdd)이 정류기(43)의 트랜지스터 내압을 초과하지 않도록 제어하고 있다.
이와 같이, 션트 레귤레이터(44)에 의해, 고정밀도로 전압(Vdd)을 제어하기 때문에, 정류기(43)에 고내압 트랜지스터를 이용할 수 없어도 UHF대 등의 1 GHz에 근접한 캐리어로부터 전력을 수신하는 것이 가능해진다.
또한, 상기에서는 IC 카드에 대해서 설명하였지만, ID 태그 등의 스스로 전원을 갖지 않는 장치에도 도 5, 6에 도시하는 션트 레귤레이터를 적용할 수 있다.
상기에 대해서는 단지 본 발명의 원리를 나타내는 것이다. 또한, 다수의 변형, 변경이 당업자에게 있어서 가능하며, 본 발명은 상기에 나타내고, 설명한 정확한 구성 및 응용예에 한정되는 것은 아니며, 대응하는 모든 변형예 및 균등물은 첨부한 청구항 및 그 균등물에 의한 본 발명의 범위로 간주된다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 바이패스 제어 회로
M1 : 바이패스 트랜지스터
R1 : 저항
Vdd : 전압
Va : 정전압
a, b : 전원 단자

Claims (9)

  1. 전원 전압을 소정의 범위에 포함시키도록 제어하는 션트 레귤레이터에 있어서,
    전원 단자 사이에 접속되고, 상기 전원 전압이 상승하였을 때에 흐르는 과잉 전류를 바이패스하는 바이패스 트랜지스터와,
    상기 바이패스 트랜지스터의 소스에 정전압을 인가하고, 상기 소스측의 상기 전원 단자의 노드와 게이트 사이에 상기 바이패스 트랜지스터의 임계치 전압을 인가하도록 하는 바이패스 제어 회로
    를 포함하고,
    상기 정전압은 밴드 갭 레퍼런스 전압에 기초하여 생성되는 것을 특징으로 하는 션트 레귤레이터.
  2. 삭제
  3. 제1항에 있어서, 상기 전원 전압의 상승시, 상기 바이패스 트랜지스터를 온(ON)으로 하는 보호 회로를 포함하는 것을 특징으로 하는 션트 레귤레이터.
  4. 제3항에 있어서, 상기 보호 회로는 상기 소스측의 상기 전원 단자의 노드와 상기 게이트 사이에 접속되는 저항과, 드레인측의 상기 전원 단자의 노드와 상기 게이트 사이에 접속되는 콘덴서를 포함하는 것을 특징으로 하는 션트 레귤레이터.
  5. 제1항에 있어서, 상기 전원 단자 사이에 접속되고, 상기 바이패스 제어 회로의 상기 임계치 전압이 상기 게이트에 출력되는 병렬 바이패스 트랜지스터를 포함하는 것을 특징으로 하는 션트 레귤레이터.
  6. 제1항에 있어서, 상기 바이패스 제어 회로는,
    기준 전압이 입력되고, 상기 기준 전압에 기초하여 상기 정전압을 생성하는 차동 회로와,
    상기 차동 회로의 출력 전압이 상기 임계치 전압이 되도록 상기 차동 회로의 바이어스 전류를 생성하는 전류 생성 회로
    를 포함하는 것을 특징으로 하는 션트 레귤레이터.
  7. 제6항에 있어서, 상기 전류 생성 회로는,
    정전류원과,
    상기 정전류원의 전류로부터 소정의 전류를 감산하여 상기 바이어스 전류를 생성하는 캔슬 회로
    를 포함하는 것을 특징으로 하는 션트 레귤레이터.
  8. 제7항에 있어서, 상기 캔슬 회로는, 상기 바이패스 트랜지스터와 동일한 특성을 갖는 트랜지스터와, 상기 차동 회로의 상기 바이어스 전류가 흐르는 저항과 동일한 특성을 갖는 저항에 흐르는 전류를 전류 미러(current mirror)하여 감산하는 것을 특징으로 하는 션트 레귤레이터.
  9. 무선에 의해 전력이 공급되어 동작하는 전자 기기에 있어서,
    전원 단자 사이에 접속되고, 전원 전압이 상승하였을 때에 흐르는 과잉 전류를 바이패스하는 바이패스 트랜지스터와,
    상기 바이패스 트랜지스터의 소스에 정전압을 인가하고, 상기 소스측의 상기 전원 단자의 노드와 게이트 사이에 상기 바이패스 트랜지스터의 임계치 전압을 인가하도록 하는 바이패스 제어 회로
    를 포함하고,
    상기 정전압은 밴드 갭 레퍼런스 전압에 기초하여 생성되는 것을 특징으로 하는 전자 기기.
KR1020077019212A 2005-02-25 2005-02-25 션트 레귤레이터 및 전자 기기 KR100939293B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/003210 WO2006090474A1 (ja) 2005-02-25 2005-02-25 シャントレギュレータおよび電子機器

Publications (2)

Publication Number Publication Date
KR20070098939A KR20070098939A (ko) 2007-10-05
KR100939293B1 true KR100939293B1 (ko) 2010-01-28

Family

ID=36927125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077019212A KR100939293B1 (ko) 2005-02-25 2005-02-25 션트 레귤레이터 및 전자 기기

Country Status (6)

Country Link
US (1) US7586716B2 (ko)
EP (1) EP1852767B1 (ko)
JP (1) JP4480761B2 (ko)
KR (1) KR100939293B1 (ko)
DE (1) DE602005025025D1 (ko)
WO (1) WO2006090474A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1959580A4 (en) * 2005-11-30 2014-07-02 Fujitsu Ltd SIGNAL EXTRACTION CIRCUIT
KR101369154B1 (ko) * 2007-12-11 2014-03-04 삼성전자주식회사 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치
TWI395078B (zh) * 2008-11-11 2013-05-01 Himax Analogic Inc 穩壓器
GB0821628D0 (en) * 2008-11-26 2008-12-31 Innovision Res & Tech Plc Near field rf communicators
US7907003B2 (en) * 2009-01-14 2011-03-15 Standard Microsystems Corporation Method for improving power-supply rejection
WO2010082449A1 (en) * 2009-01-16 2010-07-22 Semiconductor Energy Laboratory Co., Ltd. Regulator circuit and rfid tag including the same
US8841890B2 (en) 2011-06-10 2014-09-23 Cypress Semiconductor Corporation Shunt regulator circuit having a split output
US8669801B2 (en) 2011-06-10 2014-03-11 Cypress Semiconductor Corporation Analog delay cells for the power supply of an RFID tag
US8823267B2 (en) 2011-06-10 2014-09-02 Cypress Semiconductor Corporation Bandgap ready circuit
US8665007B2 (en) 2011-06-10 2014-03-04 Cypress Semiconductor Corporation Dynamic power clamp for RFID power control
US8584959B2 (en) 2011-06-10 2013-11-19 Cypress Semiconductor Corp. Power-on sequencing for an RFID tag
US8729874B2 (en) 2011-06-10 2014-05-20 Cypress Semiconductor Corporation Generation of voltage supply for low power digital circuit operation
US8729960B2 (en) 2011-06-10 2014-05-20 Cypress Semiconductor Corporation Dynamic adjusting RFID demodulation circuit
WO2013005529A1 (ja) * 2011-07-01 2013-01-10 ローム株式会社 過電圧保護回路、電源装置、液晶表示装置、電子機器、テレビ
US9018924B2 (en) 2012-09-14 2015-04-28 Nxp B.V. Low dropout regulator
US8847565B2 (en) * 2012-09-14 2014-09-30 Nxp B.V. Shunt regulator for adverse voltage/circuit conditions
US9246552B2 (en) 2013-06-28 2016-01-26 Texas Instruments Incorporated Digital shunt regulator for NFC devices
CN105892540B (zh) * 2014-11-04 2018-11-13 恩智浦美国有限公司 电压钳位电路
CN108075460B (zh) * 2016-11-15 2021-10-29 恩智浦有限公司 具有反馈控制的浪涌保护电路
US11355164B2 (en) * 2020-04-02 2022-06-07 Micron Technology, Inc. Bias current generator circuitry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202956A (ja) 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 電源電流安定化回路
KR20010078370A (ko) * 2000-02-08 2001-08-20 마츠시타 덴끼 산교 가부시키가이샤 기준전압 발생회로
JP2002091584A (ja) * 2000-09-19 2002-03-29 Rohm Co Ltd 電気機器
US20030197598A1 (en) 2002-04-04 2003-10-23 Matsushita Electric Industrial Co., Ltd. Contactless IC card

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2644643C2 (de) * 1976-10-02 1985-01-31 Robert Bosch Gmbh, 7000 Stuttgart Spannungsregler für Generatoren in Kraftfahrzeugen
DE2931922C2 (de) * 1979-08-07 1982-03-25 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt "Schaltungsanordnung zum Speisen einer eine konstante Betriebsspannung liefernden Stromversorgungseinrichtung"
US4350935A (en) * 1980-03-28 1982-09-21 Lutron Electronics Co., Inc. Gas discharge lamp control
US4390812A (en) * 1981-06-25 1983-06-28 Seidler Robert L Regulator and switching circuit for flasher units
JPS63198525A (ja) * 1987-02-12 1988-08-17 三菱電機株式会社 過電圧保護装置
US4761722A (en) * 1987-04-09 1988-08-02 Rca Corporation Switching regulator with rapid transient response
US4975798A (en) * 1989-09-05 1990-12-04 Motorola Inc. Voltage-clamped integrated circuit
US6078204A (en) * 1996-12-19 2000-06-20 Texas Instruments Incorporated High current drain-to-gate clamp/gate-to-source clamp for external power MOS transistors
JPH10201088A (ja) * 1997-01-17 1998-07-31 Hitachi Ltd 定電圧電源回路および半導体集積回路並びにｉｃカード
FR2767933A1 (fr) * 1997-08-27 1999-02-26 Philips Electronics Nv Circuit adaptateur de tension d'alimentation
JP3484349B2 (ja) * 1998-07-23 2004-01-06 Ｎｅｃエレクトロニクス株式会社 電圧レギュレータ
JP3540231B2 (ja) * 2000-01-31 2004-07-07 沖電気工業株式会社 クランプ回路及び非接触式通信用インターフェース回路
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202956A (ja) 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 電源電流安定化回路
KR20010078370A (ko) * 2000-02-08 2001-08-20 마츠시타 덴끼 산교 가부시키가이샤 기준전압 발생회로
JP2002091584A (ja) * 2000-09-19 2002-03-29 Rohm Co Ltd 電気機器
US20030197598A1 (en) 2002-04-04 2003-10-23 Matsushita Electric Industrial Co., Ltd. Contactless IC card

Also Published As

Publication number Publication date
JP4480761B2 (ja) 2010-06-16
EP1852767B1 (en) 2010-11-24
DE602005025025D1 (de) 2011-01-05
EP1852767A1 (en) 2007-11-07
US7586716B2 (en) 2009-09-08
KR20070098939A (ko) 2007-10-05
US20070290660A1 (en) 2007-12-20
EP1852767A4 (en) 2008-05-07
JPWO2006090474A1 (ja) 2008-07-24
WO2006090474A1 (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
KR100939293B1 (ko) 션트 레귤레이터 및 전자 기기
EP1929452B1 (en) Voltage regulation circuit for rfid systems
EP2846213B1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
US7732945B2 (en) Rectifier circuit
US8082012B2 (en) Semiconductor integrated circuit device, and non-contact type IC card and portable information terminal using the semiconductor integrated circuit device
JP4574683B2 (ja) 信号抽出回路
KR101369154B1 (ko) 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치
US9716443B2 (en) Voltage converter
AU731174B2 (en) Apparatus and method for reducing energy fluctuations in a portable data device
US8183843B2 (en) Voltage regulator and associated methods
US6954053B2 (en) Interface for shunt voltage regulator in a contactless smartcard
JP2019192235A (ja) 内部補償実効直列抵抗を有する低損失線形調整器
KR100693852B1 (ko) 전원 회로
JP4411199B2 (ja) 半導体装置及びｉｃカード
Wang et al. A fast transient LDO based on dual loop FVF with high PSRR
JP2010157096A (ja) 通信インタフェース回路および通信装置
Zoscher et al. RF voltage limiters for passive differential UHF RFID front-ends in a 40 nm CMOS technology
EP4273749A1 (en) Voltage limiter for an rfid tag
EP4174614A1 (en) Voltage regulator circuit and method for regulating a voltage
Alapati et al. Improved transient response capacitor less low dropout regulator employing adaptive bias and bulk modulation
Niu et al. A wide input voltage range, high power supply rejection low‐dropout regulator with a closed‐loop charge pump for sensor front‐end circuits
Oberhuber et al. Low overshoot, low dropout voltage regulator with level detector
Singh et al. A Review of 65-Nm CMOS Constant Current Source with Reduced PVT Variation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee