JP4891093B2 - 電源回路、チャージポンプ回路、及び、これを備えた携帯機器 - Google Patents

電源回路、チャージポンプ回路、及び、これを備えた携帯機器 Download PDF

Info

Publication number
JP4891093B2
JP4891093B2 JP2006550612A JP2006550612A JP4891093B2 JP 4891093 B2 JP4891093 B2 JP 4891093B2 JP 2006550612 A JP2006550612 A JP 2006550612A JP 2006550612 A JP2006550612 A JP 2006550612A JP 4891093 B2 JP4891093 B2 JP 4891093B2
Authority
JP
Japan
Prior art keywords
capacitor
monitoring
transistors
output
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006550612A
Other languages
English (en)
Other versions
JPWO2006070524A1 (ja
Inventor
修 柳田
義徳 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006550612A priority Critical patent/JP4891093B2/ja
Publication of JPWO2006070524A1 publication Critical patent/JPWO2006070524A1/ja
Application granted granted Critical
Publication of JP4891093B2 publication Critical patent/JP4891093B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、ＤＣ／ＤＣコンバータ（特に、携帯機器のバッテリ出力変換手段）として用いられるチャージポンプ回路に関するものである。
図８は、チャージポンプ回路の一従来例を示す回路図である。なお、本図のチャージポンプ回路は、スイッチＳＷ１〜ＳＷ４を周期的にオン／オフすることで、入力端子に印加される入力電圧Ｖｉｎを第１コンデンサＣ１に充電し、該第１コンデンサＣ１の充電電圧を出力端子から負電圧Ｖｏｕｔ（−Ｖｉｎ）として出力する構成とされている。
上記の負電圧出力動作について具体的に説明する。負電圧出力に際しては、まず、スイッチＳＷ１、ＳＷ２がオンとされ、スイッチＳＷ３、ＳＷ４がオフとされる。このようなスイッチング制御により、第１コンデンサＣ１の一端（Ａ点）には、スイッチＳＷ１を介して入力電圧Ｖｉｎが印加され、他端（Ｂ点）は、スイッチＳＷ２を介して接地される。従って、第１コンデンサＣ１は、両端電位差が入力電圧Ｖｉｎとなるまで充電される。
第１コンデンサＣ１の充電完了後、今度は、スイッチＳＷ１、ＳＷ２がオフとされ、スイッチＳＷ３、ＳＷ４がオンとされる。このようなスイッチング制御により、Ａ点はスイッチＳＷ３を介して接地されるため、Ａ点電位は、入力電圧Ｖｉｎから接地電位へと引き下げられる。ここで、第１コンデンサＣ１の両端間には、先の充電によって入力電圧Ｖｉｎにほぼ等しい電位差が与えられているため、Ａ点電位に上記変動が生じると、Ｂ点電位は、接地電位から負電圧−Ｖｉｎまで引き下げられる。このとき、Ｂ点は、スイッチＳＷ４を介して出力端子と導通状態にあるので、第１コンデンサＣ１の電荷が第２コンデンサＣ２へと移動し、出力端子の電位が負電圧−Ｖｉｎまで引き下げられる。
このようなチャージポンプ回路では、立上げ時に生じる突入電流が課題とされていた。特に、バッテリを装置電源とする携帯機器など、電源系に高インピーダンスを有するシステムでは、上記突入電流が発生すると装置各部への供給電圧が低下してしまい、その動作が不安定になる、という課題があった。
なお、従来より、上記課題を解決する手段として、供給電圧側とコンデンサとの接続線路をオン／オフするＦＥＴ［Field Effect Transistor］と、該ＦＥＴのゲート駆動電圧を前記コンデンサのチャージ電圧に応じて可変するゲート駆動電圧可変回路と、を含み、チャージ電圧が高ければＦＥＴのゲート駆動電圧を大きくし、逆に、チャージ電圧が低ければＦＥＴのゲート駆動電圧を小さくすることにより、ＦＥＴのオン抵抗を適時増減調節し、突入電流の低減を図る技術が開示・提案されている（例えば、特許文献１を参照）。
また、従来より、上記課題を解決する別の手段として、コンデンサの充放電制御に際してオン／オフされるトランジスタのうち、所定のトランジスタによりオン抵抗の大きいスイッチング素子を並列接続しておき、直流電圧が供給されてから所定期間内については、前記所定のトランジスタをオフ状態として、それらに並列接続されたスイッチング素子を用いてコンデンサの充放電制御を行い、所定期間経過後については、前記所定のトランジスタを用いてコンデンサの充放電制御を行うことにより、突入電流の低減を図る技術技術も開示・提案されている（例えば、特許文献２を参照）。
特開平１０−１４２１８号公報 特開２００４−４８８９３号公報
確かに、上記いずれかの従来技術であれば、立上げ時に生じる突入電流の低減を図ることが可能である。
しかしながら、特許文献１の従来技術では、その回路構成上、供給電圧側とコンデンサとの接続線路に設けられたＦＥＴをオフ状態とするとき、該ＦＥＴのゲート駆動電圧が抵抗を介して入力電圧Ｖｉｎにプルアップされる形となっていた。そのため、当該ＦＥＴのオフタイミングは、ゲート容量と抵抗から成るＣＲ時定数回路によって遅延され、結果として、出力電圧の低下や効率の悪化が招来される、という課題があった。特に、ＦＥＴのＷ／Ｌ比（ゲート幅とゲート長の比）が大きく設計されている場合には、そのゲート容量も当然に大きくなり、上記課題が一層顕著に現われる。そのため、特許文献１の従来技術は、出力インピーダンスの低いチャージポンプ回路には適さなかった。また、特許文献１の従来技術は、上記と同様の理由から、スイッチング周波数の高速化にも適さなかった。
また、特許文献２の従来技術は、直流電圧が供給されてから所定期間内に限り、定常時用のスイッチング素子に代えて、よりオン抵抗の高い起動時用のスイッチング素子を用いるという構成に過ぎず、入力電圧が変動する場合については何ら考慮されていなかった。例えば、携帯機器のバッテリ出力変換手段として用いられるチャージポンプ回路に、特許文献２の従来技術を適用した場合、バッテリの消耗に伴って突入電流の危険性は低減していくにも関わらず、立上げ時用のスイッチング素子には、バッテリ満充電時（最大入力電圧印加時）に対応した高いオン抵抗値を持たせておかねばならなかった。そのため、バッテリ満充電時には好適であっても、バッテリ消耗時にはオン抵抗値が過大となり、結果として、出力電圧の低下や効率の悪化が招来される、という課題があった。
本発明は、上記の問題点に鑑み、入力電圧の電圧レベルに変動が生じた場合でも、出力電圧の低下や効率の悪化を招くことなく、立上げ時に生じる突入電流の低減を図ることが可能な電源回路、チャージポンプ回路、及び、これを備えた携帯機器を提供することを目的とする。
上記目的を達成するために、本発明に係る電源装置は、コンデンサの一端と入力電圧供給端との間に接続されて前記コンデンサを充電する際にオン状態とされる第１スイッチ手段、及び／または、前記コンデンサの他端と基準電圧供給端との間に接続されて前記コンデンサを充電する際にオン状態とされる第２スイッチ手段を有して成り、前記コンデンサを周期的に充放電させることで入力電圧から所望の出力電圧を得る電源回路であって、第１、第２スイッチ手段の少なくとも一方は、互いに並列接続され、それぞれ駆動能力の異なる複数のトランジスタから成り、入力電圧が高く出力電圧が低い時の駆動能力が最も小さく、入力電圧が低く出力電圧が安定している時の駆動能力が最も大きくなるように制御される構成（第１の構成）としている。
また、本発明に係るチャージポンプ回路は、第１コンデンサの一端と入力電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第１スイッチ手段と、第１コンデンサの他端と基準電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第２スイッチ手段と、第１、第２スイッチ手段の各駆動制御を行う制御手段と、入力電圧を監視する第１監視手段と、出力電圧を監視する第２監視手段と、を有して成り、第１コンデンサを周期的に充放電させることで入力電圧から所望の出力電圧を生成するチャージポンプ回路であって、第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された複数のトランジスタに細分化されて成り、前記制御手段は、第１コンデンサを充電する際に、第１、第２監視手段の監視結果に基づいて、前記細分化されたトランジスタのいずれを駆動させるかを決定する構成（第２の構成）としている。
なお、上記第２の構成から成るチャージポンプ回路は、第１コンデンサを放電する際にオン状態とされる第３、第４スイッチ手段と、オン状態とされた第３、第４スイッチ手段を介して第１コンデンサから電荷が移動される第２コンデンサと、を有して成る構成（第３の構成）にするとよい。
より具体的に述べると、本発明に係るチャージポンプ回路は、第１コンデンサと；第１コンデンサの一端と入力電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第１スイッチ手段と；第１コンデンサの他端と基準電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第２スイッチ手段と；第１コンデンサの一端と前記基準電圧供給端との間、或いは、第１コンデンサの一端と出力電圧引出端との間に接続されて第１コンデンサを放電する際にオン状態とされる第３スイッチ手段と；第１コンデンサの他端と出力電圧引出端との間、或いは、第１コンデンサの他端と前記入力電圧供給端との間に接続されて第１コンデンサを放電する際にオン状態とされる第４スイッチ手段と；前記出力電圧引出端と前記基準電圧供給端との間に接続された第２コンデンサと；第１〜第４スイッチ手段の駆動制御を行う制御手段と；前記入力電圧供給端に接続されて入力電圧を監視する第１監視手段と；前記出力電圧引出端に接続されて出力電圧を監視する第２監視手段と；を有して成り、第１コンデンサを周期的に充放電させることで入力電圧から所望の出力電圧を生成するチャージポンプ回路であって、第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された複数のトランジスタに細分化されて成り、前記制御手段は、第１コンデンサを充電する際に、第１、第２監視手段の監視結果に基づいて、前記細分化されたトランジスタのいずれを駆動させるかを決定する構成（第４の構成）としている。
若しくは、本発明に係るチャージポンプ回路は、第１コンデンサと、第１ノードと第１コンデンサの一端との間に接続されて第１コンデンサを充電する際にオン状態とされる第１スイッチ手段と、第２ノードと第１コンデンサの他端との間に接続されて第１コンデンサを充電する際にオン状態とされる第２スイッチ手段と、第３ノードと第１コンデンサの一端との間に接続されて第１コンデンサを放電する際にオン状態とされる第３スイッチ手段と、第４ノードと第１コンデンサの他端との間に接続されて第１コンデンサを放電する際にオン状態とされる第４スイッチ手段と、を各々備えたｎ段（ｎ≧２）の第１〜第ｎ昇圧回路が縦列に接続されて成り、かつ、第１〜第ｎ昇圧回路の第１ノードは入力電圧供給端に接続され、第１昇圧回路の第２ノードは基準電圧供給端に接続され、第１昇圧回路以外の第２ノードは各前段の昇圧回路の第４ノードに接続され、第１〜第ｎ昇圧回路の第３ノードは前記基準電圧供給端に接続され、第ｎ昇圧回路の第４ノードは出力電圧引出端に接続されているか、或いは、第１昇圧回路の第１ノードは入力電圧供給端に接続され、第１昇圧回路以外の第１ノードは各前段の昇圧回路の第３ノードに接続され、第１〜第ｎ昇圧回路の第２ノードは前記基準電圧供給端に接続され、第ｎ昇圧回路の第３ノードは出力電圧引出端に接続され、第１〜第ｎ昇圧回路の第４ノードは前記入力電圧供給端に接続されている昇圧ユニットと；前記出力電圧引出端と前記基準電圧供給端との間に接続された第２コンデンサと；第１〜第ｎ昇圧回路の各々に含まれる第１〜第４スイッチ手段の駆動制御を行う制御手段と；前記入力電圧供給端に接続されて入力電圧を監視する第１監視手段と；前記出力電圧引出端に接続されて出力電圧を監視する第２監視手段と；を有して成り、第１〜第ｎ昇圧回路の各々に含まれる第１コンデンサを周期的に充放電させることで入力電圧から所望の出力電圧を生成するチャージポンプ回路であって、第１昇圧回路を構成する第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された複数のトランジスタに細分化されて成り、前記制御手段は、第１コンデンサを充電する際に、第１、第２監視手段の監視結果に基づいて前記細分化されたトランジスタのいずれを駆動させるかを決定する構成（第５の構成）としてもよい。
なお、上記第２〜第５いずれかの構成から成るチャージポンプ回路において、前記制御手段は、第１、第２監視手段の監視結果に基づいて、前記出力電圧が目標値に未到達であれば、第１コンデンサの充電時における電流線路のオン抵抗値を増大させ、かつ、前記入力電圧が高いときに前記オン抵抗値を高くするように前記トランジスタの駆動数を少なくし、また、前記出力電圧が目標値に到達済みであれば、前記オン抵抗値を低減するように前記細分化されたトランジスタのいずれを駆動させるかを決定する構成（第６の構成）にするとよい。
さらに具体的には、上記第６の構成から成るチャージポンプ回路において、第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された第１、第２、第３トランジスタに細分化され、かつ、第１〜第３トランジスタの各オン抵抗値については、第１トランジスタのそれが最も大きく、第２トランジスタがそれに次ぎ、第３トランジスタのそれが最も小さくなるように設計されており、また、第１監視手段の出力論理は、前記入力電圧が第１閾値を上回るまでローレベルに維持され、第１閾値を上回るとハイレベルに遷移されるものであり、また、第２監視手段の出力論理は、前記出力電圧が第２閾値を下回るまでローレベルに維持され、第２閾値を下回るとハイレベルに遷移されるものであり、さらに前記制御手段は、第２監視手段の出力論理がローレベルであり、かつ、第１監視手段の出力論理がハイレベルである場合には、第１トランジスタだけを駆動状態として、第２、第３トランジスタを非駆動状態とし、第１、第２監視手段の出力論理が共にローレベルである場合には、第２トランジスタだけを駆動状態として、第１、第３トランジスタを非駆動状態とし、第１、第２監視手段の出力論理が共にハイレベルである場合には、第１、第２トランジスタを駆動状態として、第３トランジスタを非駆動状態とし、第２監視手段の出力論理がハイレベルであり、かつ、第１監視手段の出力論理がローレベルである場合には第１〜第３トランジスタを全て駆動状態とする構成（第７の構成）にするとよい。
このような構成とすることにより、入力電圧の電圧レベルに変動が生じた場合でも、出力電圧の低下や効率の悪化を招くことなく、立上げ時に生じる突入電流の低減を図ることが可能となる。
なお、上記第７の構成から成るチャージポンプ回路において、第１、第２監視手段の少なくとも一方は、ヒステリシスのある入出力特性を有して成る構成（第８の構成）にするとよい。このような構成とすることにより、各々の出力帰還に基づく発振状態を防止することが可能となる。
また、上記第３〜第５いずれかの構成から成るチャージポンプ回路において、第１スイッチ手段は、ＰチャネルＭＯＳ電界効果型トランジスタであり、第２〜第４スイッチ手段はＮチャネルＭＯＳ電界効果型トランジスタである構成（第９の構成）にするとよい。
また、本発明に係る携帯機器は、装置電源であるバッテリと、前記バッテリの出力変換手段であるＤＣ／ＤＣコンバータと、を有して成る携帯機器であって、前記ＤＣ／ＤＣコンバータとして、上記第１の構成から成る電源回路、或いは、上記第２〜第５いずれかの構成から成るチャージポンプ回路を備えて成る構成（第１０の構成）としている。このような構成とすることにより、バッテリの充電量に依ることなく、常に適切に、立ち上げ時における突入電流の低減を図ることが可能となる。
上記したように、本発明に係る電源回路及びチャージポンプ回路であれば、入力電圧の電圧レベルに変動が生じた場合でも、出力電圧の低下や効率の悪化を招くことなく、立上げ時に生じる突入電流の低減を図ることが可能となる。
は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。 は、負電圧生成回路２１の一構成例を示す回路図である。 は、制御信号の一波形例を示すタイミングチャートである。 は、第１、第２ディテクタＤＥＴ１、ＤＥＴ２の入出力特性を示す図である。 は、ディテクタ出力とトランジスタＰ１〜Ｐ３の駆動可否との相関関係を示すマトリクス図である。 は、正電圧生成回路２２の一構成例を示す回路図である。 は、本発明に係るチャージポンプ回路の変形例を示す回路図である。 は、チャージポンプ回路の一従来例を示す回路図である。
符号の説明
１ バッテリ
２ ＤＣ／ＤＣコンバータ
２１ 負電圧生成回路
２２ 正電圧生成回路
３ ＣＣＤカメラ
Ｐ１〜Ｐ３ ＰチャネルＭＯＳ電界効果型トランジスタ
Ｎ１〜Ｎ３ ＮチャネルＭＯＳ電界効果型トランジスタ
Ｃ１、Ｃ２ 第１、第２コンデンサ
ＤＥＴ１、ＤＥＴ２ 第１、第２ディテクタ
ＣＮＴ 制御部
以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（特に、ＣＣＤ［Charge Coupled device］カメラ）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。
図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＣＣＤカメラへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１と、バッテリ１の出力変換手段であるＤＣ／ＤＣコンバータ２と、携帯電話端末の撮像手段であるＣＣＤカメラ３と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
ＣＣＤカメラ３は、その駆動に際して、負の駆動電圧（例えば−８［Ｖ］）と正の駆動電圧（例えば＋１５［Ｖ］）を必要とする。そのため、ＤＣ／ＤＣコンバータ２は、バッテリ１の出力電圧Ｖｉｎから正負の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を各々生成する手段として、負電圧生成回路２１と正電圧生成回路２２とを有して成る。
図２は、負電圧生成回路２１の一構成例を示す回路図（一部にブロック図を含む）である。本図に示す通り、本実施形態の負電圧生成回路２１は、スイッチ素子として、ＰチャネルＭＯＳ［Metal-Oxide-Silicon］電界効果型トランジスタＰ１〜Ｐ３と、ＮチャネルＭＯＳ電界効果型トランジスタＮ１〜Ｎ３と、を有して成り、制御部ＣＮＴで生成される制御信号ＣＫ１、ＣＫ１Ｂ１〜３、ＣＫ２に基づいて、各トランジスタを周期的にオン／オフすることにより、入力端子Ｔ１に印加される入力電圧Ｖｉｎ（バッテリ１の出力電圧）を第１コンデンサＣ１に充電し、該第１コンデンサＣ１の充電電圧を出力端子Ｔ２から負の出力電圧Ｖｏｕｔ１（ＣＣＤカメラ３への負の駆動電圧）として出力する負電圧出力チャージポンプ回路である。
トランジスタＰ１〜Ｐ３のソースは、いずれも、入力端子Ｔ１に接続されている。トランジスタＰ１〜Ｐ３のドレインは、いずれも、第１コンデンサＣ１の一端（Ａ点）とトランジスタＮ２のソースに接続されている。トランジスタＰ１〜Ｐ３のゲートは、制御部ＣＮＴの制御信号出力端に各自接続されており、各々、制御信号ＣＫ１Ｂ１〜３が印加されている。トランジスタＰ１〜Ｐ３のバックゲートは、各自のソースに接続されている。上記から分かるように、トランジスタＰ１〜Ｐ３は、いずれも、入力端子Ｔ１と第１コンデンサＣ１の一端（Ａ点）との接続線路をオン／オフするスイッチ手段に相当する。別の見方をすれば、第１コンデンサＣ１を充電する際にオン状態とされるスイッチ手段が、互いに並列接続されたトランジスタＰ１〜Ｐ３に細分化されている、或いは、互いに並列接続されたトランジスタＰ１〜Ｐ３によって、一のゲート分割トランジスタが形成されている、と考えることもできる。
トランジスタＮ１のソースは、接地されている。トランジスタＮ１のドレインは、第１コンデンサＣ１の他端（Ｂ点）とトランジスタＮ３のドレインに接続されている。トランジスタＮ１のゲートは、制御部ＣＮＴの制御信号出力端に接続されており、制御信号ＣＫ１が印加されている。トランジスタＮ１のバックゲートは、自身のドレインに接続されている。上記から分かるように、トランジスタＮ１は、接地端（基準電圧供給端）と第１コンデンサＣ１の他端（Ｂ点）との接続線路をオン／オフするスイッチ手段に相当する。
トランジスタＮ２のドレインは、接地される一方、第２コンデンサＣ２の一端にも接続されている。トランジスタＮ２のゲートは、制御部ＣＮＴの制御信号出力端に接続されており、制御信号ＣＫ２が印加されている。トランジスタＮ２のバックゲートは、自身のドレインに接続されている。上記から分かるように、トランジスタＮ２は、接地端（基準電圧供給端）と第１コンデンサＣ１の一端（Ａ点）との接続線路をオン／オフするスイッチ手段に相当する。
トランジスタＮ３のソースは、第２コンデンサＣ２の他端と出力端子Ｔ２に接続されている。トランジスタＮ３のゲートは、制御部ＣＮＴの制御信号出力端に接続されており、制御信号ＣＫ２が印加されている。トランジスタＮ３のバックゲートは、自身のソースに接続されている。上記から分かるように、トランジスタＮ３は、出力端子Ｔ２と第１コンデンサＣ１の他端（Ｂ点）との接続線路をオン／オフするスイッチ手段に相当する。
上記構成から成る負電圧生成回路２１の負電圧出力動作について、図３を参照しながら具体的に説明する。図３は制御信号の一波形例を示すタイミングチャートである。なお、本図では、各信号の論理変遷タイミングが一致されているが、これはあくまで説明を容易とするための描写に過ぎず、一般的には、入力端子Ｔ１や出力端子Ｔ２のグランドショート（すなわち、トランジスタＰ１〜Ｐ３とトランジスタＮ２の同時オンや、トランジスタＮ１とトランジスタＮ３の同時オン）を防止すべく、制御信号ＣＫ１、ＣＫ１Ｂ１〜３と制御信号ＣＫ２とは、互いの論理変遷タイミングが不一致とされていることが多い。
負の出力電圧Ｖｏｕｔ１を生成するに際しては、まず、制御信号ＣＫ１の論理状態がハイレベルとされ、制御信号ＣＫ１Ｂ１〜３の少なくともいずれか一と制御信号ＣＫ２の論理状態がローレベルとされる（期間Ｘ）。すなわち、トランジスタＮ１とトランジスタＰ１〜Ｐ３の少なくともいずれか一がオンとされ、トランジスタＮ２、Ｎ３がオフとされる。このようなスイッチング制御により、Ａ点には、トランジスタＰ１〜Ｐ３の少なくともいずれか一を介して入力端子Ｔ１から入力電圧Ｖｉｎが印加され、Ｂ点は、トランジスタＮ１を介して接地される。従って、第１コンデンサＣ１は、両端電位差がほぼ入力電圧Ｖｉｎとなるまで充電される。
第１コンデンサＣ１の充電が完了された後、今度は、制御信号ＣＫ１の論理状態がローレベルとされ、制御信号ＣＫ１Ｂ１〜３と制御信号ＣＫ２の論理状態がハイレベルとされる（期間Ｙ）。すなわち、トランジスタＮ１とトランジスタＰ１〜Ｐ３がオフとされ、トランジスタＮ２、Ｎ３がオンとされる。このようなスイッチング制御により、Ａ点は、トランジスタＮ２を介して接地され、Ａ点電位は、入力電圧Ｖｉｎから接地電位へと引き下げられる。ここで、第１コンデンサＣ１の両端間には、先の充電によって入力電圧Ｖｉｎにほぼ等しい電位差が与えられているため、Ａ点電位に上記変動が生じると、Ｂ点電位は、接地電位から負電圧−Ｖｉｎまで引き下げられる。このとき、Ｂ点は、トランジスタＮ３を介して出力端子Ｔ２と導通状態にあるので、第１コンデンサＣ１の電荷が第２コンデンサＣ２へと移動し、出力端子Ｔ２の電位（すなわち、出力電圧Ｖｏｕｔ１）が負電圧−Ｖｉｎまで引き下げられる。
負電圧生成回路２１は、上記の期間Ｘ、Ｙを交互に繰り返して、トランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ３を周期的にオン／オフさせることにより、入力端子Ｔ１に印加される入力電圧Ｖｉｎを負の出力電圧Ｖｏｕｔ１に変換して出力端子Ｔ２から出力する。
ここで、本実施形態の負電圧生成回路２１は、先述の通り、第１コンデンサＣ１を充電する際にオン状態とされるスイッチ手段が、互いに並列接続されたトランジスタＰ１〜Ｐ３に細分化された構成とされている。このような構成とすることにより、第１コンデンサＣ１を充電する際にトランジスタＰ１〜Ｐ３のいずれを駆動させるかに応じて、第１コンデンサＣ１の充電時における電流線路のオン抵抗を適宜可変制御することが可能となる。以下では、本発明の特徴部分であるトランジスタＰ１〜Ｐ３の駆動選択制御（立上げ時の突入電流防止制御）について、詳細な説明を行う。
先出の図２に示した通り、本実施形態の負電圧生成回路２１は、上記の基本構成に加えて、入力電圧Ｖｉｎを監視する第１ディテクタＤＥＴ１と、出力電圧Ｖｏｕｔ１を監視する第２ディテクタＤＥＴ２と、を有して成り、制御部ＣＮＴは、第１、第２ディテクタＤＥＴ１、ＤＥＴ２の監視結果（すなわち、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ１との組み合わせ）に基づいて、トランジスタＰ１〜Ｐ３のうち、いずれのトランジスタを駆動させるかを決定する構成とされている。
図４は、第１、第２ディテクタＤＥＴ１、ＤＥＴ２各々の入出力特性を示す図である。なお、本図（ａ）は、第１ディテクタＤＥＴ１の入出力特性、すなわち、入力電圧Ｖｉｎ（横軸）とディテクタ出力（縦軸）との相関関係を示しており、本図（ｂ）は、第２ディテクタＤＥＴ２の入出力特性、すなわち、出力電圧Ｖｏｕｔ１（横軸）とディテクタ出力（縦軸）との相関関係を示している。
本図に示すように、第１、第２ディテクタＤＥＴ１、ＤＥＴ２は、いずれもヒステリシスのある入出力特性を有している。
より具体的に述べると、第１ディテクタＤＥＴ１の出力論理は、入力電圧Ｖｉｎが第１上側閾値（本図では３．６［Ｖ］）を上回るまでローレベルに維持され、第１上側閾値を上回るとハイレベルに遷移される。一方、出力論理が一旦ハイレベルに遷移されて以後、第１ディテクタＤＥＴ１の出力論理は、入力電圧Ｖｉｎが第１下側閾値（本図では３．５［Ｖ］）を下回らない限りハイレベルに維持され、第１下側閾値を下回るとローレベルに遷移される。
上記と同様に、第２ディテクタＤＥＴ１の出力論理は、出力電圧Ｖｏｕｔ１が第２下側閾値（本図では−４／５Ｖｉｎ）を下回るまでローレベルに維持され、第２下側閾値を下
回るとハイレベルに遷移される。一方、出力論理が一旦ハイレベルに遷移されて以後、第２ディテクタＤＥＴ２の出力論理は、出力電圧Ｖｏｕｔ１が第２上側閾値（本図では−３／５Ｖｉｎ）を上回らない限りハイレベルに維持され、第２上側閾値を上回るとローレベルに遷移される。
このように、第１、第２ディテクタＤＥＴ１、ＤＥＴ２の入出力特性にヒステリシスを持たせることによって、各々の出力帰還に基づく発振状態を防止することが可能となる。なお、本図に示した各ディテクタの閾値はいずれも例示に過ぎず、トランジスタＰ１〜Ｐ３の駆動選択制御を適切に実行できるのであれば、いかなる閾値を設定しても構わない。また、第１、第２ディテクタＤＥＴ１、ＤＥＴ２は、ハイレベル／ローレベルの２値出力に限らず、第１コンデンサＣ１を充電する際にオン状態とされるスイッチ手段の分割数に応じて、３値以上の論理状態（例えば、Ｈ／Ｍ／Ｌ）を取り得る構成としても構わない。
図５は、ディテクタ出力とトランジスタＰ１〜Ｐ３の駆動可否との相関関係を示すマトリクス図であり、トランジスタＰ１〜Ｐ３の駆動選択制御に際して制御部ＣＮＴで参照されるデータテーブルの内容を示している。
なお、以下に述べる説明の前提として、トランジスタＰ１〜Ｐ３の各オン抵抗値については、トランジスタＰ１のそれが最も大きく、トランジスタＰ２がそれに次ぎ、トランジスタＰ３のそれが最も小さくなるように設計されているものとする。例えば、トランジスタＰ１〜Ｐ３は、各Ｗ／Ｌ比が、１０００μ／１μ、３０００μ／１μ、及び、１１０００μ／１μとなるように、サイズ設計されているものとする。
まず、第２ディテクタＤＥＴ２の出力論理がローレベルであり、第１ディテクタＤＥＴ１の出力論理がハイレベルである場合について説明する。この場合、制御部ＣＮＴは、第２ディテクタＤＥＴ２の出力論理に鑑み、チャージポンプ回路が未だ立上がり中であり、突入電流を生じるおそれがあることを認識する。また、制御部ＣＮＴは、第１ディテクタＤＥＴ１の出力論理に鑑み、バッテリ１の充電レベル（すなわち、入力電圧Ｖｉｎの電圧レベル）が高く、大きな突入電流が流れ込む危険性が高いことを認識する。そこで、制御部ＣＮＴは、上記の認識に基づき、第１コンデンサＣ１の充電時における電流線路のオン抵抗値を最大限まで増大させるべく、トランジスタＰ１〜Ｐ３のうち、最もＷ／Ｌ比が小さい（すなわち最もオン抵抗が大きい）トランジスタＰ１だけを駆動状態とし、他のトランジスタＰ２、Ｐ３を非駆動状態（常時オフ状態）とするように、制御信号ＣＫ１Ｂ１〜３を生成する。このような動作状態を取り得ることにより、負電圧生成回路２１では、その立上げ時に生じる突入電流の低減を図ることが可能となる。
次に、第１、第２ディテクタＤＥＴ１、ＤＥＴ２の出力論理が共にローレベルである場合について説明する。この場合、制御部ＣＮＴは、第２ディテクタＤＥＴ２の出力論理に鑑み、チャージポンプ回路が未だ立上がり中であり、突入電流を生じるおそれがあることを認識する。また、制御部ＣＮＴは、第１ディテクタＤＥＴ１の出力論理に鑑み、バッテリ１の充電レベル（すなわち、入力電圧Ｖｉｎの電圧レベル）が低く、大きな突入電流が流れ込む危険性は低くなっていることを認識する。そこで、制御部ＣＮＴは、上記の認識に基づき、第１コンデンサＣ１の充電時における電流線路のオン抵抗値を必要十分な値にまで増大させるべく、トランジスタＰ１〜Ｐ３のうち、２番目にＷ／Ｌ比が小さい（すなわち２番目にオン抵抗が大きい）トランジスタＰ２だけを駆動状態とし、他のトランジスタＰ１、Ｐ３を非駆動状態（常時オフ状態）とするように、制御信号ＣＫ１Ｂ１〜３を生成する。このような動作状態を取り得ることにより、負電圧生成回路２１では、バッテリ１の消耗時にも、出力電圧Ｖｏｕｔの不足や効率の悪化を招くことなく、その立上げ時に生じる突入電流の低減を図ることが可能となる。
次に、第１、第２ディテクタＤＥＴ１、ＤＥＴ２の出力論理が共にハイレベルである場合について説明する。この場合、制御部ＣＮＴは、第２ディテクタＤＥＴ２の出力論理に鑑み、チャージポンプ回路が定常状態となっており、突入電流を生じるおそれが少ないことを認識する。また、制御部ＣＮＴは、第１ＤＥＴ１の出力論理に鑑み、トランジスタＰ１〜Ｐ３のソース電圧（すなわち入力電圧Ｖｉｎ）が十分高く、各々のオン抵抗値が比較的小さい値となることを認識する。そこで、制御部ＣＮＴは、上記の認識に基づき、トランジスタＰ１、Ｐ２を駆動状態とし、トランジスタＰ３を非駆動状態（常時オフ状態）とするように、制御信号ＣＫ１Ｂ１〜３を生成する。このような動作状態を取り得ることにより、負電圧生成回路２１では、無条件にトランジスタＰ１〜Ｐ３を全て駆動させて第１コンデンサＣ１の充電時における電流線路のオン抵抗値を必要以上に低減するのではなく、所定の目標値にまで過不足なく低減することで、効率の悪化を招くことなく、定常時におけるチャージポンプ回路の出力インピーダンスを目標値にまで下げることが可能となる。
次に、第２ディテクタＤＥＴ２の出力論理がハイレベルであり、第１ディテクタＤＥＴ１の出力論理がローレベルである場合について説明する。この場合、制御部ＣＮＴは、第２ディテクタＤＥＴ２の出力論理に鑑み、チャージポンプ回路が定常状態となっており、突入電流を生じるおそれが少ないことを認識する。また、制御部ＣＮＴは、第１ＤＥＴ１の出力論理に鑑み、トランジスタＰ１〜Ｐ３のソース電圧（すなわち入力電圧Ｖｉｎ）が低く、各々のオン抵抗値が比較的大きい値となることを認識する。そこで、制御部ＣＮＴは、上記の認識に基づき、トランジスタＰ１〜Ｐ３を全て駆動状態とするように、制御信号ＣＫ１Ｂ１〜３を生成する。このような動作状態を取り得ることにより、負電圧生成回路２１では、第１コンデンサＣ１の充電時における電流線路のオン抵抗を最小限にまで低減することで、バッテリ１の消耗時にも、定常時におけるチャージポンプ回路の出力インピーダンスを目標値にまで下げることが可能となる。
なお、上記したトランジスタの駆動選択制御は、あくまでも例示に過ぎず、トランジスタＰ１〜Ｐ３のサイズ設計や、第１、第２ディテクタＤＥＴ１、ＤＥＴ２の閾値設定に応じて、トランジスタＰ２やトランジスタＰ３だけを駆動状態としてもよいし、トランジスタＰ１、Ｐ３を共に駆動状態としてもよい。
上記の通り、本実施形態の負電圧生成回路２１は、第１コンデンサＣ１を充電する際にオンされるスイッチ手段として、第１コンデンサＣ１の一端と入力端子Ｔ１との間に並列接続されたトランジスタＰ１〜Ｐ３を有して成り、制御部ＣＮＴは、第１コンデンサＣ１の充電に際し、第１、第２ディテクタＤＥＴ１、ＤＥＴ２による入出力電圧の監視結果に基づいてトランジスタＰ１〜Ｐ３のいずれを駆動させるかを決定する構成とされている。
このように、複数に細分化されたトランジスタＰ１〜Ｐ３であれば、各々のゲート電圧を個別のインバータによって駆動することができるので、従来の突入電流防止方式と異なり、そのオン／オフいずれの場合にも、低インピーダンスで駆動することが可能となる。また、チャージポンプ回路の出力インピーダンスを下げるために、トランジスタのＷ／Ｌ比を大きく設計する際にも、複数に細分化されたトランジスタＰ１〜Ｐ３であれば、各トランジスタに発生するゲート容量を低減することができる。従って、従来の突入電流防止方式に比べて、その変換効率が大幅に改善されるため、出力インピーダンスの低いチャージポンプ回路にも適用することが可能となる。また、上記構成により、スイッチング時の遅延を抑制することもできるので、スイッチング周波数の高速化にも対応可能となる。
なお、上記の実施形態では、負電圧生成回路２１の構成及び動作を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、正電圧生成回路２２（正電圧出力チャージポンプ回路）にも広く適用することが可能である（図６を参照）。その場合、制御部ＣＮＴは、負電圧生成回路２１と正電圧生成回路２２の各個に設けても構わないし、双方に共通の制御部を設けても構わない。
また、本発明は、第１〜第ｎ昇圧回路ＣＰ１〜ＣＰｎ（ｎ≧２）を縦列接続して成る昇圧ユニットを備えたチャージポンプ回路（図７（ａ）、（ｂ）を参照）や、チャージポンプ回路以外の電源回路（図７（ｃ）を参照）にも広く適用が可能である。
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、上記の実施形態では、チャージポンプ回路を構成するスイッチ素子につき、入力端子Ｔ１と第１コンデンサＣ１の一端（Ａ点）との接続線路をオン／オフするスイッチ手段としてＰチャネルＭＯＳ電界効果型トランジスタを用い、その他のスイッチ手段としてＮチャネルＭＯＳ電界効果型トランジスタを用いた場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、各々のチャネル属性は、チャージポンプ回路全体として所望の特性（耐圧特性など）が得られるように適宜設計すればよい。
また、上記の実施形態では、第１コンデンサＣ１を充電する際にオン状態とされるスイッチ手段として、第１コンデンサＣ１の電源側に接続されるスイッチ手段を複数に細分化した場合を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、第１コンデンサＣ１の接地側に接続されるスイッチ手段を複数に細分化してもよいし、双方を複数に細分化してもよい。
本発明は、チャージポンプ回路の突入電流低減を図る上で有用な技術であり、特に、携帯機器のバッテリ出力変換手段とされるＤＣ／ＤＣコンバータに好適な技術である。

Claims (9)

  1. 第１コンデンサの一端と入力電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第１スイッチ手段と、第１コンデンサの他端と基準電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第２スイッチ手段と、第１、第２スイッチ手段の各駆動制御を行う制御手段と、入力電圧を監視する第１監視手段と、出力電圧を監視する第２監視手段と、を有して成り、第１コンデンサを周期的に充放電させることで入力電圧から所望の出力電圧を生成するチャージポンプ回路であって、第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された複数のトランジスタに細分化されて成り、前記制御手段は、第１コンデンサを充電する際に、第１、第２監視手段の監視結果に基づいて、前記細分化されたトランジスタのいずれを駆動させるかを決定することを特徴とするチャージポンプ回路。
  2. 第１コンデンサを放電する際にオン状態とされる第３、第４スイッチ手段と、オン状態とされた第３、第４スイッチ手段を介して第１コンデンサから電荷が移動される第２コンデンサと、を有して成ることを特徴とする請求項１に記載のチャージポンプ回路。
  3. 第１コンデンサと；
    第１コンデンサの一端と入力電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第１スイッチ手段と；
    第１コンデンサの他端と基準電圧供給端との間に接続されて第１コンデンサを充電する際にオン状態とされる第２スイッチ手段と；
    第１コンデンサの一端と前記基準電圧供給端との間、或いは、第１コンデンサの一端と出力電圧引出端との間に接続されて第１コンデンサを放電する際にオン状態とされる第３スイッチ手段と；
    第１コンデンサの他端と出力電圧引出端との間、或いは、第１コンデンサの他端と前記入力電圧供給端との間に接続されて第１コンデンサを放電する際にオン状態とされる第４スイッチ手段と；
    前記出力電圧引出端と前記基準電圧供給端との間に接続された第２コンデンサと；
    第１〜第４スイッチ手段の駆動制御を行う制御手段と；
    前記入力電圧供給端に接続されて入力電圧を監視する第１監視手段と；
    前記出力電圧引出端に接続されて出力電圧を監視する第２監視手段と；
    を有して成り、第１コンデンサを周期的に充放電させることで入力電圧から所望の出力電圧を生成するチャージポンプ回路であって、
    第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された複数のトランジスタに細分化されて成り、前記制御手段は、第１コンデンサを充電する際に、第１、第２監視手段の監視結果に基づいて、前記細分化されたトランジスタのいずれを駆動させるかを決定することを特徴とするチャージポンプ回路。
  4. 第１コンデンサと、第１ノードと第１コンデンサの一端との間に接続されて第１コンデンサを充電する際にオン状態とされる第１スイッチ手段と、第２ノードと第１コンデンサの他端との間に接続されて第１コンデンサを充電する際にオン状態とされる第２スイッチ手段と、第３ノードと第１コンデンサの一端との間に接続されて第１コンデンサを放電する際にオン状態とされる第３スイッチ手段と、第４ノードと第１コンデンサの他端との間に接続されて第１コンデンサを放電する際にオン状態とされる第４スイッチ手段と、を各々備えたｎ段（ｎ≧２）の第１〜第ｎ昇圧回路が縦列に接続されて成り、かつ、
    第１〜第ｎ昇圧回路の第１ノードは入力電圧供給端に接続され、第１昇圧回路の第２ノードは基準電圧供給端に接続され、第１昇圧回路以外の第２ノードは各前段の昇圧回路の第４ノードに接続され、第１〜第ｎ昇圧回路の第３ノードは前記基準電圧供給端に接続され、第ｎ昇圧回路の第４ノードは出力電圧引出端に接続されているか、或いは、第１昇圧回路の第１ノードは入力電圧供給端に接続され、第１昇圧回路以外の第１ノードは各前段の昇圧回路の第３ノードに接続され、第１〜第ｎ昇圧回路の第２ノードは前記基準電圧供給端に接続され、第ｎ昇圧回路の第３ノードは出力電圧引出端に接続され、第１〜第ｎ昇圧回路の第４ノードは前記入力電圧供給端に接続されている昇圧ユニットと；
    前記出力電圧引出端と前記基準電圧供給端との間に接続された第２コンデンサと；
    第１〜第ｎ昇圧回路の各々に含まれる第１〜第４スイッチ手段の駆動制御を行う制御手段と；
    前記入力電圧供給端に接続されて入力電圧を監視する第１監視手段と；
    前記出力電圧引出端に接続されて出力電圧を監視する第２監視手段と；
    を有して成り、第１〜第ｎ昇圧回路の各々に含まれる第１コンデンサを周期的に充放電させることで入力電圧から所望の出力電圧を生成するチャージポンプ回路であって、
    第１昇圧回路を構成する第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された複数のトランジスタに細分化されて成り、前記制御手段は、第１コンデンサを充電する際に、第１、第２監視手段の監視結果に基づいて、前記細分化されたトランジスタのいずれを駆動させるかを決定することを特徴とするチャージポンプ回路。
  5. 前記制御手段は、第１、第２監視手段の監視結果に基づいて、前記出力電圧が目標値に未到達であれば、第１コンデンサの充電時における電流線路のオン抵抗値を増大させ、かつ、前記入力電圧が高いときに前記オン抵抗値を高くするように前記トランジスタの駆動数を少なくし、また、前記出力電圧が目標値に到達済みであれば、前記オン抵抗値を低減するように、前記細分化されたトランジスタのいずれを駆動させるかを決定することを特徴とする請求項１〜請求項４のいずれかに記載のチャージポンプ回路。
  6. 第１、第２スイッチ手段の少なくとも一方は、互いに並列接続された第１、第２、第３トランジスタに細分化され、かつ、第１〜第３トランジスタの各オン抵抗値については、第１トランジスタのそれが最も大きく、第２トランジスタがそれに次ぎ、第３トランジスタのそれが最も小さくなるように設計されており、また、
    第１監視手段の出力論理は、前記入力電圧が第１閾値を上回るまでローレベルに維持され、第１閾値を上回るとハイレベルに遷移されるものであり、また、第２監視手段の出力論理は、前記出力電圧が第２閾値を下回るまでローレベルに維持され、第２閾値を下回るとハイレベルに遷移されるものであり、さらに、
    前記制御手段は、第２監視手段の出力論理がローレベルであり、かつ、第１監視手段の出力論理がハイレベルである場合には、第１トランジスタだけを駆動状態として、第２、第３トランジスタを非駆動状態とし、第１、第２監視手段の出力論理が共にローレベルである場合には、第２トランジスタだけを駆動状態として、第１、第３トランジスタを非駆動状態とし、第１、第２監視手段の出力論理が共にハイレベルである場合には、第１、第２トランジスタを駆動状態として、第３トランジスタを非駆動状態とし、第２監視手段の出力論理がハイレベルであり、かつ、第１監視手段の出力論理がローレベルである場合には、第１〜第３トランジスタを全て駆動状態とすることを特徴とする請求項５に記載のチャージポンプ回路。
  7. 第１、第２監視手段の少なくとも一方は、ヒステリシスのある入出力特性を有していることを特徴とする請求項６に記載のチャージポンプ回路。
  8. 第１スイッチ手段は、ＰチャネルＭＯＳ電界効果型トランジスタであり、第２〜第４スイッチ手段は、ＮチャネルＭＯＳ電界効果型トランジスタであることを特徴とする請求項２〜請求項４のいずれかに記載のチャージポンプ回路。
  9. 装置電源であるバッテリと、前記バッテリの出力変換手段であるＤＣ／ＤＣコンバータと、を有して成る携帯機器であって、前記ＤＣ／ＤＣコンバータとして、請求項１〜請求項８のいずれかに記載のチャージポンプ回路を備えて成ることを特徴とする携帯機器。
JP2006550612A 2004-12-28 2005-10-17 電源回路、チャージポンプ回路、及び、これを備えた携帯機器 Expired - Fee Related JP4891093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006550612A JP4891093B2 (ja) 2004-12-28 2005-10-17 電源回路、チャージポンプ回路、及び、これを備えた携帯機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004378601 2004-12-28
JP2004378601 2004-12-28
PCT/JP2005/019051 WO2006070524A1 (ja) 2004-12-28 2005-10-17 電源回路、チャージポンプ回路、及び、これを備えた携帯機器
JP2006550612A JP4891093B2 (ja) 2004-12-28 2005-10-17 電源回路、チャージポンプ回路、及び、これを備えた携帯機器

Publications (2)

Publication Number Publication Date
JPWO2006070524A1 JPWO2006070524A1 (ja) 2008-06-12
JP4891093B2 true JP4891093B2 (ja) 2012-03-07

Family

ID=36614650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006550612A Expired - Fee Related JP4891093B2 (ja) 2004-12-28 2005-10-17 電源回路、チャージポンプ回路、及び、これを備えた携帯機器

Country Status (4)

Country Link
US (1) US20070279021A1 (ja)
JP (1) JP4891093B2 (ja)
CN (1) CN101088211A (ja)
WO (1) WO2006070524A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907275B2 (ja) 2006-09-01 2012-03-28 株式会社リコー 電源装置及びその動作制御方法
WO2009099431A2 (en) * 2008-01-31 2009-08-13 Semiconductor Components Industries, Llc Charge pump converter and method therefor
US9425747B2 (en) * 2008-03-03 2016-08-23 Qualcomm Incorporated System and method of reducing power consumption for audio playback
JP5092924B2 (ja) * 2008-06-19 2012-12-05 株式会社デンソー 昇圧回路
US8330436B2 (en) * 2008-06-30 2012-12-11 Intel Corporation Series and parallel hybrid switched capacitor networks for IC power delivery
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8138731B2 (en) * 2009-03-25 2012-03-20 Silergy Technology Power regulation for large transient loads
US9209680B2 (en) * 2009-04-29 2015-12-08 Infineon Technologies Ag Circuit for providing negative voltages with selectable charge pump or buck-boost operating mode
CN102484292A (zh) * 2009-08-05 2012-05-30 Nxp股份有限公司 具有集成dc-dc转换器的电池组
JP5378930B2 (ja) * 2009-09-28 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及び無線通信装置
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
CN102195471A (zh) * 2010-03-09 2011-09-21 曜鹏亿发(北京)科技有限公司 负压输出电荷泵电路
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US9214865B2 (en) * 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US9577590B2 (en) * 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US9900204B2 (en) 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
CN102403893A (zh) * 2010-09-10 2012-04-04 王星光 大功率高效率电荷泵电路
US8717211B2 (en) 2010-11-30 2014-05-06 Qualcomm Incorporated Adaptive gain adjustment system
US20120277931A1 (en) * 2011-04-28 2012-11-01 Hycon Technology Corp. Micro control unit for providing stable voltage output to electric device and system for protecting electric device
US20140146576A1 (en) * 2012-11-27 2014-05-29 System General Corp. Dual gate drive circuit for reducing emi of power converters and control method thereof
CN106461713B (zh) * 2015-01-13 2019-07-23 住友理工株式会社 静电电容测量装置、静电电容型面状传感器装置以及静电电容型液位检测装置
JP5911614B1 (ja) * 2015-01-19 2016-04-27 力晶科技股▲ふん▼有限公司 負基準電圧発生回路
KR102294216B1 (ko) * 2015-04-17 2021-08-27 라이온 세미컨덕터 인크. 비대칭형 스위칭 커패시터 레귤레이터
CN106787685B (zh) * 2015-11-20 2019-10-11 意法半导体研发(深圳)有限公司 使用软启动的负电荷泵
US9847713B2 (en) 2016-03-15 2017-12-19 Apple Inc. Charge pump-based split-rail supply generation
JP6760383B2 (ja) * 2016-09-09 2020-09-23 富士電機株式会社 電力素子の駆動回路
US10581322B2 (en) * 2016-10-14 2020-03-03 Cirrus Logic, Inc. Charge pump input current limiter
US10651800B2 (en) 2017-02-10 2020-05-12 Cirrus Logic, Inc. Boosted amplifier with current limiting
US10826452B2 (en) 2017-02-10 2020-11-03 Cirrus Logic, Inc. Charge pump with current mode output power throttling
CN109842294B (zh) * 2017-11-24 2020-05-15 力旺电子股份有限公司 四相电荷泵电路
JP7006547B2 (ja) * 2018-09-10 2022-01-24 三菱電機株式会社 半導体装置
CN109713892B (zh) * 2018-12-29 2020-10-30 普冉半导体(上海)股份有限公司 一种电荷泵放电电路及其放电方法
CN110149046B (zh) * 2019-05-27 2024-03-08 南京芯耐特半导体有限公司 基于宽范围输入电压输出相对恒定的cmos电荷泵
JP7370783B2 (ja) * 2019-09-24 2023-10-30 キヤノン株式会社 電子機器および制御方法
CN114844348B (zh) * 2021-02-02 2024-05-10 圣邦微电子（北京）股份有限公司 电源电路、显示面板及显示装置
US11502619B1 (en) * 2021-07-30 2022-11-15 Texas Instruments Incorporated Hybrid multi-level inverter and charge pump

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276465A (ja) * 1989-04-18 1990-11-13 Seiko Instr Inc チャージポンプ電圧コンバータ
JPH0564429A (ja) * 1991-09-04 1993-03-12 Seiko Epson Corp 半導体装置及び電子機器
JP2000184701A (ja) * 1998-12-18 2000-06-30 Toko Inc カレントリミッタ機能付き電源装置
JP2001103738A (ja) * 1999-09-28 2001-04-13 Sanyo Electric Co Ltd Ｄｃ−ｄｃコンバータ
JP2001309644A (ja) * 2000-04-20 2001-11-02 Matsushita Electric Ind Co Ltd 電源装置とそれを用いた電子機器
JP2002064975A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd Ｄｃ／ｄｃコンバータの駆動制御方法及びｄｃ／ｄｃコンバータ
JP2002091584A (ja) * 2000-09-19 2002-03-29 Rohm Co Ltd 電気機器
JP2003235245A (ja) * 2002-02-12 2003-08-22 Sharp Corp 負電圧出力チャージポンプ回路
JP2003235244A (ja) * 2002-02-06 2003-08-22 Seiko Instruments Inc Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路
JP2003289663A (ja) * 2002-03-27 2003-10-10 Sanyo Electric Co Ltd 昇圧装置及びこれを用いた撮像装置
JP2004343840A (ja) * 2003-05-13 2004-12-02 New Japan Radio Co Ltd 昇圧回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512411B2 (en) * 1999-08-05 2003-01-28 Maxim Integrated Products, Inc. Charge pump mode transition control
US6825641B2 (en) * 2003-01-22 2004-11-30 Freescale Semiconductor, Inc. High efficiency electrical switch and DC-DC converter incorporating same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276465A (ja) * 1989-04-18 1990-11-13 Seiko Instr Inc チャージポンプ電圧コンバータ
JPH0564429A (ja) * 1991-09-04 1993-03-12 Seiko Epson Corp 半導体装置及び電子機器
JP2000184701A (ja) * 1998-12-18 2000-06-30 Toko Inc カレントリミッタ機能付き電源装置
JP2001103738A (ja) * 1999-09-28 2001-04-13 Sanyo Electric Co Ltd Ｄｃ−ｄｃコンバータ
JP2001309644A (ja) * 2000-04-20 2001-11-02 Matsushita Electric Ind Co Ltd 電源装置とそれを用いた電子機器
JP2002064975A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd Ｄｃ／ｄｃコンバータの駆動制御方法及びｄｃ／ｄｃコンバータ
JP2002091584A (ja) * 2000-09-19 2002-03-29 Rohm Co Ltd 電気機器
JP2003235244A (ja) * 2002-02-06 2003-08-22 Seiko Instruments Inc Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路
JP2003235245A (ja) * 2002-02-12 2003-08-22 Sharp Corp 負電圧出力チャージポンプ回路
JP2003289663A (ja) * 2002-03-27 2003-10-10 Sanyo Electric Co Ltd 昇圧装置及びこれを用いた撮像装置
JP2004343840A (ja) * 2003-05-13 2004-12-02 New Japan Radio Co Ltd 昇圧回路

Also Published As

Publication number Publication date
CN101088211A (zh) 2007-12-12
WO2006070524A1 (ja) 2006-07-06
JPWO2006070524A1 (ja) 2008-06-12
US20070279021A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4891093B2 (ja) 電源回路、チャージポンプ回路、及び、これを備えた携帯機器
JP5169170B2 (ja) 降圧型スイッチングレギュレータ
US7116156B2 (en) Charge pump circuit
US6738271B2 (en) Charge pump circuit DC/DC converter and power supply apparatus for liquid crystal device
US20020130704A1 (en) Charge pump circuit
JP4976086B2 (ja) 昇降圧ｄｃ−ｄｃコンバータ
JP4717449B2 (ja) スイッチング・レギュレータ回路
CN107911019B (zh) 一种交叉耦合电荷泵
US20060038544A1 (en) Power supply circuit capable of rapidly changing output voltages
KR20080036607A (ko) 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기
US20070236199A1 (en) Step-up DC/DC converter and electronic appliance therewith
JP4974520B2 (ja) チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
JP2003033006A (ja) チャージポンプ回路
JP2012210023A (ja) スイッチング電源装置およびスイッチング電源装置の制御方法
US8274269B2 (en) Switching circuit and small-size high-efficiency DC-DC converter for portable devices including the same
JP3548161B2 (ja) チャージポンプ回路
US7323927B2 (en) Integrated charge pump
US7218538B2 (en) Power source device
JP3622018B2 (ja) Ｄｃ−ｄｃコンバータ
JP4459634B2 (ja) Ｄｃ−ｄｃコンバータ
JP2002233134A (ja) チャージポンプ回路
JP2004222349A (ja) 昇圧回路
JP4431758B2 (ja) スイッチングレギュレータ
JP2006149125A (ja) Ｄｃ−ｄｃコンバータ
JP4281360B2 (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees