JP4576717B2 - コンパレータ回路 - Google Patents
コンパレータ回路 Download PDFInfo
- Publication number
- JP4576717B2 JP4576717B2 JP2001011640A JP2001011640A JP4576717B2 JP 4576717 B2 JP4576717 B2 JP 4576717B2 JP 2001011640 A JP2001011640 A JP 2001011640A JP 2001011640 A JP2001011640 A JP 2001011640A JP 4576717 B2 JP4576717 B2 JP 4576717B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- bias
- drain
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
この発明は、半導体集積回路装置に搭載されるコンパレータ回路に関する。
【0002】
【従来の技術】
半導体集積回路装置は、種々の電子機器に使用され、ますます多機能化されている。このような半導体集積回路装置において、内部回路のクロック信号を生成するための発振回路あるいは電圧レベルを検出する電圧検出回路を備えたものがあり、その発振回路および電圧検出回路を構成する要素としてコンパレータ回路が使用されるものがある。
【0003】
近年の半導体集積回路装置の動作速度の高速化および低消費電力化の要請に伴って、前記コンパレータ回路の動作の高速化および低消費電力化を図る必要がある。
図7は、従来のコンパレータ回路の要部回路図である。以下の説明で、MOSFETをMOS、pチャネルMOSFETをPMOS、nチャネルMOSFETをNMOSと称す。
【0004】
PMOS1、PMOS3、PMOS8、PMOS10およびPMOS12のソースには電源の高電位側VDDから電力が供給され、PMOS1、PMOS3、PMOS8のゲートは、互いに接続されるとともに、前記PMOS1のドレインに接続され、このPMOS1のドレインに電流源2が接続される。
従って、PMOS1と、PMOS3およびPMOS8とで電流ミラー回路が構成され、PMOS1のドレイン電流と等倍の定電流が、PMOS3およびPMOS8にドレイン電流として流れて、PMOS3、PMOS8はバイアス電流を生成する。このPMOS1、PMOS3およびPMOS8でバイアス回路Eを構成する。
【0005】
前記のPMOS3のドレインは、PMOS4、PMOS5のソースに接続される。前記のPMOS5のゲート端子である基準端子15には、基準電圧VRが入力され、前記PMOS4のゲート端子である入力端子14には入力信号INが入力される。前記PMOS4のドレインはNMOS6のドレインとゲート、NMOS7のゲートに接続され、前記PMOS5のドレインは、前記NMOS7のドレインに接続される。前記NMOS6、NMOS7のソースは、グランドGNDに接続される。
【0006】
前記PMOS4、PMOS5、NMOS6およびNMOS7は、差動回路Fを構成し、入力信号INが基準電圧VRより高くなると、NMOS9のゲート電圧が高くなり、NMOS9をオンさせ、入力信号INが基準電圧VRより低くなると、NMOS9のゲート電圧が低くなり、NMOS9をオフさせる。前記PMOS5、NMOS7のドレインはNMOS9のゲートに接続され、このNMOS9のドレインは前記のPMOS8のドレインとNMOS11のゲートとPMOS10のゲートに接続し、NMOS9のソースはグランドGNDに接続される。
【0007】
前記NMOS11のドレインは、PMOS10のドレインとNMOS13のゲートとPMOS12のゲートに接続され、NMOS11のソースはグランドGNDに接続される。
前記NMOS13のドレインは、PMOS12のドレインと出力端子16に接続され、NMOS13のソースはグランドGNDに接続される。
【0008】
前記NMOS9、PMOS10、NMOS11、PMOS12およびNMOS13で出力回路を構成する。
このように構成されたコンパレータ回路(比較回路)では、入力信号INの電圧レベルが基準電圧VRより高くなると、PMOS5のインピーダンスが減少し、一方、PMOS4のインピーダンスが増大するために、NMOS7のゲート電圧が低下し、NMOS7のインピーダンスが増大し、NMOS9のゲート電圧が高くなり、NMOS9がオンして、インピーダンスが減少する。
【0009】
すると、NMOS9のインピーダンスが減少するため、NMOS11とPMOS10のゲート電圧が低下し、NMOS11はオフし、PMOS10はオンする。すると、NMOS13とPMOS12のゲート電圧が高くなり、NMOS13はオンし、PMOS12はオフして、出力端子16から出力される出力信号OUTはローレベル(Lレベル)となり、図示しない負荷回路が、例えば、コンデンサなどの場合、NMOS13を通して放電電流を流す。
【0010】
一方、入力信号INの電圧レベルが基準電圧VRより低くなると、出力信号OUTはハイレベル(Hレベル)となり、図示しない負荷回路にPMOS12を通して充電電流を流す。
前記のようなコンパレータ回路では、入力信号INの周波数の上昇に伴って、出力信号OUTの周波数を入力信号INに確実に追随させるためには、各MOSの動作速度の高速化を図る必要がある。
【0011】
そこで、前記電流源2の駆動電流を増大させて、各MOSのバイアス電流を増大させることで、高速化を図っている。
ところが、前記のような構成では、バイアス電流が定常的に増大されるので、コンパレータ回路の消費電力が増大する。
そこで、高速動作を可能としながら、消費電流を低減し得るコンパレータ回路として、特開平9−252227号公報に開示される回路がある。つぎに、このコンパレータ回路について説明する。
【0012】
図8は、高速動作で、低消費電流を図った従来のコンパレータ回路の要部回路図である。前記の開示されている回路は、バイポーラトランジスタを用いて、オープンコレクタ回路で示されているが、ここでは、MOSFETを用いて、PMOS80を接続したクローズドドレイン回路で示した。
この回路は、図7の回路に、点線で示した付加回路Gを追加している。この付加回路Gは、NMOS92と抵抗93で構成される活性化回路と、PMOS91、PMOS94およびPMOS95で構成されるバイアス電流を増強するブースト回路から成り立っている。
【0013】
入力信号INの電圧レベルが、基準電圧VRより高くなると、PMOS74のドレイン電流は減少し、インピーダンスが高くなり、一方、PMOS75のドレイン電流は増大し、インピーダンスは減少する。すると、K点で接続するNMOS92のゲート電圧が高くなり、NMOS92はオンして、ドレイン電流が流れる。このドレイン電流と同等のドレイン電流が、電流ミラー回路を構成しているPMOS94、PMOS95にも流れる(活性領域が同等の場合)。
【0014】
前記のPMOS74のインピーダンスが増大し、NMOS76のインピーダンスが減少することで、NMOS79のゲート電圧が低下し、オフする。このときPMOS78と前記のPMOS95はオンしており、PMOS78のドレイン電流にPMOS95のドレイン電流が加わり、NMOS82のゲート容量を充電して、ゲート電圧を高くする。このように、PMOS95のドレイン電流が加わるために、NMOS82のゲート電圧は急峻に立ち上がり、動作速度(ターンオン速度)が高速化される。
【0015】
また、PMOS73のドレイン電流に、PMOS94とPMOS95のドレイン電流(バイアス増強電流IB)が加わることで、PMOS75のドレイン電流は増大し、この増大したドレイン電流でNMOS76のゲート容量を充電するため、NMOS76の動作速度(ターンオン速度)が高速化され、その結果、NMOS79のゲート容量から電荷を引く抜く速度が増大して、NMOS79の動作速度(ターンオフ速度)も高速化される。
【0016】
一方、入力信号INの電圧レベルが、基準電圧VRより低くなると、PMOS75のドレイン電流が低下し、インピーダンスが増大して、NMOS92のゲート電圧が低下し、オフとなり、前記の付加されるバイアス増強電流IBは流れない。
このように、入力信号INの電圧レベルが、基準電圧VRより高いときに、前記のPMOS94のドレイン電流(バイアス増強電流IB)が付加されるため、PMOS73やPMOS78のドレイン電流を小さくしても、NMOS76やNMOS82の動作速度を高速化することができる。
【0017】
また、入力信号INの電圧レベルが、基準電圧VRより低いときには、前記のバイアス増強電流IB(付加電流)は流れず、しかも、常時流れるバイアス電流(PMOS73、PMOS78のドレイン電流)を低減することで、消費電力を低減できる。
【0018】
【発明が解決しようとする課題】
しかし、図8の回路では、入力信号INで動作する差動回路の出力信号で、活性化回路を構成するNMOS92を動作させるために、差動回路を構成するPMOS75の動作遅れと、NMOS92の動作遅れにより、付加するバイアス電流の最適値到達時点が、入力信号INの電圧レベルが基準電圧VRと交差する時点に対して、遅れてしまう。そのために、出力信号OUTにも遅れが生じる。
【0019】
この発明の目的は、前記の課題を解決して、動作速度が速く、低消費電力で、且つ、遅延の少ないコンパレータ回路を提供することにある。
【0020】
【課題を解決するための手段】
前記の目的を達成するために、
(1)入力電圧と第1の基準電圧を比較し、バイアス電流が供給されて活性化するコンパレータ回路において、前記入力電圧が前記第1の基準電圧以下の第2の基準電圧以上となるとバイアス増強電流を出力して前記バイアス電流に加算するバイアス増強回路を具備する構成とする。
(2)前記バイアス増強回路が、コンパレータの出力が反転動作を開始する直前から、つぎの反転動作が終了する直後まで、前記バイアス増強電流が流れるようにするとよい。
(3)前記バイアス増強回路が、コンパレータの出力が反転動作を開始する直前から、該反転動作が終了する直後まで、前記バイアス増強電流が流れるようにするとよい。
(4)バイアス電流の供給に基づいて活性化され(動作し)、入力電圧と第1の基準電圧とを比較する第1差動回路と、前記バイアス電流の供給に基づいて活性化され、前記第1差動回路から出力される差動信号に基づいて出力信号を出力する出力回路と、前記第1差動回路と出力回路に前記バイアス電流を供給して、前記第1差動回路と、出力回路を活性化するバイアス回路とを備えたコンパレータ回路であって、
前記バイアス回路に並列に接続され、前記入力電圧と前記第1の基準電圧以下の第2の基準電圧とを比較する第2差動回路を有し、前記入力電圧が前記第2の基準電圧以上となると前記バイアス電流に加算するバイアス増強電流を出力する、バイアス増強回路を備えた構成とする。
(5)バイアス電流の供給に基づいて活性化され、入力電圧と第1の基準電圧とを比較する第1差動回路と、前記バイアス電流の供給に基づいて活性化され、前記第1差動回路から出力される差動信号に基づいて出力信号を出力する出力回路と、前記第1差動回路と出力回路に前記バイアス電流を供給して、前記第1差動回路と、出力回路を活性化するバイアス回路とを備えたコンパレータ回路であって、前記バイアス回路に並列に接続され、前記入力電圧と前記第1の基準電圧以下の第2の基準電圧とを比較する第2差動回路を有し、前記入力電圧が前記第2の基準電圧以上となると、前記バイアス電流とともに前記第1差動回路および出力回路の少なくともいずれかに供給されて、前記バイアス電流を増強するバイアス増強電流を出力するバイアス増強回路を備えた構成とする。
(6)バイアス電流の供給に基づいて活性化され、入力電圧と第1の基準電圧とを比較する第1差動回路と、前記バイアス電流の供給に基づいて活性化され、前記第1差動回路から出力される差動信号に基づいて出力信号を出力する出力回路と、前記第1差動回路と出力回路に前記バイアス電流を供給して、前記第1差動回路と、出力回路を活性化するバイアス回路とを備えたコンパレータ回路であって、前記バイアス回路に並列に接続され、前記入力電圧と前記第1の基準電圧以下の第2の基準電圧とを比較する第2差動回路と、該第2差動回路に流れる電流をコピーするとともに前記出力回路からフィードバックされる信号を入力する第1および第2のフィードバック回路と、を有し、該第1および第2のフィードバック回路を構成する直列接続されたトランジスタのひとつがそれぞれ前記フィードバックされる信号によりオンオフを切り替えられ、前記第1および第2のフィードバック回路で制御され、前記バイアス電流とともに前記第1差動回路および出力回路の少なくともいずれかに供給されて、前記バイアス電流を増強するバイアス増強電流を前記入力電圧が前記第1の基準電圧に近いほど大きいほど多く出力するバイアス増強回路を備えたことを特徴とするコンパレータ回路。
(7)(5)のバイアス増強回路が、電源の高電位側とソースが接続する第1トランジスタ(21)と、該第1トランジスタ(21)のドレインとそれぞれソースが接続する第2トランジスタ(22)および第3トランジスタ(23)と、前記第2トランジスタ(22)のドレインと、ドレインとゲートが接続する第4トランジスタ(24)と、前記第3トランジスタ(23)のドレインと、ドレインとゲートが接続する第5トランジスタ(25)と、前記電源の高電位側とソースがそれぞれ接続する第6トランジスタ(26)および第8トランジスタ(28)と、前記第6トランジスタ(26)のドレインとゲートが接続し、該第6トランジスタ(26)のドレインとドレインが接続し、前記第5トランジスタ(25)のゲートとゲートが接続する第7トランジスタ(27)とで構成され、前記第2トランジスタ(22)、第3トランジスタ(23)、第4トランジスタ(24)および第5トランジスタ(25)で、前記第2差動回路を構成し、第2トランジスタ(22)のゲートに入力電圧が入力され、第3トランジスタ(23)のゲートに任意に選定された基準電圧が入力され、第5トランジスタ(25)と第7トランジスタ(27)および第6トランジスタ(26)と第8トランジスタ(28)でそれぞれ電流ミラー回路を構成し、第8トランジスタ(28)のドレインから前記差動回路のバイアス電流を増強するバイアス増強電流が前記バイアス増強回路から出力される構成とするとよい。
(8)(7)の回路で、第6トランジスタ(26)と電流ミラー回路を構成し、ドレインから前記出力回路のバイアス電流を増強するバイアス電流を出力する第9トランジスタ(30)を付加したことを特徴とする請求項4に記載のコンパレータ回路。
(9)(6)のバイアス増強回路が、電源の高電位側とソースが接続する第1トランジスタ(21)と、該第1トランジスタ(21)のドレインとそれぞれソースが接続する第2トランジスタ(22)および第3トランジスタ(23)と、前記第2トランジスタ(22)のドレインと、ドレインとゲートが接続する第4トランジスタ(24)と、前記第3トランジスタ(23)のドレインと、ドレインとゲートが接続する第5トランジスタ(25)と、前記電源の高電位側とソースが接続する第10トランジスタ(31)と、該第10トランジスタ(31)のドレインとゲートが接続し、該第10トランジスタ(31)のドレインと、ドレインが接続する第11トランジスタ(32)と、該第11トランジスタ(32)のソースと、ドレインが接続する第12トランジスタ(33)と、電源の高電位側とソースが接続する第13トランジスタ(26a)と、該第13トランジスタ(26a)のドレインとゲートが接続し、該第13トランジスタ(26a)のドレインと、ドレインが接続する第14トランジスタ(34)と、該第14トランジスタ(34)のソースと、ドレインが接続する第15トランジスタ(27a)と、前記電源の高電位側とソースが接続し、前記第13トランジスタ(26a)と電流ミラー回路を構成する第16トランジスタ(28)と、前記電源の高電位側とソースが接続し、前記第10トランジスタ(31)のゲートとゲートが接続し第16トランジスタ(28)のドレインと、ドレインが接続する第17トランジスタ(35)とで構成され、前記第2トランジスタ(22)、第3トランジスタ(23)、第4トランジスタ(24)および第5トランジスタ(25)で、前記第2差動回路を構成し、前記第10トランジスタ(31)と、第11トランジスタ(32)と、第12トランジスタ(33)で第1フィードバック回路を構成し、第13トランジスタ(26a)と、第14トランジスタ(34)と、第15トランジスタ(27a)で第2フィードバック回路を構成し、前記第2トランジスタ(22)のゲートに入力電圧が入力され、前記第3トランジスタ(23)のゲートに任意に選定された基準電圧が入力され、前記第4トランジスタ(24)と前記第12トランジスタ(33)でミラー回路を構成し、前記第5トランジスタ(25)と前記第15トランジスタ(27a)で電流ミラー回路を構成し、前記第11トランジスタ(32)のゲートと前記第14トランジスタ(34)のゲートに出力回路のフィードバック信号が入力され、前記第16トランジスタ(28)のドレインと前記第17トランジスタ(35)のドレインから前記差動回路のバイアス電流を増強するバイアス増強電流が、前記バイアス増強回路から出力される構成とする。
(10)(9)の回路で、第13トランジスタ(26a)と電流ミラー回路を構成し、ドレインから前記出力回路のバイアス電流を増強するバイアス電流を出力する第18トランジスタ(36)と前記第10トランジスタ(31)と電流ミラー回路を構成し、ドレインから前記出力回路のバイアス電流を増強するバイアス電流を出力する第19トランジスタ(37)を付加した構成とする。
【0021】
【発明の実施の形態】
図9は、この発明のコンパレータ回路の原理を説明する回路図である。差動回路と出力回路で構成される比較回路102はバイアス電流Ibの供給により動作し、入力電圧INと基準電圧VRとを比較する。バイアス増強回路100は、バイアス回路101に並列に接続され、その動作時に前記バイアス電流Ibとともに、比較回路100にバイアス増強電流IBを供給する。バイアス増強回路100は、前記の入力電圧INと任意に設定した基準電圧VCとを比較して動作し、入力電圧INに基づき、コンパレータの出力が反転動作を開始する直前から、次の反転動作を終了する直後までか、点線のラインのようにフィードバック信号をバイアス増強回路100が受けて、コンパレータの出力が反転動作を開始する時点から、この反転動作が終了する時点まで、バイアス増強電流IBを供給するように動作させる。
【0022】
これにより、コンパレータの高速化と低消費電力化(低消費電流化)を同時に実現し、さらに、入力電圧INに基づきバイアス増強電流を比較回路に供給するので、コンパレータ回路の動作遅れを防止できる。つぎに、具体的な実施例を説明する。
図1は、この発明の第1実施例のコンパレータ回路の要部回路図であり、同図(a)はコンパレータ全体図、同図(b)は同図(a)のバイアス増強回路図Aである。この回路は、図7にバイアス増強回路Aを付加した回路で、図8の付加回路Gに相当する回路である。尚、図7と同一箇所には同一の符号を記し、また、同一回路部分(コンパレータの本体回路)については、説明を省略する。ここでは、同図(b)のバイアス増強回路について説明する。
【0023】
まず、回路構成について説明する。電源の高電位側VDDと、PMOS21、PMOS26およびPMOS28の各ソースとを接続し、PMOS21のドレインと、PMOS22、PMOS23の各ソースとを接続し、PMOS22のドレインと、NMOS24のドレインとゲートとが接続し、NMOS24のソースとグランドGNDとを接続する。PMOS23のドレインとNMOS25のドレインとゲートとを接続する。PMOS22のゲートに入力信号INが入力され、PMOS23のゲート端子である任意基準端子29に任意に選定した基準電圧VCが入力される。PMOS26のドレインとゲートとを接続し、PMOS26のドレインとNMOS27のドレインとを接続し、NMOS27のゲートとNMOS25のゲートとを接続し、NMOS27のソースとグランドGNDとを接続する。PMOS26のゲートとPMOS28のゲートと接続し、PMOS28のドレインとPMOS3のドレインと接続する。このPMOS28のドレイン電流がバイアス増強電流IBである。前記のPMOS21はPMOS1と電流ミラー回路を構成し、NMOS25とNMOS27およびPMOS26とPMPS28は、それぞれ電流ミラー回路を構成する。
【0024】
つぎに、バイアス増強回路Aの動作について説明する。PMOS22のゲートに、図5(a)で示す入力信号INが入力されると、PMOS23のドレインには、図5(b)で示すドレイン電流ID23が流れ、インピーダンスが減少する。すると、NMOS25のゲート電圧が高くなり、ドレイン電流が流れる。NMOS25とNMOS27は電流ミラー回路を構成しているため、NMOS27にもPMOS26を経由して、同様のドレイン電流が流れ、PMOS26とPMOS28も電流ミラー回路を構成しているのでPMOS28にも同様のドレイン電流が流れ、このドレイン電流が図5(c)のバイアス増強電流IB(本発明)となる。ただし、各MOSの活性領域が等しい場合である。
【0025】
つまり、入力信号INの電圧レベルが上昇し、低い基準電圧VC近傍の多少低い電圧となるとドレイン電流ID23が流れ始め、同時に、バイアス増強電流IBも流れ始める。入力信号INの電圧レベルがさらに上昇すると、ドレイン電流ID23も増大し、入力信号INの電圧レベルが基準電圧VC近傍の多少高い電圧となり、このドレイン電流ID23がバイアス電流であるドレイン電流21に達した所で一定の電流となる。同時に、バイアス増強電流IBも増大し、所定の最適電流値に達して一定となる。このドレイン電流ID23が流れ始めて、一定電流になる間、および、一定電流から電流が零になるまで間の過渡期間の差動回路の動作を反転動作という。ここでは、反転動作開始とは、ドレイン電流ID23が流れ始める時点で、反転動作完了とは、ドレイン電流ID22が零になる時点をいう。
【0026】
入力信号INの電圧レベルが基準電圧VRに達する前に、この最適電流値となるように、基準電圧VCを設定することで、最適電流値に達する時点を、図5(c)のように、従来より早めることができて、入力信号INに対する出力信号OUTの遅れを小さくすることができる。尚、この最適電流値とは、NMOS9のゲート電圧が十分早く立ち上がるために、NMOS9のゲート容量を充電する最適なバイアス増強電流値のことである。当然、この最適電流値はPMOS3のドレインから流れ出すバイアス電流の大きさに依存する。また、この最適電流値の大きさは、PMOS28の活性領域の面積を所定の値にすることで決めることができる。
【0027】
つぎに、入力信号INの電圧レベルが、ピークに達して、下降し、基準電圧VC近傍の多少高い電圧となると、ドレイン電流ID23は減少し始め、同時に、バイアス増強電流IBも減少し始める。入力信号INの電圧レベルがさらに低下すると、ドレイン電流ID23も減少し、同時に、バイアス増強電流IBも減少し、入力信号INの電圧レベルが基準電圧VC近傍の多少低い電圧になると、ドレイン電流ID23は零となり、同時にバイアス増強電流IBも零になる。
【0028】
参考までに、図8の従来回路のバイアス増強電流IBを説明すると、図5(c)の従来波形に示すように、入力信号INの電圧レベルが、基準電圧VR近傍の低い電圧で流れ始め、基準電圧VRで、最適電流値に達し、基準電圧VR近傍の高い電圧で、最適電流値を超えた一定の電流が流れる。
つまり、本発明のバイアス増強回路Aでは、任意に設定できる基準電圧VCを図1(a)の基準電圧VRより所定の低い値に設定することで、入力信号INの電圧レベルがPMOS5のゲート端子15に入力される基準電圧VRより低い時点からバイアス増強電流IBが、PMOS3のドレイン電流であるバイアス電流に付加され、入力信号INの電圧レベルが基準電圧VR近傍に達した時点で、時間遅れなしに、確実に、PMOS3のドレイン電流に、バイアス増強電流IBの最適値を付加することができる。そのため、前記したように、図8の従来回路のように、入力信号INで活性化回路を動作させる方式で生ずる、最適電流値を付加する時間の遅れを解消できる。つまり、コンパレータ回路の高速化を図りながら、コンパレータ回路の出力信号OUTの入力信号INに対する遅延時間を小さくできる。さらに、バイアス増強電流IB自体も小さくできるために、消費電力を小さくできる。
【0029】
尚、図1においては、バイアス増強回路Aの電流源をコンパレータ回路の電流源2と共用したが、PMOS1と電流源2に相当する回路を専用に設けても構わない。
図2は、この発明の第2実施例のコンパレータ回路の要部回路図であり、同図(a)はコンパレータ全体図、同図(b)は同図(a)のバイアス増強回路図Bである。図1との違いは、同図(b)において、PMOS30を付加した点である。このPMOS30はPMOS28と同じ動作をして、そのドレイン電流はPMOS11のゲート容量を充電するバイアス電流を増強するバイアス増強電流IB2となる。尚、IB1は図1のIBと同じである。
【0030】
こうすることで、NMOS11の動作速度を高速化して、出力信号OUTの一層の高速化を図ることができる。
図3は、この発明の第3実施例のコンパレータ回路の要部回路図であり、同図(a)はコンパレータ全体図、同図(b)は同図(a)のバイアス増強回路図Cである。
【0031】
この回路は、図1の回路に、PMOS31、NMOS32およびNMOS33で構成される第1フィードバック回路と、図1のPMOS26(図3ではPMOS26a)とNMOS27(図3ではNMOS27a)にNMOS34を付加して構成される第2フィードバック回路を追加した回路である。また、任意に選定する基準電圧VCは、基準電圧VRと等しくするか、または低く設定する。
【0032】
この第1フィードバック回路のNMOS32のゲートに、出力回路の接続点18から出力されるフィードバック信号を入力し、第2フィードバック回路のNMOS34のゲートに、出力回路の接続点19から出力されるフィードバック信号を入力することで、差動回路の反転動作時点(反転動作開始時点と反転動作完了時点)近傍のみで、バイアス増強電流IBを流すようした回路である。そのために、反転動作開始から完了までバイアス増強電流を流す図1の回路よりさらに消費電力を小さくできる。
【0033】
図6は、図3の回路の動作波形である。この図は、任意に設定した基準電圧VCが基準電圧VRと等しい場合である。同図(a)は入力信号INの電圧と基準電圧VR、任意に設定する基準電圧VCの電圧波形であり、同図(b)は、PMOS22のドレイン電流ID22の電流波形であり、同図(c)は、PMOS23のドレイン電流ID23の電流波形であり、同図(d)はバイアス増強電流IBの波形であり、同図(e)は、PMOS32とPMOS34のゲート信号レベル(HレベルまたはLレベル)である。
【0034】
前記したように、PMOS32とPMOS34がオン・オフする過渡期間のみバイアス増強電流IBが流れるので、図3の回路は図1の回路に比べて一層消費電力を小さくすることができる。また、VCがVRより低い場合は、IBのパルス幅はVC=VRの場合よりも広がるが、図1の回路に比べると消費電力は小さくできる。
【0035】
図4は、この発明の第4実施例のコンパレータ回路の要部回路図であり、同図(a)はコンパレータ全体図、同図(b)は同図(a)のバイアス増強回路図Dである。図3との違いは、同図(b)において、PMOS36:PMOS37を付加した点である。PMOS36はPMOS28と同じ動作をし、PMOS37はもPMOS35と同じ動作をして、そのドレイン電流はPMOS11のゲート容量を充電するバイアス増強電流IB2(接続点17で付加される)となる。尚、IB1は図3のIBと同じである。
こうすることで、NMOS11の動作速度を高速化して、出力信号OUTの一層の高速化を図ることができる。
【0036】
【発明の効果】
この発明によれば、入力信号に基づき、且つ、コンパレータ回路の基準電圧より低い所定の基準電圧をもつバイアス増強回路を動作させて、バイアス電流を増強することで、高速動作で、低消費電力で、且つ、遅延の少ないコンパレータ回路を提供することができる。
【図面の簡単な説明】
【図1】この発明の第1実施例のコンパレータ回路の要部回路図であり、(a)はコンパレータ全体図、(b)はバイアス増強回路図
【図2】この発明の第2実施例のコンパレータ回路の要部回路図であり、(a)はコンパレータ全体図、(b)はバイアス増強回路図
【図3】この発明の第3実施例のコンパレータ回路の要部回路図であり、(a)はコンパレータ全体図、(b)はバイアス増強回路図
【図4】この発明の第4実施例のコンパレータ回路の要部回路図であり、(a)はコンパレータ全体図、(b)はバイアス増強回路図
【図5】図1(b)のバイアス増強回路の動作波形図
【図6】図3(b)のバイアス増強回路の動作波形図
【図7】従来のコンパレータ回路図
【図8】高速動作で、低消費電流を図った従来のコンパレータ回路の要部回路図
【図9】本発明の原理を説明する図
【符号の説明】
1、3、4、5、8、10、12、21、22、23、26、28 30、31、35、36、37、26a pチャネルMOSFET
2 電流源
6、7、9、11、13、24、25、27、32、33、34
27a nチャネルMOSFET
14 入力端子
15 基準端子
16 出力端子
17、18、19 接続点
29 任意基準端子
101 バイアス回路
102 比較回路
100、A、B、C、D バイアス増強回路
E バイアス回路
F 差動回路
VDD 電源の高電位側
GND グランド
IN 入力信号
VR 基準電圧
VC 任意に設定した基準電圧
OUT 出力信号
IB、IB1、IB2 バイアス増強電流
Ib バイアス電流
a、b、c、d、e、f、g 接続箇所
Claims (10)
- 入力電圧と第1の基準電圧を比較し、バイアス電流が供給されて活性化するコンパレータ回路において、前記入力電圧が前記第1の基準電圧以下の第2の基準電圧以上となるとバイアス増強電流を出力して前記バイアス電流に加算するバイアス増強回路を具備することを特徴とするコンパレータ回路。
- 前記バイアス増強回路が、コンパレータ回路の出力が反転動作を開始する直前から、つぎの反転動作が終了する直後まで、前記バイアス増強電流が流れることを特徴とする請求項1に記載のコンパレータ回路。
- 前記バイアス増強回路が、コンパレータ回路の出力が反転動作を開始する直前から、該反転動作が終了する直後まで、前記バイアス増強電流が流れることを特徴とする請求項1に記載のコンパレータ回路。
- バイアス電流の供給に基づいて活性化され、入力電圧と第1の基準電圧とを比較する第1差動回路と、前記バイアス電流の供給に基づいて活性化され、前記第1差動回路から出力される差動信号に基づいて出力信号を出力する出力回路と、前記第1差動回路と出力回路に前記バイアス電流を供給して、前記第1差動回路と、出力回路を活性化するバイアス回路とを備えたコンパレータ回路であって、
前記バイアス回路に並列に接続され、前記入力電圧と前記第1の基準電圧以下の第2の基準電圧とを比較する第2差動回路を有し、前記入力電圧が前記第2の基準電圧以上となると前記バイアス電流に加算するバイアス増強電流を出力する、バイアス増強回路を備えたことを特徴とするコンパレータ回路。 - バイアス電流の供給に基づいて活性化され、入力電圧と第1の基準電圧とを比較する第1差動回路と、前記バイアス電流の供給に基づいて活性化され、前記第1差動回路から出力される差動信号に基づいて出力信号を出力する出力回路と、前記第1差動回路と出力回路に前記バイアス電流を供給して、前記第1差動回路と、出力回路を活性化するバイアス回路とを備えたコンパレータ回路であって、
前記バイアス回路に並列に接続され、前記入力電圧と前記第1の基準電圧以下の第2の基準電圧とを比較する第2差動回路を有し、前記入力電圧が前記第2の基準電圧以上となると、前記バイアス電流とともに前記第1差動回路および出力回路の少なくともいずれかに供給されて、前記バイアス電流を増強するバイアス増強電流を出力するバイアス増強回路を備えたことを特徴とするコンパレータ回路。 - バイアス電流の供給に基づいて活性化され、入力電圧と第1の基準電圧とを比較する第1差動回路と、前記バイアス電流の供給に基づいて活性化され、前記第1差動回路から出力される差動信号に基づいて出力信号を出力する出力回路と、前記第1差動回路と出力回路に前記バイアス電流を供給して、前記第1差動回路と、出力回路を活性化するバイアス回路とを備えたコンパレータ回路であって、
前記バイアス回路に並列に接続され、前記入力電圧と前記第1の基準電圧以下の第2の基準電圧とを比較する第2差動回路と、該第2差動回路に流れる電流をコピーするとともに前記出力回路からフィードバックされる信号を入力する第1および第2のフィードバック回路と、を有し、該第1および第2のフィードバック回路を構成する直列接続されたトランジスタのひとつがそれぞれ前記フィードバックされる信号によりオンオフを切り替えられ、前記第1および第2のフィードバック回路で制御され、前記バイアス電流とともに前記第1差動回路および出力回路の少なくともいずれかに供給されて、前記バイアス電流を増強するバイアス増強電流を前記入力電圧が前記第1の基準電圧に近いほど大きいほど多く出力するバイアス増強回路を備えたことを特徴とするコンパレータ回路。 - 前記バイアス増強回路が、電源の高電位側とソースが接続する第1トランジスタ(21)と、該第1トランジスタ(21)のドレインとそれぞれソースが接続する第2トランジスタ(22)および第3トランジスタ(23)と、前記第2トランジスタ(22)のドレインと、ドレインとゲートが接続する第4トランジスタ(24)と、前記第3トランジスタ(23)のドレインと、ドレインとゲートが接続する第5トランジスタ(25)と、前記電源の高電位側とソースがそれぞれ接続する第6トランジスタ(26)および第8トランジスタ(28)と、前記第6トランジスタ(26)のドレインとゲートが接続し、該第6トランジスタ(26)のドレインとドレインが接続し、前記第5トランジスタ(25)のゲートとゲートが接続する第7トランジスタ(27)とで構成され、
前記第2トランジスタ(22)、第3トランジスタ(23)、第4トランジスタ(24)および第5トランジスタ(25)で、前記第2差動回路を構成し、第2トランジスタ(22)のゲートに入力電圧が入力され、第3トランジスタ(23)のゲートに任意に選定された基準電圧が入力され、第5トランジスタ(25)と第7トランジスタ(27)および第6トランジスタ(26)と第8トランジスタ(28)でそれぞれ電流ミラー回路を構成し、第8トランジスタ(28)のドレインから前記第1差動回路のバイアス電流を増強するバイアス増強電流が前記バイアス増強回路から出力されることを特徴とする請求項5に記載のコンパレータ回路。 - 前記第6トランジスタ(26)と電流ミラー回路を構成し、ドレインから前記出力回路のバイアス電流を増強するバイアス電流を出力する第9トランジスタ(30)を付加したことを特徴とする請求項7に記載のコンパレータ回路。
- 前記バイアス増強回路が、電源の高電位側とソースが接続する第1トランジスタ(21)と、該第1トランジスタ(21)のドレインとそれぞれソースが接続する第2トランジスタ(22)および第3トランジスタ(23)と、前記第2トランジスタ(22)のドレインと、ドレインとゲートが接続する第4トランジスタ(24)と、前記第3トランジスタ(23)のドレインと、ドレインとゲートが接続する第5トランジスタ(25)と、前記電源の高電位側とソースが接続する第10トランジスタ(31)と、該第10トランジスタ(31)のドレインとゲートが接続し、該第10トランジスタ(31)のドレインと、ドレインが接続する第11トランジスタ(32)と、該第11トランジスタ(32)のソースと、ドレインが接続する第12トランジスタ(33)と、電源の高電位側とソースが接続する第13トランジスタ(26a)と、該第13トランジスタ(26a)のドレインとゲートが接続し、該第13トランジスタ(26a)のドレインと、ドレインが接続する第14トランジスタ(34)と、該第14トランジスタ(34)のソースと、ドレインが接続する第15トランジスタ(27a)と、前記電源の高電位側とソースが接続し、前記第13トランジスタ(26a)と電流ミラー回路を構成する第16トランジスタ(28)と、前記電源の高電位側とソースが接続し、前記第10トランジスタ(31)のゲートとゲートが接続し、前記第16トランジスタのドレインと、ドレインが接続する第17トランジスタ(35)とで構成され、
前記第2トランジスタ(22)、第3トランジスタ(23)、第4トランジスタ(24)および第5トランジスタ(25)で、前記第2差動回路を構成し、前記第10トランジスタ(31)と、第11トランジスタ(32)と、第12トランジスタ(33)で第1フィードバック回路を構成し、第13トランジスタ(26a)と、第14トランジスタ(34)と、第15トランジスタ(27a)で第2フィードバック回路を構成し、前記第2トランジスタ(22)のゲートに入力電圧が入力され、前記第3トランジスタ(23)のゲートに任意に選定された基準電圧が入力され、前記第4トランジスタ(24)と前記第12トランジスタ(33)で電流ミラー回路を構成し、前記第5トランジスタ(25)と前記第15トランジスタ(27a)で電流ミラー回路を構成し、前記第11トランジスタ(32)のゲートと前記第14トランジスタ(34)のゲートに出力回路のフィードバック信号が入力され、前記第16トランジスタ(28)のドレインと、前記第17トランジスタ(35)のドレインから前記差動回路のバイアス電流を増強するバイアス増強電流が、前記バイアス増強回路から出力されることを特徴とする請求項6に記載のコンパレータ回路。 - 前記第13トランジスタ(26a)と電流ミラー回路を構成し、ドレインから前記出力回路のバイアス電流を増強するバイアス電流を出力する第18トランジスタ(36)と前記第10トランジスタ(31)と電流ミラー回路を構成し、ドレインから前記出力回路のバイアス電流を増強するバイアス電流を出力する第19トランジスタ(37)を付加したことを特徴とする請求項9に記載のコンパレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001011640A JP4576717B2 (ja) | 2001-01-19 | 2001-01-19 | コンパレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001011640A JP4576717B2 (ja) | 2001-01-19 | 2001-01-19 | コンパレータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217691A JP2002217691A (ja) | 2002-08-02 |
JP4576717B2 true JP4576717B2 (ja) | 2010-11-10 |
Family
ID=18878752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001011640A Expired - Fee Related JP4576717B2 (ja) | 2001-01-19 | 2001-01-19 | コンパレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4576717B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3826279B2 (ja) * | 2002-02-20 | 2006-09-27 | 富士電機デバイステクノロジー株式会社 | コンパレータ回路 |
JP4777861B2 (ja) | 2006-11-07 | 2011-09-21 | フリースケール セミコンダクター インコーポレイテッド | コンパレータ回路 |
US8476935B2 (en) * | 2009-07-02 | 2013-07-02 | Robert Bosch Gmbh | Comparator with self-limiting positive feedback |
JP4988883B2 (ja) * | 2010-03-01 | 2012-08-01 | 株式会社半導体理工学研究センター | コンパレータ回路 |
JP5545045B2 (ja) | 2010-06-04 | 2014-07-09 | 富士電機株式会社 | コンパレータ回路 |
JP5877074B2 (ja) * | 2012-01-24 | 2016-03-02 | ローム株式会社 | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 |
JP6180318B2 (ja) * | 2013-12-27 | 2017-08-16 | ソニーセミコンダクタソリューションズ株式会社 | コンパレータ回路 |
CN111313868B (zh) * | 2018-12-12 | 2023-04-28 | 上海川土微电子有限公司 | 一种瞬态增强的数字信号整形电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09252227A (ja) * | 1996-03-14 | 1997-09-22 | Fujitsu Ltd | コンパレータ回路及び発振回路並びに電圧検出回路 |
-
2001
- 2001-01-19 JP JP2001011640A patent/JP4576717B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09252227A (ja) * | 1996-03-14 | 1997-09-22 | Fujitsu Ltd | コンパレータ回路及び発振回路並びに電圧検出回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2002217691A (ja) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0329285B1 (en) | Output buffer | |
EP0303341B1 (en) | Output buffer circuits | |
US6225844B1 (en) | Output buffer circuit that can be stably operated at low slew rate | |
US6538481B1 (en) | Driving control device, power converting device, method of controlling power converting device and method of using power converting device | |
JP2001144603A (ja) | レベルシフタ回路およびそれを含むデータ出力回路 | |
JPH07118635B2 (ja) | 動的ヒステリシス手段を備える入力反転装置を有する集積回路 | |
JPH04229714A (ja) | バッファを有する集積回路 | |
JP4047689B2 (ja) | パワーオンリセット回路 | |
JP4576717B2 (ja) | コンパレータ回路 | |
JP3674520B2 (ja) | 半導体集積回路装置 | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
US20020101223A1 (en) | Power-on reset circuit | |
JP4008612B2 (ja) | スルーレートの限定されたノードを介してデジタル信号を伝搬する装置及び操作方法 | |
JP2666347B2 (ja) | 出力回路 | |
JP2985564B2 (ja) | ダイナミック回路 | |
JP4055707B2 (ja) | 駆動回路 | |
JP2767909B2 (ja) | 出力バッファ回路 | |
KR100213391B1 (ko) | 고속 구동정지기능을 갖춘 푸쉬-풀 구동회로 | |
JP2933620B1 (ja) | 出力バッファ回路 | |
JP3394466B2 (ja) | 外部負荷容量検出回路およびそのフィードバック信号発生方法 | |
JPH0589265A (ja) | 積分回路 | |
JP2889327B2 (ja) | 発振回路 | |
JPH0834424B2 (ja) | 出力回路 | |
WO2004066500A1 (ja) | 波形整形回路 | |
JPH10294661A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070614 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4576717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |