JPH0589265A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPH0589265A JPH0589265A JP3250083A JP25008391A JPH0589265A JP H0589265 A JPH0589265 A JP H0589265A JP 3250083 A JP3250083 A JP 3250083A JP 25008391 A JP25008391 A JP 25008391A JP H0589265 A JPH0589265 A JP H0589265A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- mirror circuit
- circuit
- charging
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 積分回路の低消費電力化を実現する。
【構成】 入力信号ｂが入力される入力端Ａと、コンデ
ンサＣに一端が接続された出力端Ｂの間に、充電用カレ
ントミラー回路４と放電用カレントミラー回路５を接続
する。充電用カレントミラー回路４は、電源ライン１０
側に接続され、入力端Ａがロウレベルのときに電源電圧
ＶccでオンしてコンデンサＣを充電し、入力端Ａがハイ
レベルのときはオフする。放電用カレントミラー回路５
は、入力端Ａがハイレベルのときにオンして、コンデン
サＣの充電電荷の放電を行い、入力端Ａがロウレベルの
ときはオフする。
ンサＣに一端が接続された出力端Ｂの間に、充電用カレ
ントミラー回路４と放電用カレントミラー回路５を接続
する。充電用カレントミラー回路４は、電源ライン１０
側に接続され、入力端Ａがロウレベルのときに電源電圧
ＶccでオンしてコンデンサＣを充電し、入力端Ａがハイ
レベルのときはオフする。放電用カレントミラー回路５
は、入力端Ａがハイレベルのときにオンして、コンデン
サＣの充電電荷の放電を行い、入力端Ａがロウレベルの
ときはオフする。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣなどに組み込まれ
る積分回路で、詳しくは複数のトランジスタを組合せ使
用した積分回路に関する。
る積分回路で、詳しくは複数のトランジスタを組合せ使
用した積分回路に関する。
【０００２】
【従来の技術】ＩＣの複数出力端子へのデータ信号の出
力タイミングを遅延させる信号遅延手段や、各種タイマ
ーに適用されるＭＯＳトランジスタ仕様の積分回路の一
般例を図３に示し、これを説明する。
力タイミングを遅延させる信号遅延手段や、各種タイマ
ーに適用されるＭＯＳトランジスタ仕様の積分回路の一
般例を図３に示し、これを説明する。
【０００３】同図の積分回路は、出力端子２に一端が接
続されたコンデンサＣと、コンデンサＣの定電流による
充電と放電を行う定電流充放電回路１１と、その充電と
放電を切換えるアナログスイッチ回路１２を備える。積
分回路の入力端子１に入力された信号ａはインバータ３
で反転されて、アナログスイッチ回路１２に入力され
る。アナログスイッチ回路１２の入力信号ｂの電位がハ
イレベルかロウレベルかで、後述のようにアナログスイ
ッチ回路１２がコンデンサＣの充放電の切換えを行う。
アナログスイッチ回路１２は、Ｐチャネル型ＭＯＳトラ
ンジスタＱ10とＮチャネル型ＭＯＳトランジスタＱ11の
ゲート同士、ドレイン同士を接続して構成され、そのゲ
ート接続点に入力信号ｂが入力され、ドレイン接続点に
出力端子２が接続される。定電流充放電回路１１は、同
一特性のＰチャンネルＭＯＳトランジスタＱ12〜Ｑ14及
び同一特性のＮチャンネルＭＯＳトランジスタＱ15、Ｑ
16を備えた回路で、その内容を次の動作でもって説明す
る。
続されたコンデンサＣと、コンデンサＣの定電流による
充電と放電を行う定電流充放電回路１１と、その充電と
放電を切換えるアナログスイッチ回路１２を備える。積
分回路の入力端子１に入力された信号ａはインバータ３
で反転されて、アナログスイッチ回路１２に入力され
る。アナログスイッチ回路１２の入力信号ｂの電位がハ
イレベルかロウレベルかで、後述のようにアナログスイ
ッチ回路１２がコンデンサＣの充放電の切換えを行う。
アナログスイッチ回路１２は、Ｐチャネル型ＭＯＳトラ
ンジスタＱ10とＮチャネル型ＭＯＳトランジスタＱ11の
ゲート同士、ドレイン同士を接続して構成され、そのゲ
ート接続点に入力信号ｂが入力され、ドレイン接続点に
出力端子２が接続される。定電流充放電回路１１は、同
一特性のＰチャンネルＭＯＳトランジスタＱ12〜Ｑ14及
び同一特性のＮチャンネルＭＯＳトランジスタＱ15、Ｑ
16を備えた回路で、その内容を次の動作でもって説明す
る。
【０００４】定電流充電放電回路１１は、ソースを電源
ライン１０に接続したＭＯＳトランジスタＱ12、Ｑ13、
Ｑ14より構成されるカレントミラー回路を有する。この
各ＭＯＳトランジスタＱ12、Ｑ13は、常時オンした状態
にあり、常時同一の電流Ｉｃ、Ｉｄが流れる。電流Ｉｃ
は抵抗Ｒｃを介してグランド端子ＧＮＤに流れ、その電
流値は電源電圧をＶcc、ＭＯＳトランジスタＱ12のしき
い値をＶthとすると、Ｉｃ＝（Ｖcc−Ｖth）／Ｒｃで表
せる。他方の電流Ｉｄは、別のカレントミラー回路を構
成する一対のＭＯＳトランジスタＱ15、Ｑ16を介してグ
ランド端子ＧＮＤに流れる。この状態で、入力信号ｂが
ハイレベルからロウレベルに反転した場合、アナログス
イッチ回路１２のＭＯＳトランジスタＱ10がオン、ＭＯ
ＳトランジスタＱ11がオフに切換えられる。すると、Ｍ
ＯＳトランジスタＱ10のソースと電源ライン１０の間に
接続されたＭＯＳトランジスタＱ14を介して電源電圧Ｖ
ccによる電流ＩｅがＭＯＳトランジスタＱ10からコンデ
ンサＣに流れ、コンデンサＣが充電される。この充電電
流ＩｅはＭＯＳトランジスタＱ12、Ｑ13、Ｑ14を同一寸
法・形状で構成した場合、前記電流Ｉｃ、Ｉｄと等しい
電流で、コンデンサＣは図４の直線波形（ハ）のように
充電される。
ライン１０に接続したＭＯＳトランジスタＱ12、Ｑ13、
Ｑ14より構成されるカレントミラー回路を有する。この
各ＭＯＳトランジスタＱ12、Ｑ13は、常時オンした状態
にあり、常時同一の電流Ｉｃ、Ｉｄが流れる。電流Ｉｃ
は抵抗Ｒｃを介してグランド端子ＧＮＤに流れ、その電
流値は電源電圧をＶcc、ＭＯＳトランジスタＱ12のしき
い値をＶthとすると、Ｉｃ＝（Ｖcc−Ｖth）／Ｒｃで表
せる。他方の電流Ｉｄは、別のカレントミラー回路を構
成する一対のＭＯＳトランジスタＱ15、Ｑ16を介してグ
ランド端子ＧＮＤに流れる。この状態で、入力信号ｂが
ハイレベルからロウレベルに反転した場合、アナログス
イッチ回路１２のＭＯＳトランジスタＱ10がオン、ＭＯ
ＳトランジスタＱ11がオフに切換えられる。すると、Ｍ
ＯＳトランジスタＱ10のソースと電源ライン１０の間に
接続されたＭＯＳトランジスタＱ14を介して電源電圧Ｖ
ccによる電流ＩｅがＭＯＳトランジスタＱ10からコンデ
ンサＣに流れ、コンデンサＣが充電される。この充電電
流ＩｅはＭＯＳトランジスタＱ12、Ｑ13、Ｑ14を同一寸
法・形状で構成した場合、前記電流Ｉｃ、Ｉｄと等しい
電流で、コンデンサＣは図４の直線波形（ハ）のように
充電される。
【０００５】また、入力信号ｂがロウレベルからハイレ
ベルに反転すると、アナログスイッチ回路１２のＭＯＳ
トランジスタＱ10がオフ、ＭＯＳトランジスタＱ11がオ
ンに切換えられる。すると、コンデンサＣの充電電荷が
ＭＯＳトランジスタＱ11とＱ 16を通して放電され、放電
電流Ｉｆが流れる。放電電流Ｉｆは、ＭＯＳトランジス
タＱ15とＱ16のカレントミラー回路により、ＭＯＳトラ
ンジスタＱ15とＱ16を同一寸法・形状で構成した場合、
前記電流Ｉｃ、Ｉｄと等しい電流である。従って、コン
デンサＣの放電波形は、図４の直線波形（ニ）となり、
入力信号ｂの積分波形が得られる。
ベルに反転すると、アナログスイッチ回路１２のＭＯＳ
トランジスタＱ10がオフ、ＭＯＳトランジスタＱ11がオ
ンに切換えられる。すると、コンデンサＣの充電電荷が
ＭＯＳトランジスタＱ11とＱ 16を通して放電され、放電
電流Ｉｆが流れる。放電電流Ｉｆは、ＭＯＳトランジス
タＱ15とＱ16のカレントミラー回路により、ＭＯＳトラ
ンジスタＱ15とＱ16を同一寸法・形状で構成した場合、
前記電流Ｉｃ、Ｉｄと等しい電流である。従って、コン
デンサＣの放電波形は、図４の直線波形（ニ）となり、
入力信号ｂの積分波形が得られる。
【０００６】
【発明が解決しようとする課題】上記のようなＭＯＳト
ランジスタ仕様の積分回路は応答性に優れ、高性能ＩＣ
などに好適である。しかし、図３の積分回路は、そのＭ
ＯＳトランジスタのカレントミラー回路からグランド端
子ＧＮＤに常に電流Ｉｃ、Ｉｄを流しておくことによっ
て、初めて動作可能な状態に維持される。このような積
分回路に常時流れる電流Ｉｃ、Ｉｄは微少であるが、消
費電力の無駄であり、最近の電気製品の省エネルギー化
に背反する。特に、積分回路を多数組み込んだ多機能Ｉ
Ｃにおいては、そのトータルした消費電力無駄は無視で
きなくなり、ＩＣの多機能化を難しくする。
ランジスタ仕様の積分回路は応答性に優れ、高性能ＩＣ
などに好適である。しかし、図３の積分回路は、そのＭ
ＯＳトランジスタのカレントミラー回路からグランド端
子ＧＮＤに常に電流Ｉｃ、Ｉｄを流しておくことによっ
て、初めて動作可能な状態に維持される。このような積
分回路に常時流れる電流Ｉｃ、Ｉｄは微少であるが、消
費電力の無駄であり、最近の電気製品の省エネルギー化
に背反する。特に、積分回路を多数組み込んだ多機能Ｉ
Ｃにおいては、そのトータルした消費電力無駄は無視で
きなくなり、ＩＣの多機能化を難しくする。
【０００７】それ故に、本発明の目的とするところは、
消費電力無駄を無くした積分回路を提供することにあ
る。
消費電力無駄を無くした積分回路を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明は、電位レベルが
ハイレベルかロウレベルの入力信号の入力端と、コンデ
ンサを介し接地された出力端の間に、前記入力端がロウ
レベルのとき電源電圧でオンして、電源電圧で前記コン
デンサを充電し、入力端がハイレベルに反転するとオフ
する充電用カレントミラー回路と、前記入力端がハイレ
ベルのとき、このハイレベル信号でオンして前記コンデ
ンサの充電電荷を放電し、入力端がロウレベルに反転す
るとオフする放電用カレントミラー回路とを接続したこ
とで、上記目的を達成する。
ハイレベルかロウレベルの入力信号の入力端と、コンデ
ンサを介し接地された出力端の間に、前記入力端がロウ
レベルのとき電源電圧でオンして、電源電圧で前記コン
デンサを充電し、入力端がハイレベルに反転するとオフ
する充電用カレントミラー回路と、前記入力端がハイレ
ベルのとき、このハイレベル信号でオンして前記コンデ
ンサの充電電荷を放電し、入力端がロウレベルに反転す
るとオフする放電用カレントミラー回路とを接続したこ
とで、上記目的を達成する。
【０００９】
【作用】入力信号がハイレベルのとき、充電用カレント
ミラー回路がオンしてコンデンサを電源電圧で定電流充
電し、このとき放電用カレントミラー回路はオフ状態に
あって、積分回路の電流は充電時以外は流れず、コンデ
ンサの充電が完了すると、充電電流も停止する。また、
入力信号がハイレベルのとき、充電用カレントミラー回
路がオフ状態にあって、代りに放電用カレントミラー回
路がオンしてコンデンサを定電流放電させ、このときの
積分回路の電流は放電時しか流れない。
ミラー回路がオンしてコンデンサを電源電圧で定電流充
電し、このとき放電用カレントミラー回路はオフ状態に
あって、積分回路の電流は充電時以外は流れず、コンデ
ンサの充電が完了すると、充電電流も停止する。また、
入力信号がハイレベルのとき、充電用カレントミラー回
路がオフ状態にあって、代りに放電用カレントミラー回
路がオンしてコンデンサを定電流放電させ、このときの
積分回路の電流は放電時しか流れない。
【００１０】
【実施例】図１に示す本発明実施例の積分回路は、イン
バータ３からの入力信号ｂが入力される入力端Ａと、出
力端子２である出力端Ｂの間に充電用カレントミラー回
路４と、放電用カレントミラー回路５を接続してなる。
なお、図１と図３の同一または相当部分には同一符号が
付してある。
バータ３からの入力信号ｂが入力される入力端Ａと、出
力端子２である出力端Ｂの間に充電用カレントミラー回
路４と、放電用カレントミラー回路５を接続してなる。
なお、図１と図３の同一または相当部分には同一符号が
付してある。
【００１１】充電用カレントミラー回路４は、電源ライ
ン１０側に接続され、入力端Ａがロウレベルのときに電
源電圧ＶccでオンしてコンデンサＣを充電し、入力端Ａ
がハイレベルのときはオフとなる。放電用カレントミラ
ー回路５は、入力端Ａがハイレベルのときにオンして、
コンデンサＣの充電電荷の放電を行い、入力端Ａがロウ
レベルのときはオフとなる。これらを具体的に説明す
る。
ン１０側に接続され、入力端Ａがロウレベルのときに電
源電圧ＶccでオンしてコンデンサＣを充電し、入力端Ａ
がハイレベルのときはオフとなる。放電用カレントミラ
ー回路５は、入力端Ａがハイレベルのときにオンして、
コンデンサＣの充電電荷の放電を行い、入力端Ａがロウ
レベルのときはオフとなる。これらを具体的に説明す
る。
【００１２】充電用カレントミラー回路４は、一対のＰ
チャネル型ＭＯＳトランジスタＱ1、Ｑ2 からなる第１
スイッチ回路６と、一対のＰチャネル型ＭＯＳトランジ
スタＱ3 、Ｑ4 からなる第１カレントミラー回路７で構
成される。第１スイッチ回路６の一対のＭＯＳトランジ
スタＱ1 、Ｑ2 はソースが電源ライン１０に接続され、
ゲート同士が接続され、そのゲート接続点が出力端Ｂに
接続される。第１カレントミラー回路７の一対のＭＯＳ
トランジスタＱ3 、Ｑ4 のソースはそれぞれ前記ＭＯＳ
トランジスタＱ1 、Ｑ2 のドレインに接続され、一方の
ＭＯＳトランジスタＱ3 のゲートとドレインの接続点が
抵抗Ｒａを介して入力端Ａに接続され、他方のＭＯＳト
ランジスタＱ4 のドレインが出力端Ｂに接続される。
チャネル型ＭＯＳトランジスタＱ1、Ｑ2 からなる第１
スイッチ回路６と、一対のＰチャネル型ＭＯＳトランジ
スタＱ3 、Ｑ4 からなる第１カレントミラー回路７で構
成される。第１スイッチ回路６の一対のＭＯＳトランジ
スタＱ1 、Ｑ2 はソースが電源ライン１０に接続され、
ゲート同士が接続され、そのゲート接続点が出力端Ｂに
接続される。第１カレントミラー回路７の一対のＭＯＳ
トランジスタＱ3 、Ｑ4 のソースはそれぞれ前記ＭＯＳ
トランジスタＱ1 、Ｑ2 のドレインに接続され、一方の
ＭＯＳトランジスタＱ3 のゲートとドレインの接続点が
抵抗Ｒａを介して入力端Ａに接続され、他方のＭＯＳト
ランジスタＱ4 のドレインが出力端Ｂに接続される。
【００１３】放電用カレントミラー回路５は、一対のＮ
チャネル型ＭＯＳトランジスタＱ5、Ｑ6 からなる第２
カレントミラー回路８と、一対のＮチャネル型ＭＯＳト
ランジスタＱ7 、Ｑ8 からなる第２スイッチ回路９で構
成される。第２カレントミラー回路８の一対のＭＯＳト
ランジスタＱ5 、Ｑ6 はゲート同士が接続され、一方の
ＭＯＳトランジスタＱ5 は、ゲートとドレインの接続点
が抵抗Ｒｂを介して入力端Ａに接続され、他方のＭＯＳ
トランジスタＱ6 のドレインが出力端Ｂに接続される。
第２スイッチ回路９の一対のＭＯＳトランジスタＱ7 、
Ｑ8 は、ソースがグランド端子ＧＮＤに接続され、ゲー
ト同士が接続されて、そのゲート接続点が出力端Ｂに接
続される。
チャネル型ＭＯＳトランジスタＱ5、Ｑ6 からなる第２
カレントミラー回路８と、一対のＮチャネル型ＭＯＳト
ランジスタＱ7 、Ｑ8 からなる第２スイッチ回路９で構
成される。第２カレントミラー回路８の一対のＭＯＳト
ランジスタＱ5 、Ｑ6 はゲート同士が接続され、一方の
ＭＯＳトランジスタＱ5 は、ゲートとドレインの接続点
が抵抗Ｒｂを介して入力端Ａに接続され、他方のＭＯＳ
トランジスタＱ6 のドレインが出力端Ｂに接続される。
第２スイッチ回路９の一対のＭＯＳトランジスタＱ7 、
Ｑ8 は、ソースがグランド端子ＧＮＤに接続され、ゲー
ト同士が接続されて、そのゲート接続点が出力端Ｂに接
続される。
【００１４】上記各ＭＯＳトランジスタＱ1 〜Ｑ8 が同
一特性である前提で、図１積分回路の動作を説明する。
コンデンサＣが放電完了の状態にあって、入力端子１の
入力信号ａがインバータ３で反転されて、入力端Ａにロ
ウレベルの入力信号ｂが入力された場合を説明する。こ
の場合、充電用カレントミラー回路４が電源電圧Ｖccの
印加でオンして、抵抗Ｒａを介して入力端Ａ側に電流Ｉ
ａが流れ、同時に出力端Ｂ側にも電流Ｉａ'が流れる。
ここでＭＯＳトランジスタＱ3 のしきい値をＶｔ3 とす
ると、前記電流Ｉａは（Ｖｃｃ−Ｖｔ3 ）／Ｒａで表さ
れる定電流であり、前記電流Ｉａ'も同一値の定電流
で、この定電流でコンデンサＣが充電される。この充電
は、図２の直線波形（イ）の如く行われる。つまり、充
電前の出力端Ｂの電位は、放電用カレントミラー回路５
の接地されているＭＯＳトランジスタＱ7、Ｑ8 のしき
い値Ｖｔ78 に維持されているので、このしきい値から
充電が開始される。そして、コンデンサＣの充電は、充
電用カレントミラー回路４の電源ライン１０に接続され
ているＭＯＳトランジスタＱ1、Ｑ2のしきい値をＶｔ 12
とすると、充電電位が（Ｖｃｃ−Ｖｔ12 ）に達した時
点で完了し、充電電流がゼロとなり、この状態が維持さ
れる。以上の充電動作時、放電用カレントミラー回路５
は入力端Ａがロウレベルのためオフ状態を維持し、ここ
に無駄な電流が流れることは無い。
一特性である前提で、図１積分回路の動作を説明する。
コンデンサＣが放電完了の状態にあって、入力端子１の
入力信号ａがインバータ３で反転されて、入力端Ａにロ
ウレベルの入力信号ｂが入力された場合を説明する。こ
の場合、充電用カレントミラー回路４が電源電圧Ｖccの
印加でオンして、抵抗Ｒａを介して入力端Ａ側に電流Ｉ
ａが流れ、同時に出力端Ｂ側にも電流Ｉａ'が流れる。
ここでＭＯＳトランジスタＱ3 のしきい値をＶｔ3 とす
ると、前記電流Ｉａは（Ｖｃｃ−Ｖｔ3 ）／Ｒａで表さ
れる定電流であり、前記電流Ｉａ'も同一値の定電流
で、この定電流でコンデンサＣが充電される。この充電
は、図２の直線波形（イ）の如く行われる。つまり、充
電前の出力端Ｂの電位は、放電用カレントミラー回路５
の接地されているＭＯＳトランジスタＱ7、Ｑ8 のしき
い値Ｖｔ78 に維持されているので、このしきい値から
充電が開始される。そして、コンデンサＣの充電は、充
電用カレントミラー回路４の電源ライン１０に接続され
ているＭＯＳトランジスタＱ1、Ｑ2のしきい値をＶｔ 12
とすると、充電電位が（Ｖｃｃ−Ｖｔ12 ）に達した時
点で完了し、充電電流がゼロとなり、この状態が維持さ
れる。以上の充電動作時、放電用カレントミラー回路５
は入力端Ａがロウレベルのためオフ状態を維持し、ここ
に無駄な電流が流れることは無い。
【００１５】次に入力信号ｂがロウからハイレベルに反
転すると、充電用カレントミラー回路４はオフ状態とな
り、代わって放電用カレントミラー回路５がオンして、
入力端Ａから抵抗Ｒｂに電流Ｉｂが流れる。この電流Ｉ
ｂは、ＭＯＳトランジスタＱ5 のしきい値をＶｔ5 とす
ると、（Ｖｃｃ−Ｖｔ5 ）／Ｒｂで表される定電流であ
り、これと同一値の電流Ｉｂ'が出力端ＢからＭＯＳト
ランジスタＱ8 、グランド端子ＧＮＤにコンデンサＣの
放電電流として流れ、コンデンサＣの放電が開始され
る。この放電は図２の直線波形（ロ）に示す如く行わ
れ、出力端Ｂの電位がＭＯＳトランジスタＱ7、Ｑ8 の
しきい値Ｖｔ78 まで下がった時点で放電が完了し、こ
の状態が維持される。以上の放電時に、オフ状態にある
充電用カレントミラー回路４に無駄な電流が流れること
は無い。
転すると、充電用カレントミラー回路４はオフ状態とな
り、代わって放電用カレントミラー回路５がオンして、
入力端Ａから抵抗Ｒｂに電流Ｉｂが流れる。この電流Ｉ
ｂは、ＭＯＳトランジスタＱ5 のしきい値をＶｔ5 とす
ると、（Ｖｃｃ−Ｖｔ5 ）／Ｒｂで表される定電流であ
り、これと同一値の電流Ｉｂ'が出力端ＢからＭＯＳト
ランジスタＱ8 、グランド端子ＧＮＤにコンデンサＣの
放電電流として流れ、コンデンサＣの放電が開始され
る。この放電は図２の直線波形（ロ）に示す如く行わ
れ、出力端Ｂの電位がＭＯＳトランジスタＱ7、Ｑ8 の
しきい値Ｖｔ78 まで下がった時点で放電が完了し、こ
の状態が維持される。以上の放電時に、オフ状態にある
充電用カレントミラー回路４に無駄な電流が流れること
は無い。
【００１６】
【発明の効果】本発明によれば、入力信号がロウレベル
かハイレベルかで充電用カレントミラー回路と放電用カ
レントミラー回路の一方がオンし、他方がオフして、積
分回路には入力信号の積分に必要なコンデンサ充放電電
流しか流れ無い。したがって、消費電力の無駄が省け、
最近の電気製品の省エネルギー化を促進する実用価値大
なる積分回路が提供できる。特に、本発明積分回路の低
消費電力化の効果は、多機能ＩＣにおいて大きく、ＩＣ
の多機能化を容易にする効果がある。
かハイレベルかで充電用カレントミラー回路と放電用カ
レントミラー回路の一方がオンし、他方がオフして、積
分回路には入力信号の積分に必要なコンデンサ充放電電
流しか流れ無い。したがって、消費電力の無駄が省け、
最近の電気製品の省エネルギー化を促進する実用価値大
なる積分回路が提供できる。特に、本発明積分回路の低
消費電力化の効果は、多機能ＩＣにおいて大きく、ＩＣ
の多機能化を容易にする効果がある。
【図１】本発明の一実施例を示す回路図
【図２】図１積分回路の積分波形図
【図３】従来の積分回路の回路図
【図４】図３積分回路の積分波形図
【符号の説明】 Ａ 入力端 Ｂ 出力端 Ｖcc 電源電圧 Ｑ ＭＯＳトランジスタ Ｃ コンデンサ ４ 充電用カレントミラー回路 ５ 放電用カレントミラー回路 ６ 第１スイッチ回路 ７ 第１カレントミラー回路 ８ 第２カレントミラー回路 ９ 第２スイッチ回路
Claims (2)
- 【請求項１】 電位レベルがハイレベルかロウレベルの
信号の入力端と、コンデンサを介し接地された出力端の
間に、 前記入力端がロウレベルのときオンして、電源電圧で前
記コンデンサを充電し、入力端がハイレベルに反転する
とオフになる充電用カレントミラー回路と、 前記入力点がハイレベルになると、このハイレベル信号
でオンして前記コンデンサの充電電荷を放電し、入力点
がロウレベルに反転するとオフになる放電用カレントミ
ラー回路とからなる積分回路。 - 【請求項２】 前記充電用カレントミラー回路が、一対
のＰチャンネルＭＯＳトランジスタからなる第１スイッ
チ回路と、一対のＰチャンネルＭＯＳトランジスタから
なる第１カレントミラー回路で構成され、 前記放電用カレントミラー回路が、一対のＮチャンネル
ＭＯＳトランジスタからなる第２カレントミラー回路
と、一対のＮチャンネルＭＯＳトランジスタからなる第
２スイッチ回路で構成される請求項１記載の積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250083A JPH0589265A (ja) | 1991-09-30 | 1991-09-30 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250083A JPH0589265A (ja) | 1991-09-30 | 1991-09-30 | 積分回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0589265A true JPH0589265A (ja) | 1993-04-09 |
Family
ID=17202559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250083A Pending JPH0589265A (ja) | 1991-09-30 | 1991-09-30 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0589265A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081914A (ja) * | 2005-09-15 | 2007-03-29 | Rohm Co Ltd | フィルタ回路、並びに、これを用いたイメージセンサ、イメージセンサモジュール、画像読取装置 |
| JP2008193498A (ja) * | 2007-02-06 | 2008-08-21 | New Japan Radio Co Ltd | 定電荷出力回路 |
| JP2009218640A (ja) * | 2008-03-06 | 2009-09-24 | Onkyo Corp | 電流方式ローパスフィルタ |
-
1991
- 1991-09-30 JP JP3250083A patent/JPH0589265A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081914A (ja) * | 2005-09-15 | 2007-03-29 | Rohm Co Ltd | フィルタ回路、並びに、これを用いたイメージセンサ、イメージセンサモジュール、画像読取装置 |
| JP2008193498A (ja) * | 2007-02-06 | 2008-08-21 | New Japan Radio Co Ltd | 定電荷出力回路 |
| JP2009218640A (ja) * | 2008-03-06 | 2009-09-24 | Onkyo Corp | 電流方式ローパスフィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655096B2 (ja) | 出力バッファ回路 | |
| JP3152204B2 (ja) | スルーレート出力回路 | |
| EP0086090B1 (en) | Drive circuit for capacitive loads | |
| JPS62234418A (ja) | パワ−アツプリセツト回路 | |
| JPH07288455A (ja) | 線路上に表れる論理遷移を強化する回路および方法 | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| JPH10500560A (ja) | 高効率の倍電圧回路 | |
| KR910015114A (ko) | 반도체 디지탈 회로 | |
| US7084697B2 (en) | Charge pump circuit capable of completely cutting off parasitic transistors | |
| EP0481698A2 (en) | Tri-state circuit | |
| JP4576717B2 (ja) | コンパレータ回路 | |
| JPH0589265A (ja) | 積分回路 | |
| JPH06296130A (ja) | データ出力回路 | |
| JP2543248B2 (ja) | ＢｉＣＭＯＳフルスィング駆動回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JP2690624B2 (ja) | バッファ回路 | |
| JP2666347B2 (ja) | 出力回路 | |
| JPH06105875B2 (ja) | 半導体集積論理回路 | |
| JPH09107273A (ja) | パルス発振器 | |
| JPS63119323A (ja) | 絶縁ゲ−ト型出力バツフア回路 | |
| JPH07221625A (ja) | バッファ回路 | |
| JPH10290154A (ja) | 出力回路 | |
| JPH09186582A (ja) | 論理回路 | |
| JP2000068804A (ja) | 半導体装置の出力回路 | |
| JPH09246948A (ja) | インバータ論理回路 |